JPH1096758A

JPH1096758A - 自己診断機能を有する電子回路基板

Info

Publication number: JPH1096758A
Application number: JP8273031A
Authority: JP
Inventors: Kenji Obara; 賢二小原
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1996-09-24
Filing date: 1996-09-24
Publication date: 1998-04-14

Abstract

(57)【要約】【課題】多くの電子部品を実装した電子回路基板にお
いて、自己診断機能を有する電子回路基板を提供する。【解決手段】電子部品を実装した電子回路基板５に、
ホスト・プロセッサ１０や他部署９との間に信号を授受
する１以上のコネクタ８ｉを設け、回路構成を変更でき
るＰＬＤ（ Programmable Logic Device）を実装し、そ
の回路構成を指定する通常動作プログラムと自己診断プ
ログラムを含む複数のプログラムによって構成される。
更に、上記複数のプログラムはＲＯＭ４１、４２に記憶
されてこの電子回路基板に搭載されている。更に、この
ボードの良否を表示する合否表示器４３や、このボード
を制御するコントローラ３９が搭載される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は多くの電子部品を
実装し、電子機器に内蔵する電子回路基板であって、特
に自己診断機能を有する電子回路基板（「ボード」とも
いう）に関する。

【０００２】

【従来の技術】現在の電子機器は、電子部品を実装した
電子回路基板や単独の電子部品や機械部品とでもって組
み立てられている。電子機器には大型の物から小型の物
まである。小型の電子機器に用いられる電子回路基板は
比較的小さく、その生産も検査も容易である。小型電子
機器の製品検査は、作動状態にして必要なチェックポイ
ントを検査すると充分な場合が多い。

【０００３】例えば電子計測器の電圧測定器や周波数測
定器のような場合の製品検査では、測定器を組み立てた
後に国家標準に準ずる既知の基準電圧や基準周波数を与
え、その測定結果の表示と与えた基準値とを比較するこ
とにより合否判定を行うができる。不良の場合であって
も、小型であるので不良個所の推定が比較的容易であ
る。

【０００４】ところが、最近の大型電子機器の電子回路
基板は、実装する電子部品の小型化や低電力化によっ
て、特にＬＳＩ（大規模集積回路）のような半導体集積
回路の高集積度、低電力化に伴って、大きな多層プリン
ト基板（本明細書では「電子回路基板」という）に多く
の部品を高密度に実装するようになってきた。従って、
電子部品を実装した１枚の電子回路基板自体が小型電子
機器並の機能を有する物が多数存在するようになってい
る。そこで従来はボードチェッカやボードテスタで先ず
電子回路基板を検査し、大型電子製品に組み立てた後に
特殊なダイアグ用パフォーマンスボード等を接続して製
品の検査を行っていた。

【０００５】一例として、ＬＳＩテストシステム（以後
「ＩＣテスタ」という）の構成について、図６を用いて
説明する。図６（Ａ）は、ＩＣテスタに用いる電子回路
基板５の例である。ＩＣテスタの高機能化により、回路
規模が大きくなり、かつ高密度化している。通常、１０
層程度の多層プリント基板で、面積は６００ｍｍ×３０
０ｍｍ程度、大きいのでは１ｍ四方のものもある。この
電子回路基板に、電子部品６ｉ（ｉ＝１〜ｍ）を数１０
０個程度実装し配線され、このボード以外の他部署
（９）にはコネクタ８ｉ（ｉ＝１〜ｐ）を通して接続さ
れている。ボードテスタで検査する電子回路基板５に
は、チェックポイントのチェック・ランド７ｉ（ｉ＝１
〜ｈ）が配置され、この多数のチェック・ランド７ｉに
多数のプローブ針を接触させて回路動作を検査する。ボ
ードテスタでは検査できないボードもある。

【０００６】図６（Ｂ）は、ＩＣテスタの概略図であ
る。テストを制御するホスト・プロセッサ１０は、主に
ＣＰＵ（コンピュータ）で構成され、システム全体の制
御を行うためにデータバス１５、１６、１７でもってシ
ステム内の各部とデータ信号の授受を行う。図示してい
ないが、タイミング発生部やパターン発生部等の各部
は、電子回路基板５ｉ（ｉ＝１〜ｎ）内に構成され、測
定架１４やテストヘッド１１の筐体内に組み込まれてい
る。被測定物（ＤＵＴ）を測定する場合には、テストヘ
ッド１１の一面に、指定ＤＵＴ用のパフォーマンスボー
ド１３を取り付けてインターフェースとし、指定ＤＵＴ
を測定する。

【０００７】このＩＣテスタの製品検査や定期メンテナ
ンスや故障修理を行う場合には、指定ＤＵＴ用パフォー
マンスボードをダイアグ用パフォーマンスボードに取り
替えて、ホストプロセッサ１０をダイアグで稼働させて
自己診断を行うようにしている。ここで、ダイアグ（Di
agnostics）とはシステム診断プログラムをいい、シス
テムの誤動作、不良個所、誤りなどを検出して、ＩＣテ
スタの保守を援助するプログラムである。

【０００８】

【発明が解決しようとする課題】ＩＣテスタのような大
型電子機器となると、故障の際や誤動作の際に、どこの
回路部分の故障か、どの電子部品が不良か、等が不明な
場合が多々あり、電子回路基板５を差し替えして各ボー
ド単位で良否判定を行い、不良の電子回路基板５を取り
替え、その後にキャリブレーション（ Calibration；微
調整）することが多い。そのためにダイアグ用パフォー
マンスボードのような専用ボードが必要である。また装
置全体のキャリブレーションは各ボードを順番に実行す
るので時間がかかりすぎていた。特に機械式リレー（以
後「メカ・リレー」という）を有する電子回路基板５
は、メカ・リレーの寿命が有限であるので、その故障場
所の発見に手間取ることが多かった。

【０００９】そして、キャリブレーション機能は近年、
益々複雑化し、大規模化し、更にボードは高密度化して
いる。又、特定装置全体のキャリブレーション時に個々
の電子回路基板５の調整を行っても、個々の電子回路基
板５のキャリブレーションでは無く、特定装置全体のキ
ャリブレーションであった。従って、正確にキャリブレ
ーションした電子回路基板５を交換しても、再び特定装
置全体のキャリブレーションを行う必要があった。

【００１０】この発明は、比較的大きな電子回路基板５
において,それぞれのボードに自己診断機能やキャリブ
レーション機能を持たせ、個々にキャリブレーションし
た電子回路基板５を直ちに装置に適用できるようにした
ものである。つまり、１枚１枚のボードをキャリブレー
ションし、それを接続し組み合わせると装置全体が完成
するようにした。又、容易にキャリブレーションができ
る電子回路基板５を提供するものである。それに加え
て、自己診断機能やキャリブレーション機能を低コスト
で小型化でき、しかも高速化したものである。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、近年発展してきたＰＬＤ（Programmab
le Logic Device）を各電子回路基板に装着し、プログ
ラムを切り換えてＰＬＤを通常の動作回路やダイアグ用
の回路やキャリブレーション用の回路に変更して動作さ
せるようにする。つまり、電子機器の通常動作の場合に
は通常動作プログラムをセットして電子機器を通常に稼
働させる。電子回路基板の検査やキャリブレーションの
場合には自動診断プログラムあるいはキャリブレーショ
ンプログラムをセットして電子回路基板の検査やキャリ
ブレーションを行うものである。

【００１２】ここでＰＬＤについて若干説明する。ＰＬ
Ｄとは、ユーザが任意に論理仕様を書き込む、つまりプ
ログラムすることができるＩＣをいう。基本的にはＡＮ
ＤアレイとＯＲアレイから構成されるが、メモリも内蔵
したり多様化が進んでいる。メーカによりＰＬＡ（ Pro
grammable Logic Array）、ＰＡＬ（Programmable Arra
y Logic ）、ＦＰＧＡ（ Field Programmable Gate Arr
ay）などとも呼ばれている。よって、この明細書ではこ
れら各メーカの呼称、これらには商標登録出願されてい
るのもあるが、これらの呼称及び今後開発される同類の
ＰＬＤの呼称を全て含め、総称してＰＬＤということに
する。

【００１３】代表的なものに、米国のザイリンクス（Ｘ
ＩＬＩＮＸ）社のＦＰＧＡがある。このＦＰＧＡの内部
のロジック・セル・アレイは、高性能な高集積度デジタ
ル集積回路で、Ｉ／Ｏブロック（ＩＯＢ）とコンフィギ
ャラブル・ロジック・ブロック（ＣＬＢ）と内部接続の
３種類の回路機能要素から構成されている。そしてそれ
ぞれに設定要素があり、いずれもプログラムが可能にな
っている。ＩＯＢは内部ロジック・ブロックとデバイス
のパッケージピンとの間のインターフェースを行ってい
る。ＣＬＢのアレイにはメモリも有し、ユーザが指定す
る論理機能を実現する。内部接続要素はブロック間で信
号を伝搬するネットワークを形成する。

【００１４】論理機能と内部接続は、内蔵のスタティッ
ク・メモリ・セルに記憶されたコンフィギュレーション
・プログラムによって設定される。このコンフィギュレ
ーション・プログラムはＲＯＭ（読み出し専用メモリ）
やフロッピイ・ディスクやハード・ディスク等の外部に
保存しておき、電源を投入時あるいはコマンドにより初
期化ロジックが働き、プログラムを自動的にロードする
ようにしている。

【００１５】この発明は、上述のＦＰＧＡ、つまりＰＬ
Ｄ（ Programmable Logic Device）をそれぞれの電子回
路基板に搭載し、通常動作を行うプログラムや自己診断
を行うプログラムやキャリブレーションを行うプログラ
ムを作成して保存しておく。テストプロセッサ側に保存
しておいて、必要なときにＦＰＧＡに転送してもよい
が、ボードの種類が多い場合にはそれぞれのボード、つ
まり電子回路基板にそれぞれ自己ボード用のプログラム
をメモリしたＲＯＭを搭載して、切換スイッチあるいは
コマンドで初期化させ駆動したほうが間違い無く、しか
も高速になる。

【００１６】電子回路基板に良否を表示する、例えば青
赤のＬＥＤによる合否表示器を搭載しておくと、キャリ
ブレーションのときに、合否表示器を確認しながら微調
整ができるので有効である。また、外部との信号の授受
や当該電子回路基板の制御の高速化のためにコントロー
ラとしてＭＰＵ（マイクロプロセッサ）を電子回路基板
に搭載すると益々有効である。

【００１７】自己診断時あるいはキャリブレーション時
には、ボードからの出力信号をデジタル値に変換して、
ＦＰＧＡ内の比較回路で期待値と比較し、合否判定ある
いは良品への微調整を行う。例えば、ボードからの出力
信号が直流電圧である場合にはＡ／Ｄ変換器でデジタル
値に変換し、周波数あるいは一定周期間隔のパルス信号
である場合にはカウンタで周波数や周期をデジタル値に
変換する。Ａ／Ｄ変換器やカウンタは当該ボードに組み
込んでいても良いし、外部にデジボル（デジタル電圧
計）やカウンタのデジタル計測器を付加してその結果を
比較回路に与えてもよい。

【００１８】第１の発明は基本的な発明で、電子部品を
実装した電子回路基板に他部署との信号の授受を行う１
以上のコネクタと、通常動作回路や自己診断用回路など
に回路構成を変更できるＰＬＤと、この回路構成を指定
する通常動作プログラムと自己診断プログラムを含む複
数のプログラムから構成されている。第２の発明は、第
１発明の電子回路基板に通常動作プログラムと自己診断
プログラムを含む複数のプログラムをＲＯＭ化してそれ
ぞれのボードに搭載しているものである。ＰＬＤの初期
化は手動スイッチでもホスト・プロセッサからのコマン
ドでもよい。

【００１９】第３の発明はこれらの電子回路基板にその
ボードの合否表示器を搭載し、例えば青や赤のＬＥＤで
合否を表示させるものである。自己診断時は一目瞭然に
判定でき、更にキャリブレーション時にその合否表示器
を見ながら微調整を行うと能率が向上する。第４の発明
はそれらの電子回路基板にそのボード専用のコントロー
ラを搭載して、処理の高速化を図ったものである。コン
トローラはＭＰＵ（マイクロプロセッサ）でよく、他部
署との信号の授受やそのボードの制御を担当する。

【００２０】

【発明の実施の形態】発明の実施の形態を実施例にもと
ずき図面を参照して説明する。図１は、この発明をＬＣ
Ｄドライバテスタに適用した一実施例の電子回路基板５
である。電子回路基板５には多くの電子部品が実装され
ている。ＣＨｉ２０ｉ（ｉ＝１〜１６）には図４に示す
ＲＶＳ（ Reference Vias Source）アナログ部が１６チ
ャンネル実装されている。

【００２１】コネクタ８ｉは他部署９やホスト・プロセ
ッサ１０と接続されている。この電子回路基板５には、
回路構成を変更できるＰＬＤ４０が搭載され、その回路
構成を指定する通常動作プログラムと自己診断プログラ
ムを含む複数のプログラムが準備されている。図１では
これら複数のプログラムがＲＯＭ（４１、４２）に書き
込まれて搭載されている。更にＬＥＤによる合否表示器
４３、並びにＭＰＵによるコントローラ３９が搭載され
ている。

【００２２】図２は、図４のＲＶＳアナログ部が図１の
ボードに搭載されて、自己診断プログラムがセットされ
たＰＬＤ４０₂の回路構成図の一例である。この自己診
断プログラムによる回路構成はメカ・リレーやアナログ
・スイッチ等の動作チェックを行うものである。図２で
のデータの伝送は８bit パラレルで行う。タイミング発
生回路４４はテストプロセッサ１０あるいはこれに準ず
るＣＰＵ（コンピュータ）からＲＤ（読み込み）、ＳＴ
ＡＲＴ、ＣＬＫ（クロック）、ＲＥＳＥＴの信号を受
け、必要な各回路に適切なタイミング信号を伝送する。
アドレス・ラッチ４５やアドレスデコーダ４６は、ＢＳ
ＥＬ（ボードセレクト）や８＋８の１６ビットのデータ
を受け、必要な各回路に伝送する。

【００２３】アドレスカウンタ５０は、タイミング発生
回路４４とアドレスデコーダ４６からの信号で各メモリ
のアドレス番号を発生し、コントロールデータメモリ５
１、期待値データメモリ５２やフェイルメモリ５３に出
力する。コントロールデータメモリ５１は、各アドレス
内のデータ信号をゲート５５を通してＲＯＮ／ＲＯＦ
（リファレンスオン／オフ）、出力電圧レンジ、ＩＭ電
流（測定電流）レンジ、Ｃａｌリレー等の信号を出力し
て、当該ボードのＲＶＳアナログ部２０ｉの自己診断を
コントロールする。

【００２４】アナログ信号の出力電圧はＡ／Ｄ変換器５
８でデジタル化され、比較回路５４で期待値データメモ
リ５２の期待値と比較され、不良の場合にはフェイル・
メモリ５３に記憶される。Ａ／Ｄ変換器５８はボード内
に構成してもよく、外部にデジボルを設置してもよい。
この他に、ボードからのアナログ信号の出力が周波数や
時間間隔のパルスである場合にはカウンタを用いてデジ
タル化するとよい。フェイル・メモリ５３のデータはゲ
ート５６を通してホストプロセッサ１０に送られると同
時に、合否の結果を当該ボードの合否表示器４３に送り
表示する。

【００２５】つまり、この回路動作は、リレーの動作を
コントロールデータメモリ５１に設定し、当該ボードの
アナログ信号出力の期待値を期待値データメモリ５２に
設定しておく。期待値データと実際の動作結果のデータ
が比較回路５４で比較され、そのデータがフェイル・メ
モリ５３にメモリされ、そのデータでこのボードの合否
が検査されるのである。

【００２６】図３は、図１のボードで通常動作プログラ
ムがセットされたＰＬＤ４０₁の回路構成図である。図
２と同様に、ホスト・プロセッサ１０あるいはこれに準
ずるＣＰＵからのデータは８Bit パラレルの２信号、つ
まり、１６ビットで送られ、初めにアドレスデータが送
られ、アドレスデコーダ４６からの出力で４７〜５５の
いずれかのレジスタが指定される。続いて、８＋８の１
６ビットのデータが送られて指定されたレジスタに記憶
される。記憶された各データは、タイミング発生回路４
４からのタイミングによって、バッファ５７、５９を通
して必要な信号が出力される。

【００２７】図４は図１のボードに搭載されるＲＶＳア
ナログ部２０ｉ（ｉ＝１〜１６）の回路図である。電源
２１は基準電圧３０を基にＤ／Ａ変換器で±５Ｖのアナ
ログ電圧を出力する。フィルタ２２、ＲＯＮ／ＲＯＦス
イッチ回路２３を通し、出力電圧レンジ切換回路２４で
±５Ｖ、±１０Ｖと±２０Ｖのいずれかの電圧を出力で
きるようにアナログ・スイッチを切り換える。選択され
た電圧は電流クランプ回路２５と電流測定回路２６の抵
抗を通り、電圧フォロア回路２７で電圧を保ちつつ出力
端子２９に出力する。この回路に使用するメカ・スイッ
チやアナログ・スイッチの寿命は有限であるため、定期
的に検査する必要がある。

【００２８】図５は被測定回路の他の例で波形デジタイ
ザ部の回路である。入力電圧をスイッチ回路６１で任意
の波形デジタイザ回路に入力させ、レンジ切換回路６２
で適切なレンジに切り換え、フィルタ周波数の異なる複
数のフィルタ群６３から適切なフィルタを選んで通し、
Ａ／Ｄ変換器６４でＡ／Ｄ変換してメモり６５に記憶さ
せて出力させるものである。この場合も多くのメカ・ス
イッチを用いているので定期的な検査が必要である。こ
れらの検査を各電子回路基板毎にＰＬＤと自己診断プロ
グラムで行うものである。

【００２９】

【発明の効果】以上詳細に説明したように、従来は、多
数の電子部品６ｉを実装した電子回路基板５の検査をボ
ードチェッカやボードテスタでチェックしたり、製品化
した後にダイアグ用のパフォーマンスボード等を用い、
プロセッサをダイアグで稼働して自己診断やキャリブレ
ーションを行っていた。従って、電子回路基板５単独の
完全な自己診断やキャリブレーションはできなかった。

【００３０】この発明は、多数の電子部品６ｉを実装し
た電子回路基板５にＰＬＤ４０を実装し、少なくとも通
常動作用プログラムと自己診断用プログラムを準備する
ことにより、単独の電子回路基板５の完全な自己診断や
キャリブレーションが容易になった。そしてこれらの通
常動作用プログラムや自己診断用プログラムやキャリブ
レーションプログラムをＲＯＭ化して、そのボードに実
装することにより、操作が間違いなく、しかも高速にな
る。

【００３１】そのボードに、更に合否表示器４３を搭載
することにより、自己診断やキャリブレーションが更に
容易になり、そのボードに占有のコントローラ３９を搭
載することにより更に高速になる。そして、完全にキャ
リブレーションした個々の電子回路基板５を組み立てる
だけで、装置は直ちに稼働できるようになる。このよう
に、この発明の技術的効果は大である。

【図面の簡単な説明】

【図１】本発明の電子回路基板の一実施例の構成図であ
る。

【図２】本発明のＰＬＤの自己診断機能時の回路構成図
である。

【図３】本発明のＰＬＤの通常動作時の回路構成図であ
る。

【図４】当該電子機器がＬＣＤドライバテスタ時の図１
のＣＨｉであるＲＶＳアナログ部の回路図である。

【図５】図１のＣＨｉが波形デジタイザテスタ時の回路
図である。

【図６】図６（Ａ）は従来装置の電子回路基板の構成図
であり、図６（Ｂ）は従来のＩＣテスタの概略図であ
る。

【符号の説明】

５、５ｉ電子回路基板（ボード）６、６ｉ電子部品７、７ｉチェック・ランド８、８ｉコネクタ９他部署１０ホスト・プロセッサ１１テストヘッド１３パフォーマンス・ボード１４測定架１５、１６、１７データバス２０、２０ｉＲＶＳ（Reference Vias Source）ア
ナログ部２１電源２２フィルタ２３ＲＯＮ／ＲＯＦスイッチ回路２４出力電圧レンジ切換回路２５電流クランプ回路２６電流測定回路２７電圧フォロア回路２８スイッチ回路２９出力端子３０基準電圧源４０、４０ｉＰＬＤ（Programmable Logic Devic
e）４１通常動作用ＲＯＭ４２自己診断用ＲＯＭ４３合否表示器６０波形デジタイザ部

Claims

【特許請求の範囲】

【請求項１】電子部品（６ｉ）を実装した電子回路基
板（５）において、ホスト・プロセッサ（１０）や他部署（９）との間に信
号の授受を行う少なくとも１つ以上のコネクタ（８ｉ）
と、回路構成を変更できるＰＬＤ（ Programmable Logic De
vice）（４０）と、回路構成を指定する通常動作プログラムと自己診断プロ
グラムを含む複数のプログラムと、を具備することを特徴とする自己診断機能を有する電子
回路基板。
【請求項２】請求項１記載の回路構成を指定する通常
動作プログラムと自己診断プログラムを含む複数のプロ
グラムは、ＲＯＭ（４１、４２）に記憶され当該電子回
路基板（５）に搭載されていることを特徴とする自己診
断機能を有する電子回路基板。
【請求項３】請求項１又は２記載の電子回路基板
（５）に良否を表示する合否表示器（４３）が搭載され
ていることを特徴とする自己診断機能を有する電子回路
基板。
【請求項４】請求項１、２又は３記載の電子回路基板
（５）に、ホスト・プロセッサ（１０）や他部署（９）
と信号の授受及び当該電子回路基板（５）を制御するコ
ントローラ（３９）が搭載されていることを特徴とする
自己診断機能を有する電子回路基板。