JPH1097303A - シーケンサのｉ／ｏ切り替え装置 - Google Patents
シーケンサのｉ／ｏ切り替え装置Info
- Publication number
- JPH1097303A JPH1097303A JP24825196A JP24825196A JPH1097303A JP H1097303 A JPH1097303 A JP H1097303A JP 24825196 A JP24825196 A JP 24825196A JP 24825196 A JP24825196 A JP 24825196A JP H1097303 A JPH1097303 A JP H1097303A
- Authority
- JP
- Japan
- Prior art keywords
- input
- serial
- output
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 制御対象の変更にかかわらずにＩ／Ｏユニッ
トの交換を不要にし、かつ、切り替え回路も少なくて済
むようにできるシーケンサのＩ／Ｏ切り替え装置を提供
する。 【解決手段】 シーケンサ１０のＩ／Ｏユニット１６に
は、シリアル信号を伝達するシリアルポート１８と、前
記パラレルデータバス１２およびシリアルポート１８の
間でパラレル信号／シリアル信号変換するパラレル／シ
リアル変換部２０（シリアル→パラレル変換回路２０
ａ、パラレル→シリアル変換回路２０ｂ）、変換された
シリアル信号の入力／出力モードを切り替える入力／出
力モード切り替え部２２とからなるシリアルＩ／Ｏイン
ターフェイス部２４を有している。
トの交換を不要にし、かつ、切り替え回路も少なくて済
むようにできるシーケンサのＩ／Ｏ切り替え装置を提供
する。 【解決手段】 シーケンサ１０のＩ／Ｏユニット１６に
は、シリアル信号を伝達するシリアルポート１８と、前
記パラレルデータバス１２およびシリアルポート１８の
間でパラレル信号／シリアル信号変換するパラレル／シ
リアル変換部２０（シリアル→パラレル変換回路２０
ａ、パラレル→シリアル変換回路２０ｂ）、変換された
シリアル信号の入力／出力モードを切り替える入力／出
力モード切り替え部２２とからなるシリアルＩ／Ｏイン
ターフェイス部２４を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンサと制御
対象との間で信号伝送するＩ／Ｏ（入力／出力）装置の
Ｉ／Ｏ切り替え装置に関する。
対象との間で信号伝送するＩ／Ｏ（入力／出力）装置の
Ｉ／Ｏ切り替え装置に関する。
【０００２】
【従来の技術】従来、シーケンサにおいて、入出力を行
うＩ／Ｏユニット（Ｉ／Ｏユニットが基板上に構成され
たＩ／Ｏカード）は、制御対象によって、センサ、スイ
ッチ等への入力用、アクチュエータ等への出力用とが準
備されており、したがって、制御対象が入力→出力ある
いは出力→入力に変わった場合に、Ｉ／Ｏユニットの交
換を行って対処していた。Ｉ／Ｏ制御部では、Ｉ／Ｏユ
ニットが入力か出力か識別するステータス信号を読み、
入力であれば、データ読み出しを、出力であれば書き込
みをそれぞれ判断していた。
うＩ／Ｏユニット（Ｉ／Ｏユニットが基板上に構成され
たＩ／Ｏカード）は、制御対象によって、センサ、スイ
ッチ等への入力用、アクチュエータ等への出力用とが準
備されており、したがって、制御対象が入力→出力ある
いは出力→入力に変わった場合に、Ｉ／Ｏユニットの交
換を行って対処していた。Ｉ／Ｏ制御部では、Ｉ／Ｏユ
ニットが入力か出力か識別するステータス信号を読み、
入力であれば、データ読み出しを、出力であれば書き込
みをそれぞれ判断していた。
【０００３】
【発明が解決しようとする課題】しかしながら、設備の
改善などのために制御対象が変わった場合、Ｉ／Ｏユニ
ットも交換しなければならないが、Ｉ／Ｏユニットは制
御対象それぞれに設けられているため、変更した制御対
象が多い場合にはＩ／Ｏユニットの変更も多く、機器の
コストおよび変更作業の負荷が多大なものになってい
た。
改善などのために制御対象が変わった場合、Ｉ／Ｏユニ
ットも交換しなければならないが、Ｉ／Ｏユニットは制
御対象それぞれに設けられているため、変更した制御対
象が多い場合にはＩ／Ｏユニットの変更も多く、機器の
コストおよび変更作業の負荷が多大なものになってい
た。
【０００４】これに対して、制御対象が変わっても対処
できるように入力出力の切り替え回路をＩ／Ｏユニット
に単に設けたとしても、Ｉ／Ｏポートが８ビット等のパ
ラレルポートであるため、入出力回路の１点１点につい
て切り替え機能を設ける必要があり、それにより、内部
回路が複雑になって、Ｉ／Ｏユニットのカードサイズが
大きくなってしまうという問題点が生じていた。
できるように入力出力の切り替え回路をＩ／Ｏユニット
に単に設けたとしても、Ｉ／Ｏポートが８ビット等のパ
ラレルポートであるため、入出力回路の１点１点につい
て切り替え機能を設ける必要があり、それにより、内部
回路が複雑になって、Ｉ／Ｏユニットのカードサイズが
大きくなってしまうという問題点が生じていた。
【０００５】本発明は、前記従来の問題点を解消するべ
くなされたものであって、制御対象の変更にかかわらず
にＩ／Ｏユニットの交換を不要にし、かつ、切り替え回
路も少なくて済むようにできるシーケンサのＩ／Ｏ切り
替え装置を提供することを目的とする。
くなされたものであって、制御対象の変更にかかわらず
にＩ／Ｏユニットの交換を不要にし、かつ、切り替え回
路も少なくて済むようにできるシーケンサのＩ／Ｏ切り
替え装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の発明は、シー
ケンサは、該シーケンサ内部ロジック回路に対してパラ
レル信号を入出力するパラレルデータバスを有し、制御
対象の入力機器および出力機器はパラレルデータを入出
力するものであって、シーケンサのＩ／Ｏユニットに
は、シリアル信号を伝達するシリアルポートと、前記パ
ラレルデータバスおよびシリアルポートの間でパラレル
信号／シリアル信号変換するパラレル／シリアル変換部
と変換されたシリアル信号の入力／出力モードを切り替
える入力／出力モード切り替え部とを設け、シリアルポ
ートおよび制御対象または制御対象近傍の間には、シリ
アルデータを伝送するシリアルデータラインを設け、制
御対象の中または制御対象近傍には、シリアルデータラ
インおよび制御対象または制御対象近傍の間でシリアル
信号／パラレル信号変換するシリアル／パラレル変換部
を設けたことを特徴とするシーケンサのＩ／Ｏ切り替え
装置である。
ケンサは、該シーケンサ内部ロジック回路に対してパラ
レル信号を入出力するパラレルデータバスを有し、制御
対象の入力機器および出力機器はパラレルデータを入出
力するものであって、シーケンサのＩ／Ｏユニットに
は、シリアル信号を伝達するシリアルポートと、前記パ
ラレルデータバスおよびシリアルポートの間でパラレル
信号／シリアル信号変換するパラレル／シリアル変換部
と変換されたシリアル信号の入力／出力モードを切り替
える入力／出力モード切り替え部とを設け、シリアルポ
ートおよび制御対象または制御対象近傍の間には、シリ
アルデータを伝送するシリアルデータラインを設け、制
御対象の中または制御対象近傍には、シリアルデータラ
インおよび制御対象または制御対象近傍の間でシリアル
信号／パラレル信号変換するシリアル／パラレル変換部
を設けたことを特徴とするシーケンサのＩ／Ｏ切り替え
装置である。
【０００７】請求項２の発明は、入力／出力モード切り
替え部は、入力／出力の切り替えが行われたときに、入
力／出力のいずれが選ばれたかの入出力モードのステー
タス信号をＩ／Ｏ制御部に渡すステータス信号作成部を
有することを特徴とする請求項１に記載のシーケンサの
Ｉ／Ｏ切り替え装置である。
替え部は、入力／出力の切り替えが行われたときに、入
力／出力のいずれが選ばれたかの入出力モードのステー
タス信号をＩ／Ｏ制御部に渡すステータス信号作成部を
有することを特徴とする請求項１に記載のシーケンサの
Ｉ／Ｏ切り替え装置である。
【０００８】請求項３の発明は、入力／出力モード切り
替え部は、入力／出力モードを切り替える３接点スイッ
チに連動する接点スイッチからステータス信号を出力す
るステータス信号作成部を有することを特徴とする請求
項２に記載のシーケンサのＩ／Ｏ切り替え装置である。
替え部は、入力／出力モードを切り替える３接点スイッ
チに連動する接点スイッチからステータス信号を出力す
るステータス信号作成部を有することを特徴とする請求
項２に記載のシーケンサのＩ／Ｏ切り替え装置である。
【０００９】請求項４の発明は、入力／出力モード切り
替え部は、入力／出力モードを切り替えるフォトカプラ
の作動信号をステータス信号として出力するステータス
信号作成部を有することを特徴とする請求項２に記載の
シーケンサのＩ／Ｏ切り替え装置である。
替え部は、入力／出力モードを切り替えるフォトカプラ
の作動信号をステータス信号として出力するステータス
信号作成部を有することを特徴とする請求項２に記載の
シーケンサのＩ／Ｏ切り替え装置である。
【００１０】請求項５の発明は、Ｉ／Ｏユニットの基板
上に入力／出力モード切り替え部の回路が構成されてい
ることを特徴とする請求項１ないし４のうちのいずれか
１に記載のシーケンサのＩ／Ｏ切り替え装置である。
上に入力／出力モード切り替え部の回路が構成されてい
ることを特徴とする請求項１ないし４のうちのいずれか
１に記載のシーケンサのＩ／Ｏ切り替え装置である。
【００１１】請求項１の発明によれば、シーケンサのＩ
／Ｏユニットには、シリアル信号を伝達するシリアルポ
ートと、パラレルデータバスおよびシリアルポートの間
でパラレル信号／シリアル信号変換するパラレル／シリ
アル変換部とを設け、該シリアルデータをシリアルデー
タラインで伝送し、伝送シリアルデータをシリアル信号
／パラレル信号変換して制御対象を制御する。また、変
換されたシリアル信号の入力／出力モードを切り替える
入力／出力モード切り替え部を有する。
／Ｏユニットには、シリアル信号を伝達するシリアルポ
ートと、パラレルデータバスおよびシリアルポートの間
でパラレル信号／シリアル信号変換するパラレル／シリ
アル変換部とを設け、該シリアルデータをシリアルデー
タラインで伝送し、伝送シリアルデータをシリアル信号
／パラレル信号変換して制御対象を制御する。また、変
換されたシリアル信号の入力／出力モードを切り替える
入力／出力モード切り替え部を有する。
【００１２】したがって、切り替え部の操作により容易
にシリアルデータラインの入出力を切り替えることがで
きる。また、制御対象が入力／出力が変わった場合にＩ
／Ｏユニットを交換する必要なくそのままのＩ／Ｏユニ
ットを使用できる。
にシリアルデータラインの入出力を切り替えることがで
きる。また、制御対象が入力／出力が変わった場合にＩ
／Ｏユニットを交換する必要なくそのままのＩ／Ｏユニ
ットを使用できる。
【００１３】請求項２〜請求項４の発明によれば、入力
／出力モード切り替え部は、入力／出力の切り替えが行
われたときに、入力／出力のいずれが選ばれたかの入出
力モードのステータス信号をＩ／Ｏ制御部に渡すので、
入出力の切り替えのときに即時に上位機器が対応でき
る。
／出力モード切り替え部は、入力／出力の切り替えが行
われたときに、入力／出力のいずれが選ばれたかの入出
力モードのステータス信号をＩ／Ｏ制御部に渡すので、
入出力の切り替えのときに即時に上位機器が対応でき
る。
【００１４】請求項５の発明によれば、Ｉ／Ｏユニット
の基板上に入力／出力モード切り替え部の回路が構成さ
れているので、Ｉ／Ｏユニットのカード上にコンパクト
に配置できる。
の基板上に入力／出力モード切り替え部の回路が構成さ
れているので、Ｉ／Ｏユニットのカード上にコンパクト
に配置できる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を詳細に説明する。図１は実施形態のシーケンサの
Ｉ／Ｏ切り替え装置のシステム全体説明図、図２はＩ／
Ｏ切り替え装置の機能ブロック説明図、図３はシリアル
Ｉ／Ｏのインターフェース部の説明図、図４は入出力切
り替え部の一回路例図、図５は入出力切り替え部の他の
回路例図、図６はＩ／Ｏ制御部処理説明図である。
施例を詳細に説明する。図１は実施形態のシーケンサの
Ｉ／Ｏ切り替え装置のシステム全体説明図、図２はＩ／
Ｏ切り替え装置の機能ブロック説明図、図３はシリアル
Ｉ／Ｏのインターフェース部の説明図、図４は入出力切
り替え部の一回路例図、図５は入出力切り替え部の他の
回路例図、図６はＩ／Ｏ制御部処理説明図である。
【００１６】図１、図２に示すように、シーケンサ１０
は、該シーケンサ１０の内部ロジック回路（図示省略）
に対してパラレル信号を入出力するパラレルデータバス
１２を有し、制御対象１４であるセンサ等の入力機器１
４ｉおよびソレノイドバルブを初めとするアクチュエー
タ等の出力機器１４ｏはパラレルデータを入出力するも
のである。
は、該シーケンサ１０の内部ロジック回路（図示省略）
に対してパラレル信号を入出力するパラレルデータバス
１２を有し、制御対象１４であるセンサ等の入力機器１
４ｉおよびソレノイドバルブを初めとするアクチュエー
タ等の出力機器１４ｏはパラレルデータを入出力するも
のである。
【００１７】そして、シーケンサ１０のＩ／Ｏユニット
１６には、図３に示すように、シリアル信号を伝達する
シリアルポート１８と、前記パラレルデータバス１２お
よびシリアルポート１８の間でパラレル信号／シリアル
信号変換するパラレル／シリアル変換部２０（シリアル
→パラレル変換回路２０ａ、パラレル→シリアル変換回
路２０ｂ）、変換されたシリアル信号の入力／出力モー
ドを切り替える入力／出力モード切り替え部２２とから
なるシリアルＩ／Ｏインターフェイス部２４を有してい
る。
１６には、図３に示すように、シリアル信号を伝達する
シリアルポート１８と、前記パラレルデータバス１２お
よびシリアルポート１８の間でパラレル信号／シリアル
信号変換するパラレル／シリアル変換部２０（シリアル
→パラレル変換回路２０ａ、パラレル→シリアル変換回
路２０ｂ）、変換されたシリアル信号の入力／出力モー
ドを切り替える入力／出力モード切り替え部２２とから
なるシリアルＩ／Ｏインターフェイス部２４を有してい
る。
【００１８】なお、図２に示すように、Ｉ／Ｏ制御部２
６から引き出されたｎビットのデータバス１２からデー
タラインでシリアルＩ／Ｏインターフェイス部２４に入
力され、それと共にコントロールライン２６からＩ／Ｏ
インターフェイス部２４にはストローブ信号がまた前記
Ｉ／Ｏインターフェイス部２４からコントロールライン
２６ａには、入力／出力モード識別信号であるステータ
ス信号が入力される。また、シリアルポート１８および
制御対象１４または制御対象１４近傍の間には、シリア
ルデータを伝送するシリアルデータ信号線２８を設けデ
ータが単方向時分割伝送される。また、Ｉ／Ｏユニット
１６の基板上に入力／出力モード切り替え部２２の回路
が構成されている。
６から引き出されたｎビットのデータバス１２からデー
タラインでシリアルＩ／Ｏインターフェイス部２４に入
力され、それと共にコントロールライン２６からＩ／Ｏ
インターフェイス部２４にはストローブ信号がまた前記
Ｉ／Ｏインターフェイス部２４からコントロールライン
２６ａには、入力／出力モード識別信号であるステータ
ス信号が入力される。また、シリアルポート１８および
制御対象１４または制御対象１４近傍の間には、シリア
ルデータを伝送するシリアルデータ信号線２８を設けデ
ータが単方向時分割伝送される。また、Ｉ／Ｏユニット
１６の基板上に入力／出力モード切り替え部２２の回路
が構成されている。
【００１９】制御対象１４の中または制御対象２４近傍
には、シリアルデータ信号線２８および制御対象２４ま
たは制御対象１４近傍の間でシリアル信号／パラレル信
号変換するシリアル／パラレル変換部２７を設けてい
る。
には、シリアルデータ信号線２８および制御対象２４ま
たは制御対象１４近傍の間でシリアル信号／パラレル信
号変換するシリアル／パラレル変換部２７を設けてい
る。
【００２０】図３に示すように、前記シリアルＩ／Ｏイ
ンターフェイス部２４では、パラレルデータバス１２に
パラレルデータを格納するバッファ２９が接続されてお
り、このバッファ２９は前記ストローブ信号で同期がと
られて前記データ速度が高速なデータバス１２と低速な
制御対象１４との間でデータの入出力ができるようにし
ている。前記インターフェイス部２４ではシリアルポー
ト１４から入出力されるデータは入力／出力モード切替
え部２２を通り、入力・出力のいずれかのモードにした
がってデータが流通する。
ンターフェイス部２４では、パラレルデータバス１２に
パラレルデータを格納するバッファ２９が接続されてお
り、このバッファ２９は前記ストローブ信号で同期がと
られて前記データ速度が高速なデータバス１２と低速な
制御対象１４との間でデータの入出力ができるようにし
ている。前記インターフェイス部２４ではシリアルポー
ト１４から入出力されるデータは入力／出力モード切替
え部２２を通り、入力・出力のいずれかのモードにした
がってデータが流通する。
【００２１】受信側では受信回路３０がシリアルデータ
信号を受信してシリアル→パラレル変換回路２０ａでシ
リアルデータ信号をｎビットのパラレルデータ信号に変
換し、その変換したパラレルデータ信号をフォトカプ
ラ、リレー等からなる絶縁回路３２を通して前記パラレ
ルデータを前記バッファ２９に入力する。
信号を受信してシリアル→パラレル変換回路２０ａでシ
リアルデータ信号をｎビットのパラレルデータ信号に変
換し、その変換したパラレルデータ信号をフォトカプ
ラ、リレー等からなる絶縁回路３２を通して前記パラレ
ルデータを前記バッファ２９に入力する。
【００２２】また、送信側では、バッファ２９出力のパ
ラレルデータ信号は絶縁回路３４を介してパラレル→シ
リアル変換回路２０ｂに入力されて、この変換回路２０
ｂでシリアル信号に変換される。該変換回路２０ｂのシ
リアルデータ信号は、出力は送信回路３６により、入力
／出力モード切り替え部２２からシリアルポート１８に
入力される。
ラレルデータ信号は絶縁回路３４を介してパラレル→シ
リアル変換回路２０ｂに入力されて、この変換回路２０
ｂでシリアル信号に変換される。該変換回路２０ｂのシ
リアルデータ信号は、出力は送信回路３６により、入力
／出力モード切り替え部２２からシリアルポート１８に
入力される。
【００２３】前記入力／出力モード切り替え部２２は、
入力／出力の切り替えが行われたときに、入力／出力の
いずれが選ばれたかの入力／出力モード識別信号（ステ
ータス信号）をＩ／Ｏ制御部に渡すステータス信号作成
部を有する。
入力／出力の切り替えが行われたときに、入力／出力の
いずれが選ばれたかの入力／出力モード識別信号（ステ
ータス信号）をＩ／Ｏ制御部に渡すステータス信号作成
部を有する。
【００２４】入力／出力モード切り替え部２２の一回路
例を図４に示す。図４の例では、２回路３接点のスイッ
チにより、１回路でシリアルラインの切替えを、もう一
回路で入力／出力モードステータス信号を出力する例を
示す。図４の（ａ）に示すように入力／出力モードを切
り替え部２２は、モード切り替え用の３接点スイッチ３
８ａと、そのスイッチ３８ａに連動する３点スイッチ３
８ｂと、該３点スイッチ３８ｂからステータス信号ａ、
ｂを出力するステータス信号作成部３８ｃとを有してい
る。なお、電源Ｖｃｃは抵抗ｒ１、ｒ２を介してステー
タス信号電源を供給する。
例を図４に示す。図４の例では、２回路３接点のスイッ
チにより、１回路でシリアルラインの切替えを、もう一
回路で入力／出力モードステータス信号を出力する例を
示す。図４の（ａ）に示すように入力／出力モードを切
り替え部２２は、モード切り替え用の３接点スイッチ３
８ａと、そのスイッチ３８ａに連動する３点スイッチ３
８ｂと、該３点スイッチ３８ｂからステータス信号ａ、
ｂを出力するステータス信号作成部３８ｃとを有してい
る。なお、電源Ｖｃｃは抵抗ｒ１、ｒ２を介してステー
タス信号電源を供給する。
【００２５】ステータス信号作成部３８ｃにおいては、
（ｂ）に示すように、スイッチ３８ａ、３８ｂの接点１
が選択されるとステータスはａ＝０、ｂ＝１で出力（送
信）モード、接点２が選択されると、ステータスはａ＝
１、ｂ＝１で未使用モード、接点３が選択されると、ス
テータスはａ＝１ｂ＝０で入力（受信）モードが出力さ
れる。
（ｂ）に示すように、スイッチ３８ａ、３８ｂの接点１
が選択されるとステータスはａ＝０、ｂ＝１で出力（送
信）モード、接点２が選択されると、ステータスはａ＝
１、ｂ＝１で未使用モード、接点３が選択されると、ス
テータスはａ＝１ｂ＝０で入力（受信）モードが出力さ
れる。
【００２６】また、入力／出力モード切り替え部の他の
回路例を図５に示す。図５の例では、ジャンパーによる
例を示しジャンパ設定によりモードを設定しステータス
信号を作るほか、その信号によりシリアルラインの切り
替えを行っている。図５の例では、（ａ）に示すよう
に、シリアルポート１８と受信回路３０および送信回路
３２の間にフォトカプラ４０および４２をそれぞれ設
け、ジャンプ（ＪＰ）信号でフォトカプラ４０および４
２の駆動を切り替えて受信モードか送信モードかを切り
替えるようにし、かつ、そのジャンプ信号すなわちフォ
トカプラ４０および４２の作動信号からステータス信号
を作成し出力する（そのまま該作動信号をステータス信
号として出力する）ステータス信号作成部４４を有す
る。なお、電源Ｖｃｃから抵抗ｒ３、ｒ４を介してステ
ータス信号電源を供給する。
回路例を図５に示す。図５の例では、ジャンパーによる
例を示しジャンパ設定によりモードを設定しステータス
信号を作るほか、その信号によりシリアルラインの切り
替えを行っている。図５の例では、（ａ）に示すよう
に、シリアルポート１８と受信回路３０および送信回路
３２の間にフォトカプラ４０および４２をそれぞれ設
け、ジャンプ（ＪＰ）信号でフォトカプラ４０および４
２の駆動を切り替えて受信モードか送信モードかを切り
替えるようにし、かつ、そのジャンプ信号すなわちフォ
トカプラ４０および４２の作動信号からステータス信号
を作成し出力する（そのまま該作動信号をステータス信
号として出力する）ステータス信号作成部４４を有す
る。なお、電源Ｖｃｃから抵抗ｒ３、ｒ４を介してステ
ータス信号電源を供給する。
【００２７】ステータス信号作成部４４では、（ｂ）に
示すように、ジャンプが１−３であるとステータスはａ
＝０、ｂ＝１で出力（送信）モード、ジャンプが開放
（ＯＰＥＮ）であると、ステータスはａ＝１、ｂ＝１で
未使用モード、ジャンプが２−３であると、ステータス
はａ＝１ｂ＝０で入力（受信）モードが出力される。
示すように、ジャンプが１−３であるとステータスはａ
＝０、ｂ＝１で出力（送信）モード、ジャンプが開放
（ＯＰＥＮ）であると、ステータスはａ＝１、ｂ＝１で
未使用モード、ジャンプが２−３であると、ステータス
はａ＝１ｂ＝０で入力（受信）モードが出力される。
【００２８】つぎに、上記入力／出力モード切り替え部
２２から出力された入力／出力モード識別信号によるＩ
／Ｏ部制御部２６の処理例を図６に示す。まず、コント
ロールラインを通して前記ステータス信号を読み出し処
理（ステップ１）する。そして、前記ステータス信号か
ら入力／出力のいずれのモードかを識別処理する（ステ
ップ２）。次いで、入力ポートから読み出しを行い（ス
テップ３）、メモリにアクセスする（ステップ４）ハー
ドウェア割り込みによるメモリリフレッシュを行う。こ
の場合、上位通信（リモートＩ／Ｏ）リフレッシュある
いはシーケンス演算によるリフレッシュを行う。そし
て、出力ポートに書き込みを行い（ステップ５）、ステ
ップ３に戻る。
２２から出力された入力／出力モード識別信号によるＩ
／Ｏ部制御部２６の処理例を図６に示す。まず、コント
ロールラインを通して前記ステータス信号を読み出し処
理（ステップ１）する。そして、前記ステータス信号か
ら入力／出力のいずれのモードかを識別処理する（ステ
ップ２）。次いで、入力ポートから読み出しを行い（ス
テップ３）、メモリにアクセスする（ステップ４）ハー
ドウェア割り込みによるメモリリフレッシュを行う。こ
の場合、上位通信（リモートＩ／Ｏ）リフレッシュある
いはシーケンス演算によるリフレッシュを行う。そし
て、出力ポートに書き込みを行い（ステップ５）、ステ
ップ３に戻る。
【００２９】実施形態によれば、データバス１２とのＩ
／Ｏインターフェイス部２４には入力バッファ（入力ゲ
ート回路）と出力バッファ（出力ゲート回路）の両方を
設けて入力／出力の双方を扱えるようにしている。ま
た、シリアルデータをシリアルデータ信号線２８で伝送
し、伝送シリアルデータをシリアル信号／パラレル信号
変換して制御対象１４を制御する。これをシリアルデー
タ信号線２８の入力ライン、出力ラインの双方に施す。
この２本のシリアルデータ信号線２８は、１つノシリア
ルポート１８を共有する。ここに単純な入力／出力モー
ド切り替え部２２を設ける。
／Ｏインターフェイス部２４には入力バッファ（入力ゲ
ート回路）と出力バッファ（出力ゲート回路）の両方を
設けて入力／出力の双方を扱えるようにしている。ま
た、シリアルデータをシリアルデータ信号線２８で伝送
し、伝送シリアルデータをシリアル信号／パラレル信号
変換して制御対象１４を制御する。これをシリアルデー
タ信号線２８の入力ライン、出力ラインの双方に施す。
この２本のシリアルデータ信号線２８は、１つノシリア
ルポート１８を共有する。ここに単純な入力／出力モー
ド切り替え部２２を設ける。
【００３０】したがって、前記切り替え部２２の操作に
より容易にシリアルデータ信号線２８の入出力を切り替
えることができる。例えば一対の信号線を切り替えるだ
けでｎ点分のＩ／Ｏを切り替えることができ、入力用／
出力用とＩ／Ｏユニットのカードを差別することなく１
枚のカードとすることができる。従来のＩ／Ｏ制御部の
処理を変えることなく実現できる。制御対象が入力／出
力が変わった場合にそれまであったＩ／Ｏユニット１６
を交換する必要なくそのままのＩ／Ｏユニット１６を使
用できる。
より容易にシリアルデータ信号線２８の入出力を切り替
えることができる。例えば一対の信号線を切り替えるだ
けでｎ点分のＩ／Ｏを切り替えることができ、入力用／
出力用とＩ／Ｏユニットのカードを差別することなく１
枚のカードとすることができる。従来のＩ／Ｏ制御部の
処理を変えることなく実現できる。制御対象が入力／出
力が変わった場合にそれまであったＩ／Ｏユニット１６
を交換する必要なくそのままのＩ／Ｏユニット１６を使
用できる。
【００３１】また、入力／出力モード切り替え部２２
は、入力／出力の切り替えが行われたときに、入力／出
力のいずれが選ばれたかの入出力モードのステータス信
号をＩ／Ｏ制御部２６に渡すので、入出力の切り替えの
ると即時に上位機器が対応できる。
は、入力／出力の切り替えが行われたときに、入力／出
力のいずれが選ばれたかの入出力モードのステータス信
号をＩ／Ｏ制御部２６に渡すので、入出力の切り替えの
ると即時に上位機器が対応できる。
【００３２】また、Ｉ／Ｏユニット１６の基板上に入力
／出力モード切り替え２２部の回路が構成されており、
例えばＩ／Ｏユニット１６のカード上にコンパクトに配
置でき、場所を取らない。
／出力モード切り替え２２部の回路が構成されており、
例えばＩ／Ｏユニット１６のカード上にコンパクトに配
置でき、場所を取らない。
【００３３】
【発明の効果】以上説明したとおり、請求項１の発明に
よれば、切り替え部の操作により容易にシリアルデータ
ラインの入出力を切り替えることができる。また、制御
対象が入力／出力が変わった場合にＩ／Ｏユニットを交
換する必要なくそのままのＩ／Ｏユニットを使用でき
る。
よれば、切り替え部の操作により容易にシリアルデータ
ラインの入出力を切り替えることができる。また、制御
対象が入力／出力が変わった場合にＩ／Ｏユニットを交
換する必要なくそのままのＩ／Ｏユニットを使用でき
る。
【００３４】また、Ｉ／ＯユニットのＩ／Ｏポートがシ
リアルポートとするので、シリアルデータラインを切り
替えるだけでｎ点分のＩ／Ｏを切り替えることができ、
入力用、出力用のユニット（カード）を差別することな
く１枚のカードとすることができる。
リアルポートとするので、シリアルデータラインを切り
替えるだけでｎ点分のＩ／Ｏを切り替えることができ、
入力用、出力用のユニット（カード）を差別することな
く１枚のカードとすることができる。
【００３５】また、シリアル信号がシリアルポートから
入出力するので、従来、パラレル信号を扱うパラレルポ
ートで必要であったＩ／Ｏ点数分の入出力回路（トラン
ジスタ、リレー等）を不要にする。したがって、Ｉ／Ｏ
ユニット基板上での入出力回路の専用面積を大幅に削減
できる。
入出力するので、従来、パラレル信号を扱うパラレルポ
ートで必要であったＩ／Ｏ点数分の入出力回路（トラン
ジスタ、リレー等）を不要にする。したがって、Ｉ／Ｏ
ユニット基板上での入出力回路の専用面積を大幅に削減
できる。
【００３６】また、入力データラインおよび出力データ
ラインがともにシリアルになっており、いずれかをシリ
アルポートに接続すれば、簡単に入力／出力の切り替え
ができる。従来のようにパラレルポートの入出力回路１
点１点に切り替え回路を設けるといった手法を取る必要
なく、入出力回路のシリアポートに切り替え回路を設け
ればよい。
ラインがともにシリアルになっており、いずれかをシリ
アルポートに接続すれば、簡単に入力／出力の切り替え
ができる。従来のようにパラレルポートの入出力回路１
点１点に切り替え回路を設けるといった手法を取る必要
なく、入出力回路のシリアポートに切り替え回路を設け
ればよい。
【００３７】請求項２によれば、入力／出力モード切り
替え部は、入力／出力の切り替えが行われたときに、入
力／出力のいずれが選ばれたかの入出力モードのステー
タス信号をＩ／Ｏ制御部に渡すので、入出力の切り替え
のときに即時に上位機器が対応できる。
替え部は、入力／出力の切り替えが行われたときに、入
力／出力のいずれが選ばれたかの入出力モードのステー
タス信号をＩ／Ｏ制御部に渡すので、入出力の切り替え
のときに即時に上位機器が対応できる。
【００３８】請求項３の発明によれば、入力／出力モー
ド切り替え部は、入力／出力モードを切り替える３接点
スイッチに連動する接点スイッチからステータス信号を
出力するステータス信号作成部を有するので、比較的単
純な構成でステータス信号を出力できる。
ド切り替え部は、入力／出力モードを切り替える３接点
スイッチに連動する接点スイッチからステータス信号を
出力するステータス信号作成部を有するので、比較的単
純な構成でステータス信号を出力できる。
【００３９】請求項４の発明によれば、入力／出力モー
ド切り替え部は、入力／出力モードを切り替えるフォト
カプラの作動信号をステータス信号として出力するステ
ータス信号作成部を有するので、Ｉ／Ｏ部側と絶縁され
た状態でスタータス信号を出力できる。
ド切り替え部は、入力／出力モードを切り替えるフォト
カプラの作動信号をステータス信号として出力するステ
ータス信号作成部を有するので、Ｉ／Ｏ部側と絶縁され
た状態でスタータス信号を出力できる。
【００４０】請求項５の発明によれば、Ｉ／Ｏユニット
の基板上に入力／出力モード切り替え部の回路が構成さ
れているので、Ｉ／Ｏユニットのカード上にコンパクト
に配置でき、Ｉ／Ｏ部の大きさが大きくならない。
の基板上に入力／出力モード切り替え部の回路が構成さ
れているので、Ｉ／Ｏユニットのカード上にコンパクト
に配置でき、Ｉ／Ｏ部の大きさが大きくならない。
【図１】 実施形態のシーケンサのＩ／Ｏ切り替え装置
のシステム全体説明図である。
のシステム全体説明図である。
【図２】 Ｉ／Ｏ切り替え装置の機能ブロック説明図で
ある。
ある。
【図３】 シリアルＩ／Ｏのインターフェース部の説明
図である。
図である。
【図４】 入出力切り替え部の一回路例図である。
【図５】 入出力切り替え部の他の回路例図である。
【図６】 Ｉ／Ｏ制御部処理説明図である。
１０…シーケンサ、 １２…パラレルデータバス、 １６…Ｉ／Ｏユニット、 １８…シリアルポート、 ２０…パラレル／シリアル変換部、 ２２…入力／出力モード切り替え部、 ２４…Ｉ／Ｏインターフェイス部。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年１２月９日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図３】
【図２】
【図６】
【図４】
【図５】
Claims (5)
- 【請求項１】 シーケンサは、該シーケンサ内部ロジッ
ク回路に対してパラレル信号を入出力するパラレルデー
タバスを有し、制御対象の入力機器および出力機器はパ
ラレルデータを入出力するものであって、 シーケンサのＩ／Ｏユニットには、シリアル信号を伝達
するシリアルポートと、前記パラレルデータバスおよび
シリアルポートの間でパラレル信号／シリアル信号変換
するパラレル／シリアル変換部と変換されたシリアル信
号の入力／出力モードを切り替える入力／出力モード切
り替え部とを設け、 シリアルポートおよび制御対象または制御対象近傍の間
には、シリアルデータを伝送するシリアルデータライン
を設け、 制御対象の中または制御対象近傍には、シリアルデータ
ラインおよび制御対象または制御対象近傍の間でシリア
ル信号／パラレル信号変換するシリアル／パラレル変換
部を設けたことを特徴とするシーケンサのＩ／Ｏ切り替
え装置。 - 【請求項２】 入力／出力モード切り替え部は、入力／
出力の切り替えが行われたときに、入力／出力のいずれ
が選ばれたかの入出力モードのステータス信号をＩ／Ｏ
制御部に渡すステータス信号作成部を有することを特徴
とする請求項１に記載のシーケンサのＩ／Ｏ切り替え装
置。 - 【請求項３】 入力／出力モード切り替え部は、入力／
出力モードを切り替える３接点スイッチに連動する接点
スイッチからステータス信号を出力するステータス信号
作成部を有することを特徴とする請求項２に記載のシー
ケンサのＩ／Ｏ切り替え装置。 - 【請求項４】 入力／出力モード切り替え部は、入力／
出力モードを切り替えるフォトカプラの作動信号をステ
ータス信号として出力するステータス信号作成部を有す
ることを特徴とする請求項２に記載のシーケンサのＩ／
Ｏ切り替え装置。 - 【請求項５】 Ｉ／Ｏユニットの基板上に入力／出力モ
ード切り替え部の回路が構成されていることを特徴とす
る請求項１ないし４のうちのいずれか１に記載のシーケ
ンサのＩ／Ｏ切り替え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24825196A JP3635810B2 (ja) | 1996-09-19 | 1996-09-19 | シーケンサのｉ／ｏ切り替え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24825196A JP3635810B2 (ja) | 1996-09-19 | 1996-09-19 | シーケンサのｉ／ｏ切り替え装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1097303A true JPH1097303A (ja) | 1998-04-14 |
| JP3635810B2 JP3635810B2 (ja) | 2005-04-06 |
Family
ID=17175399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24825196A Expired - Fee Related JP3635810B2 (ja) | 1996-09-19 | 1996-09-19 | シーケンサのｉ／ｏ切り替え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635810B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109427A (ja) * | 2004-09-08 | 2006-04-20 | Olympus Corp | プログラムダウンロード装置及び方法、並びにカメラシステム |
| US7895387B1 (en) | 2007-09-27 | 2011-02-22 | Cypress Semiconductor Corporation | Devices and methods for sharing common target device with two different hosts according to common communication protocol |
-
1996
- 1996-09-19 JP JP24825196A patent/JP3635810B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109427A (ja) * | 2004-09-08 | 2006-04-20 | Olympus Corp | プログラムダウンロード装置及び方法、並びにカメラシステム |
| US7895387B1 (en) | 2007-09-27 | 2011-02-22 | Cypress Semiconductor Corporation | Devices and methods for sharing common target device with two different hosts according to common communication protocol |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635810B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR987000111A (ko) | 게임기 및 그를 이용한 게임기 시스템(Game Machine and Game Machine System Using the Same) | |
| JP4015986B2 (ja) | 半導体集積回路装置 | |
| US6331822B1 (en) | Communication control apparatus | |
| EP0310111B1 (en) | Memory incorporating logic LSI and method for testing the same LSI | |
| JPH1097303A (ja) | シーケンサのｉ／ｏ切り替え装置 | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| US6191709B1 (en) | Keyboard with separated keyboard frames and portable computer having the same | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JP2819516B2 (ja) | 冗長化制御装置 | |
| JPH05173876A (ja) | 増設メモリボード | |
| KR100231487B1 (ko) | 공통 버스 방식을 이용한 통신 시스템에서의 자기인식신호(sid) 발생장치 | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| KR910001273B1 (ko) | 금전등록기의 모드선택키 고장시에도 등록업무를 수행할 수 있는 제어방법 | |
| JP2897774B2 (ja) | 出力セレクト回路 | |
| KR920007254B1 (ko) | 스타방식 멀티 프로세서 시스템의 인터페이스 간략화회로 | |
| JPH05127983A (ja) | 半導体集積回路 | |
| JPH04131908A (ja) | Ｉ／ｏユニット | |
| KR950005148B1 (ko) | 패킷처리장치의 이중화 패킷버스 선택회로 | |
| KR100287784B1 (ko) | 데이터통신용인터페이스회로 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| KR910002172A (ko) | 비 고정된 마스터/슬레이브 시스템의 멀티플 통신방법 및 회로 | |
| KR950003902Y1 (ko) | 겸용 포트 인테페이스 회로 | |
| KR0183349B1 (ko) | 이기종 프로세서 모듈간의 데이타 인터페이스 콘트롤러 | |
| KR19990066596A (ko) | 병렬 포트 인터페이스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |