JPH1098308A - Non-reversible circuit element - Google Patents
Non-reversible circuit elementInfo
- Publication number
- JPH1098308A JPH1098308A JP24802996A JP24802996A JPH1098308A JP H1098308 A JPH1098308 A JP H1098308A JP 24802996 A JP24802996 A JP 24802996A JP 24802996 A JP24802996 A JP 24802996A JP H1098308 A JPH1098308 A JP H1098308A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- inductance
- input
- electrodes
- isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、例えばアイソ
レータ、サーキュレータに関し、特に移動通信機器に使
用する場合の小型化、低価格化に対応できる非可逆回路
素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-reciprocal circuit device used in a high frequency band such as a microwave band, for example, an isolator and a circulator, and particularly to miniaturization and cost reduction when used in mobile communication equipment. The present invention relates to a non-reciprocal circuit device that can be used.
【0002】[0002]
【従来の技術】一般に、集中定数型のアイソレータ、サ
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。この種のアイソレータとして、従来、例
えば図12に示すような構造のものがある。2. Description of the Related Art Generally, non-reciprocal circuit devices such as lumped-constant isolators and circulators have characteristics in which attenuation is extremely small in a signal transmission direction and extremely large in a reverse direction. Conventionally, as this type of isolator, there is an isolator having a structure as shown in FIG.
【0003】このアイソレータは、主として上ヨーク2
と下ヨーク8とで構成される磁気閉回路内に、永久磁石
3、フェライト54に3本の中心導体51、52、53
を互いに交差させて配置した磁性組立体5、及び樹脂ケ
ース7を配設し、下ヨークの下面に入出力電極91、9
2及びアース電極93が形成された端子基板9を配設し
た構造のものである。上記中心導体51、52のポート
部P1,P2は、上記樹脂ケース7に配設された入出力
接続端子71、72及び整合用コンデンサCo,Coに
接続され、中心導体53のポート部P3は整合用コンデ
ンサCo及び終端抵抗Rに接続され、各コンデンサCo
及び終端抵抗Rの一端はアース端子73,73に接続さ
れ、入出力接続端子71、72、アース端子73は端子
基板9に形成された入出力電極91、92、アース電極
93にそれぞれ接続されている。This isolator is mainly composed of an upper yoke 2
And a lower yoke 8 in a magnetically closed circuit, three permanent conductors 51, 52, 53
Are disposed so as to cross each other, and a resin case 7 is provided, and input / output electrodes 91 and 9 are provided on the lower surface of the lower yoke.
2 and a terminal board 9 on which a ground electrode 93 is formed. The port portions P1 and P2 of the center conductors 51 and 52 are connected to input / output connection terminals 71 and 72 and matching capacitors Co and Co provided in the resin case 7, and the port portion P3 of the center conductor 53 is matched. Capacitor Co and the terminating resistor R, each capacitor Co
One end of the terminating resistor R is connected to ground terminals 73 and 73, and the input / output connection terminals 71 and 72 and the ground terminal 73 are connected to input / output electrodes 91 and 92 and a ground electrode 93 formed on the terminal board 9, respectively. I have.
【0004】端子基板9は、信号入出力部の形状や位置
等の変更を行いアイソレータの信号入出力部の設計の自
由度を高めるとともに、実装基板との安定で確実な接続
を得るためのものであり、入出力電極91、92及びア
ース電極93は端子基板9の両主面に形成され、両主面
のそれぞれの電極は端面電極またはスルーホールにより
接続されている。The terminal board 9 is used to change the shape and position of the signal input / output section to increase the degree of freedom in designing the signal input / output section of the isolator and to obtain a stable and reliable connection with the mounting board. The input / output electrodes 91 and 92 and the ground electrode 93 are formed on both main surfaces of the terminal substrate 9, and the respective electrodes on both main surfaces are connected by end surface electrodes or through holes.
【0005】図13はこのアイソレータの等価回路図で
ある。図13に示すように、従来のアイソレータは、中
心導体51、52、53の先端部にあたるポートP1,
P2,P3に整合回路としてそれぞれ整合容量Coが接
続され、1つのポートP3に終端抵抗Rを接続して構成
されている。なお、各インダクタンスLはフェライト5
4と中心導体51、52、53とにより形成される等価
的なインダクタンスである。FIG. 13 is an equivalent circuit diagram of this isolator. As shown in FIG. 13, the conventional isolator has ports P1, P1 at the tip of center conductors 51, 52, 53.
A matching capacitor Co is connected to each of P2 and P3 as a matching circuit, and a terminating resistor R is connected to one port P3. Note that each inductance L is a ferrite 5
4 and an equivalent inductance formed by the center conductors 51, 52 and 53.
【0006】そして、このアイソレータは、携帯電話、
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、表面に入出力用の伝送線路及びア
ース電極が形成され、裏面の略全面にアース電極が形成
された実装基板に表面実装されて使用される。[0006] The isolator is a mobile phone,
Adopted in the transmission / reception circuit part of the antenna shared circuit of mobile communication equipment such as mobile phones, the input / output transmission line and the ground electrode are formed on the front surface, and the surface electrode is mounted on the mounting substrate where the ground electrode is formed on almost the entire back surface Being used.
【0007】[0007]
【発明が解決しようとする課題】一般的に、このような
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス(基本波の整
数倍、特に2倍波、3倍波)の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。Generally, an amplifier incorporated in such a communication device has nonlinearity, which causes unnecessary radiation, that is, spurious (an integer multiple of the fundamental wave, particularly, a second harmonic). (3rd harmonic).
Since this unnecessary radiation causes interference and abnormal operation of the power amplification unit of another communication device, it is standardized that the unnecessary radiation be below a certain level.
【0008】また、アイソレータはその伝送方向の特性
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域(特
に、基本波の2倍波、3倍波)で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。Further, the isolator also has a band-pass filter function as a characteristic in the transmission direction, and thus has a characteristic that in a frequency band apart from the pass band, the attenuation is large even in the transmission direction. However, isolators are not originally designed to provide out-of-band attenuation,
With the above-described conventional isolator, it is not possible to obtain a desired attenuation in a frequency band of unnecessary radiation (particularly, a second harmonic and a third harmonic of a fundamental wave). For this reason, a conventional communication device of this type employs a method of attenuating unnecessary radiation by using a separate filter or the like.
【0009】すなわち、上記従来のアイソレータを用い
た場合、上記のように不要輻射防止用のフィルタが必要
であり、このフィルタの分だけ部品コストが上昇すると
ともに大型化するという問題があり、小型化、低価格化
に対する要請に対応できないという問題があった。That is, when the above-mentioned conventional isolator is used, a filter for preventing unnecessary radiation is necessary as described above, and there is a problem that the cost of parts is increased and the size is increased by the amount of the filter. However, there has been a problem that demands for lower prices cannot be met.
【0010】そこで、本発明の目的は、帯域外での減衰
量を大きくして不要輻射の発生を大幅に低減することが
でき、よって、小型化、低価格化に貢献できる非可逆回
路素子を提供することにある。Accordingly, an object of the present invention is to provide a non-reciprocal circuit device which can greatly reduce the generation of unnecessary radiation by increasing the amount of attenuation outside the band, thereby contributing to miniaturization and cost reduction. To provide.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る発明は、直流磁界が印加される磁性
体と、該磁性体に互いに交差させて配置された複数の中
心導体と、各中心導体のポート部とアース間に接続され
た整合容量と、入出力電極及びアース電極が形成された
端子基板とを備えてなる非可逆回路素子であって、前記
端子基板に少なくとも1つのインダクタンスが形成さ
れ、該インダクタンスが中心導体のポート部のうち少な
くとも1つのポート部と該ポート部に対応する入出力電
極との間に電気的に接続されていることを特徴とするも
のである。In order to achieve the above object, the invention according to claim 1 is directed to a magnetic body to which a DC magnetic field is applied, and a plurality of central conductors arranged crossing the magnetic body. A non-reciprocal circuit device comprising: a matching capacitor connected between a port portion of each central conductor and ground; and a terminal substrate on which input / output electrodes and a ground electrode are formed. Wherein two inductances are formed, and the inductance is electrically connected between at least one of the port portions of the center conductor and the input / output electrode corresponding to the port portion. .
【0012】請求項2に係る発明は、請求項1に記載の
非可逆回路素子において、前記端子基板に形成された前
記インダクタンスと前記整合容量とこの非可逆回路素子
が実装される実装基板の入出力伝送線路の電極分布容量
とで低域通過フィルタが形成されることを特徴とするも
のである。According to a second aspect of the present invention, in the non-reciprocal circuit device according to the first aspect, the inductance and the matching capacitor formed on the terminal substrate and the mounting board on which the non-reciprocal circuit device is mounted are mounted. A low-pass filter is formed by the electrode distribution capacitance of the output transmission line.
【0013】請求項3に係る発明は、請求項1または請
求項2に記載の非可逆回路素子において、前記インダク
タンスが前記端子基板の表面または内部に電極パターン
で形成されていることを特徴とするものである。According to a third aspect of the present invention, in the non-reciprocal circuit device according to the first or second aspect, the inductance is formed in an electrode pattern on or inside the terminal substrate. Things.
【0014】請求項4に係る発明は、請求項3に記載の
非可逆回路素子において、前記端子基板に前記インダク
タンスの入出力電極側と導通するコンデンサ電極が形成
され、該コンデンサ電極により前記インダクタンスの入
出力電極側とアースとの間に容量が形成されていること
を特徴とするものである。According to a fourth aspect of the present invention, in the non-reciprocal circuit device according to the third aspect, a capacitor electrode that is electrically connected to the input / output electrode side of the inductance is formed on the terminal board, and the inductance of the inductance is reduced by the capacitor electrode. A capacitor is formed between the input / output electrode side and the ground.
【0015】上記の構成によれば、端子基板に形成され
た形成されたインダクタンスと、整合容量と、実装基板
の入出力伝送線路の電極分布容量等の外部容量とで低域
通過フィルタを形成することができるので、帯域外にお
ける減衰量を大幅に改善することができる。According to the above configuration, a low-pass filter is formed by the formed inductance formed on the terminal board, the matching capacity, and the external capacity such as the electrode distribution capacity of the input / output transmission line of the mounting board. Therefore, the amount of attenuation outside the band can be significantly improved.
【0016】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
るので、本発明に係る非可逆回路素子を用いれば、従来
必要であった不要輻射防止用の別のフィルタを用いるこ
となく、不要輻射を大幅に低減することができる。That is, the inductance and capacitance constituting the low-pass filter can be formed in the non-reciprocal circuit element without changing the external dimensions, and the inductance and capacitance and the electrode distribution capacitance and the like formed on the mounting board can be formed. Since a low-pass filter can be configured with the external capacitance of the present invention, if the nonreciprocal circuit device according to the present invention is used, unnecessary radiation can be reduced without using another filter for preventing unnecessary radiation which has been conventionally required. It can be significantly reduced.
【0017】[0017]
【発明の実施の形態】以下、本発明をその実施例を示す
図面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described with reference to the drawings showing embodiments thereof.
【0018】本発明の第1実施例に係るアイソレータの
構造、構成を図1〜図4に示す。図1はアイソレータの
分解斜視図、図2は永久磁石、上ヨーク及び端子基板を
除いた状態での平面図、図3(a)は端子基板の上面の
平面図、図3(b)は端子基板の下面の平面図、図4は
等価回路図である。なお、図1及び図2に示す整合用コ
ンデンサ、インダクタンス電極は、それぞれ図4に示す
整合容量、インダクタンスに対応するものであり、同一
符号を記す。FIGS. 1 to 4 show the structure and configuration of an isolator according to a first embodiment of the present invention. FIG. 1 is an exploded perspective view of the isolator, FIG. 2 is a plan view showing a state in which a permanent magnet, an upper yoke and a terminal board are removed, FIG. 3A is a plan view of an upper surface of the terminal board, and FIG. FIG. 4 is a plan view of the lower surface of the substrate, and FIG. 4 is an equivalent circuit diagram. The matching capacitors and inductance electrodes shown in FIGS. 1 and 2 correspond to the matching capacitance and inductance shown in FIG. 4, respectively, and are denoted by the same reference numerals.
【0019】本実施例のアイソレータは、図1〜図3に
示すように、磁性体金属からなる箱状の上ヨーク2の内
面に永久磁石3を配置するとともに、該上ヨーク2に同
じく磁性体金属からなる概略コ字状の下ヨーク8を装着
して磁気閉回路を形成し、下ヨーク8内の底面8a上に
は樹脂ケース7が配設され、該樹脂ケース7内には磁性
組立体5、整合用コンデンサC1〜C3、終端抵抗Rが
配設され、下ヨーク8の下面には端子基板9が配設さ
れ、磁性組立体5に永久磁石3により直流磁界が印加さ
れるように構成されている。As shown in FIGS. 1 to 3, the isolator of this embodiment has a permanent magnet 3 disposed on the inner surface of a box-shaped upper yoke 2 made of a magnetic metal, and the upper yoke 2 has the same magnetic material. A substantially closed U-shaped lower yoke 8 made of metal is mounted to form a magnetic closed circuit. A resin case 7 is disposed on a bottom surface 8a in the lower yoke 8, and a magnetic assembly is provided in the resin case 7. 5, a matching capacitor C1 to C3, a terminating resistor R are provided, a terminal board 9 is provided on the lower surface of the lower yoke 8, and a permanent magnet 3 applies a DC magnetic field to the magnetic assembly 5. Have been.
【0020】磁性組立体5は、円板状のフェライト54
の下面に薄板状の金属板からなる3本の中心導体51〜
53のアース部を当接し、フェライト54の上面に3本
の中心導体51〜53を絶縁シート(不図示)を介在さ
せて互いに120度の角度をなすように折り曲げて配置
した構造のものであり、該中心導体51〜53の先端側
のポート部P1〜P3を外方に突出して構成されてい
る。The magnetic assembly 5 includes a disk-shaped ferrite 54.
Three central conductors 51 to 51 made of a thin metal plate
In this structure, three center conductors 51 to 53 are bent at an angle of 120 degrees from each other on an upper surface of the ferrite 54 with an insulating sheet (not shown) interposed therebetween. Port portions P1 to P3 on the distal end side of the central conductors 51 to 53 are configured to protrude outward.
【0021】樹脂ケース7は、電気的絶縁部材からな
り、矩形枠状の側壁7aに底壁7bを一体形成した構造
のもので、所定の箇所に入出力接続端子71、72及び
アース端子73、73が配設され、底壁7bの略中央部
には挿通孔7cが形成され、挿通孔7cの周縁部には所
定の箇所に整合用コンデンサC1〜C3及び終端抵抗R
を収納するための凹部が形成されている。入出力接続端
子71、72及びアース端子73、73はその中央部が
樹脂内に埋設され、一端部が底壁7bの上面に露出する
ように、他端部が底壁7bの下面及び側壁7aの外面に
露出するように設けられている。The resin case 7 is made of an electrically insulating member and has a structure in which a bottom wall 7b is integrally formed with a rectangular frame-shaped side wall 7a, and input / output connection terminals 71 and 72 and a ground terminal 73 are provided at predetermined locations. 73, an insertion hole 7c is formed at a substantially central portion of the bottom wall 7b, and matching capacitors C1 to C3 and a terminating resistor R are provided at predetermined positions on a peripheral portion of the insertion hole 7c.
Are formed in the recess. The input / output connection terminals 71, 72 and the ground terminals 73, 73 are embedded in resin at the center, and the other end is exposed to the upper surface of the bottom wall 7b, and the other end is the lower surface of the bottom wall 7b and the side wall 7a. It is provided so that it may be exposed on the outer surface.
【0022】端子基板9は、ガラスエポキシ系、プラス
チック系、テフロン系等のプリント基板、液晶ポリマー
等の樹脂板、あるいはアルミナ等のセラミック基板等か
らなり、その一方主面(図1において上面)には、図1
及び図3(a)に示すように、ヘアピン状の電極パター
ンからなる2つのインダクタンス電極Lf、各インダク
タンス電極Lfの一端に接続電極91a,92a、及び
アース電極93が形成され、他方主面(図1において下
面)には、図3(b)に示すように、入出力電極91、
92及びアース電極93が形成されている。各インダク
タンス電極Lfの他端側と入出力電極91、92とはそ
れぞれ端面電極95により接続され、上下面に形成され
たアース電極93は端面電極95及びスルーホール96
により接続されている。The terminal board 9 is made of a printed board of glass epoxy, plastic, Teflon or the like, a resin plate of liquid crystal polymer or the like, or a ceramic board of alumina or the like. Figure 1
3A, two inductance electrodes Lf formed of a hairpin-shaped electrode pattern, connection electrodes 91a and 92a, and an earth electrode 93 are formed at one end of each inductance electrode Lf, and the other main surface (FIG. As shown in FIG. 3B, input / output electrodes 91,
92 and an earth electrode 93 are formed. The other end of each inductance electrode Lf and the input / output electrodes 91 and 92 are connected by end face electrodes 95, respectively.
Connected by
【0023】上記樹脂ケース7の挿通孔7cの周縁に形
成された凹部には整合用チップコンデンサC1〜C3、
チップ終端抵抗Rが配置され、挿通孔7c内には磁性組
立体5が挿入配置されている。磁性組立体5の下面の各
中心導体51〜53のアース部は下ヨーク8の底面8a
に接続されている。各コンデンサC1〜C3の下面電
極、及び終端抵抗Rの一端側の電極はそれぞれアース端
子73、73に接続されている。The recesses formed in the periphery of the insertion hole 7c of the resin case 7 have matching chip capacitors C1 to C3,
The chip terminating resistor R is arranged, and the magnetic assembly 5 is inserted and arranged in the insertion hole 7c. The ground portion of each of the center conductors 51 to 53 on the lower surface of the magnetic assembly 5 is connected to the bottom surface 8a of the lower yoke 8.
It is connected to the. The lower electrodes of the capacitors C1 to C3 and the electrode on one end of the terminating resistor R are connected to ground terminals 73 and 73, respectively.
【0024】各コンデンサC1〜C3の上面電極にはそ
れぞれ各中心導体51〜53のポート部P1〜P3が接
続され、終端抵抗Rの他端側はポート部P3に接続され
ている。入出力側の中心電極51、52のポート部P
1,P2は入出力接続端子71、72の底壁7bの上面
に露出した部分に接続されている。The ports P1 to P3 of the center conductors 51 to 53 are connected to the upper electrodes of the capacitors C1 to C3, respectively, and the other end of the terminating resistor R is connected to the port P3. Port portion P of input / output side center electrodes 51 and 52
Reference numerals 1 and P2 are connected to portions of the input / output connection terminals 71 and 72 exposed on the upper surface of the bottom wall 7b.
【0025】そして、樹脂ケース7の入出力接続端子7
1、72の他端側は端子基板9の接続電極91a,92
aに接続され、アース端子73、73はアース電極93
に接続されている。The input / output connection terminals 7 of the resin case 7
1 and 72 are connected to the connection electrodes 91a and 92 of the terminal substrate 9 respectively.
a, and ground terminals 73, 73 are ground electrodes 93.
It is connected to the.
【0026】上記のように、入出力側の中心導体51,
52のポート部P1,P2はそれぞれ入出力接続端子7
1、72及び端子基板9に形成されたインダクタンス電
極Lfを介して入出力電極91、92に接続されてい
る。すなわち、本実施例のアイソレータは、図4の等価
回路図に示すように、中心導体51、52、53の先端
部にあたるポートP1〜P3に整合容量C1〜C3が接
続され、1つのポートP3には終端抵抗Rが接続され、
2つのポートP1,P2と入出力電極91、92との間
にはそれぞれインダクタンスLfが接続された構成とな
っている。As described above, the center conductor 51 on the input / output side,
52 are connected to input / output connection terminals 7
1, 72 and an input / output electrode 91, 92 via an inductance electrode Lf formed on the terminal board 9. That is, in the isolator of the present embodiment, as shown in the equivalent circuit diagram of FIG. 4, matching capacitors C1 to C3 are connected to ports P1 to P3 corresponding to the tips of the center conductors 51, 52, and 53, and one port P3 is connected to one port P3. Is connected to a terminating resistor R,
An inductance Lf is connected between the two ports P1 and P2 and the input / output electrodes 91 and 92, respectively.
【0027】そして、このアイソレータは、図5に示す
ように、表面に入出力伝送線路1112及びアース電極
13が形成され、裏面の略全面にアース電極が形成され
た実装基板10に表面実装されて使用される。具体的に
は、アイソレータの入出力電極91、92は伝送線路1
1、12のはんだ付けランド11a,12aに、アイソ
レータのアース電極93は実装基板10のアース電極1
3、13にそれぞれはんだ付けされて実装される。アイ
ソレータの入出力電極91、92がはんだ付けされるは
んだ付けランド11a,12aは、十分な実装強度(は
んだ付け強度)を得るために他の部位よりも幅の広く形
成されており、はんだ付けランド11a,12aと裏面
に形成されたアース電極間にはそれぞれ電極分布容量C
pが必然的に生じている。As shown in FIG. 5, this isolator is surface-mounted on a mounting substrate 10 having an input / output transmission line 1112 and a ground electrode 13 formed on the front surface and a ground electrode formed on substantially the entire back surface. used. Specifically, the input / output electrodes 91 and 92 of the isolator are connected to the transmission line 1.
The ground electrode 93 of the isolator is connected to the ground electrode 1 of the mounting board 10 on the soldering lands 11a and 12a
3 and 13 are mounted by soldering. The soldering lands 11a and 12a to which the input / output electrodes 91 and 92 of the isolator are soldered are formed wider than other portions in order to obtain sufficient mounting strength (soldering strength). Electrode distributed capacitances C are provided between the ground electrodes 11a and 12a and the ground electrodes formed on the back surface, respectively.
p occurs inevitably.
【0028】次に、本実施例のアイソレータの作用効果
について説明する。図6及び図7は上記のアイソレータ
が実装基板10に実装された状態での等価回路図であ
り、図7は実装状態での作用(動作原理)を説明するた
めの等価回路図である。Next, the operation and effect of the isolator of this embodiment will be described. 6 and 7 are equivalent circuit diagrams in a state where the above-described isolator is mounted on the mounting board 10, and FIG. 7 is an equivalent circuit diagram for explaining an operation (operation principle) in a mounted state.
【0029】図6に示すように、本実施例のアイソレー
タが実装基板10に実装された状態(図5参照)では、
実装基板10の伝送線路11、12のはんだ付けランド
11a,12aに寄生的に生じる電極分布容量Cp,C
pがアイソレータの入出力電極91、92に接続された
構成となる。そして、図7に示すように、アイソレータ
の信号入出力部(ポートP1、P2側)にはインダクタ
ンスLf、整合容量C1、C2の一部である容量Cf、
及び外部容量である実装基板10の電極分布容量Cpか
らなるπ型の低域通過フィルタLPFが形成される。As shown in FIG. 6, when the isolator of this embodiment is mounted on the mounting board 10 (see FIG. 5),
Electrode distribution capacitances Cp, C generated parasitically on the soldering lands 11a, 12a of the transmission lines 11, 12 of the mounting substrate 10.
p is connected to the input / output electrodes 91 and 92 of the isolator. Then, as shown in FIG. 7, an inductance Lf, a capacitance Cf which is a part of the matching capacitances C1 and C2, and a signal input / output unit (ports P1 and P2 side) of the isolator.
Further, a π-type low-pass filter LPF composed of the electrode distribution capacitance Cp of the mounting substrate 10 as an external capacitance is formed.
【0030】つまり、本実施例のアイソレータの整合容
量C1、C2は、アイソレータの整合回路として機能す
る容量Coと上記π型の低域通過フィルタLPFを形成
する容量Cfとの並列容量で構成されている。すなわ
ち、本実施例のアイソレータの整合容量C1,C2は、
従来のアイソレータの整合容量Coに容量Cfを付加し
た値に設定されている。例えば、1.5GHz帯におい
ては、容量Coは約5pF、容量Cfは約2pFに設定
され、900MHz帯においては、容量Coは約10p
F、容量Cfは約3pFに設定され、インダクタンスL
fは2nH〜3nH程度に設定される。That is, the matching capacitors C1 and C2 of the isolator of the present embodiment are configured by a parallel capacitance of a capacitor Co functioning as a matching circuit of the isolator and a capacitor Cf forming the π-type low-pass filter LPF. I have. That is, the matching capacitors C1 and C2 of the isolator of the present embodiment are:
It is set to a value obtained by adding the capacitance Cf to the matching capacitance Co of the conventional isolator. For example, in the 1.5 GHz band, the capacity Co is set to about 5 pF, the capacity Cf is set to about 2 pF, and in the 900 MHz band, the capacity Co is set to about 10 pF.
F, the capacitance Cf is set to about 3 pF, and the inductance L
f is set to about 2 nH to 3 nH.
【0031】容量Cfは、通常、アイソレータの入出力
インピーダンス(通常、50Ω)が変化しないように、
電極分布容量Cpの容量値と同じ値になるように設定さ
れるが、インダクタンスLf、容量Cf、電極分布容量
Cpを適切な値に設定することにより、アイソレータの
入出力インピーダンスを変更することも可能である。The capacitance Cf is usually set so that the input / output impedance of the isolator (normally, 50Ω) does not change.
It is set to have the same value as the capacitance value of the electrode distribution capacitance Cp, but it is also possible to change the input / output impedance of the isolator by setting the inductance Lf, capacitance Cf, and electrode distribution capacitance Cp to appropriate values. It is.
【0032】インダクタンスLfの形状はヘアピン状に
限ることはなくループ状としてもよく、インダクタンス
Lfは、インダクタンス電極Lfの電極パターンの幅、
形状等を変えることにより、所望の値に設定される。The shape of the inductance Lf is not limited to the hairpin shape, but may be a loop shape. The inductance Lf is determined by the width of the electrode pattern of the inductance electrode Lf.
By changing the shape or the like, a desired value is set.
【0033】上記容量Cf、電極分布容量Cp及びイン
ダクタンスLfの値は、実装基板の厚み、使用周波数
帯、電気的特性、実装強度等を考慮して適宜設定され
る。The values of the capacitance Cf, the electrode distribution capacitance Cp, and the inductance Lf are appropriately set in consideration of the thickness of the mounting board, the frequency band used, the electrical characteristics, the mounting strength, and the like.
【0034】図8は、本実施例のアイソレータと従来の
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図8に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなってことがわかる。FIG. 8 is a diagram showing frequency characteristics when the isolator of the present embodiment and the conventional isolator are mounted on a mounting board. The solid line indicates the characteristics according to the present embodiment, and the broken line indicates the conventional characteristics. . As shown in FIG. 8, it can be seen that the use of the isolator of the present embodiment greatly increases the attenuation on the high frequency band side as compared with the conventional one.
【0035】以上のように、本実施例のアイソレータに
おいては、端子基板9にはインダクタンスLf、Lfが
形成されており、実装基板10に実装された状態で、各
信号入出力部にはインダクタンスLfと整合容量C1
(またはC2)と実装基板10の電極分布容量Cpとで
低域通過フィルタLPFが形成されるので、図8に示す
ように、帯域外における減衰量は従来のものに比べ大幅
に改善されたものとなる。As described above, in the isolator of the present embodiment, the inductances Lf and Lf are formed on the terminal board 9, and when mounted on the mounting board 10, the inductance Lf is applied to each signal input / output section. And matching capacitance C1
(Or C2) and the electrode distribution capacitance Cp of the mounting substrate 10 form a low-pass filter LPF, and as shown in FIG. 8, the attenuation outside the band is significantly improved as compared with the conventional one. Becomes
【0036】すなわち、本実施例のアイソレータには、
外形寸法を変えることなく低域通過フィルタLPFを構
成するインダクタンスLf及び容量Cfが内蔵され、か
つ、実装基板10には、はんだ付けランド11a,12
aに低域通過フィルタLPFを構成する電極分布容量C
pが必然的に形成されており、本実施例のアイソレータ
を用いれば、従来必要であった不要輻射防止用の別のフ
ィルタを用いることなく、不要輻射を大幅に低減するこ
とができ、通信機器の小型化、低価格化に対応すること
ができる。That is, the isolator of this embodiment includes:
The inductance Lf and the capacitance Cf constituting the low-pass filter LPF are built in without changing the external dimensions, and the mounting substrate 10 has solder lands 11 a and 12
a represents the electrode distribution capacitance C constituting the low-pass filter LPF
p is inevitably formed, and if the isolator of this embodiment is used, unnecessary radiation can be greatly reduced without using another filter for preventing unnecessary radiation, which was conventionally required. Can be reduced in size and cost.
【0037】次に、本発明の第2実施例に係る端子基板
の構成を図9及び図10に示す。図9は多層構造の端子
基板の斜視図、図10(a)は図9に示す端子基板9の
1層目の上面、図10(b)は1層目の下面、図10
(c)は3層目の下面の平面図である。Next, the structure of a terminal board according to a second embodiment of the present invention is shown in FIGS. FIG. 9 is a perspective view of a terminal board having a multilayer structure, FIG. 10A is an upper surface of the first layer of the terminal board 9 shown in FIG. 9, FIG.
(C) is a plan view of the lower surface of the third layer.
【0038】本実施例の端子基板9は、プリント基板9
a,9b,9cを圧着した3層構造の多層基板であり、
図9及び図10(a)に示すように、1層目基板9aの
上面に接続電極91a,92a及びアース電極93が形
成され、1層目基板9aの下面に略コ字状のインダクタ
ンス電極Lf、Lfが形成され、3層目基板9cの下面
に入出力電極91、92、アース電極93が形成されて
いる。各インダクタンス電極Lfの一端側はスルーホー
ル96によりそれぞれ接続電極91a,92aに接続さ
れ、他端側は端面電極95により入出力電極91、92
に接続され、各アース電極93は端面電極95及びスル
ーホール96により接続されている。なお、2層目基板
9bは1層目基板9aと3層目基板9cを接合するため
のものであり、上面及び下面のいずれにも電極は形成さ
れていない。The terminal board 9 of this embodiment is a printed circuit board 9
a, 9b, 9c is a multi-layer substrate of a three-layer structure in which
As shown in FIGS. 9 and 10A, connection electrodes 91a and 92a and a ground electrode 93 are formed on the upper surface of the first layer substrate 9a, and a substantially U-shaped inductance electrode Lf is formed on the lower surface of the first layer substrate 9a. , Lf, and input / output electrodes 91 and 92 and a ground electrode 93 are formed on the lower surface of the third-layer substrate 9c. One end of each inductance electrode Lf is connected to a connection electrode 91a, 92a by a through hole 96, and the other end is an input / output electrode 91, 92 by an end face electrode 95.
, And each ground electrode 93 is connected by an end face electrode 95 and a through hole 96. The second-layer substrate 9b is for joining the first-layer substrate 9a and the third-layer substrate 9c, and has no electrodes formed on any of the upper and lower surfaces.
【0039】つまり、本実施例の端子基板9に形成され
たインダクタンス電極Lfは多層基板9の内部に形成さ
れている。このように、インダクタンス電極Lfを端子
基板9の内部に形成した場合、インダクタンス電極Lf
をより多様な形状とすることが可能となり、インダクタ
ンス値の設計の自由度を高めることができる。That is, the inductance electrode Lf formed on the terminal board 9 of this embodiment is formed inside the multilayer board 9. As described above, when the inductance electrode Lf is formed inside the terminal board 9, the inductance electrode Lf
Can have more various shapes, and the degree of freedom in designing the inductance value can be increased.
【0040】次に、本発明の第3実施例に係る端子基板
の構成を図11に示す。本実施例の端子基板9は第2実
施例と同様に3層構造の多層基板であり、図11(a)
は1層目の上面、図11(b)は1層目の下面、図11
(c)は3層目の上面、図11(d)は3層目の下面の
平面図である。Next, FIG. 11 shows the configuration of a terminal board according to a third embodiment of the present invention. The terminal board 9 of this embodiment is a multi-layer board having a three-layer structure as in the case of the second embodiment.
11B shows the upper surface of the first layer, FIG. 11B shows the lower surface of the first layer, and FIG.
FIG. 11C is a plan view of the upper surface of the third layer, and FIG. 11D is a plan view of the lower surface of the third layer.
【0041】本実施例の端子基板9の1層目基板9aの
下面には、図11(b)に示すように、それぞれのイン
ダクタンス電極Lfの入出力電極91、92の接続側に
連接してコンデンサ電極Cdが形成されている。このコ
ンデンサ電極Cdと1層目基板9aの上面及び3層目基
板上面のアース電極93との間に容量が形成される。こ
の容量は、上記π型の低域通過フィルタLPFの入出力
電極側の容量の一部となるものであり、実装基板に実装
された状態で上述した実装基板の電極分布容量Cpと並
列に接続される。As shown in FIG. 11B, on the lower surface of the first layer substrate 9a of the terminal substrate 9 of the present embodiment, the respective inductance electrodes Lf are connected to the connection side of the input / output electrodes 91 and 92. A capacitor electrode Cd is formed. A capacitance is formed between the capacitor electrode Cd and the upper surface of the first-layer substrate 9a and the ground electrode 93 on the upper surface of the third-layer substrate. This capacitance is a part of the capacitance on the input / output electrode side of the π-type low-pass filter LPF, and is connected in parallel with the above-mentioned electrode distribution capacitance Cp of the mounting board while mounted on the mounting board. Is done.
【0042】本実施例の端子基板9を用いれば、実装基
板の電極分布容量Cpとコンデンサ電極Cdの容量との
並列容量で上記π型の低域通過フィルタLPFの一方の
容量が形成され、実装基板のはんだ付けランドの面積を
小さくすることができる。When the terminal board 9 of this embodiment is used, one capacity of the π-type low-pass filter LPF is formed by the parallel capacity of the electrode distribution capacity Cp of the mounting board and the capacity of the capacitor electrode Cd. The area of the soldering land on the substrate can be reduced.
【0043】すなわち、本実施例のアイソレータを用い
れば、π型の低域通過フィルタLPFの容量値設定の自
由度を高めることができるので、より好適な低域通過フ
ィルタLPFを構成することができ、また、実装基板の
はんだ付けランドを最適な形状(面積)とすることが可
能となる。That is, by using the isolator of this embodiment, the degree of freedom in setting the capacitance value of the π-type low-pass filter LPF can be increased, so that a more suitable low-pass filter LPF can be constructed. Further, it is possible to make the soldering land of the mounting board an optimal shape (area).
【0044】なお、上記実施例では、外部容量として実
装基板のはんだ付けランド部に形成される電極分布容量
を利用したもので説明したが、外部容量はこれに限るも
のではなく、外部容量としてチップコンデンサ等を用い
るようにしてもよい。In the above-described embodiment, the description has been given of the case where the electrode distributed capacitance formed on the soldering land portion of the mounting board is used as the external capacitance. However, the external capacitance is not limited to this. A capacitor or the like may be used.
【0045】また、上記実施例では、端子基板9に2つ
のインダクタンス電極Lfを形成したもので説明した
が、これに限るものではなく、信号入出力側のいずれか
一方にのみインダクタンス電極Lfを形成した構成であ
ってもよい。In the above embodiment, the case where two inductance electrodes Lf are formed on the terminal board 9 has been described. However, the present invention is not limited to this, and the inductance electrode Lf is formed only on one of the signal input / output sides. The configuration may be as follows.
【0046】また、上記実施例では、アイソレータを例
にとって説明したが、ポートP3に終端抵抗Rを接続す
ることなく、ポートP3を第3の入出力部として構成し
たサーキュレータも本発明を適用することができる。In the above embodiment, an isolator has been described as an example. However, the present invention is also applicable to a circulator in which the port P3 is configured as a third input / output unit without connecting the terminating resistor R to the port P3. Can be.
【0047】また、全体の構造も上記実施例の図1及び
図2に示すものに限るものではない。本発明は端子基板
を用いた非可逆回路素子に適用されるものであり、他の
構成については特に限定するものではない。The overall structure is not limited to those shown in FIGS. 1 and 2 of the above embodiment. The present invention is applied to a non-reciprocal circuit device using a terminal board, and other configurations are not particularly limited.
【0048】[0048]
【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、端子基板にインダクタンスが形成
され、この端子基板に形成されたインダクタンスと、整
合容量と、実装基板の入出力伝送線路の電極分布容量等
の外部容量とで低域通過フィルタを形成することができ
るので、帯域外における減衰量を大幅に改善することが
できる。As described above, according to the non-reciprocal circuit device according to the present invention, the inductance is formed on the terminal board, the inductance formed on the terminal board, the matching capacitance, and the input / output of the mounting board. Since a low-pass filter can be formed with the external capacitance such as the electrode distribution capacitance of the transmission line, the amount of attenuation outside the band can be significantly improved.
【0049】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
る。したがって、本発明に係る非可逆回路素子を用いれ
ば、不要輻射防止用の別のフィルタを不要とすることが
でき、通信機器等の小型化、低価格化を図ることができ
る。That is, the inductance and capacitance constituting the low-pass filter can be formed in the non-reciprocal circuit element without changing the external dimensions. The inductance and capacitance and the electrode distribution capacitance and the like formed on the mounting board can be formed. And the external capacitance can form a low-pass filter. Therefore, if the non-reciprocal circuit device according to the present invention is used, another filter for preventing unnecessary radiation can be made unnecessary, and downsizing and cost reduction of communication equipment and the like can be achieved.
【図1】本発明の第1実施例に係るアイソレータの分解
斜視図である。FIG. 1 is an exploded perspective view of an isolator according to a first embodiment of the present invention.
【図2】本発明の第1実施例に係るアイソレータの平面
図である。FIG. 2 is a plan view of the isolator according to the first embodiment of the present invention.
【図3】(a)は、本発明の第1実施例に係る端子基板
の上面の平面図、(b)は、端子基板の下面の平面図で
ある。FIG. 3A is a plan view of an upper surface of a terminal substrate according to the first embodiment of the present invention, and FIG. 3B is a plan view of a lower surface of the terminal substrate.
【図4】本発明に係るアイソレータの等価回路図であ
る。FIG. 4 is an equivalent circuit diagram of the isolator according to the present invention.
【図5】本発明に係るアイソレータの実装状態を示す斜
視図である。FIG. 5 is a perspective view showing a mounted state of the isolator according to the present invention.
【図6】本発明に係るアイソレータの実装状態での等価
回路図である。FIG. 6 is an equivalent circuit diagram in a mounted state of the isolator according to the present invention.
【図7】本発明に係るアイソレータの実装状態での作用
を説明するための等価回路図である。FIG. 7 is an equivalent circuit diagram for explaining an operation of the isolator according to the present invention in a mounted state.
【図8】本発明と従来のアイソレータの周波数特性図で
ある。FIG. 8 is a frequency characteristic diagram of the present invention and a conventional isolator.
【図9】本発明の第2実施例に係る端子基板の斜視図で
ある。FIG. 9 is a perspective view of a terminal board according to a second embodiment of the present invention.
【図10】(a)は、本発明の第2実施例に係る端子基
板の1層目基板上面の平面図、(b)は、1層目基板下
面の平面図、(c)は3層目基板下面の平面図である。10A is a plan view of an upper surface of a first-layer substrate of a terminal substrate according to a second embodiment of the present invention, FIG. 10B is a plan view of a lower surface of the first-layer substrate, and FIG. It is a top view of the eye substrate lower surface.
【図11】(a)は、本発明の第3実施例に係る1層目
基板上面の平面図、(b)は、1層目基板下面の平面
図、(c)は、3層目基板上面の平面図、(d)は、3
層目基板下面の平面図である。11A is a plan view of a top surface of a first-layer substrate according to a third embodiment of the present invention, FIG. 11B is a plan view of a bottom surface of the first-layer substrate, and FIG. Top view, (d) is 3
It is a top view of the lower surface of a layer substrate.
【図12】従来のアイソレータの分解斜視図である。FIG. 12 is an exploded perspective view of a conventional isolator.
【図13】従来のアイソレータの等価回路図である。FIG. 13 is an equivalent circuit diagram of a conventional isolator.
2 上ヨーク 3 永久磁石 5 磁性組立体 51〜53 中心導体 54 フェライト 7 樹脂ケース 71、72 入出力接続端子 73 アース端子 8 下ヨーク 9 端子基板 91、92 入出力電極 91a、92a 接続電極 10 実装基板 11、12 伝送線路 11a,12a はんだ付けランド C1〜C3 整合容量(コンデンサ) R 終端抵抗 Lf インダクタンス(インダクタンス電
極) Cd コンデンサ電極 Cp 電極分布容量 P1〜P3 ポート(ポート部)2 Upper Yoke 3 Permanent Magnet 5 Magnetic Assembly 51-53 Center Conductor 54 Ferrite 7 Resin Case 71, 72 Input / Output Connection Terminal 73 Ground Terminal 8 Lower Yoke 9 Terminal Board 91, 92 Input / Output Electrodes 91a, 92a Connection Electrode 10 Mounting Board 11, 12 Transmission line 11a, 12a Soldering land C1 to C3 Matching capacitance (capacitor) R Termination resistance Lf Inductance (inductance electrode) Cd Capacitor electrode Cp Electrode distribution capacitance P1 to P3 Port (port part)
Claims (4)
体に互いに交差させて配置された複数の中心導体と、各
中心導体のポート部とアース間に接続された整合容量
と、入出力電極及びアース電極が形成された端子基板と
を備えてなる非可逆回路素子であって、 前記端子基板に少なくとも1つのインダクタンスが形成
され、該インダクタンスが中心導体のポート部のうち少
なくとも1つのポート部と該ポート部に対応する入出力
電極との間に電気的に接続されていることを特徴とする
非可逆回路素子。1. A magnetic body to which a DC magnetic field is applied, a plurality of center conductors arranged to cross each other on the magnetic body, a matching capacitor connected between a port of each center conductor and ground, What is claimed is: 1. A non-reciprocal circuit device comprising: a terminal substrate on which an output electrode and a ground electrode are formed, wherein at least one inductance is formed on the terminal substrate, and the inductance is at least one of ports of a center conductor port A non-reciprocal circuit device electrically connected between the unit and an input / output electrode corresponding to the port unit.
タンスと前記整合容量とこの非可逆回路素子が実装され
る実装基板の入出力伝送線路の電極分布容量とで低域通
過フィルタが形成されることを特徴とする請求項1に記
載の非可逆回路素子。2. A low-pass filter is formed by the inductance formed on the terminal substrate, the matching capacitance, and an electrode distribution capacitance of an input / output transmission line of a mounting substrate on which the non-reciprocal circuit device is mounted. The non-reciprocal circuit device according to claim 1, wherein:
面または内部に電極パターンで形成されていることを特
徴とする請求項1または請求項2に記載の非可逆回路素
子。3. The non-reciprocal circuit device according to claim 1, wherein the inductance is formed in an electrode pattern on a surface or inside of the terminal substrate.
出力電極側と導通するコンデンサ電極が形成され、該コ
ンデンサ電極により前記インダクタンスの入出力電極側
とアースとの間に容量が形成されていることを特徴とす
る請求項3に記載の非可逆回路素子。4. A method according to claim 1, wherein a capacitor electrode is formed on said terminal board, said capacitor electrode being electrically connected to said input / output electrode side of said inductance, and said capacitor electrode forms a capacitance between said input / output electrode side of said inductance and ground. The non-reciprocal circuit device according to claim 3, wherein:
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24802996A JP3201279B2 (en) | 1996-09-19 | 1996-09-19 | Non-reciprocal circuit device |
| CA002214617A CA2214617C (en) | 1996-09-06 | 1997-09-04 | Nonreciprocal circuit device |
| US08/924,147 US5923224A (en) | 1996-09-06 | 1997-09-05 | Nonreciprocal circuit device |
| KR1019970046051A KR100316905B1 (en) | 1996-09-06 | 1997-09-06 | Irreversible Circuit Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24802996A JP3201279B2 (en) | 1996-09-19 | 1996-09-19 | Non-reciprocal circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098308A true JPH1098308A (en) | 1998-04-14 |
| JP3201279B2 JP3201279B2 (en) | 2001-08-20 |
Family
ID=17172147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24802996A Expired - Fee Related JP3201279B2 (en) | 1996-09-06 | 1996-09-19 | Non-reciprocal circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201279B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060410A (en) * | 2001-08-21 | 2003-02-28 | Murata Mfg Co Ltd | Nonreciprocal circuit element and communication apparatus |
| WO2014007014A1 (en) * | 2012-07-02 | 2014-01-09 | 株式会社村田製作所 | Non-reciprocal circuit element |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167392A (en) | 2003-11-28 | 2005-06-23 | Tdk Corp | Non-reciprocal circuit element |
-
1996
- 1996-09-19 JP JP24802996A patent/JP3201279B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060410A (en) * | 2001-08-21 | 2003-02-28 | Murata Mfg Co Ltd | Nonreciprocal circuit element and communication apparatus |
| WO2014007014A1 (en) * | 2012-07-02 | 2014-01-09 | 株式会社村田製作所 | Non-reciprocal circuit element |
| JP5655990B2 (en) * | 2012-07-02 | 2015-01-21 | 株式会社村田製作所 | Non-reciprocal circuit element |
| US9112256B2 (en) | 2012-07-02 | 2015-08-18 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3201279B2 (en) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3269409B2 (en) | Non-reciprocal circuit device | |
| US6222425B1 (en) | Nonreciprocal circuit device with a dielectric film between the magnet and substrate | |
| JP3417370B2 (en) | Non-reciprocal circuit device and communication device | |
| KR100316905B1 (en) | Irreversible Circuit Device | |
| JP3235560B2 (en) | Non-reciprocal circuit device | |
| US6646517B2 (en) | Nonreciprocal circuit device and communication device having only two ports | |
| JP2001237613A (en) | Nonreversible circuit element and high frequency circuit device | |
| JP3201279B2 (en) | Non-reciprocal circuit device | |
| JP3278105B2 (en) | Non-reciprocal circuit device | |
| JP2000114818A (en) | Concentrated constant nonreversible circuit element | |
| JP3419369B2 (en) | Non-reciprocal circuit device | |
| JP3651137B2 (en) | Non-reciprocal circuit element | |
| JP2001156503A (en) | Irreversible circuit element, irreversible circuit and communication device | |
| JP3951444B2 (en) | Non-reciprocal circuit element | |
| JPH1079606A (en) | Non-reciprocal circuit element | |
| JP2002043808A (en) | Non-reversible circuit device | |
| JPH11308013A (en) | Concentrated constant type non-reciprocal circuit element | |
| US6734752B2 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP2001203508A (en) | Irreversible circuit element and communication unit | |
| JPH11298205A (en) | Irreversible circuit element | |
| JP4636355B2 (en) | Center conductor assembly and nonreciprocal circuit device using the same | |
| JP3267010B2 (en) | Non-reciprocal circuit device | |
| JP2003234605A (en) | Non-reciprocal circuit element | |
| JPH07115308A (en) | Non-reversible circuit element | |
| JPH11298206A (en) | Irreversible circuit element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080622 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090622 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100622 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110622 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130622 |
|
| LAPS | Cancellation because of no payment of annual fees |