JPH1098372A - 集積回路の入力回路 - Google Patents

Abstract

(57)【要約】 【課題】外付け回路を必要とせず、単電源及びプラス・
マイナス電源に適用できる集積回路の入力回路を提供す
る。 【解決手段】第２トランジスタ６のベース電圧がマイコ
ン１の下側電源電圧に応じた基準電圧に設定されてお
り、マイコン１からのデジタル信号に応じて、第１及び
第２トランジスタ５及び６は互いにオン・オフする。第
１及び第２トランジスタ５及び６のオン・オフにより、
第６トランジスタ１６がオン・オフする。また、電圧発
生回路１５はサラウンド回路２の下側電源電圧を昇圧し
て、出力電圧を発生している。単一電源の場合、第６ト
ランジスタ１６のオン・オフに応じて、例えば０Ｖと５
Ｖとのレベルの出力信号を発生する。また、プラス・マ
イナス電源の場合、第６トランジスタのオン・オフに応
じて、−４．５Ｖと＋０．５とのレベルの出力信号を発
生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、単一電源及びプラ
ス・マイナス電源に対応可能な集積回路の入力回路に関
する。

【０００２】

【従来の技術】従来より、オーディオ信号と、そのオー
ディオ信号を所定時間だけ遅延させた信号とを加算する
ことによって、サラウンドやエコーを得るサラウンド回
路があった。そのような回路では、マイクロコンピュー
タからのデジタル信号に応じて、遅延時間を変更するこ
とにより、サラウンド量やエコー量を変更していた。こ
のような回路は図３の如く構成されている。図３におい
て、マイクロコンピュータ１は、操作パネル（図示せ
ず）を操作することによって、所望のサラウンド量に応
じたデジタル信号を発生する。デジタル信号はサラウン
ド回路２のデジタル処理回路３に印加され、デジタル処
理回路３はデジタル信号のデコード等を行うことによっ
て、遅延時間を制御Ｓ５し、サラウンド量を設定する。

【０００３】

【発明が解決しようとする課題】ところで、マイクロコ
ンピュータ１から発生するデジタル信号ａは、例えば図
２（イ）のように、下側電源電圧の０Ｖと、上側電源電
圧の５Ｖとのレベルを有する信号である。また、サラウ
ンド回路２の電源は例えば５Ｖの単一電源（図示せず）
に接続されているので、図２（ロ）のように、サラウン
ド回路２のデジタル処理回路３の上側電源電圧は０Ｖで
あり、下側電源電圧は５Ｖである。その為、デジタル信
号のレベルとデジタル処理回路３の動作電圧とが一致し
ており、デジタル信号をマイクロコンピュータ１からサ
ラウンド回路２に直接印加することができる。

【０００４】しかしながら、サラウンド回路の電源を、
必要に応じて、図２（ハ）のように例えば±４．５Ｖの
プラス・マイナス電源に接続する場合がある。その場
合、デジタル処理回路３の上側電源電圧は＋０．５Ｖで
あり、下側電源電圧は−４．５Ｖである。よって、デジ
タル信号のレベルと、デジタル処理回路３の電源電圧圧
が不一致となり、マイクロコンピュータ１からサラウン
ド回路２にデジタル信号を直接印加することができなか
った。デジタル信号を印加する場合には、デジタル信号
をレベルシフトした後印加しなければならず、外付け回
路が必要となる問題があった。

【０００５】

【課題を解決するための手段】本発明は、デジタル信号
が印加される集積回路の入力回路であって、前記デジタ
ル信号を発生する回路の下側電源電圧に基づいて基準電
圧を発生する基準電圧発生回路と、ベースに前記デジタ
ル信号が印加される第１トランジスタと、エミッタが該
第１トランジスタのエミッタに共通接続されるととも
に、ベースに前記基準電圧が印加される第２トランジス
タと、前記集積回路の下側電源電圧を所定電圧だけ昇圧
した電圧を発生する電圧発生回路と、前記第１トランジ
スタの出力信号に応じて、前記電圧発生回路の出力電圧
と前記集積回路の下側電源電圧とのいずれかの電圧を後
段の回路に発生する出力段回路と、から成ることを特徴
とする。

【０００６】また、前記基準電圧発生回路は、前記第１
トランジスタの出力信号が増加すると、前記第２トラン
ジスタのベース電圧を上昇させ、前記第１トランジスタ
の出力信号が減少すると、前記第２トランジスタのベー
ス電圧を低下させることを特徴とする。さらにまた、ミ
ラー比が１より小さく設定されるとともに、前記第１ト
ランジスタの出力信号を前記基準電圧発生回路に反転す
る電流ミラー回路を備えることを特徴とする。

【０００７】またさらに、前記基準電圧が前記デジタル
信号レベルに対してヒステリシス特性を有することを特
徴とする。本発明に依れば、基準電圧をデジタル信号を
発生する回路の下側電源電圧に基づいて生成し、その基
準電圧に基づき第１及び第２トランジスタをオン・オフ
させ、第１トランジスタの出力信号に応じて集積回路の
下側電源電圧とそれを所定電圧だけ昇圧した電圧とのい
ずれかの電圧を有する出力信号を発生させているので、
集積回路の電源電圧が単一電源かプラス・マイナス電源
かに係わらず、デジタル信号を集積回路に直接印加する
ことができる。

【０００８】

【発明の実施の形態】図１は、本発明の実施の形態を示
す図であり、４はマイクロコンピュータ１からのデジタ
ル信号ａが印加される第１外付け端子、５はベースに外
付け端子４からのデジタル信号が印加される第１トラン
ジスタ、６はエミッタが第１トランジスタ４と共通接続
される第２トランジスタ、７はマイクロコンピュータ１
のアース端子に接続される第２外付け端子、８は第２外
付け端子７と第２トランジスタ６のベースとの間に直列
接続された抵抗９、第１及び第２ダイオード１０ａ及び
１０ｂから成る基準電圧発生回路、１１はダイオード接
続されるとともに、第１トランジスタ５のコレクタ電流
が流れる第３トランジスタ、１２は第３トランジスタ１
１とミラー接続され、抵抗９、第１及び第２ダイオード
１０ａ及び１０ｂにコレクタ電流を供給する第４トラン
ジスタ、１３は第３トランジスタとミラー接続され、抵
抗１４にコレクタ電流を供給する第５トランジスタ、１
５は下側電源電圧から所定電圧だけ昇圧する電圧発生回
路、１６は抵抗１４の端子電圧によりオン・オフ制御さ
れる第６トランジスタ、１７は定電流源、１８は定電流
源１７の出力電流を反転する第１電流ミラー回路、１９
は第１電流ミラー回路１８の出力電流を反転し、抵抗
９、第１及び第２ダイオード１０ａ及び１０ｂに供給す
る第２電流ミラー回路、２０及び２１はサラウンド回路
２の上側及び下側電源電圧が印加される第１及び第２電
源端子である。尚、図３と同一の素子については、同一
の符号を付す。

【０００９】まず、サラウンド回路２を単一電源で動作
させ、第１電源端子２０に電源電圧ＶＤＤ１（例えば、
５Ｖ）が印加され、第２電源端子２０が接地されている
場合について説明する。マイクロコンピュータ１がデジ
タル信号を発生していない状態において、定電流源１７
の出力電流は、第１及び第２電流ミラー回路１８及び１
９を介して、抵抗９、第１及び第２ダイオード１０ａ及
び１０ｂに供給される。また、このような状態におい
て、差動接続される第１及び第２トランジスタ５及び６
は共にオンしているので、第１トランジスタ５のコレク
タ電流がミラー接続された第３及び第４トランジスタ１
１及び１２を介して抵抗９、ダイオード１０ａ及び１０
ｂに供給される。

【００１０】第１及び第２ダイオード１０ａ及び１０ｂ
は電流が供給されることによりオンし、第１及び第２ダ
イオード１０ａ及び１０ｂのオン電圧をＶＤとし、抵抗
９の抵抗値をＲ９とし、第４トランジスタ１２のコレク
タ電流をＩｃ１２とし、第２電流ミラー回路１９の出力
電流をＩ１９とすると、第２トランジスタ６のベース電
圧ＶＢは、ＶＢ＝２×ＶＤ＋Ｒ８×（Ｉｃ１２＋Ｉ１
９）となる。尚、第２トランジスタ６のベース電圧ＶＢ
は、例えば、マイクロコンピュータ１からのデジタル信
号ａが図２（イ）のように０Ｖと５Ｖとのレベルを有す
る場合、０Ｖと５Ｖとの１／２の値の２．５Ｖに設定さ
れる。

【００１１】このような状態において、マイクロコンピ
ュータ１からデジタル信号ａが第１外付け端子４を介し
てトランジスタ５のベースに印加されると、デジタル信
号ａの立ち上がりに応じて、第１トランジスタ５のコレ
クタ電流が増大する。第１トランジスタ５のコレクタ電
流が増大することにより、第４トランジスタ１２のコレ
クタ電流が増大する。増大した第４トランジスタ１２の
コレクタ電流をＩｃ１２’とすると、第２トランジスタ
６のベース電圧Ｖｂ’は、Ｖｂ’＝２×ＶＤ＋Ｒ９×
（Ｉｃ１２’＋Ｉ１９）となる。但し、Ｉｃ１２’＞Ｉ
ｃ１２である。よって、デジタル信号の立ち上がり時第
２トランジスタ６のベース電圧は上昇する。

【００１２】ところで、第４トランジスタ１２のエミッ
タ抵抗を変更することにより、ミラー接続される第３及
び第４トランジスタ１１及び１２のミラー比を小さくな
り、第４トランジスタ１２のコレクタ電流の変化速度は
第１トランジスタ５のコレクタ電流の変化速度より遅く
なる。これにより、第２トランジスタ６のベース電圧が
上昇する速度は、デジタル信号ａの立ち上がり速度より
遅く設定されるので、第２トランジスタ６のベース電圧
Ｖｂ’が３Ｖとなると、第１トランジスタ５がオンし、
第２トランジスタ６はオフする。

【００１３】第１トランジスタ５のコレクタ電流は、ミ
ラー接続された第３及び第５トランジスタ１１及び１３
を介して抵抗１４にも供給される。第１トランジスタ５
のみがオンしたときの第５トランジスタ１３のコレクタ
電流が抵抗１４に供給される。このコレクタ電流に応じ
て発生する抵抗１４の端子電圧により第６トランジスタ
１６はオンする。これにより、第１電源端子２１がアー
スされているので、第６トランジスタ１６のコレクタ電
圧は、０Ｖになる。

【００１４】また、マイクロコンピュータ１のデジタル
信号ａが立ち下がると、第１トランジスタ５のコレクタ
電流は減少する。第１トランジスタ５のコレクタ電流
は、第３及び第４トランジスタ１１及び１２を介して、
抵抗９、第１及び第２ダイオード１０ａ及び１０ｂに供
給される。その為、第４トランジスタ１２のコレクタ電
流は減少し、減少したコレクタ電流をＩｃ１２”とする
と、第２トランジスタ６のベース電圧Ｖｂ”は、Ｖｂ”
＝２×ＶＤ＋Ｒ９×（Ｉｃ１２”＋Ｉ１９）となる。但
し、Ｉｃ１２”＜Ｉｃ２である。よって、デジタル信号
ａの立ち下がり時には、第２トランジスタ６のベース電
圧は低下する。そして、第２トランジスタ６のベース電
圧が２Ｖに低下したとき、第１トランジスタ５はオフす
るとともに、第２トランジスタ６はオンする。

【００１５】その為、第１トランジスタ５のコレクタ電
流は０となり、第５トランジスタ１３のコレクタ電流は
０となる。よって、抵抗１４には、電流が流れず、抵抗
１４の電圧降下は発生しない。その為、第６トランジス
タ１６がオフし、第６トランジスタ１６のコレクタ電圧
は電圧発生回路１５の出力電圧となる。この場合、第６
トランジスタ１６のコレクタ電圧は５Ｖになる。これに
より、第６トランジスタ１６のコレクタからの出力信号
ｂは、図２（ニ）のように、０Ｖと５Ｖとのレベルを有
する信号となる。

【００１６】よって、第１及び第２トランジスタ５及び
６のオン・オフ動作を、電源電圧ＶＤＤ１に関係なく、
マイクロコンピュータ１の下側電源電圧から生成した基
準電圧に基づいて動作させ、第１トランジスタ５の出力
信号を電流モードで抵抗１４に供給しているため、入力
デジタル信号に対して０Ｖと５Ｖとのデジタル信号を得
ることができる。

【００１７】一方、サラウンド回路２をプラス・マイナ
ス電源で動作させ、第１電源端子２０に電源電圧＋ＶＤ
Ｄ２が印加され、第２電源端子２１が電源電圧−ＶＤＤ
２が印加されている場合について説明する。尚、サラウ
ンド回路２にプラス・マイナス電源で動作させても、第
２トランジスタ６のベースに印加される基準電圧はマイ
クロコンピュータ１の下側電源電圧に基づいて生成され
る。また、第１トランジスタ５の出力信号は電流モード
で発生し、抵抗１４に供給される。よって、、第１及び
第２トランジスタ５及び６の動作は電源電圧±ＶＤＤ１
と無関係となる。その為、第１及び第２トランジスタ５
及び６のオン・オフ動作とそれに伴う第６トランジスタ
１６の動作については、サラウンド回路２を単電源で動
作させた場合と同一である。

【００１８】次に、第６トランジスタ１６のオン・オフ
時の動作説明を行う。第６トランジスタ１６がオン・オ
フすると、第６トランジスタ１６のコレクタに電圧発生
回路１５の出力電圧が表れる。この場合、例えば、第１
電源端子２０に＋４．５Ｖの電圧が印加され、第２電源
端子２１に−４．５Ｖの電圧が印加されているとする。
電圧発生回路１５は、第２電源端子の電圧を５Ｖだけ昇
圧した出力電圧を発生する。よって、第６トランジスタ
１６がオンしたとき、第６トランジスタ１６のコレクタ
電圧は−４．５Ｖになり、第６トランジスタ１６がオフ
したときはそのコレクタ電圧は０．５Ｖになる。よっ
て、図２（イ）のような入力デジタル信号ａが印加され
たとき、第６トランジスタ１６からの出力信号ｂは図２
（ホ）のように−４．５Ｖ及び＋０．５Ｖのレベルを有
する信号になる。

【００１９】ところで、図１において、上記のように、
第２トランジスタ６のベース電圧を第１トランジスタ５
のコレクタ電流に応じて変化させることにより、基準電
圧が入力デジタル信号のレベルにより変化している。こ
れにより、図１の入力回路は、入力デジタル信号に対し
てヒステリシス特性を有することになる。その為、入力
ラインに雑音が印加されても、また、入力デジタル信号
のレベルが変動しても、図１の回路が誤動作し、誤って
出力信号を発生することが防止される。

【００２０】これまでサラウンド回路２で動作説明を行
ったが、サラウンド回路２に限らず、デジタル信号を受
ける入力回路を備えるとともに、単電源及びプラス・マ
イナス電源を電源とすることができる回路に、図１の回
路を適用することができる。

【００２１】

【発明の効果】本発明に依れば、第２トランジスタのベ
ース電圧がマイコンの下側電源電圧に基づいて設定され
ているとともに、出力回路の出力信号を集積回路の下側
電源電圧と電圧発生回路の出力電圧とに応じて発生させ
ている。これにより、デジタル信号のレベルを集積回路
の電源電圧に応じたレベルに変換した後、後段の回路に
伝送するので、デジタル信号を集積回路に直接印加する
ことができる。よって、単電源にも、プラス・マイナス
電源にも適用可能な集積回路の入力回路を提供すること
ができ、デジタル信号により制御される外付け回路を使
用する必要がない。

【００２２】また、エミッタ共通接続された第１及び第
２トランジスタの一方の出力信号に応じて、第２トラン
ジスタのベース電圧を変化させることにより、集積回路
の入力回路にヒステリシス特性が発生するので、入力信
号の変動による誤動作を防止することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す回路図である。

【図２】図１の各信号を表す特性図である。

【図３】従来例を示すブロック図である。

【符号の説明】

４ 第１外付け端子 ５ 第１トランジスタ ６ 第２トランジスタ ７ 第２外付け端子 ８ 基準電圧発生回路 ９、１４ 抵抗 １０ａ、１０ｂ ダイオード １１ 第３トランジスタ １２ 第４トランジスタ １３ 第５トランジスタ １５ 電圧発生回路 １６ 第６トランジスタ １７ 定電流源 １８ 第１電流ミラー回路 １９ 第２電流ミラー回路 ２０ 第１電源端子 ２１ 第２電源端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】デジタル信号が印加される集積回路の入力
   回路であって、 前記デジタル信号を発生する回路の下側電源電圧に基づ
   いて基準電圧を発生する基準電圧発生回路と、 ベースに前記デジタル信号が印加される第１トランジス
   タと、 エミッタが該第１トランジスタのエミッタに共通接続さ
   れるとともに、ベースに前記基準電圧が印加される第２
   トランジスタと、 前記集積回路の下側電源電圧を所定電圧だけ昇圧した電
   圧を発生する電圧発生回路と、 前記第１トランジスタの出力信号に応じて、前記電圧発
   生回路の出力電圧と前記集積回路の下側電源電圧とのい
   ずれかの電圧を後段の回路に発生する出力段回路と、 から成ることを特徴とする集積回路の入力回路。
2. 【請求項２】前記基準電圧発生回路は、 前記第１トランジスタの出力信号が増加すると、前記第
   ２トランジスタのベース電圧を上昇させ、前記第１トラ
   ンジスタの出力信号が減少すると、前記第２トランジス
   タのベース電圧を低下させることを特徴とする請求項１
   記載の集積回路の入力回路。
3. 【請求項３】ミラー比が１より小さく設定されるととも
   に、前記第１トランジスタの出力信号を前記基準電圧発
   生回路に反転する電流ミラー回路を備えることを特徴と
   する請求項２記載の集積回路の入力回路。
4. 【請求項４】前記基準電圧が前記デジタル信号レベルに
   対してヒステリシス特性を有することを特徴とする請求
   項１記載の集積回路の入力回路。