JPH1098483A - Ａｔｍ交換機とそのｉｐｃセル伝送方法 - Google Patents

Ａｔｍ交換機とそのｉｐｃセル伝送方法

Info

Publication number
JPH1098483A
JPH1098483A JP21872597A JP21872597A JPH1098483A JP H1098483 A JPH1098483 A JP H1098483A JP 21872597 A JP21872597 A JP 21872597A JP 21872597 A JP21872597 A JP 21872597A JP H1098483 A JPH1098483 A JP H1098483A
Authority
JP
Japan
Prior art keywords
cell
signal
ipc
byte
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21872597A
Other languages
English (en)
Other versions
JP3113620B2 (ja
Inventor
Jikyo Ryu
時亨 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1098483A publication Critical patent/JPH1098483A/ja
Application granted granted Critical
Publication of JP3113620B2 publication Critical patent/JP3113620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 ＡＴＭスイッチの容量増加によりプロセッサ
が増加するとＩＰＣセル送受信部やポートも増加するた
め、システム増設の妨げになったり、資源の有効な活用
がなされなかった。本発明は、ハードウェア量を減ら
し、資源の効率的な活用が可能な、プロセッサ間のセル
の伝送方法及び装置を提供する。 【解決手段】 本発明のＡＴＭ交換機は、プロセッサと
ＡＴＭスイッチとの間に設置され、ＡＴＭスイッチから
入力されるＩＰＣセルに含まれたＶＰＩを読み取って送
信対象のプロセッサを選択した後に当該プロセッサに所
定の速度で送信し、また、プロセッサから入力されるＩ
ＰＣセルを多重化してＡＴＭスイッチに送信するＩＰＣ
セル多重化（マルチプレクサ）／分離化（デマルチプレ
クサ）部を備えることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は非同期転送モード交
換機に関し、特に、ＡＴＭ ＩＰＣ(Asynchronous Tran
sfer Mode Interprocessor Communication) セルに関す
るものである。
【０００２】
【従来の技術】図１は、従来のＩＰＣセルの伝送経路を
示すシステム図である。非同期転送モードのＩＰＣを実
現する方法では、一つのプロセッサに対しＩＰＣセル送
受信部１０１〜１１２が一つ必要となる。ＡＴＭスイッ
チ１００の容量が増加するにつれてプロセッサが増える
ため、ＩＰＣセル送受信部１０１〜１１２も増加する。
また、一つのＩＰＣセル送受信部１０１〜１１２当たり
一つのＡＴＭスイッチ１００のポートが必要になるた
め、ＡＴＭスイッチ１００のポート数も増え、また、加
入者用ポート増設によりＩＰＣセルボードも増える。Ａ
ＴＭスイッチ１００のポート数の増加はシステム増設の
障害になっている。
【０００３】この関係を図２を用いて説明する。図２
は、従来のＯＭＰ(Operation & Maintenance Processo
r) ２００、第１〜３ＳＣＰ(Subscriber Control Proce
ssor)２０２、２０４、２０６を、ＩＰＣセル送受信部
１０１〜１０４を経由してＡＴＭスイッチ１００に接続
させたブロック図である。ＯＭＰ２００からＡＴＭスイ
ッチ１００へＩＰＣセルを送信する場合、ＯＭＰ２００
はＩＰＣセルを生成して第１ＩＰＣセル送受信部１０１
に送信し、第１ＩＰＣセル送受信部１０１はＯＭＰ２０
０から受けたＩＰＣセルをＡＴＭスイッチ１００へ送信
する。逆に、ＡＴＭスイッチ１００からＩＰＣセルをＯ
ＭＰ２００へ送信する場合は、第１ＩＰＣセル送受信部
１０１はＡＴＭスイッチ１００からＩＰＣセルを受信し
てＯＭＰ２００へ送信する。第１〜３ＳＣＰ２０２、２
０４、２０６も同様の動作でＩＰＣセルの送受信を行
う。従って、一つのプロセッサ当たり一つのスイッチポ
ートが必要なので、プロセッサの増加に伴ってスイッチ
ポートの数も増加する。これにより、多量のハードウェ
アが必要となり、且つ資源の効率的な活用が困難であっ
た。
【０００４】
【発明が解決しようとする課題】このように、従来はＡ
ＴＭスイッチの容量増加によりプロセッサが増加すると
ＩＰＣセル送受信部やポートも増加するため、システム
増設の妨げになったり、資源の有効な活用がなされなか
った。本発明は、ハードウェア量を減らし、資源の効率
的な活用が可能な、プロセッサ間のセルの伝送方法及び
装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明のＡＴＭ交換機
は、プロセッサとＡＴＭスイッチとの間に設置され、Ａ
ＴＭスイッチから入力されるＩＰＣセルに含まれたＶＰ
Ｉを読み取って送信対象のプロセッサを選択した後に当
該プロセッサに所定の速度で送信し、また、プロセッサ
から入力されるＩＰＣセルを多重化してＡＴＭスイッチ
に送信するＩＰＣセル多重化（マルチプレクサ）／分離
化（デマルチプレクサ）部を備えることを特徴とする。
ＩＰＣセル多重化／分離化部は、プロセッサと整合をと
る第１及び第２プロセッサ整合部と、第１及び第２プロ
セッサ整合部から入出力されるデータを一時保管する第
２ＩＰＣセル貯蔵処理部と、第２ＩＰＣセル貯蔵処理部
から出力されるセルを多重化する多重化部と、多重化部
の出力を一時保管する第４ＩＰＣセル貯蔵処理部と、Ａ
ＴＭスイッチと整合をとるためのＡＴＭスイッチ整合部
と、ＡＴＭスイッチ整合部から出力されるＩＰＣセルを
一時保管する第３ＩＰＣセル貯蔵処理部と、セルの伝送
経路を決定するためのデータを保管しているメモリと、
第３ＩＰＣセル貯蔵処理部の出力を分離化して、メモリ
から読出される方向に伝送する分離化部と、分離化部の
出力値を一時保管する第１ＩＰＣセル貯蔵処理部と、か
ら構成される。
【０００６】第１または第２プロセッサ整合部は、プロ
セッサから発生する、コマンドデータ伝送のための同期
用セルストローブ信号端子の信号に応じてコマンドデー
タ端子のデータを読み取り、ウォッチドッグ信号、セル
伝送開始及びセル伝送完了信号を出力するセル伝送状態
チェック部と、セル伝送状態チェック部の出力からウォ
ッチドッグ信号の有無を判別するウォッチドッグ信号有
無判別回路と、入力されたコマンドデータが、セル伝送
開始であるかそれとも受信開始であるかを判別し、入力
されたセルが正しく５６バイト受信されたかを判別する
セル伝送状態検出部と、セル伝送状態検出部の５６バイ
トをカウントするための計数信号を発生してセルの開始
時点を正しく認知し得る信号を発生し、後続のＩＰＣセ
ル貯蔵処理部に送信する書込み制御信号を発生するセル
計数及び書込み制御信号発生部と、ウォッチドッグ信号
有無判別回路の出力から受信データ端のＡ側、Ｂ側のい
ずれか一つを選択する入力選択部と、セル伝送状態検出
部の出力から、受信セルに対して正確に５６バイトを書
込み完了したかに対する信号を発生する書込み完了信号
発生部と、から構成される。多重化部は、５６バイトＩ
ＰＣセルを６４バイトＩＰＣセルに変更する計数信号、
及び５６バイトセルを１４バイト単位で分合するための
計数信号を発生するバイト変更計数器と、第２ＩＰＣセ
ル貯蔵処理部のあるＦＩＦＯに５６バイトセルを書込み
完了したことを示す信号を受けて、現在ＦＩＦＯにどれ
程のセルがあるかを判断し、確認された数だけの信号を
発生する多重化ＦＩＦＯリング計数器と、所定個数のＦ
ＩＦＯのうちいずれか一つへの書込みが完了したことを
示す信号を受け、選択された特定のＦＩＦＯを読み取る
ための信号を作るのに必要な信号を発生する多重化制御
部と、多重化制御部から発生する読取り制御信号によっ
てデータバス端の６４バイトを読み取って同期に合わせ
て有効データを出力し、有効データの信頼性を高めるた
めに６４バイトに対する偶パリティビットを付加する多
重化ラッチと、から構成される。分離化部は、受信した
６４バイトＩＰＣセルを５６バイトＩＰＣセルに変換す
るための計数信号を発生する分離化計数器と、第３ＩＰ
Ｃセル貯蔵処理部及び第１ＩＰＣセル貯蔵処理部の状態
をチェックし、セルがある場合には該セルの１バイト目
を読み取って、セルが正しいセルであるかどうかをＳＯ
Ｃを通じてチェックし、特定の一つのＦＩＦＯを選択す
るために６４バイトからなるセル構造でＶＰＩフィール
ドを用いて書込みポートを決定し、分離化計数器の出力
によって６４バイトセルを５６バイトセルに変換する分
離化制御処理部と、分離化制御処理部の出力５バイトを
ラッチし、このうちＶＰＩ値からメモリ部のルックアッ
プテーブルのＶＰＩ値を読み取るためのアドレスを発生
して、分離化制御部からの書込みイネーブル信号によっ
て入力されたセルを書き込む分離化ラッチと、分離化ラ
ッチがメモリ部のデータを読み取れるようにアドレス信
号を発生し、分離化ラッチ、分離化制御化処理部の出力
信号によって書込み制御信号を発生し、一つのセルの書
込み完了信号を発生する分離化書込み制御信号発生部
と、から構成される。
【０００７】ＩＰＣセルの多重化／分離化方法は、ＩＰ
Ｃセルを受信するためのＦＩＦＯがフルであるかをチェ
ックする第１過程と、第１過程で空いている時、６４バ
イトＩＰＣセルに対してカウントを開始し、ＳＯＣを発
生し、ＦＩＦＯ書込みクロックを発生し、ＦＩＦＯ書込
みイネーブル信号を発生する第２過程と、第２過程で６
４バイトに対するカウントと書込み完了の可否をチェッ
クする第３過程と、第３過程で６４バイトＩＰＣセルに
対するカウントと書込みを完了した時、先方のＦＩＦＯ
が空いているかをチェックし、空いていなければ読み出
しまで待機し、空いていれば１バイト目を読み取ってＳ
ＯＣの状態をチェックする第４過程と、第４過程でＳＯ
Ｃの状態が良く先方のＦＩＦＯが空いていれば、５バイ
ト目までを読み出してＶＰＩをデコードした後、ルック
アップテーブルからメモリデータを取り出し、５６バイ
トＩＰＣセルに対するカウントを開始する第５過程と、
デコードされたＶＰＩ値とルックアップテーブルからの
ローティング値を比較してＶＰＩの値をチェックする第
６過程と、ＶＰＩの値によってＦＩＦＯの伝送チャネル
を選択し、５６バイトＩＰＣセルを作るためにＦＩＦＯ
書込み信号を発生し、１４バイト目までの読取／書込を
行い、２バイト分停止した後、この動作を繰り返し、繰
り返し動作が４回に到達したかをチェックする第７過程
と、第７過程で４回に到達したとき、読取り書込み完了
信号を発生して完了の可否を確認する第８過程と、第８
過程で完了可否信号のチャネルをチェックする第９過程
と、第９過程で選択されたプロセッサにウォッチドッグ
データを伝送し、その受信可否をチェックする第１０過
程と、ウォッチドッグデータを受信した時、セル及びデ
ータストローブセル開始コマンドを発生し、ＴＡＸＩへ
伝送し、逆方向ＦＩＦＯ読取り信号を発生する第１１過
程と、読取り信号の発生後、５６バイトＩＰＣセルに対
するカウントを開始して逆方向ＦＩＦＯを読み出してＴ
ＡＸＩに対して読取／書込を行い、アクセス完了すると
ＴＡＸＩへ１セル停止コンマンドを伝送する第１２過程
と、初期状態及び受信待機でＩＰＣセルの入力有無をチ
ェックし、セル開始コマンドであれば、データストロー
ブセル同期が合うか否かを検出する第１３過程と、第１
３過程でセル開始コマンドであれば、５６バイトＩＰＣ
セルのカウントを開始し、ＳＯＣを挿入する第１４過程
と、第１４過程の処理信号に応じて入力された値からデ
ータストローブ及び計数セル停止コマンドがなければ、
ＦＩＦＯをクリアし、セル停止コンマンドがあれば、１
セル書込み完了信号を多重化部へ伝送して受信有無をチ
ェックする第１５過程と、第１５過程後のチャネルチェ
ックで１セル書込み完了信号があれば、セル開始コマン
ドＳＯＣがあるか否かをチェックする第１６過程と、第
１６過程でＳＯＣが正しくなければセルを廃棄し、正し
ければ先方のＦＩＦＯが満杯かどうかをチェックし、満
杯の場合には待機し、空いている場合には５６バイトＩ
ＰＣセルから６４バイトＩＰＣセルに変換するためのカ
ウントを開始して、１４バイトを読出／書込して２バイ
トＣＲＣを挿入して偶パリティビットを付加する動作を
６４バイトになるまで繰り返す第１７過程と、第１７過
程の計数値が６４に到達した時、書込み完了信号とＦＩ
ＦＯ読取りイネーブル信号を先方に伝送し、ＦＩＦＯ読
取り完了の可否をチェックする第１８過程と、第１８過
程のＦＩＦＯ読取り完了時にＭＣＬＫ上昇フレームシン
ク及びアイドルビットセル第１バイトＭＳＢをチェック
して、パリティエラーであればセルを廃棄し、そうでな
ければＩＰＣセルＡＴＭスイッチに伝送する第１９過程
と、からなることを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の実施形態を添付の
図面を参照して説明する。
【０００９】図３は、本発明の実施形態によるＩＰＣセ
ル多重化／分離化部を使ったブロック図であって、ＯＭ
Ｐ２００、第１〜３ＳＣＰ２０２、２０４、２０６とＡ
ＴＭスイッチ１００の間にＩＰＣセル多重化／分離化部
３００が設けられている。
【００１０】ＩＰＣセル多重化／分離化部３００は、Ｉ
ＰＣセルがＡＴＭスイッチ１００から入力されると、受
信したＩＰＣセルのＶＰＩ(Virtual Path Identifier)
値を読み取って伝送するプロセッサを選択した後、該当
ＯＭＰ２００、第１〜３ＳＣＰ２０２、２０４、２０６
のプロセッサに伝送する。逆に、これらＯＭＰ２００、
第１〜３ＳＣＰ２０２、２０４、２０６のプロセッサか
ら送信されるＩＰＣセルは、ＩＰＣセル多重化／分離化
部３００内で多重化されてＡＴＭスイッチ１００へ伝送
される。
【００１１】図４は、ＩＰＣセル多重化／分離化部３０
０の回路図である。同図に示すようにＩＰＣセル多重化
／分離化部３００は、ＯＭＰ２００及び第１〜３ＳＣＰ
２０２、２０４、２０６と整合をとるための第１及び第
２プロセッサ整合部４０１、４０２と、第１及び第２プ
ロセッサ整合部４０１、４０２から入力されるデータを
一時保管する第２ＩＰＣセル貯蔵処理部４０４と、第２
ＩＰＣセル貯蔵処理部４０４から入力されるＩＰＣセル
を多重化する多重化部４０７と、多重化部４０７の出力
を一時保管する第４ＩＰＣセル貯蔵処理部４０９と、Ａ
ＴＭスイッチと整合をとるためのＡＴＭスイッチ整合部
４１０と、ＡＴＭスイッチ整合部４１０から入力される
ＩＰＣセルを一時保管する第３ＩＰＣセル貯蔵処理部４
０８と、セルの伝送経路を決定するためのデータを保管
しているメモリ４０６と、第３ＩＰＣセル貯蔵処理部４
０８の出力を分離してメモリ４０６で決定される方向に
伝送する分離化部４０５と、分離化部４０５の出力を一
時保管する第１ＩＰＣセル貯蔵処理部４０３と、から構
成される。
【００１２】図５は、５６バイトＡＴＭ ＩＰＣセルの
フォーマット図である。ＩＤＬは伝送されたセルがアイ
ドルかビジーであるか（ＩＤＬＥ：ＨＩＧＨ）を示し、
ＭＴＣは伝送されたセルがマルチキャストセルであるこ
とを区分(Multicast Cell 時：ＬＯＷ）し、ＣＤＰはセ
ルに対する遅延優先順位を表示（High Priority ：ＬＯ
Ｗ）し、ＣＥＴは使用者間情報セルとシステム内のセル
を区分するためのもので、次の４つの状態を持つ。００
は使用者情報セルを示し、０１は呼設定時ＡＳＷ内のボ
ードキャストアドレステーブルアップデータのための放
送アドレス（broadcasting address）情報をもったセル
を示し、１０は呼設定時ＣＳＷ(CentralSwitch)内のボ
ードキャストアドレステーブルアップデータのための放
送アドレス情報をもったセルを示し、１１はプロセッサ
間メッセージセルを示す。
【００１３】ＡＳＷ＿ＯＲＧ(Access Switch Origin)は
発信ＡＳＷの物理アドレスを示し、ＣＳＷはＣＳＷの物
理アドレスを示し、ＡＳＷ＿ＤＥＳ(Access Switch Des
tined)は着信ＡＳＷの物理アドレスを示し、ＣＬＰはCe
ll Loss Priortity 、ＧＦＣはGeneric Flow Control、
ＰＴはPayload Type、ＨＥＣはHead Error Control、Ｖ
ＰＩはVirtual Path Identifier 、ＶＣＩはVirtual Ch
annel Identifierである。
【００１４】図６は、６４バイトＩＰＣセルのフォーマ
ット図であって、５６バイトＩＰＣセルのフォーマット
を１４バイトのサブブロックＳＢ１で均等に分割してお
り、この１４バイトのサブブロックに対して有効データ
のＣＲＣを計算して保管した例を示す。
【００１５】図７は、図４中の第１プロセッサ整合部４
０１の回路図であり、これは、第２プロセッサ整合部４
０２と同じ回路である。第１及び第２プロセッサ整合部
４０１、４０２は、プロセッサで作られるコマンドデー
タを伝送するための同期用セルストローブ信号端子ＣＳ
ＴＲＢ０、１の信号に合わせてコマンドデータ端子ＣＯ
ＵＴ０（０〜３）、ＣＯＵＴ１（０〜３）のデータを読
み取ってウォッチドッグ信号、セル伝送開始及びセル伝
送完了信号などを出力するセル伝達状態チェック部７０
１と、セル伝送状態チェック部７０１の出力からウォッ
チドッグ信号の有無を判別するウォッチドッグ信号有無
判別回路７０２と、入力されたコマンドデータがセル送
信開始か、あるいはセル受信開始であるか、そして入力
されたセルが正しく５６バイト入ってきたか、を判別す
るセル伝送状態検出部７０３と、セル伝送状態検出部７
０３で入力セルのセル長をカウントするための計数信号
を発生して、セルの開始時点を正しく認知し得る信号Ｓ
ＯＣを発生し後端のＩＰＣセル貯蔵部４０４に提供する
書込み制御信号を発生するセル計数及び書込み制御信号
発生部７０４と、ウォッチドッグ信号有無判別回路７０
２の出力から受信データ端子ＲＦＦＤ０（０〜７）、１
（０〜７）のＡ側またはＢ側のいずれか一つを選択する
入力選択部７０５と、セル伝送状態検出部７０３の出力
から、受信したＩＰＣセルに対して５６バイトを書込み
完了したかを判断する信号を発生する書込み完了信号発
生部７０６と、から構成される。
【００１６】図８は、図４中の多重化部４０７の回路図
である。多重化部４０７は、ＩＰＣセル５６バイトデー
タを６４バイトデータに変更する計数信号、及び５６バ
イトのセルを１４バイト単位で分合するための計数信号
を発生するバイト変更計数器８０１と、第２ＩＰＣセル
貯蔵処理部４０４中のＦＩＦＯに５６バイトセルの書込
みを完了したという信号を受け、ＦＩＦＯにどれ位のセ
ルがあるかを確認し、確認された数だけの信号を発生す
る多重化ＦＩＦＯリング計数器８０２と、所定個数のＦ
ＩＦＯのうちいずれか一つへの書込みが完了したことを
示す信号を受け、選択された特定のＦＩＦＯを読み出す
ための信号を作るのに必要な信号を発生する多重化制御
部８０３と、多重化制御部８０３で発生する読取り制御
信号によってデータバス端子（ＭＣ１）の６４バイトを
読み取って同期した有効データを出力し、有効データの
信頼性を高めるために６４バイトに対する偶パリティビ
ットを付加する多重化ラッチ８０４と、から構成され
る。
【００１７】図９は、図４中の分離化部４０５の回路図
である。分離化部４０５は、受信したＩＰＣセル６４バ
イトデータを５６バイトデータに変換するための計数信
号を発生する分離化計数器９０１と、第３ＩＰＣセル貯
蔵処理部４０８及び第１ＩＰＣセル貯蔵処理部４０３の
状態をチェックし、セルがある場合にはセルの１バイト
目を読み出して、正しいセルであるかをＳＯＣによりチ
ェックし、特定の一つのＦＩＦＯを選択するために６４
バイトからなるセル構造でＶＰＩフィールドを用いて書
込みポートを決定し、分離化計数器９０１の出力によっ
て６４バイトを５６バイトに変換する分離化制御処理部
９０２と、分離化制御処理部９０２の出力５バイトをラ
ッチし、この中のＶＰＩ値からメモリ部４０６のルック
アップテーブルのＶＰＩ値を読み出すためのアドレスを
発生し、分離化制御処理部９０２からの書込みイネーブ
ル信号によって、入力されたセルを書き込む分離化ラッ
チ９０３と、分離化ラッチ９０３がメモリ部４０６のデ
ータを読み出せるようにアドレス信号を発生し、分離化
ラッチ９０３、分離化制御処理部９０２の出力信号によ
って書込み制御信号ＷＲ０〜４を発生し、一つのセルの
書込み完了信号ＲＣＯＭ１＿Ａ〜Ｄを発生する分離化書
込み制御信号発生部９０４と、から構成される。
【００１８】図１０、１１は、多重化処理のフローチャ
ートである。初期状態で待機する状態（１２０１段階）
でＩＰＣセルの入力有無をチェックし（１２０３段
階）、セル開始コマンドがあれば（１２０５段階）、デ
ータストローブセルが同期しているかを検出する（１２
０９段階）第１過程と、第１過程でセル開始コマンドで
あれば、ＩＰＣセル５６バイトのカウントを開始し、Ｓ
ＯＣを挿入する（１２１３段階）第２過程と、第２過程
の処理後の信号によって入力された値から、データスト
ローブ及び計数セル停止コマンドがなければ（１２１５
段階）、ＦＩＦＯをクリアして待機状態に戻り（１２１
１段階）、セル停止コンマンドがあれば、１セル書込み
完了信号を多重化部へ伝送して（１２１７段階）受信の
可否をチェックする（１２１９段階）第３過程と、第３
過程でＡ〜Ｄチャネル（ＲＣＯＭ−Ａ〜Ｄ）であるかチ
ェックして（１２２１、１２２３、１２２５、１２２７
段階）書込み完了信号があれば、セル開始コマンドＳＯ
Ｃをチェックする（１２３３段階）第４過程と、第４過
程でＳＯＣが“０”であればセルを廃棄し（１２３１段
階）、“１”であれば先方のＦＩＦＯが満たされている
かチェックし（１２３７段階）、満たされている場合に
は待機状態になり（１２３５段階）、空きがある場合に
は５６バイトから６４バイトに変換するためのカウント
を開始して（１２３９段階）、１４バイトを読出／書込
して２バイトのＣＲＣを挿入する動作を、６４バイト
（１セル）になるまで繰り返す第５過程（１２４１〜１
２４３段階）と、第５過程の計数値が６４バイトに到達
した時、書込み完了信号とＦＩＦＯ読取りイネーブル信
号を先方に伝送し（１２４５段階）、ＦＩＦＯ読取り完
了の可否をチェックする（１２４７段階）第６過程と、
第６過程でＦＩＦＯ読取り完了時にＭＣＬＫ上昇フレー
ムシンク“ロウ”及びアイドルビットセルの第１バイト
ＭＳＢが“ロウ”であるかどうかをチェックし（１２４
９〜１２５１段階）、パリティエラーがあればセルを廃
棄し（１２５３段階）、そうでなければＩＰＣセルをＡ
ＴＭスイッチに伝送する（１２５５段階）第７過程とか
らなる。
【００１９】図１２〜１４は、分離化処理のフローチャ
ートである。セルが受信（１０１３段階）されると受信
用のＦＩＦＯ（４０８）がフルであるかをチェックする
（１０１５段階）第１過程と、ＦＩＦＯがフルでない時
は、ＩＰＣセル６４バイトに対してカウントを開始し
て、ＳＯＣとＦＩＦＯ書込みクロックを発生し（１０１
７段階）、ＦＩＦＯ書込みイネーブル信号を発生する
（１０１９段階）第２過程と、第２過程の６４バイトの
カウントと書込み完了をチェックする（１１１０段階）
第３過程と、第３過程で６４バイトのカウントと書込み
を完了した時、先方のＦＩＦＯ（４０３）が空いている
かをチェック（１１１５段階）し、空いていなければ読
み出されるまで待機し（１１１３段階）、空いていれば
１バイト目を読み出してＳＯＣの状態をチェックする
（１１１７段階）第４過程と、第４過程でＳＯＣのチェ
ック結果が正しく、そして空きの再確認から先方のＦＩ
ＦＯが空いていると（１１２５段階）、５バイト目まで
を読み出してＶＰＩをデコードした後、ルックアップテ
ーブルからメモリデータを取り出し、５６バイトに対す
るカウントを開始する（１１２７段階）第５過程と、デ
コードされたＶＰＩ値とルックアップテーブルからのロ
ーティング値を比較して（１１２９段階）、ＶＰＩが
“０１”、“０２”、“０４”、“０８”であるかをチ
ェックする（１１３１、１１３３、１１３５、１１３７
段階）第６過程と、ＶＰＩ値によってＦＩＦＯの伝送チ
ャネルを選択し、ＩＰＣセル５６バイトを作るためにＦ
ＩＦＯ書込み信号を発生し、１４バイトを読出／書込し
て２バイト分停止する動作を行い（１１３９段階）、読
出／書込と停止動作を４回繰り返したかをチェックする
（１１４１段階）第７過程と、第７過程で４回繰り返し
たら、読出／書込完了信号を発生して（１１４３段階）
完了の可否を確認する（１１４５段階）第８過程と、第
８過程で完了可否信号がＲＣＯＭ＿ Ａ〜Ｄであるかを
チェックする（１１４９、１１５１、１１５３、１１５
７段階）第９過程と、完了可否信号がＲＣＯＭ＿Ａ〜Ｄ
である時、選択されたプロセッサにウォッチドッグデー
タを伝送し（１１６１段階）、このウォッチドッグデー
タの受信可否をチェックする（１１６３段階）第１０過
程と、ウォッチドッグデータを受信した時、セル及びデ
ータストローブセル開始コマンド０１００を発生してＴ
ＡＸＩ(Transpatent Asynchronus Transmitter/Receive
r Interface)へ伝送し、逆方向ＦＩＦＯ読取り信号を発
生する（１１６７段階）第１１過程と、読取り信号の発
生後、ＩＰＣセル５６バイトに対するカウントを開始し
て（１１６９段階）逆方向ＦＩＦＯを読み出し（１１７
１段階）、ＴＡＸＩに対して読出／書込を行い（１１７
５段階）、アクセスが完了すると（１１７７段階）、Ｔ
ＡＸＩへ１セル停止コンマンド００１１を伝送する（１
１７９段階）第１２過程とからなる。
【００２０】図１５は図４のＩＰＣセル多重化／分離化
回路を使用した例示図であり、プロセッサ１７０１〜５
とローカルスイッチ１７０９の間にセル多重化／分離化
装置ＣＭＤＡ１〜３が接続されている。
【００２１】多重化動作について説明すると、まず、図
３の各プロセッサＯＭＰ２００、第１〜３ＳＣＰ２０
２、２０４、２０６と図４の第１または第２プロセッサ
整合部４０１、４０２間のインタフェース合わせるため
に、ＩＰＣセルはＥＣＬレベルのシリアルデータに変換
される。変換されたデータは受信部の第１または第２プ
ロセッサ整合部４０１、４０２に入力される。このう
ち、４ビットはセル伝送状態チェック部７０１、ウォッ
チドッグ信号有無判別回路７０２、書込み完了信号発生
部７０６のコマンドデータとしてウォッチドッグ信号と
セル伝送開始または終了信号を発生する。
【００２２】図７において、ＣＯＵＴ０（０〜３）はＡ
側を担当し、ＣＯＵＴ１（０〜３）はＢ側を担当する。
セル伝送状態チェック部７０１はコマンドデータ端子Ｃ
ＯＵＴ０（０〜３）、ＣＯＵＴ１（０〜３）、セルスト
ローブ端子ＣＳＴＲＢ０、１の信号及びクロック端子Ｔ
ＣＬＫのクロックに同期させてウォッチドッグ信号、セ
ル伝送開始及びセル伝送完了信号を発生する。セル伝送
状態チェック部７０１から出力されるウォッチドッグ信
号をウォッチドッグ信号有無判別回路７０２に入力し
て、この信号の入力有無からＡ側かＢ側かを決定する。
【００２３】一方、セル計数及び書込み制御信号発生部
７０４はデータストローブ端子ＤＳＴＲＢ０、１の信号
によってＩＰＣセル５６バイトをカウントするための信
号を発生し、多重化時にセルの開始時点を正しく確認し
得るＳＯＣ信号と、順方向のＦＩＦＯに書き込むことの
できる書込みイネーブル信号を発生する。
【００２４】セルストローブ信号端子ＣＳＴＲＢ０、
１、書込み端子ＲＥＳＥＴの信号と、セル計数及び書込
み制御信号発生部７０４の出力から、信号及びコマンド
データ端子ＣＯＵＴ０（０〜３）、ＣＯＵＴ１（０〜
３）から入力されたコマンドデータはセル伝送開始か受
信開始か、そして入力されたセルが正しく５６バイト入
ってきたかを判別し、もし５６バイトでないなら、書込
み可能になるように書込み信号を発生する。５６バイト
が書込まれていたなら、書込み完了信号を発生する（Ｒ
ＣＯＭ）。ウォッチドッグ信号有無判別回路７０２の出
力は入力選択部７０５に入力される。入力選択部７０５
はウォッチドッグ信号有無判別回路７０２のＡ、Ｂ側選
択信号によってデータ端子ＲＦＦＤ０（０〜７）のＡ
側、Ｂ側のデータのうちいずれか一つを選択して次段の
ＦＩＦＯに入力する。次段のＦＩＦＯは図４で第２ＩＰ
Ｃセル貯蔵処理部４０４になる。第２ＩＰＣセル貯蔵処
理部４０４は入力選択部７０５の出力の８ビットデータ
とＳＯＣを、該当ＦＩＦＯに５６バイトを一つのセルと
して書き込む。そして、第２ＩＰＣセル貯蔵処理部４０
４の出力を多重化するために多重化部４０７に入力す
る。多重化部４０７のバイト変更計数器８０１は５６バ
イトを６４バイトに変更するために計数信号を発生し、
且つ５６バイトのセルを１４バイトに分割するように計
数信号を発生する。
【００２５】一方、多重化ＦＩＦＯリング計数器８０２
は、第２ＩＰＣセル貯蔵処理部４０４の各ＦＩＦＯが空
いているか否かの状態信号端子ＥＦ０〜４の信号と、第
２プロセッサ整合部４０２のＦＩＦＯにどれ程のセルが
あるかを判別し、確認された数だけの信号を多重化制御
部８０３に入力する。
【００２６】多重化制御部８０３は、多重化ＦＩＦＯリ
ング計数器８０２からＦＩＦＯ４０４のいずれか一つに
書込み完了したことを示す信号を受けて、選択された特
定のＦＩＦＯを読み取るための信号を作るのに必要な信
号を生成する。信号生成方法は５６バイトのセルを６４
バイトに変換するために、まず１４バイトで読取り計数
値を計算し、ここに２バイトのダミーデータ挿入用計数
値を加えて１６個の計数値を作る。このような方法で、
５６バイトを６４バイトに変換するために必要な信号を
作って多重化ラッチ８０４に渡す。ここで、５６バイト
のセルが正しいか判別するために、５６バイトセルの読
取り時にセルの開始を知らせるＳＯＣをチェックする。
そして、このブロックは多重化ラッチ８０４がＦＩＦＯ
からセルを読み取ると同時に、先方のＦＩＦＯ４０９に
書込むために先方のＦＩＦＯの状態（FIFO Full ：ＬＯ
Ｗ）をチェックし、ＦＩＦＯが空いていないと書込み信
号を送り出さず、ＦＩＦＯが空いていると、書込み信号
を送り出して多重化ラッチ８０４の読み取ったデータを
ＦＩＦＯに書込み、書込みが完了したら書込み完了信号
を先方のインタフェースに与えて次の動作が行えるよう
にする。
【００２７】多重化ラッチ８０４は、ＦＩＦＯからのデ
ータ読取りに必要な受信データＲＤｘをＦＩＦＯに与え
なければならないが、この受信データＲＤｘは多重化制
御部８０３からくる読取り信号（６４バイト用）を組み
合わせてを作られる。このブロックで作られた受信デー
タＲＤｘを該当ＦＩＦＯに送り出し、ＦＩＦＯからセル
を読み取ると同時に多重化制御部８０３からきた信号に
合わせて先方のＦＩＦＯへ有効データを送り出す。ま
た、このブロックでは有効データの信頼性を高めるため
に６４バイトＩＰＣセルに対する偶パリティビットを付
加して送り出す。
【００２８】前記多重化部４０７の出力は、第４ＩＰＣ
セル貯蔵処理部４０９で処理されてＡＴＭスイッチ整合
部４１０に入力される。ＡＴＭスイッチ整合部４１０に
は第４ＩＰＣセル貯蔵処理部４０９から６４バイトのセ
ルが入り、且つ５６バイト伝送時に１８７．７Ｍｂｐｓ
でなく１００Ｍｂｐｓで伝送するのに必要なインタフェ
ースの役割を果たす。即ち、直列データを伝送速度１８
７. ７Ｍｂｐｓで書込み、分離化時ＦＩＦＯから読取り
時の伝送速度１２．５Ｍｂｐｓ並列データで読み出す。
【００２９】次に、分離化動作について説明すると、ま
ず、ＡＴＭスイッチ整合部４１０から取り込んだ６４バ
イトのＩＰＣセルを、第３ＩＰＣセル貯蔵処理部４０８
のＦＩＦＯから分離化部４０５へ入力する。分離化部４
０５を図９により説明すると、分離化計数器９０１はＩ
ＰＣセルを６４バイトから５６バイトへ変換するために
必要な計数信号を発生し、これに必要な信号を出力す
る。分離化制御処理部９０２は第３ＩＰＣセル貯蔵処理
部４０８のＦＩＦＯ状態をチェックして、セルがＦＩＦ
Ｏに入ってきたか確認する。セルがない場合は待機状態
に戻り、セルがある場合はセルの１バイト目を読み取
る。読み取った１バイト目でこのセルが正しいかどうか
を確認するためにＳＯＣをチェックし、正しければ次に
進んで連続４バイトを読み取り、正しくなければセルを
廃棄する。次に、分離化部４０５の先方の４つのＦＩＦ
Ｏ４０３のうち特定の一つのＦＩＦＯを選択するため
に、６４バイトからなるセル構造の中から、４バイト目
と５バイト目のＶＰＩフィールドを用いる。ＶＰＩ値が
２進値０００００００１であれば一番目のＦＩＦＯが選
択され、００００００１０であれば２番目のＦＩＦＯ
が、０００００１００であれば３番目のＦＩＦＯが、０
０００１０００であれば４番目のＦＩＦＯが選択され
る。
【００３０】その後、分離化制御処理部９０２がセルか
らＶＰＩ値を取り出すためにＩＰＣセルの５バイト目ま
でをラッチした後、各ＦＩＦＯを選択し得るＶＰＩ値の
入っているメモリ部４０６のＤＰＲＡＭ(Dual Port RA
M) を読み取る。ＤＰＲＡＭから読み取ったＶＰＩ値と
セルから抽出したＶＰＩが一致すれば、ＦＩＦＯに書き
込まれるように書込みポートを決め、一致しなければ、
そのセルは廃棄される。書き込むポートを決めた後、Ｉ
ＰＣセルを６４バイトから５６バイトへ構造変更をする
ために分離化計数器９０１からの計数値に対して読取／
書込を行う。ＩＰＣセルの１バイト目から１４バイト目
まで読み出し、１５、１６バイト目は廃棄し、さらに１
７バイト目から１４バイト読み出し、２バイト廃棄す
る。これを６４バイト目まで行い５６バイトに変換す
る。
【００３１】そして、分離化制御処理部９０２でＦＩＦ
Ｏ読取り（ＣＩＦＲＤ）信号、ＤＰＲＡＭ選択読取り信
号及び書込み信号を発生する。分離化ラッチ９０３は分
離化制御処理部９０２で必要とする５バイトをラッチす
る。ラッチした５バイトの中からＶＰＩ値を取り出し
て、メモリ部４０６のルックアップテーブルにあるＶＰ
Ｉ値をもってくることのできるアドレスを発生する。そ
して、分離化制御処理部９０２からＷＲＥＮ信号を受け
て、入力されたセルをＦＩＦＯへ書き込み、分離化書込
み制御信号発生部９０４は分離化部４０５がメモリ部４
０６のデータを読み出せるようにアドレス信号を発生す
る。また、分離化部４０５が先方のＦＩＦＯへのセル書
込み時に分離化ラッチ９０３、分離化制御処理部９０２
から信号の提供を受けて書込み制御信号ＷＲ０〜４を発
生し、一つのセルをＦＩＦＯに書き込んだ後、一つのセ
ル書込み完了信号ＲＣＯＭ１＿Ａ〜Ｄを発生して先方に
ある伝送リンクインタフェース部に伝達する。
【００３２】分離化部４０５は、第１ＩＰＣセル貯蔵処
理部４０３のＦＩＦＯに５６バイトのＩＰＣセルを書き
込む。書込み完了信号を検出後、第１プロセッサ整合部
４０１の計数器で発生する信号により、第１ＩＰＣセル
貯蔵処理部４０３の出力５６バイトセルを読み込む。そ
して、セルの伝送時に伝送されるＩＰＣセルと、ウォッ
チドッグ信号のやり取りのために、セル伝送開始及びセ
ル伝送完了ウォッチドッグコマンドを発生する。セル伝
送はまずウォッチドッグ信号をチェックして始まりと終
わりを判別し、ＲＣＯＭ信号を受けて計数器の出力を初
期化する。そして、１バイト目を合わせてデータストロ
ーブ信号を発生し、タイミングを調節して５６バイトの
ＩＰＣセルをリンク側に伝送する。５６バイト目を伝送
した後、伝送完了コマンドを送り出す。そして、伝送が
全て終わると、再び最初の状態に戻って待機状態にな
る。
【００３３】図１５は、本例の多重化／分離化装置（Ｃ
ＭＤＡ）の適用形態の例示図である。プロセッサ１７０
１からＡＬＳ(Access Local Sub-system) ０のプロセッ
サ１７０５へデータを伝送しようとする場合、次のよう
なフローで伝送される。まず、プロセッサ１７０１で５
６バイトのＩＰＣセルを作るが、この時、ＩＰＣセルの
ＶＰＩフィールドに送信しようとするプロセッサの宛先
(destination) 値を入れる。この例では宛先がプロセッ
サ１７０５なので、ＶＰＩ＝０００００００１を与え
る。そして、中央スイッチ１７００とローカルスイッチ
１７０９を経由しなければならないので、１〜３バイト
目に、ＡＳＷ＿ＯＲＧ、ＣＳＷ、ＡＳＷ＿ＤＥＳ値をそ
れぞれ与えてスイッチングできるようにする。そして、
プロセッサが必要とするデータを挿入して全体が５６バ
イトとなるようにして、プロセッサ１７０１からＣＭＤ
Ａ１へ５６バイトのＩＰＣセルを伝送する。ＣＭＤＡ１
はプロセッサ１７０１から５６バイトのＩＰＣセルを受
信して、ＩＭＩのフォーマットに合うように６４バイト
にセルフォーマットを変更して中央スイッチ１７００へ
供給し、中央スイッチ１７００は６４バイトに変更され
たＩＰＣセルのうち、上位３バイトのＣＳＷをみてスイ
ッチングし、次のＡＬＳ０番ではローカルスイッチ１７
０９がＡＳＷ＿ＤＥＳをみて６４バイトのＩＰＣセルを
スイッチングする。
【００３４】こうしてローカルスイッチ１７０９を経た
ＩＰＣセルはＣＭＤＡ３に入力され、ＣＭＤＡ３でＩＰ
Ｃセル６４バイトのうち、まず上位５バイトを読み取っ
てＶＰＩ値をラッチする。このＶＰＩ値は、分離化部が
ＤＰＲＡＭのルックアップテーブルからＶＰＩ値を取り
出して、スイッチからのＶＰＩ値と比較し、一致するＦ
ＩＦＯへ書込む準備をする。次に、プロセッサ１７０５
に入力するためには５６バイトフォーマットに変更の必
要があるため、分離化部で１４バイトを読み取り、２バ
イトを廃棄する方式で６４バイトから５６バイトのセル
フォーマット変換を行う。このようにして５６バイトの
ＩＰＣセルをＦＩＦＯに書込み、書込み完了後ＴＡＸＩ
リンクへ伝送されて、最終目的地のプロセッサ１７０５
に入力される。
【００３５】
【発明の効果】本発明によれば、プロセッサと整合され
るＩＰＣセル送受信用のハードウェアを削減できるた
め、システムを縮小することができる。また、スイッチ
資源を効率的に運用し、且つ回路の高密度化を図ること
ができる。
【図面の簡単な説明】
【図１】従来のＩＰＣセル経路を示すシステム図。
【図２】従来のプロセッサからＡＴＭスイッチまでのＩ
ＰＣセル経路を示すブロック図。
【図３】本発明によるＩＰＣセル多重化／分離化部を使
用したブロック図。
【図４】図３のＩＰＣセル多重化／分離化部の回路図。
【図５】本発明の実施形態による５６バイトＩＰＣセル
のフォーマット図。
【図６】本発明の実施形態による６４バイトＩＰＣセル
のフォーマット図。
【図７】図４の第１、第２プロセッサ整合部の回路図。
【図８】図４の多重化部の回路図。
【図９】図４の分離化部の回路図。
【図１０】図８の本発明による多重化処理のフローチャ
ート。
【図１１】図１０のフローチャートの続き。
【図１２】図９の本発明による分離化処理のフローチャ
ート。
【図１３】図１２のフローチャートの続き。
【図１４】図１３のフローチャートの続き。
【図１５】本発明による多重化／分離化部の使用例示
図。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 プロセッサとＡＴＭスイッチとの間に設
    置され、ＡＴＭスイッチから入力されるＩＰＣセルに含
    まれたＶＰＩを読み取って送信対象のプロセッサを選択
    した後に当該プロセッサに所定の速度で送信し、また、
    プロセッサから入力されるＩＰＣセルを多重化してＡＴ
    Ｍスイッチに送信するＩＰＣセル多重化／分離化部を備
    えることを特徴とするＡＴＭ交換機。
  2. 【請求項２】 ＩＰＣセル多重化／分離化部は、プロセ
    ッサと整合をとる第１及び第２プロセッサ整合部と、第
    １及び第２プロセッサ整合部から入出力されるデータを
    一時保管する第２ＩＰＣセル貯蔵処理部と、第２ＩＰＣ
    セル貯蔵処理部から出力されるセルを多重化する多重化
    部と、多重化部の出力を一時保管する第４ＩＰＣセル貯
    蔵処理部と、ＡＴＭスイッチと整合をとるためのＡＴＭ
    スイッチ整合部と、ＡＴＭスイッチ整合部から出力され
    るＩＰＣセルを一時保管する第３ＩＰＣセル貯蔵処理部
    と、セルの伝送経路を決定するためのデータを保管して
    いるメモリと、第３ＩＰＣセル貯蔵処理部の出力を分離
    化して、メモリから読出される方向に伝送する分離化部
    と、分離化部の出力値を一時保管する第１ＩＰＣセル貯
    蔵処理部と、から構成される請求項１記載のＡＴＭ交換
    機。
  3. 【請求項３】 第１または第２プロセッサ整合部は、プ
    ロセッサから発生する、コマンドデータ伝送のための同
    期用セルストローブ信号端子の信号に応じてコマンドデ
    ータ端子のデータを読み取り、ウォッチドッグ信号、セ
    ル伝送開始及びセル伝送完了信号を出力するセル伝送状
    態チェック部と、セル伝送状態チェック部の出力からウ
    ォッチドッグ信号の有無を判別するウォッチドッグ信号
    有無判別回路と、入力されたコマンドデータが、セル伝
    送開始であるかそれとも受信開始であるかを判別し、入
    力されたセルが正しく５６バイト受信されたかを判別す
    るセル伝送状態検出部と、セル伝送状態検出部の５６バ
    イトをカウントするための計数信号を発生してセルの開
    始時点を正しく認知し得る信号を発生し、後続のＩＰＣ
    セル貯蔵処理部に送信する書込み制御信号を発生するセ
    ル計数及び書込み制御信号発生部と、ウォッチドッグ信
    号有無判別回路の出力から受信データ端のＡ側、Ｂ側の
    いずれか一つを選択する入力選択部と、セル伝送状態検
    出部の出力から、受信セルに対して正確に５６バイトを
    書込み完了したかに対する信号を発生する書込み完了信
    号発生部と、から構成される請求項２記載のＡＴＭ交換
    機。
  4. 【請求項４】 多重化部は、５６バイトＩＰＣセルを６
    ４バイトＩＰＣセルに変更する計数信号、及び５６バイ
    トセルを１４バイト単位で分合するための計数信号を発
    生するバイト変更計数器と、第２ＩＰＣセル貯蔵処理部
    のあるＦＩＦＯに５６バイトセルを書込み完了したこと
    を示す信号を受けて、現在ＦＩＦＯにどれ程のセルがあ
    るかを判断し、確認された数だけの信号を発生する多重
    化ＦＩＦＯリング計数器と、所定個数のＦＩＦＯのうち
    いずれか一つへの書込みが完了したことを示す信号を受
    け、選択された特定のＦＩＦＯを読み取るための信号を
    作るのに必要な信号を発生する多重化制御部と、多重化
    制御部から発生する読取り制御信号によってデータバス
    端の６４バイトを読み取って同期に合わせて有効データ
    を出力し、有効データの信頼性を高めるために６４バイ
    トに対する偶パリティビットを付加する多重化ラッチ
    と、から構成される請求項２記載のＡＴＭ交換機。
  5. 【請求項５】 分離化部は、受信した６４バイトＩＰＣ
    セルを５６バイトＩＰＣセルに変換するための計数信号
    を発生する分離化計数器と、第３ＩＰＣセル貯蔵処理部
    及び第１ＩＰＣセル貯蔵処理部の状態をチェックし、セ
    ルがある場合には該セルの１バイト目を読み取って、セ
    ルが正しいセルであるかどうかをＳＯＣを通じてチェッ
    クし、特定の一つのＦＩＦＯを選択するために６４バイ
    トからなるセル構造でＶＰＩフィールドを用いて書込み
    ポートを決定し、分離化計数器の出力によって６４バイ
    トセルを５６バイトセルに変換する分離化制御処理部
    と、分離化制御処理部の出力５バイトをラッチし、この
    うちＶＰＩ値からメモリ部のルックアップテーブルのＶ
    ＰＩ値を読み取るためのアドレスを発生して、分離化制
    御部からの書込みイネーブル信号によって入力されたセ
    ルを書き込む分離化ラッチと、分離化ラッチがメモリ部
    のデータを読み取れるようにアドレス信号を発生し、分
    離化ラッチ、分離化制御化処理部の出力信号によって書
    込み制御信号を発生し、一つのセルの書込み完了信号を
    発生する分離化書込み制御信号発生部と、から構成され
    る請求項２記載のＡＴＭ交換機。
  6. 【請求項６】 ＩＰＣセルを受信するためのＦＩＦＯが
    フルであるかをチェックする第１過程と、第１過程で空
    いている時、６４バイトＩＰＣセルに対してカウントを
    開始し、ＳＯＣを発生し、ＦＩＦＯ書込みクロックを発
    生し、ＦＩＦＯ書込みイネーブル信号を発生する第２過
    程と、第２過程で６４バイトに対するカウントと書込み
    完了の可否をチェックする第３過程と、第３過程で６４
    バイトＩＰＣセルに対するカウントと書込みを完了した
    時、先方のＦＩＦＯが空いているかをチェックし、空い
    ていなければ読み出しまで待機し、空いていれば１バイ
    ト目を読み取ってＳＯＣの状態をチェックする第４過程
    と、第４過程でＳＯＣのチェック結果が正しく先方のＦ
    ＩＦＯが空いていれば、５バイト目までを読み出してＶ
    ＰＩをデコードした後、ルックアップテーブルからメモ
    リデータを取り出し、５６バイトＩＰＣセルに対するカ
    ウントを開始する第５過程と、デコードされたＶＰＩ値
    とルックアップテーブルからのローティング値を比較し
    てＶＰＩの値をチェックする第６過程と、ＶＰＩの値に
    よってＦＩＦＯの伝送チャネルを選択し、５６バイトＩ
    ＰＣセルを作るためにＦＩＦＯ書込み信号を発生し、１
    ４バイト目までの読取／書込を行い、２バイト分停止し
    た後、この動作を繰り返し、繰り返し動作が４回に到達
    したかをチェックする第７過程と、第７過程で４回に到
    達したとき、読取り書込み完了信号を発生して完了の可
    否を確認する第８過程と、第８過程で完了可否信号のチ
    ャネルをチェックする第９過程と、第９過程で選択され
    たプロセッサにウォッチドッグデータを伝送し、その受
    信可否をチェックする第１０過程と、ウォッチドッグデ
    ータを受信した時、セル及びデータストローブセル開始
    コマンドを発生し、ＴＡＸＩへ伝送し、逆方向ＦＩＦＯ
    読取り信号を発生する第１１過程と、読取り信号の発生
    後、５６バイトＩＰＣセルに対するカウントを開始して
    逆方向ＦＩＦＯを読み出してＴＡＸＩに対して読取／書
    込を行い、アクセス完了するとＴＡＸＩへ１セル停止コ
    ンマンドを伝送する第１２過程と、 初期状態及び受信待機でＩＰＣセルの入力有無をチェッ
    クし、セル開始コマンドであれば、データストローブセ
    ル同期が合うか否かを検出する第１３過程と、第１３過
    程でセル開始コマンドであれば、５６バイトＩＰＣセル
    のカウントを開始し、ＳＯＣを挿入する第１４過程と、
    第１４過程の処理信号に応じて入力された値からデータ
    ストローブ及び計数セル停止コマンドがなければ、ＦＩ
    ＦＯをクリアし、セル停止コンマンドがあれば、１セル
    書込み完了信号を多重化部へ伝送して受信有無をチェッ
    クする第１５過程と、第１５過程後のチャネルチェック
    で１セル書込み完了信号があれば、セル開始コマンドＳ
    ＯＣがあるか否かをチェックする第１６過程と、第１６
    過程でＳＯＣが正しくなければセルを廃棄し、正しけれ
    ば先方のＦＩＦＯが満杯かどうかをチェックし、満杯の
    場合には待機し、空いている場合には５６バイトＩＰＣ
    セルから６４バイトＩＰＣセルに変換するためのカウン
    トを開始して、１４バイトを読出／書込して２バイトＣ
    ＲＣを挿入して偶パリティビットを付加する動作を６４
    バイトになるまで繰り返す第１７過程と、第１７過程の
    計数値が６４に到達した時、書込み完了信号とＦＩＦＯ
    読取りイネーブル信号を先方に伝送し、ＦＩＦＯ読取り
    完了の可否をチェックする第１８過程と、第１８過程の
    ＦＩＦＯ読取り完了時にＭＣＬＫ上昇フレームシンク及
    びアイドルビットセル第１バイトＭＳＢをチェックし
    て、パリティエラーであればセルを廃棄し、そうでなけ
    ればＩＰＣセルＡＴＭスイッチに伝送する第１９過程
    と、からなることを特徴とするＡＴＭ交換機におけるＩ
    ＰＣセルの多重化／分離化方法。
JP21872597A 1996-08-13 1997-08-13 Ａｔｍ交換機とそのｉｐｃセル伝送方法 Expired - Fee Related JP3113620B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960033620A KR0174690B1 (ko) 1996-08-13 1996-08-13 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템
KR1996P33620 1996-08-13

Publications (2)

Publication Number Publication Date
JPH1098483A true JPH1098483A (ja) 1998-04-14
JP3113620B2 JP3113620B2 (ja) 2000-12-04

Family

ID=19469527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21872597A Expired - Fee Related JP3113620B2 (ja) 1996-08-13 1997-08-13 Ａｔｍ交換機とそのｉｐｃセル伝送方法

Country Status (5)

Country Link
US (1) US6175567B1 (ja)
JP (1) JP3113620B2 (ja)
KR (1) KR0174690B1 (ja)
CN (1) CN1115827C (ja)
RU (1) RU2142646C1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349389B2 (en) 2000-11-28 2008-03-25 Infineon Technologies Ag Unit and method for distributing and processing data packets

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700890B1 (en) * 1997-12-22 2004-03-02 Cisco Technology, Inc. Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks
US6810040B1 (en) 1997-12-22 2004-10-26 Cisco Technology, Inc. Method and apparatus for configuring network devices
DE19802365C2 (de) * 1998-01-22 2002-06-13 Siemens Ag Übertragungsverfahren und Übertragungssystem
JP2002101103A (ja) * 2000-09-20 2002-04-05 Nec Saitama Ltd 基地局変復調装置及びａｔｍセル送受信方法
KR100460496B1 (ko) * 2000-12-21 2004-12-08 엘지전자 주식회사 에이티엠 교환기 가입자 장치에서 비정상적 제어셀 복구장치 및 방법
KR20020067310A (ko) * 2001-02-16 2002-08-22 주식회사 리더컴 통신시스템의 프로세서간 통신을 이용한 셀프 운용장치 및그 방법
KR20030054440A (ko) * 2001-12-26 2003-07-02 한국전자통신연구원 셀 다중화/역다중화장치와 다중의 마스터 프로세서간의통신 제어방법
KR100436138B1 (ko) * 2001-12-28 2004-06-14 엘지전자 주식회사 프로세서간 에이티엠 셀 기반의 아이피씨 송수신 장치 및방법
US7257154B2 (en) * 2002-07-22 2007-08-14 Broadcom Corporation Multiple high-speed bit stream interface circuit
CN100484123C (zh) * 2003-09-13 2009-04-29 华为技术有限公司 一种数字用户线接入复用设备和信号传输方法
US11886228B2 (en) * 2021-06-22 2024-01-30 Psemi Corporation Interface bus combining

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365519A (en) 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
SU1674146A1 (ru) * 1987-10-02 1991-08-30 Дагестанский Политехнический Институт Устройство дл централизованного управлени вычислительной системой
US5191651A (en) * 1987-11-03 1993-03-02 International Business Machines Corporation Apparatus and method for making of interconnected processors act like a single node in a multinode communication system
US5303236A (en) * 1988-08-26 1994-04-12 Hitachi, Ltd. Signalling apparatus for use in an ATM switching system
US5214642A (en) 1989-02-21 1993-05-25 Hitachi, Ltd. ATM switching system and adaptation processing apparatus
US5182801A (en) * 1989-06-09 1993-01-26 Digital Equipment Corporation Apparatus and method for providing fast data transfer between multiple devices through dynamic reconfiguration of the memory space of the devices
JP2892689B2 (ja) 1989-07-05 1999-05-17 株式会社日立製作所 パケット通信網およびパケット交換機
JP2909165B2 (ja) * 1990-07-27 1999-06-23 株式会社東芝 広帯域通信網、エンドユーザ端末、通信網、広帯域通信ノード、通信ノード、インターフェースアダプタ、マルチポイント接続インターフェース、マルチポイント接続制御装置及びアクセスユニット
EP0471256A3 (en) 1990-08-10 1993-08-04 Hitachi, Ltd. Atm switch and atm multiplexer
DE4027611A1 (de) 1990-08-31 1992-03-05 Philips Patentverwaltung Koppelfeld fuer ein asynchrones zeitvielfachuebermittlungssystem
FR2667748A1 (fr) * 1990-10-09 1992-04-10 Trt Telecom Radio Electr Systeme de transmission d'informations selon un multiplex temporel presentant une structure variable.
JPH04248729A (ja) 1991-02-05 1992-09-04 Fujitsu Ltd Ａｔｍ交換機
JPH04284754A (ja) 1991-03-14 1992-10-09 Fujitsu Ltd Ａｔｍ交換装置
JP3073248B2 (ja) * 1991-03-19 2000-08-07 富士通株式会社 ポイント対マルチポイント接続方式
EP0597205B1 (en) 1992-09-07 2003-04-09 Hitachi, Ltd. Multiprocessor system and method of communication among processors
US5519707A (en) 1992-10-13 1996-05-21 Synoptics Communications, Inc. Multiplexing of communications services on a virtual service path in an ATM network or the like
JPH06132972A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 広帯域ｉｓｄｎ遠隔多重装置
FR2703540A1 (fr) 1993-03-31 1994-10-07 Trt Telecom Radio Electr Dispositif de multiplexage d'informations pour réseau A.T.M..
JPH06335079A (ja) 1993-05-19 1994-12-02 Fujitsu Ltd Ａｔｍ網におけるセル多重化装置
EP0641106A1 (de) 1993-08-27 1995-03-01 Siemens Aktiengesellschaft ATM-Vermittlungssystem
KR960003783B1 (ko) 1993-11-06 1996-03-22 한국전기통신공사 광대역 종합정보통신망 가입자 액세스 장치의 비동기 전달방식(atm) 다중화 처리 장치 및 방법
JP3272533B2 (ja) 1994-03-31 2002-04-08 三菱電機株式会社 マルチプレクサ回路およびデマルチプレクサ回路
JPH07297830A (ja) 1994-04-21 1995-11-10 Mitsubishi Electric Corp 多重化装置、非多重化装置、スイッチング装置、およびネットワークアダプタ
US5548588A (en) 1995-01-31 1996-08-20 Fore Systems, Inc. Method and apparatus for switching, multicasting multiplexing and demultiplexing an ATM cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349389B2 (en) 2000-11-28 2008-03-25 Infineon Technologies Ag Unit and method for distributing and processing data packets

Also Published As

Publication number Publication date
US6175567B1 (en) 2001-01-16
RU2142646C1 (ru) 1999-12-10
JP3113620B2 (ja) 2000-12-04
CN1183687A (zh) 1998-06-03
KR19980014587A (ko) 1998-05-25
KR0174690B1 (ko) 1999-04-01
CN1115827C (zh) 2003-07-23

Similar Documents

Publication Publication Date Title
US6229822B1 (en) Communications system for receiving and transmitting data cells
US5999528A (en) Communications system for receiving and transmitting data cells
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
JP3113620B2 (ja) Ａｔｍ交換機とそのｉｐｃセル伝送方法
US6934301B2 (en) Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network
KR100467708B1 (ko) 비동기전송모드교환시스템의셀처리장치및방법
US6430197B1 (en) Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus
US5959987A (en) System and apparatus for data bus interface
EP0500238B1 (en) Header translation unit for an ATM switching system
US6628659B1 (en) ATM cell switching system
KR100194607B1 (ko) Pstn 연동용 atm 스위치 정합장치
KR100236605B1 (ko) Atm 접속카드의 atm 망 접속을 위한 셀 다중화장치
US6377578B1 (en) ATM re-assembly circuit and method
KR0159671B1 (ko) 공유메모리 구조를 갖는 출력 버퍼형 스위치
US20010021050A1 (en) Asynchronous transfer mode (ATM) optical signal matching apparatus
EP0680240A2 (en) Switching device and switching system using plurality of such switching devices
JPH0697955A (ja) 伝送速度不一致検出装置
JPH09149052A (ja) Ａｔｍセル逆多重化制御装置
JP2000324131A (ja) Ｕｔｏｐｉａ変換回路
KR970002748B1 (ko) 에이티엠(atm) 교환기의 내부셀 생성장치
KR100480042B1 (ko) Ａｔｍ 교환시스템의 ａｔｍ셀 수신장치
KR100233943B1 (ko) 실시간 데이타용 인터페이스부를 갖는 비동기 전송모드(atm)셀 처리 장치
JPH02234544A (ja) 時分割多重データ―パケット変換回路
JPH09153903A (ja) 制御信号転送システム
JP2000134223A (ja) Ａｔｍセル多重分離システム及びａｔｍセル多重分離方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees