JPH11103251A - 補正回路付き周波数シンセサイザ - Google Patents
補正回路付き周波数シンセサイザInfo
- Publication number
- JPH11103251A JPH11103251A JP9279970A JP27997097A JPH11103251A JP H11103251 A JPH11103251 A JP H11103251A JP 9279970 A JP9279970 A JP 9279970A JP 27997097 A JP27997097 A JP 27997097A JP H11103251 A JPH11103251 A JP H11103251A
- Authority
- JP
- Japan
- Prior art keywords
- current
- capacitor
- frequency
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
サイザを提供する。 【解決手段】本発明の周波数シンセサイザ1では、チャ
ージポンプ回路35が出力する制御信号に、補償回路3
7が出力する補償電流を重畳し、リップル電流をキャン
セルする際、補正回路10から入力される基準電圧に従
って、補償電流の電流量が変化するように構成されてい
る。リップル電流の電流量はチャージポンプ回路35の
出力電流量に比例するので、基準電圧の大きさが、出力
電流量の変化に応じて変化するように構成しておくと、
補償電流の電荷量が、リップル電流の電荷量の変化に追
随し、正確にキャンセルできるようになる。リップル電
流の生成が第1のコンデンサ46の充放電で行われてい
る場合、基準電圧の生成を、出力電流で第2のコンデン
サ23を充電又は放電させて行うと、容量変動の影響も
なくなり、正確にキャンセルできるようになる。
Description
の技術分野にかかり、特に、リップル電流を正確に補償
できる周波数シンセサイザに関する。
アクセス方式であり、使用周波数を空きチャネルに移行
させるために、高速ロックアップが可能な周波数シンセ
サイザが必要となる。
ンセサイザの従来技術のものであり、分数分周方式のP
LL回路が用いられている。
ー電話機の送受信回路を構成する半導体集積回路装置内
に設けられており、発振器131、分周器132、基準
クロック信号発生器133、位相比較器134、チャー
ジポンプ回路135、ローパスフィルタ136、補償回
路137、制御回路138を有している。発振器131
は、外部信号OUTを出力しており、その外部信号OU
Tは、分周器132と、この周波数シンセサイザ101
が設けられた半導体集積回路装置内の他の回路とに入力
されている。
OUTを分周し、比較信号を生成し、位相比較器134
に出力しており、該位相比較器134は、分周器132
から入力された比較信号と、基準クロック信号発生器1
33から入力された基準クロック信号の位相を比較し、
チャージポンプ回路135を制御して制御信号を発生さ
せており、その制御信号は、ローパスフィルタ136を
介して、発振器131に出力されている。
り、外部出力信号OUTの周波数を変化させ、比較信号
の位相を基準クロック信号の位相に一致させるように動
作する。その結果、外部信号OUTの周波数は、基準ク
ロック信号の周波数を分周器132の分周値倍した値と
なる。
って制御され、分周値が周期的に変化するように構成さ
れており、例えば、基準クロック信号の周波数が200
kHzのとき、分周値が、その7周期(35μsec)の
期間は5000、また、1周期(5μsec)の期間は5
001である場合、8周期を平均した平均分周値は50
00.125(=5000+1/8)になり、外部出力信
号OUTの周波数は、基準クロック信号の平均分周値倍
の、1000025kHzでロックされる。
れば、平均分周値は4000.25となり、外部出力信
号OUTの周波数は800.050MHzとなる。
まで値を有すれば、25kHzや12.5kHz等の狭
いチャネル間隔で、800MHzや1GHz等の高周波
を用いることが可能となる。
化させた場合、外部出力信号OUTが所望周波数にロッ
クされた後でも、比較信号の位相と基準クロック信号の
位相とは一致せず、位相差が生じる。そのため、位相比
較器134から出力される制御信号にはリップル電流が
含まれてしまう。
変化させた場合に、外部出力信号OUTがロックされた
後、分周器132から入力された比較信号の波形を示し
ている。符号bは基準クロック信号の波形を示してお
り、符号cは、比較信号の位相と基準クロック信号の位
相とが一致しない結果、チャージポンプ回路135から
出力される制御信号に含まれるリップル電流の波形であ
る。
信号OUTにスプリアスを発生させてしまい、セルラー
電話機等の通信機の受信特性を悪化させるばかりでな
く、送信の際の妨害成分となってしまうので、大変大き
な問題となる。
ンバータ141とコンデンサ142とを有する補償回路
137が設けられており、DAコンバータ141がコン
デンサ142に印加する電圧を変化させ、リップル電流
の電荷量と同じ電荷量で逆極性の補償電流を生成し、チ
ャージポンプ回路135が出力する制御信号に重畳し、
リップル電流をキャンセルしており、その結果、スプリ
アス成分のない出力信号OUTが得られる。
1000025kHの場合、チャージポンプ回路135
の出力電流が+1mA又は−1mAの定電流であるもの
とすると、発生するリップル電流の電荷量は、下記
Qr、
Qr)の電荷量で、+7Qr→+5Qr→+3Qr→+1Qr
→−1Qr→−3Qr→−5Qr→−7Qrの順序で、基準
クロック信号と同じ周期で発生する。
は、コンデンサ142の容量をCtとした場合、次式を
満たす電圧Ve、 Ct・Ve=Qr……(102) を単位とし、DAコンバータ141が−7Ve、−5
Ve、−3Ve、−1Ve、+1Ve、+3Ve、+5Ve、
+7Veの大きさで出力電圧を変化させると、リップル
電流と同じ電荷量で極性が逆向きの補償電流を発生させ
ることができる。
に、リップル電流の電流量は、チャージポンプ回路13
5の出力電流に比例し、その出力電流は、温度変化等の
影響により、変動してしまうため、リップル電流を正確
に補償できないという問題がある。
償電流の電流量は、コンデンサ142の容量Ctに比例
するが、その容量Ctは経時変化等の影響によって変動
し、製造当初は補償できていても、経時変化により、出
力信号OUTにスプリアスが発生するという問題があ
る。
の不都合を解決するために創作されたものであり、その
目的は、リップル電流を正確に補償できる技術を提供す
ることにある。
に、請求項1記載の発明は、外部出力信号を出力する発
振器と、分周値を周期的に変化させながら前記外部出力
信号を分周し、比較信号を生成する分周器と、入力され
た基準クロック信号の位相と前記比較信号の位相とを比
較し、その位相差に応じてチャージポンプ回路に定電流
の出力電流を流入又は流出させ、制御信号を生成する位
相比較器とを有し、前記発振器は前記制御信号に基いて
前記外部出力信号の周波数を変化させ、前記外部出力信
号の周波数を、前記基準クロック信号の周波数の前記分
周値の平均分周値倍した値にさせる周波数シンセサイザ
であって、前記制御信号に補償電流を重畳させ、前記制
御信号に含まれるリップル電流をキャンセルさせる補償
回路と、前記補償回路を制御し、前記補償電流の電流量
を前記チャージポンプ回路の出力電流量の変化に追随さ
せる補正回路とを有することを特徴とする。
端が前記制御信号が伝達される経路に接続された第1の
コンデンサと、前記第1のコンデンサの他端に接続され
た電圧発生器とを有しており、前記電圧発生器によって
前記第1のコンデンサに印加する電圧を変化させ、前記
補償電流を生成するように構成されている場合は、請求
項2記載の発明のように、前記補正回路に第2のコンデ
ンサを設け、前記出力電流によって前記第2のコンデン
サを充電又は放電させ、前記出力電流の電流量を電圧値
に変換し、基準電圧として前記電圧発生器に出力させ、
前記電圧発生器が前記基準電圧に基き、前記第1のコン
デンサに印加する電圧を変化させるように構成するとよ
い。
ては、請求項3記載の発明のように、前記補正回路が、
前記第2のコンデンサの充電又は放電を、充放電時間を
異ならせて少なくとも二回行い、各充放電において前記
第2のコンデンサに現れた電圧の差から前記変換を行う
ように構成することができる。
振器が出力する外部出力信号を、分周器が分周値を周期
的に変化させながら分周し、比較信号を生成しており、
その比較信号と、基準クロック信号とが位相比較器に出
力されている。
させており、入力された基準クロック信号の位相と比較
信号の位相とを比較し、その位相差に応じてチャージポ
ンプ回路から定電流の出力電流を流入又は流出させ、そ
れによって制御信号を生成している。
された制御信号が、ローパスフィルタを介して入力され
ており、発振器はその制御信号に基いて、前記位相差を
小さくする方向に外部出力信号の周波数を変化させる。
その結果、外部出力信号の周波数は、基準クロック信号
の周波数の平均分周値倍になり、それにより、外部出力
信号を高周波化すると共に、チャネル間隔を短かくして
いる。
設けられており、制御信号に含まれるリップル電流とは
逆極性の補償電流を発生させるように構成されており、
制御信号に補償電流が重畳されると、リップル電流がキ
ャンセルされ、外部出力信号OUTからスプリアス成分
が除去される。
補償回路の電荷量と一致しなくなると、リップル電流を
正確にキャンセルできなくなってしまう。
補償回路を制御する補正回路が設けられており、補償電
流の電流量をチャージポンプ回路の出力電流量の変化に
追随させている。リップル電流の電荷量は出力電流の電
流量に比例するため、一度、補償電流の電荷量をリップ
ル電流の電荷量に一致させると、リップル電流が変化し
ても補償電流がそれに追随するため、補償電流の電荷量
がリップル電流の電荷量と逆極性で正確に等しくなな
る。
1のコンデンサと電圧発生器とを有し、第1のコンデン
サの一端が制御信号の伝達経路に接続され、他端が電圧
発生器に接続され、電圧発生器が、入力された基準電圧
に基いて第1のコンデンサに印加する電圧を変化させ、
補償電流が生成されている場合は、補正回路に第2のコ
ンデンサを設け、チャージポンプ回路の出力電流によっ
てその第2のコンデンサを充電又は放電させ、出力電流
の電流量を電圧値に変換し、その電圧値を基準電圧に用
いると、補償電流の電流量が出力電流の電流量に追随
し、その結果、補償電流の電荷量をリップル電流の電荷
量に追随させることが可能となる。
材料・構造で構成しておくと、経時変化等の影響によ
り、コンデンサが容量変化する場合、第1のコンデンサ
の容量変化と第2のコンデンサの容量変化は、互いに打
ち消し合うので、補償電流の電流量がリップル電流とは
独立して変化しないようになる。
ンデンサの充電又は放電を二回以上行い、各充放電にお
いて第2のコンデンサに現れた電圧を記憶し、その電圧
の差から出力電流の電流値を電圧値に変換し、基準電圧
にすると、充放電を制御するスイッチが導通状態から遮
断状態に転じる時間と、遮断状態から導通状態に転じる
時間の差等に起因する電圧値の誤差を基準電圧から除去
できるので、補償電流の電荷量をリップル電流の電荷量
に(逆極性で)正確に等しくすることができる。
周波数シンセサイザの第一例であり、半導体集積回路装
置内に設けられている。
(電圧制御発振器)、分周器32、基準クロック信号発生
器33、位相比較器34、チャージポンプ回路35、ロ
ーパスフィルター36、制御回路38を有しており、発
振器31が出力する外部出力信号OUTは、半導体集積
回路装置内の他の回路に供給されると共に、分周器32
にも出力されている。
され、分周値を周期的に変化させるように構成されてお
り、入力された外部出力信号OUTをその分周値によっ
て分周し、比較信号を生成している。
数の基準クロック信号を発生させており、その基準クロ
ック信号と、上記比較信号とが位相比較器34に入力さ
れている。
較して位相差を求め、その位相差に基いてチャージポン
プ回路35を制御しており、チャージポンプ回路35
は、入力された位相差を電流変換し、制御信号として、
ローパスフィルタ36を介して発振器31に出力してい
る。
い、位相差を小さくする方向に外部出力信号OUTの周
波数を変化させると、結局、外部出力信号OUTの周波
数は、基準クロック信号が分周器32の平均分周値倍さ
れた値になったところでロックされる。
ク信号の7周期の期間はN、1周期の期間はN+1であ
る場合、平均分周値はN+1/8となる。基準クロック
信号が200kHzであり、上記Nが5000である場
合、外部出力信号OUTは周波数1000025kHz
となる。
に示すように、ソース用の定電流回路41と、シンク用
の定電流回路42と、ソース側のスイッチ441と、シ
ンク側のスイッチ442とを有しており、位相比較器3
4によってそれらのスイッチ441、442が制御され、
ソース用の定電流回路41とシンク用の定電流回路42
のいずれか一方が、基準クロック信号と比較信号の位相
差に応じた時間だけ、出力端子に接続され、その結果、
チャージポンプ回路35には、位相差に応じた時間だ
け、定電流が流入/流出するように構成されている。
37と、補正回路10と、水晶発振器11(この水晶発
振器11は、温度補償がされている。)とが設けられて
おり、補償回路37には、DAコンバータから成る電圧
発生器45と補償電流生成用の第1のコンデンサ46と
が設けられている。
のスイッチ21と、第2のスイッチ22と、第2のコン
デンサ23とを有しており、第2のコンデンサ23の一
端は接地電位に接続されている。この第2のコンデンサ
の他端は、第1のスイッチ21と第2のスイッチ22を
介して電源電圧Vccのラインとシンク用の定電流回路4
2にそれぞれ接続されており、第1のスイッチ21が閉
状態で、且つ第2のスイッチ22が開状態のときには、
第2のコンデンサ23の他端の電圧V23が電源電圧Vcc
になるまで充電される。
のスイッチ22が閉状態のときには、シンク用の定電流
回路42の出力電流Ioutで定電流放電され、単位時間
当たりIout/Ctの割合で電圧が降下する。
と、第1、第2のラッチ26、27と、減算回路28
と、DAコンバータ29とが設けられており、第2のコ
ンデンサ23の電圧は、ADコンバータ25でディジタ
ル値に変換され、第1のラッチ26又は第2のラッチ2
7に記憶されるように構成されている。
憶内容は、減算回路28で減算され、DAコンバータ2
9に出力されており、その結果、第1のラッチ26に記
憶されたディジタル値と、第2のラッチ27に記憶され
たディジタル値の差分が、電圧に再変換され、基準電圧
として補償回路37に出力される。
イザ1が動作を開始する前に完了するように構成されて
おり、図3のタイミングチャートを用い、その動作順序
を説明すると、先ず、スイッチ21が閉状態、スイッチ
22が開状態になり、第2のコンデンサ23の電圧V23
は電源電圧Vccにされる。
符号a)、第2のスイッチ22が閉状態になると(符号
b)、第2のコンデンサ23はシンク用の定電流回路4
2に接続され、シンク用の定電流回路42の出力電流I
outによって定電流放電される。
され、該水晶発振器11が出力する温度補償されたクロ
ック信号が入力されており、第2のスイッチ22が閉状
態を維持する期間は、そのクロック信号の周期の整数倍
になるように制御されている。
r、第2のコンデンサ23の容量をCtとし、2周期分の
時間だけ閉状態を維持するものとすると、第2のコンデ
ンサ23の電圧V23は、 V23=Vcc−{Iout×(2/fr)/Ct+Verr}……(1) と表せる。上記Verrは、第2のスイッチ22が閉状態
から開状態に移行する時間と、開状態から閉状態に移行
する時間の差や、その他の原因による誤差電圧である。
ッチ22が開状態になると、ADコンバータ25が動作
を開始し、第2のコンデンサ23の電圧V23をディジタ
ル値に変換する(符号d)。そのディジタル値は、第1の
ラッチ26に記憶される(符号e)。
第1のスイッチ21が再度閉状態になると(符号f)、第
2のコンデンサ23は充電され、その電圧V23は電源電
圧Vccにされる。
態、第2のスイッチ22が閉状態になると(符号g、
h)、第2のコンデンサ23はシンク用の定電流回路4
2に接続され、第2のコンデンサ23は定電流放電を開
始する(符号i)。このとき、第2のスイッチ22は、水
晶発振器11の1周期分の時間だけ閉状態を維持するも
のとすると、第2のコンデンサ23の電圧V23は、 V23=Vcc−{Iout・(1/fr)/Ct+Verr}……(2) となる。
22が開状態に転じた後、ADコンバータ25が動作を
開始し、第2のコンデンサ23の電圧V23をディジタル
値に変換する(符号j)。そのディジタル値は第2のラッ
チ27に記憶される(符号k)。
ィジタル値が記憶された後、減算回路28によって、第
1、第2のラッチ26、27に記憶されたディジタル値
の差が求められる。第1のラッチ26に記憶された電圧
値をV1、第2のラッチ27に記憶された電圧値をV2と
すると、その差分の電圧Vdは、 Vd=V1−V2=Iout・(1/fr)/Ct……(3) となり、誤差電圧Verrが消去される。
Vdを示すディジタル値には誤差電圧Verrは含まれてい
ない。そのディジタル値はDAコンバータ29によって
実際の電圧に変換され。基準電圧Vdとして補償回路3
7に出力される。
る場合、出力信号OUTの周波数をFとすると、リップ
ル電流の電荷量は、下記Qr、 Qr=(1/8)・(1/F)・Iout・(1/2)……(4) を単位電荷量とし、その整数倍の電荷量となる。
容量をC0、電圧発生器45の電圧変化量をVADとする
と、補償電流の電荷量は、C0・VADになる。ADコン
バータ45の電圧変化量VADは、入力された基準電圧V
dの整数倍になるものとすると、電圧変化量VADの最小
値は基準電圧Vdに等しく、その場合の補償電流の電荷
量Q0は、 Q0=C0・Vd……(5) となる。
あり、リップル電流を正確にキャンセルするためには、
その単位電荷量Q0を、リップル電流の単位電荷量Qrに
等しくする必要がある。従って、次式、 Q0=Qr……(6) を満たす必要がある。
ンク用の定電流回路42の出力電流Ioutと等しいもの
とし、上記(3)〜(6)式を連立させ、整理するとQ0、
Qr、Iout、Vdが消去され、下記条件式が導かれる。 C0/Ct=(fr/F)・(1/16)……(7) この条件式(7)を満足させるためには、左辺の容量
C0、Ctの比C0/Ctが右辺の値になるように、第1、
第2のコンデンサ46、23を設定すればよい。
体集積回路装置内に形成する場合、その容量C0、Ctを
設計値通りにすることは難しいが、第1、第2のコンデ
ンサ46、23を同じ材質、同じ構造にした場合、容量
の比C0/Ctは一定にしやすい。特に、第2のコンデン
サ23をトリミング可能な可変容量コンデンサにしてお
くと、上記(7)式を満足させやすい。
の値が変動する場合でも、の第1、第2のコンデンサ4
6、23が、同じ材質・構造で、同じ半導体集積回路装
置内に形成されている場合は、その容量変化の割合は同
じであり、容量の比C0/Ctは変化しないので、上記
(7)式を逸脱するようなことなない。
ンプ回路34の出力電流Ioutの項が含まれておらず、
従って、出力電流Ioutの電流量が変動した場合には、
補償電流の電流量がその変化に追随し、リップル電流を
正確にキャンセルできるようになっている。
ロック信号の周波数が200kHz、平均分周値が50
00+1/8の場合、上述したように、リップル電流の
単位電荷量Qrは62.5×10-15(Coulomb)であり、
そのとき、容量C0が0.05×10-12(farad)、水晶
発振器11の周波数が19.2MHzであるものとする
と、基準電圧Vdは1.25(volt)、容量Ctは41.7
×10-12(farad)になる。
サ(第1のコンデンサ46)に電圧を印加する場合につい
て説明したが、本発明は、そのような補償回路37を有
する周波数シンセサイザ1に限定されるものではない。
4に示す補償回路37'を用いた周波数シンセサイザ2
(本発明の第二例)も本発明に含まれる。この周波数シン
セサイザ2は、補償回路37'以外は第一例の周波数シ
ンセサイザ1と同じ構成であり、全体動作の説明は省略
する。
ンサ53と、複数のスイッチ54と、電圧発生器51と
を有している。電圧発生器51は、二個の電源511、
512を有しており、各コンデンサ53の一端は、それ
ぞれスイッチ54を介して二個の電源511、512に接
続され、他端はチャージポンプ回路35の出力端子に接
続されている。
は、電圧発生器51に入力されており、その電圧発生器
51は、二個の電源511、512の出力電圧を、基準電
圧Vdの大きさだけ異ならせている。
個の電源511、512のうちのいずれか一方に接続する
ように構成されており、コンデンサ53の容量をC0と
すると、1個のコンデンサ53の接続を電源511、5
12の一方から他方に切り換えることで、±C0・Vd(=
Qr)の電荷量の補償電流を発生させることができる。従
って、M個のコンデンサ53の接続を切り替えた場合、
電荷量±M・Qrの補償電流を発生させることができ
る。
チャージポンプ回路35の出力電流Ioutの変動や容量
C0、Ctの変動の影響を受けず、リップル電流を正確に
キャンセルすることができる。
デンサ23を、第1、第2のスイッチ素子21、22に
よって電源電圧Vccのラインとシンク用の定電流回路4
2とにそれぞれ接続させたが、第2のコンデンサの一端
を電源電圧Vccのラインに接続し、他端を、第1、第2
のスイッチ素子によって、接地電位のラインとソース用
の定電流回路41とに接続し、補正回路を構成してもよ
い。
や、補償回路内のコンデンサの容量変動の影響を受け
ず、リップル電流を正確にキャンセルすることができ
る。
ロック図
と補正回路の内部ブロック図
ャート
分ブロック図
図
ート
23……第2のコンデンサ 31……発振器 3
2……分周器 34……位相比較器 35……チャ
ージポンプ回路 37、37'……補償回路 45、
51……電圧発生器 46、53……第1のコンデン
サ
Claims (3)
- 【請求項1】外部出力信号を出力する発振器と、 分周値を周期的に変化させながら前記外部出力信号を分
周し、比較信号を生成する分周器と、 入力された基準クロック信号の位相と前記比較信号の位
相とを比較し、その位相差に応じてチャージポンプ回路
に定電流の出力電流を流入又は流出させ、制御信号を生
成する位相比較器とを有し、 前記発振器は前記制御信号に基いて前記外部出力信号の
周波数を変化させ、前記外部出力信号の周波数を、前記
基準クロック信号の周波数の前記分周値の平均分周値倍
した値にさせる周波数シンセサイザであって、 前記制御信号に補償電流を重畳させ、前記制御信号に含
まれるリップル電流をキャンセルさせる補償回路と、 前記補償回路を制御し、前記補償電流の電流量を前記チ
ャージポンプ回路の出力電流量の変化に追随させる補正
回路とを有することを特徴とする周波数シンセサイザ。 - 【請求項2】前記補償回路は、一端が前記制御信号が伝
達される経路に接続された第1のコンデンサと、前記第
1のコンデンサの他端に接続された電圧発生器とを有
し、前記第1の電圧発生器によって前記第1のコンデン
サに印加する電圧を変化させ、前記補償電流を生成する
ように構成された請求項1記載の周波数シンセサイザで
あって、 前記補正回路には第2のコンデンサが設けられ、前記出
力電流で前記第2のコンデンサを充電又は放電させ、前
記出力電流の電流量を電圧値に変換し、基準電圧として
前記電圧発生器に出力するように構成され、 前記電圧発生器は、前記基準電圧に基いて前記第2のコ
ンデンサに印加する電圧を変化させるように構成された
ことを特徴とする周波数シンセサイザ。 - 【請求項3】前記補正回路は、前記第2のコンデンサの
充電又は放電を充放電時間を異ならせて少なくとも二回
行い、各充放電において前記第2のコンデンサに現れた
電圧の差から前記変換を行うように構成されたことを特
徴とする請求項2記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27997097A JP3901810B2 (ja) | 1997-09-26 | 1997-09-26 | 補正回路付き周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27997097A JP3901810B2 (ja) | 1997-09-26 | 1997-09-26 | 補正回路付き周波数シンセサイザ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11103251A true JPH11103251A (ja) | 1999-04-13 |
| JPH11103251A5 JPH11103251A5 (ja) | 2005-06-16 |
| JP3901810B2 JP3901810B2 (ja) | 2007-04-04 |
Family
ID=17618485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27997097A Expired - Fee Related JP3901810B2 (ja) | 1997-09-26 | 1997-09-26 | 補正回路付き周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3901810B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217712A (ja) * | 2000-02-02 | 2001-08-10 | Texas Instr Japan Ltd | 周波数シンセサイザ |
| JP2003520484A (ja) * | 2000-01-11 | 2003-07-02 | エリクソン インコーポレイテッド | 周波数シンセサイザの局部発振器用ディジタル・ディバイダ |
| US7236025B2 (en) | 2005-01-28 | 2007-06-26 | Elpida Memory, Inc. | PLL circuit and program for same |
-
1997
- 1997-09-26 JP JP27997097A patent/JP3901810B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520484A (ja) * | 2000-01-11 | 2003-07-02 | エリクソン インコーポレイテッド | 周波数シンセサイザの局部発振器用ディジタル・ディバイダ |
| JP2001217712A (ja) * | 2000-02-02 | 2001-08-10 | Texas Instr Japan Ltd | 周波数シンセサイザ |
| US7236025B2 (en) | 2005-01-28 | 2007-06-26 | Elpida Memory, Inc. | PLL circuit and program for same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3901810B2 (ja) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008955B2 (en) | Semiconductor device | |
| US20020136341A1 (en) | Fractional-N frequency synthesizer with fractional compensation method | |
| JP4631120B2 (ja) | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ | |
| US8183900B2 (en) | Charge pump for a phase-locked loop | |
| KR20000010569A (ko) | 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법 | |
| CN101421928A (zh) | Vco驱动电路以及频率合成器 | |
| KR100880422B1 (ko) | 분수 보상방법을 갖는 분수분주 주파수 합성기 | |
| US7327820B2 (en) | Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers | |
| JP3460913B2 (ja) | 可変遅延時間発生回路とその方法 | |
| US7202718B2 (en) | Error-compensated charge pump circuit, and method for producing an error-compensated output current from a charge pump circuit | |
| Fridi et al. | A low power fully-integrated 76-81 GHz ADPLL for automotive radar applications with 150 MHz/us FMCW chirp rate and-95dBc/Hz phase noise at 1 MHz offset in FDSOI | |
| JP4357674B2 (ja) | 周波数シンセサイザ | |
| JPH11122106A (ja) | 周波数シンセサイザ | |
| CN101015124A (zh) | Pll频率合成器 | |
| WO2009109603A1 (en) | Charge transfer in a phase-locked loop | |
| US7215209B2 (en) | Controllable idle time current mirror circuit for switching regulators, phase-locked loops, and delay-locked loops | |
| JPH11103251A (ja) | 補正回路付き周波数シンセサイザ | |
| KR100319422B1 (ko) | 위상동기루프회로 | |
| US10340902B1 (en) | Multiplying delay locked loops with compensation for realignment error | |
| US6545548B2 (en) | Fractional synthesizer comprising a phase jitter compensation | |
| US11456747B1 (en) | Multiphase frequency to voltage converter | |
| JPH0267822A (ja) | 周波数シンセサイザ | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| US20240118665A1 (en) | Analog-to-time converter | |
| JP3379393B2 (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060616 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |