JPH11103262A - ス−パ−ヘテロダイン受信機の周波数変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＬＬ周波数シンセサイザを有するスーパー
ヘテロダイン受信回路を有する送受信機において、待機
時間における消費電力が大きい。 【解決手段】 スーパーヘテロダイン受信回路を有する
送受信機の周波数変換のための局部発振器としてＰＬＬ
周波数シンセサイザ６の他に、単一周波数発振回路７を
設ける。ＰＬＬ周波数シンセサイザ６の駆動電源を選択
的にオフにするスイッチ１５と単一周波数発振回路７の
駆動電源を選択的にオフにするスイッチ１６を設ける。
受信待機中はスイッチ１５をオフにする。主情報受信中
はスイッチ１６をオフにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、比較的狭い範囲を
サービスエリアとする多チャネルアクセスデータ伝送シ
ステム等に使用されるスーパーヘテロダイン受信機の周
波数変換装置に関する。

【０００２】

【従来の技術】工場内、ビル内等の比較的狭い範囲（１
００〜２００ｍ内程度）をサービスエリアとした特定小
電力無線設備は、例えば４２９．１７５０ＭＨｚ〜４２
９．７３７５ＭＨｚの周波数帯域を４６チャネルに分割
して使用するように構成されている。更に詳細には、４
６チャネルの内の任意の１チャネルを制御チャネルとし
て使用し、残りの４５チャネルをデータ（主情報）伝送
チャネルとして使用する。制御チャネルの制御信号は、
主データの伝送に先立つ第１の送受信機（例えば親局）
と第２の送受信機（例えば子局）との接続制御に使用さ
れる。

【０００３】

【発明が解決しようとする課題】ところで、送受信機を
使用して実際にデータ又は情報を伝送する実使用時間は
データ又は情報の伝送を待機している時間に比べて大幅
に短いのが一般的である。制御チャネルを使用したデー
タ伝送開始の要求即ち発呼が何時発生するか分らないの
で、送受信機の駆動電源は待機状態においてもオンにし
ておかなければならない。このため、送受信機の消費電
力の低減を図るためには待機状態での消費電力の低減が
重要になる。待機状態での消費電力の低減を図るために
待機状態で動作不要な部分の電源をオフにすることが考
えられる。しかし、待機状態では制御チャネルの制御信
号を受信しなければならないので、消費電力の大幅な低
減は困難であった。また、この種の送受信機は、制御チ
ャネルと複数の主情報（データ）チャネルとを選択的に
使用するために、ＰＬＬ周波数シンセサイザを含んでい
る。ところが、ＰＬＬ周波数シンセサイザは温度補償水
晶発振器の他に、ＶＣＯ、ＰＬＬ回路等を含んでいるの
で消費電力が比較的大きい。また、電源投入時に周波数
設定データをＰＬＬ周波数シンセサイザに入力してから
所望周波数が得られるまでの時間（ロックアップタイ
ム）が比較的長く、迅速に使用を開始することができな
い。また、電源投入毎に周波数設定データをＰＬＬ周波
数シンセサイザに入力させる必要があるため、制御ソフ
トが複雑になった。

【０００４】そこで、本発明の目的は、スーパーヘテロ
ダイン受信機の待機状態での消費電力を大幅に低減する
ことができ且つ電源投入時に迅速に動作を開始させるこ
とができる周波数変換装置を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、複数の主情報チャネル
の主情報信号及び１つの制御チャネルの制御信号を選択
的に受信するためのスーパーヘテロダイン受信機の周波
数変換装置であって、少なくとも前記複数の主情報チャ
ネルの主情報信号を選択的に受信するための複数の周波
数の信号を選択的に発生するＰＬＬ周波数シンセサイザ
と、前記制御チャネルの前記制御信号を受信するための
単一周波数の信号を発生し且つ前記ＰＬＬ周波数シンセ
サイザよりも小さい消費電力で駆動できるように構成さ
れた単一周波数発振回路と、前記制御チャネルの制御信
号を受信する時及び受信待機時に前記単一周波数発振回
路の出力信号を選択し、前記複数の主情報チャネルの主
情報信号から選択された１つを受信する時には前記ＰＬ
Ｌ周波数シンセサイザの出力信号を選択するための選択
手段と、前記受信機の入力信号と前記選択手段で選択さ
れた出力信号とを混合して前記入力信号の周波数をこれ
よりも低い周波数に変換するための混合回路と、受信待
機期間の少なくとも一部で前記ＰＬＬ周波数シンセサイ
ザの少なくとも一部に対する駆動電力の供給を停止し、
少なくとも前記主情報の受信時には前記ＰＬＬ周波数シ
ンセサイザに対して駆動電力を供給するように構成され
た電源手段とを備えていることを特徴とする周波数変換
装置に係わるものである。なお、請求項２及び４に示す
ように、主情報チャネル受信のための周波数変換用周波
数と制御チャネル受信のための周波数変換用周波数とを
第１及び第２の周波数特性を有するインピーダンス回路
によって選択的に得ることができる。また、請求項３及
び４に示すように単一周波数発振回路の出力に基づいて
制御チャネル用周波数と主情報用周波数の両方を形成す
ることができる。

【０００６】

【発明の効果】各請求項の発明によれば、ＰＬＬ周波数
シンセサイザの他に、制御チャネル受信用の単一周波数
発振回路又は制御チャネル用周波数発生回路を設け、待
機状態時にＰＬＬ周波数シンセサイザに対する電力供給
を停止するように構成したので、待機時におけるＰＬＬ
周波数シンセサイザの消費電力が低減し、受信機の消費
電力も低減する。また、電源投入時には単一周波数発振
回路又は制御チャネル用周波数発生回路はＰＬＬ周波数
シンセサイザに比べて迅速に立上るので、迅速に制御チ
ャネルの受信が可能になる。また、請求項２及び４の発
明によって、第１及び第２の周波数特性を有するインピ
ーダンス回路を設けると、制御チャネル用周波数と主情
報チャネル用周波数との選択を容易に達成することがで
きる。また、請求項３及び４の発明によれば、基準とな
る発振回路を制御チャネル用周波数発生回路とＰＬＬ周
波数シンセサイザとで共用し、回路構成を簡単にするこ
とができる。

【０００７】

【実施形態及び実施例】次に、図面を参照して本発明の
実施形態及び実施例を説明する。

【０００８】

【第１の実施例】図１は第１の実施例のマルチチャネル
アクセス型送受信機を示す。この送受信機は、比較的狭
い範囲（１００〜２００ｍ内程度）をサービスエリアと
した小さい空中線電力（約１０ｍＷ）の特定小電力無線
設備であって、主としてデータを２値ＦＳＫ変調（周波
数偏移変調）方式で無線伝送するシステムに使用するも
のであり、受信側はスーパーヘテロダイン受信回路に構
成されている。図５はＦＳＫ変調方式を原理的に示すも
のであり、この方式では図５（Ａ）の論理の０、１に対
応する２値信号の振幅変化に対応させて図５（Ｂ）に示
すように周波数を変化させる。また、この送受信機は、
４２９．１５７０ＭＨｚ〜４２９．７３７５ＭＨｚの周
波数帯域を図６に説明的に示すように４６チャネルに分
けて使用するように構成されており、例えばｆ0 〜ｆ1
の第１チャネルＣＨ1 を制御信号伝送のための制御チャ
ネルとして使用し、ｆ1 〜ｆ46を第２〜第４６チャネル
ＣＨ2 〜ＣＨ46を主情報（データ）伝送のための主情報
チャネルとして使用する。ここには１台の送受信機のみ
が示されているが、実際には例えば１つの親局の送受信
機と複数の子局の送受信機とで１つのシステムが構成さ
れている。各子局の送受信機はアドレス（識別符号）を
有し、互いに識別可能に構成される。親局送受信機と子
局送受信機とが通信する時には、まず制御チャネルを使
用して送受信の開始の確認を行い、しかる後、主情報チ
ャネルを使用して主情報を伝送する。

【０００９】上述のように使用される図１の送受信機
は、アンテナ１が接続されたアンテナ端子１ａ、バンド
パスフイルタ（ＢＰＦ）２、送受信切換回路３、受信入
力増幅機４、周波数変換装置を構成する混合回路５、Ｐ
ＬＬ周波数シンセサイザ６、単一周波数発振回路７、周
波数変換用信号の選択手段としての切換回路８、送受信
切換回路９、受信信号処理回路１０、キヤリアセンス回
路１１、送信入力回路１２、送信出力増幅器１３、送受
信制御回路１４、及び第１及び第２の電源スイッチ１
５、１６を有している。この図１において、送信入力回
路１２及び送信出力増幅器１３を除いた部分がスーパー
ヘテロダイン受信回路である。なお、ＰＬＬ周波数シン
セサイザ６は局部発振器として機能する他にＦＭ変調器
としても機能し、送受信の両方で使用される。

【００１０】次に各部を詳しく説明する。アンテナ端子
１は送受信周波数帯域の信号を送受信するものである。
アンテナ端子１ａに接続されたＢＰＦ２は、送受信周波
数帯域の信号を通過させるものである。送受信切換回路
３は受信時及び待機時にＢＰＦ２を受信入力増幅器４に
接続し、送信時に送信出力増幅器１３をＢＰＦ２に接続
するスイッチを含み、送受信制御回路１４で制御され
る。

【００１１】混合回路５は受信入力増幅器４の出力ライ
ンと切換回路８の周波数変換用信号（局部発振信号）出
力ラインとしての共通出力ライン１７とに接続され、受
信入力周波数と局部発振周波数とを混合し、ビートによ
って両入力周波数の差に対応する第１中間周波数を得る
ものである。本実施例では周波数変換装置を構成するた
めに、混合回路５とＰＬＬ周波数シンセサイザ６との他
に、新たに単一周波数発振回路７が設けられている。即
ち、従来のスーパーヘテロダイン受信機においては、Ｐ
ＬＬ周波数シンセサイザ６によって全てのチャネル（制
御チャネル及び主情報チャネル）の受信のための周波数
を供給したが、本実施例では単一周波数発振回路７を新
たに設け、ここから制御チャネル用周波数を供給し、Ｐ
ＬＬ周波数シンセサイザ６は主情報チャネル用周波数を
供給する。

【００１２】単一周波数発振回路７は、図２に原理的に
示すように温度特性の良い水晶振動子（発振子）１８と
温度補償付きの発振回路１９と増幅器２０とから成る固
定局部発振回路であって、制御チャネル（第１チャネ
ル）の受信に必要な局部発振周波数を発生する。この単
一周波数発振回路７はＰＬＬ回路を含まないので、ＰＬ
Ｌ周波数シンセサイザ６よりも消費電力及び電流が小さ
く、また、ロックアップタイムを持たないので電源投入
時の立上りが早い。

【００１３】ＰＬＬ周波数シンセサイザ６は、ＰＬＬ
（フェーズ・ロックド・ループ）回路を含む周知のもの
であり、図３に原理的に示すように温度特性の良い水晶
振動子２１と温度補償付き発振回路２２とプログラマブ
ルデバイダから成る可変分周器２３と位相比較器２４と
ローパスフイルタ（ＬＰＦ）２５とＶＣＯ（電圧制御発
振器）２６とプログラマブルデバイダから成る可変分周
器２７とで構成され、主情報チャネル（第２〜４６チャ
ネル）を受信するための種々の局部発振周波数をライン
２８に送出すると共に、送信時にライン２９の送信信号
に応答してＶＣＯ２６が送信信号に対応した周波数変調
信号（２値ＦＳＫ変調信号）を送出する。可変分周器２
３、２７はバス３０から与えられる周波数制御データに
応答して所定の分周比になる。ＰＬＬ周波数シンセサイ
ザ６は種々の周波数を正確に発生することができるとい
う特長を有する反面、ＰＬＬ回路を構成する位相比較器
２４、ＶＣＯ２６等を含むために消費電力が大きいとい
う欠点、及び電源投入しても直ちにＰＬＬ回路のロック
が成立しないので、立上りが遅くなるという欠点、及び
電源投入毎に可変分周器２３、２７に周波数制御データ
を与えなければならないので制御ソフトが複雑になると
いう欠点を有する。

【００１４】本実施例ではＰＬＬ周波数シンセサイザ６
の欠点を解決するために、図１に示すように例えば電池
から成る送受信機電源に接続される駆動電源端子＋Ｖcc
とＰＬＬ周波数シンセサイザ６との間に第１の電源スイ
ッチ１５を設け、待機時には送受信制御回路１４の制御
でスイッチ１５をオフにしてＰＬＬ周波数シンセサイザ
６に対する駆動電力の供給を遮断している。また、駆動
電源端子＋Ｖccと単一周波数発振回路７との間に第２の
電源スイッチ１６を設け、送受信制御回路１４によって
制御チャネル受信時及び待機時にオン、主情報チャネル
受信時にはオフに制御している。従って、局部発振部に
おける待機時の消費電力は単一周波数発振回路７の消費
電力のみとなり、待機時の周波数変換部の消費電力は、
従来の数分の１になる。

【００１５】混合回路５の出力ラインに接続された受信
信号処理回路１０は周知の回路であって、図４に示すよ
うに増幅器３１と、バンドパスフイルタ（ＢＤＦ）３２
と、第２の中間周波数を得るための第２の混合回路３３
と、第２の局部発振回路３４と、増幅器３５と、帯域制
限フイルタ３６と、増幅器３７と、検波回路３８と、ロ
ーパスフイルタ３９と、波形整形回路４０とから成る。
増幅器３１は図１の第１の混合回路５に接続される。第
２の混合回路３３はＢＰＦ３２を介して増幅器３１に接
続されていると共に第２の局部発振回路３４に接続さ
れ、第２の周波数変換回路を構成している。第２の混合
回路３３の出力は増幅器３５、帯域制限フイルタ３６、
増幅器３７を介して検波回路３８に送られる。検波回路
３８は周知のクォドラチュア検波回路であり、ＦＭ信号
を移相する回路と、もとのＦＭ信号と移相したＦＭ信号
とを乗算する乗算器とを含む。図４では移相回路と乗算
器とを検波回路３８として示している。乗算器出力から
成る検波回路３８の出力を次段のＬＰＦ３９に通し、更
にコンパレータから成る波形整形回路４０を通すと、図
５（Ａ）のような復調波形を得ることができる。復調信
号は図１の送受信制御回路１４に送られる。

【００１６】図１にて受信信号処理回路１０に接続され
ているキヤリアセンス回路１１は、図４に示すように第
１及び第２の判定手段としての第１及び第２のキャリア
センス回路４１、４２とＡＮＤゲート４３とから成る。
このキャリアセンス回路１１は受信信号（キャリア）の
有無を検出し、これに基づいてチャネルの使用状態（空
きチャネル）を知るものである。従来のキャリアセンス
回路はノイズ検出によって受信信号の有無を判断するよ
うに構成されているが、本実施例ではノイズで受信信号
の有無を検出する方式と伝送路の信号の電圧レベルに基
づいて受信信号（電界）の有無を検出する方式とを組み
合せてキャリアセンス回路１１を構成している。

【００１７】第１のキャリアセンス回路４１は、従来の
キャリアセンス回路と同様に弱入力信号レベルと復調雑
音レベルとの間にあるリニアな相関を利用して受信信号
の有無を判定するものであって、ホワイトノイズ成分を
通過させるためのバンドパスフイルタ（ＢＰＦ）４４
と、ノイズ増幅器４５と、ノイズ検波器としての整流回
路４６と、コンパレータ４７と、基準電圧源４８とから
成る。ＢＰＦ４４は検波回路３８の出力ラインに接続さ
れている。ＢＰＦ４４の出力はノイズ増幅器４５と整流
回路４６を介して電圧コンパレータ４７の入力となる。
コンパレータ４７はノイズ成分の振幅が基準電圧源４８
よりも大きいか否かを示す出力を発生する。この実施例
ではノイズ成分が基準レベル以上の時に高レベルの出力
がコンパレータ４７から得られる。ノイズ成分は、制御
信号又は主情報信号が受信されている時に低く、受信さ
れていない時に高い。従って、コンパレータ４７の出力
がノイズ成分の振幅レベルが基準値以上であることを示
している時は、そのチャネルが信号伝送に使用されてい
ない空きチャネルであることを示す。逆にノイズ成分の
振幅レベルが基準値よりも低い時にはそのチャネルに信
号が伝送されていることを示す。

【００１８】第２のキャリアセンス回路４２は、信号伝
送路の信号の振幅検出回路４９と、ローパスフイルタ
（ＬＰＦ）５０と、電圧コンパレータ５１と、基準電圧
源５２とから成る。振幅検出回路４９は増幅器３５の出
力ラインに接続され、検波前の信号ラインの電圧を検出
する。信号ラインの信号振幅は空中電界の強度に比例し
ている。従って、現在受信しているチャネルに制御信号
又は主情報信号（ＦＭ信号）が伝送されている場合に
は、信号振幅に相当する出力が振幅検出回路４９から得
られ、制御信号又は主情報信号が伝送されていない時に
信号が得られない。振幅検出回路４９の出力は積分用Ｌ
ＰＦ５０で平滑された後にコンパレータ５１に入力し、
基準電圧源５２の基準電圧と比較され、基準電圧よりも
入力信号が高い時に受信信号が有ること（チャネルが使
用中であること）を示す低レベルの比較出力が得られ、
逆に入力信号が基準電圧以下の時には受信信号が無いこ
と（チャネルが空いていること）を示す高レベルの比較
出力が得られる。

【００１９】最終的判定用論理回路としてのＡＮＤゲー
ト４３の２つの入力端子は２つのコンパレータ４７、５
１の出力ラインに接続されている。従って、２つのコン
パレータ４７、５１の両方が空きチャネル（受信信号無
し）を示す出力を同時に発生している時にのみ空きチャ
ネル（受信信号無し）を示す出力がＡＮＤゲート４３か
ら得られ、これが図１の送受信制御回路１４に送られ
る。ノイズに基づく第１のキャリアセンス回路４１は、
複数の無線データ伝送システムが同時に使用状態とな
り、相互変調妨害によるノイズが発生すると、妨害ノイ
ズをホワイトノイズと誤まって検出するという欠点を有
する。このような検出がなされると特定チャネルに信号
が有るにも拘らず、信号が無いこと（空きチャネルであ
ること）を示す出力が第１のキャリアセンス回路４１か
ら発生する。しかし、本実施例では信号振幅に基づく第
２のキャリアセンス回路４２が設けられ、ＡＮＤゲート
４３の出力で受信信号の有無を判断するので、判断ミス
が少なくなる。

【００２０】送信入力回路１２は、送信モード時に制御
信号及び主情報信号を２値形式でＰＬＬ周波数シンセサ
イザ６のＶＣＯ２６に与えられるものである。これによ
り、ＶＣＯ２６からＦＳＫ変調信号が得られる。送受信
切換回路９は受信モード時にシンセサイザ６を切換回路
８に接続し、送信モード時にシンセサイザ６を送信用増
幅器１３に接続する。

【００２１】次に、図７〜図９を参照して送受信制御回
路１４の制御に基づく制御信号及び主情報の伝送手順を
説明する。図７〜図９は親局（送信側）の第１の送受信
機から子局（受信側）の第２の送受信機に主情報を伝送
する場合の動作の流れを示し、破線で区画して示す左半
分が送信側の第１の送受信機の動作を示し、右半分が受
信側の第２の送受信機の動作を示す。なお、ここでは第
１及び第２の送受信機は同一に構成されているものと
し、図１に示す送受信機が２台有るものとして説明す
る。図７のステップＳ0 に示す第１及び第２の送受信機
の待受（待機）状態の場合には、それぞれＰＬＬ周波数
シンセサイザ６の電源スイッチ１５をオフにし、単一周
波数発振回路７の電源スイッチ１６はオンに制御する。
次に、図７のステップＳ1 に示すように第１の送受信機
に送信指令信号が与えられると、ステップＳ2 に示すよ
うに第１の送受信機は制御チャネル（例えば第１チャネ
ル）の空き状態をキャリアセンス回路１１でチェックす
る。単一周波数発振回路７の周波数は制御チャネル（第
１チャネル）受信用周波数に設定されているので、待機
状態での制御チャネルの空き状態を直ちにチェックする
ことができる。制御チャネルが例え別のシステム等で使
用されていたとしても連続して長時間使用されることは
ほとんどないので、チェックを繰返すと空きチャネルを
示す出力がキャリアセンス回路１１から得られる。次
に、ステップＳ3 に示すように第１の送受信機から第２
の送受信機のアドレス信号を伴なって接続要求の制御信
号を制御チャネルを使って伝送する。制御信号が伝送さ
れると、ステップＳ4 に示すように受信側の第２の送受
信機が制御信号を受信する。第２の送受信機は制御チャ
ネル受信の待機状態にあるので、制御信号が伝送された
時にはこれを受信し、復調し、自己のアドレスの制御信
号であるか否かをマイコンから成る送受信制御回路１４
で判断する。第２の送受信機に対する制御信号であるこ
とが判明した時にはステップＳ6 の接続許可を示す制御
信号を伝送するのに先立ってステップＳ5 に示すように
制御チャネルがまだ空いているか否かをキャリアセンス
回路１１でチェックし、空いている場合に次のステップ
Ｓ6 に進み、ＰＬＬ周波数シンセサイザ６を送信に使用
するために電源スイッチ１５をオンにし、接続許可の制
御信号を第１の送受信機に送る。なお、ＰＬＬ周波数シ
ンセサイザ６の電源オンになっても、送受信切換回路９
は送信側に設定されているので、ＰＬＬ周波数シンセサ
イザ６は受信回路に無関係である。次に、送信側の第１
の送受信機はステップＳ7 に示すように接続許可を示す
制御信号を受信する。次に、図８のステップＳ8 に示す
ように第１の送受信機は主情報チャネル（第２〜第４６
チャネル）の空きチェックを行い、主情報の伝送に使用
するチャネルを決定する。次に、ステップＳ9 に示すよ
うに第１の送受信機は制御信号の１種である主情報チャ
ネル選択信号（使用チャネルを示す制御信号）を第２の
送受信機のアドレスを伴なって送信する。なお、ステッ
プＳ9 の選択信号の伝送に先立って制御チャネルの空き
チェックを行ってもよい。受信側の第２の送受信機はス
テップＳ10に示すように、主情報チャネル選択信号（使
用チャネルを示す制御信号）を受信し、送受信制御回路
１４に送る。送受信制御回路１４は、ステップＳ11に示
すように選択信号で指定された主情報チャネルの信号を
受信するための周波数を得るようにＰＬＬ周波数シンセ
サイザ６の可変分周器２３、２７を制御する。次に、ス
テップＳ12に示すように主情報チャネルの受信準備のた
めに第１の送受信機の電源スイッチ１６をオフに制御す
る。次にステップＳ13に示すように切換回路８をＰＬＬ
周波数シンセサイザ６の出力を混合回路５に送るように
制御する。次に、図９のステップＳ14に示すように第２
の送受信機の送受信切換回路３、９を受信モードとす
る。次に、ステップＳ15に示すように第１の送受信機側
から主情報を送信し、ステップＳ16に示すように第２の
送受信機側で主情報を受信する。受信側の第２の送信機
が主情報チャネルの主情報を受信する時には、ＰＬＬ周
波数シンセサイザ６が混合回路５に接続され、主情報チ
ャネルの受信が可能になる。主情報の通信が終了した
ら、ステップＳ17に示すように待機状態を得るための切
換制御を実行する。即ち第２の送受信側を受信モードに
設定すると共に、ＰＬＬ周波数シンセサイザ６の電源ス
イッチ１５をオフに制御し、単一周波数発振回路７の電
源スイッチ１６をオンに制御し、周波数選択手段として
の切換回路８を単一周波数発振回路７側に切換えて待機
状態を設定する。これにより、ステップＳ18に示すよう
にステップＳ0 と同様な待受状態になる。なお、図７〜
図９の流れの中に更に多くのキャリアセンスのステップ
の追加、主情報伝送の許可の制御信号の送受信ステップ
の追加等を行うことができる。

【００２２】

【第２の実施例】次に、図１０及び図１１を参照して本
発明の第２の実施例の送受信機を説明する。但し、図１
０及び後述する第３の実施例を示す図１２において図１
と実質的に同一の部分には同一の符号を付してその説明
を省略する。

【００２３】図１０の送受信機は図１の切換回路８を相
互干渉阻止回路８ａに変えた他は図１と同一に構成した
ものである。図１０の相互干渉阻止回路８ａはＰＬＬ周
波数シンセサイザ６が送受信切換回路９の受信側スイッ
チを介して混合回路５に至るライン９ａと単一周波数発
振回路７が混合回路５に至るライン７ａとに接続され、
ここから導出された共通の周波数変換用信号出力ライン
１７は混合回路５に接続されている。

【００２４】図１１は相互干渉阻止回路８ａを詳しく示
すものである。この相互干渉阻止回路８ａは第１及び第
２の周波数特性を有するインピーダンス回路６１、６２
と結合コンデンサ６３とから成る。第１の周波数特性を
有するインピーダンス回路６１は４つのコンデンサＣ1
、Ｃ2 、Ｃ3 、Ｃ4 と１つのインダクタンスＬ1 とか
ら成り、整合回路と同様に構成され、ライン９ａに入力
するＰＬＬ周波数シンセサイザ６の出力周波数（第２〜
第４６チャネルのための局部発振周波数）の信号は共通
ライン１７に伝送するが、ライン７ａ及び第２の回路６
２を介して得られる単一周波数発振回路７の出力周波数
（第１チャネルのための局部発振周波数）の信号のＰＬ
Ｌ周波数シンセサイザ６側への流入は阻止するように構
成されている。換言すると、第１のインピーダンス回路
６１は単一周波数発振回路７の出力信号に対するＰＬＬ
周波数シンセサイザ６の干渉を阻止するように形成され
ている。また、第２の周波数特性を有するインピーダン
ス回路６２は、４つのコンデンサＣ5 、Ｃ6 、Ｃ7 、Ｃ
8 と１つのインダクタンスＬ2 とから成り、整合回路と
同様に構成され、ライン７ａ側から入力する単一発振回
路７の出力周波数（第１チャネルのための局部発振周波
数）の信号は共通の出力ライン１７に向って通過させる
が、ＰＬＬ周波数シンセサイザ６の出力周波数（第２〜
第４６チャネルのための局部発振周波数）の単一周波数
発振回路７側への流入を阻止するように形成されてい
る。換言すれば、第２のインピーダンス回路６２はＰＬ
Ｌ周波数シンセサイザ６の出力信号に対する単一周波数
発振回路７の干渉を阻止するように構成されている。

【００２５】従って、本実施例では特別な切換制御を伴
なわないでＰＬＬ周波数シンセサイザ６の周波数と単一
周波数発振回路７の周波数とを選択的に混合回路５に送
ることができ、制御回路１４の構成が簡単になる。な
お、本実施例ではＰＬＬ周波数シンセサイザ６の出力周
波数と単一周波数発振回路７の出力周波数の両方が同時
に混合回路５に入力することを阻止するために、受信モ
ードに第１及び第２の電源スイッチ１５、１６が同時に
オンにならないように制御される。

【００２６】

【第３の実施例】図１２に示す第３の実施例の送受信機
は図１及び図３に示す第１の実施例のＰＬＬ周波数シン
セサイザ６を基準周波数源としての単一周波数発振回路
６ａとＰＬＬ周波数シンセサイザ６ｂとに分け、また図
１の単一周波数発振回路７の代りに制御チャネル用周波
数発生回路７′を設けた他は図１と同様に構成されてい
る。

【００２７】第３の実施例の単一周波数発振回路６ａは
図１３に示すように水晶振動子２１と発振回路２２とか
ら成る。これは図２のＰＬＬ周波数シンセサイザ６の水
晶振動子２１と発振回路２２と同様なものである。な
お、第３の実施例の単一周波数発振回路６ａを第１の実
施例の図２に示す水晶振動子１８と発振回路１９に置き
換えることもできる。

【００２８】第３の実施例のＰＬＬ周波数シンセサイザ
６ｂは、図１３に示すように第１の実施例を示す図３の
ＰＬＬ周波数シンセサイザ６から水晶振動子２１と発振
回路２２を取り除いた残りの部分と同一である。なお、
ＰＬＬ周波数シンセサイザ６ｂの可変分周器２３には単
一周波数発振回路６ａの出力が入力する。

【００２９】第３の実施例の制御チャネル用周波数発生
回路７′は、図１３に示すように増幅器１８ａとてい倍
回路１９ａと増幅器２０ａとから成り、増幅器１８ａは
単一周波数発振回路６ａの発振回路２２に接続されてい
る。この制御チャネル用周波数発生回路７′からは図１
の単一周波数発振回路７と同一の周波数が出力される。

【００３０】第１の電源スイッチ１５は電源端子＋Ｖcc
とＰＬＬ周波数シンセサイザ６ｂとの間に設けられてい
る。また、第２の電源端子１６は電源端子＋Ｖccと制御
チャネル用周波数発生回路７′との間に設けられてい
る。第１の電源スイッチ１５は少なくとも主情報チャネ
ル受信時及び送信モード時にオンに制御される。第２の
電源スイッチ１６は少なくとも制御チャネル受信時にオ
ンに制御される。単一周波数発振回路６ａの電源端子は
送受信機の電源端子に常に接続されている。

【００３１】第３の実施例においても制御チャネル受信
待機時にはＰＬＬ周波数シンセサイザ６ｂの電源スイッ
チ１５がオフにされ、ここへの電力供給が遮断されてい
るので、待機時の電力消費量が第１の実施例と同様に少
ない。また、温度特性の良い高価な水晶振動子２１と温
度補償回路を有する発振回路２２とから成る単一周波数
発振回路６ａをＰＬＬ周波数シンセサイザ６ｂと制御チ
ャネル用発振回路７′とで共用するので、コストの低減
を図ることができる。

【００３２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図１１に示す第３の実施例の送受信機における
切換回路８を図９の第１及び第２の周波数特性を有する
インピーダンス回路から成る干渉阻止回路８ａに置き換
えることができる。 （２） ＰＬＬ周波数シンセサイザ６、６ｂの電源スイ
ッチ１５をオンにする時点を変えることができる。例え
ば、制御チャネルの制御信号を最初に受信したら直ちに
電源スイッチ１５をオンにしても主情報の受信が終了す
るまでこのオン状態を維持することができる。要する
に、待機期間の少なくとも一部でＰＬＬ周波数シンセサ
イザ６に対する電力供給を停止すると、消費電力低減の
効果が得られる。 （３） 図１の単一周波数発振回路７及び図１２の制御
チャネル用周波数発生回路７′はＰＬＬ回路を含まない
ので消費電力が少ない。従って、電源スイッチ１６を省
いて常に駆動電力を供給することができる。また、図１
０の第２の実施例の場合には、ＰＬＬ周波数シンセサイ
ザ６から干渉阻止回路８ａに信号が送られている時に単
一周波数発振回路７の出力を遮断するスイッチを付加
し、電源スイッチ１６を省くことができる。 （４） 図４の第２の局部発振回路３４の水晶振動子及
び発振回路を図２の水晶振動子１８と発振回路１９又は
図３の水晶振動子２１と発振回路２２で兼用することが
できる。 （５） スイッチ１５でＰＬＬ周波数シンセサイザ６の
全部の電源をオフにしないで、一部のみをオフにして節
電を図ることができる。 （５） 図１、図１０及び図１２から送信入力回路１
２、送信出力増幅器１３、送受信切換回路３、９を省い
て受信機のみの構成にすることができる。要するに、送
信機と受信機とを独立に構成することができる。 （６） ＦＭ信号による送受信に限ることなく、ＡＭ信
号による送受信にも本発明を適用することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の送受信機を示すブロッ
ク図である。

【図２】図１の単一周波数発振回路を詳しく示すブロッ
ク図である。

【図３】図１のＰＬＬ周波数シンセサイザを詳しく示す
ブロック図である。

【図４】図１の受信信号処理回路及びキャリアセンス回
路を詳しく示すブロック図である。

【図５】ＦＳＫ変調を原理的に示す波形図である。

【図６】図１の送受信機で使用するチャネル構成を示す
図である。

【図７】図１の送受信機２台による送受信の動作の流れ
を示す図である。

【図８】図７の続きの動作の流れを示す図である。

【図９】図８の続きの動作の流れを示す図である。

【図１０】第２の実施例の送受信機を示すブロック図で
ある。

【図１１】図１０の相互干渉阻止回路を示す回路図であ
る。

【図１２】第３の実施例の送受信機を示すブロック図で
ある。

【図１３】図１２の単一周波数発振回路、ＰＬＬ周波数
シンセサイザ及び制御チャネル用周波数発生回路を詳し
く示す回路図である。

【符号の説明】

５ 周波数変換用混合回路 ６ ＰＬＬ周波数シンセサイザ ７ 単一周波数発振回路 ８ 切換回路 １１ キャリアセンス回路 １５、１６ 電源スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の主情報チャネルの主情報信号及び
   １つの制御チャネルの制御信号を選択的に受信するため
   のスーパーヘテロダイン受信機の周波数変換装置であっ
   て、 少なくとも前記複数の主情報チャネルの主情報信号を選
   択的に受信するための複数の周波数の信号を選択的に発
   生するＰＬＬ周波数シンセサイザと、 前記制御チャネルの前記制御信号を受信するための単一
   周波数の信号を発生し且つ前記ＰＬＬ周波数シンセサイ
   ザよりも小さい消費電力で駆動できるように構成された
   単一周波数発振回路と、 前記制御チャネルの制御信号を受信する時及び受信待機
   時に前記単一周波数発振回路の出力信号を選択し、前記
   複数の主情報チャネルの主情報信号から選択された１つ
   を受信する時には前記ＰＬＬ周波数シンセサイザの出力
   信号を選択するための選択手段と、 前記受信機の入力信号と前記選択手段で選択された出力
   信号とを混合して前記入力信号の周波数をこれよりも低
   い周波数に変換するための混合回路と、 受信待機期間の少なくとも一部で前記ＰＬＬ周波数シン
   セサイザの少なくとも一部に対する駆動電力の供給を停
   止し、少なくとも前記主情報の受信時には前記ＰＬＬ周
   波数シンセサイザに対して駆動電力を供給するように構
   成された電源手段とを備えていることを特徴とする周波
   数変換装置。
2. 【請求項２】 複数の主情報チャネルの主情報信号及び
   １つの制御チャネルの制御信号を選択的に受信するため
   のスーパーヘテロダイン受信機の周波数変換装置であっ
   て、 少なくとも前記複数の主情報チャネルの主情報信号を選
   択的に受信するための複数の周波数の信号を選択的に発
   生するＰＬＬ周波数シンセサイザと、 前記制御チャネルの前記制御信号を受信するための単一
   周波数の信号を発生し且つ前記ＰＬＬ周波数シンセサイ
   ザよりも小さい消費電力で駆動できるように構成された
   単一周波数発振回路と、 周波数変換用信号出力ラインを有し、前記ＰＬＬ周波数
   シンセサイザと前記周波数変換用信号出力ラインとの間
   に接続され且つ前記ＰＬＬ周波数シンセサイザの出力信
   号を通過させるように形成され且つ前記単一周波数発振
   回路の出力信号に対する前記ＰＬＬ周波数シンセサイザ
   の干渉を阻止するように形成された第１の周波数特性を
   有するインピーダンス回路と前記単一周波数発振回路と
   前記周波数変換用信号出力ラインとの間に接続され且つ
   前記単一周波数発振回路の出力信号を通過させるように
   形成され且つ前記ＰＬＬ周波数シンセサイザの出力信号
   に対する前記単一周波数発振回路の干渉を阻止するよう
   に形成された第２の周波数特性を有するインピーダンス
   回路とを有する相互干渉阻止手段と、 前記受信機の入力信号と前記相互干渉阻止手段の前記周
   波数変換用信号出力ラインの信号とを混合して前記入力
   信号の周波数をこれよりも低い周波数に変換するための
   混合回路と、 前記制御チャネルの制御信号を受信する時及び受信待機
   時には前記単一周波数発振回路に駆動電力を供給する
   が、前記ＰＬＬ周波数シンセサイザには駆動電力を供給
   せず、前記複数の主情報チャネルの主情報信号から選択
   された１つを受信する時には前記ＰＬＬ周波数シンセサ
   イザに駆動電力を供給するが、前記単一周波数発振回路
   には駆動電力を供給しないように構成された電源手段と
   を備えていることを特徴とする周波数変換装置。
3. 【請求項３】 複数の主情報チャネルの主情報信号及び
   １つの制御チャネルの制御信号を選択的に受信するため
   のスーパーヘテロダイン受信機の周波数変換装置であっ
   て、 単一周波数の出力信号を発生する単一周波数発振回路
   と、 前記単一周波数発振回路の出力信号に基づいて、少なく
   とも前記複数の主情報チャネルの主情報信号を選択的に
   受信するための複数の周波数の信号を選択的に発生する
   ＰＬＬ周波数シンセサイザと、 前記単一周波数発振回路の出力信号に基づいて前記制御
   チャネルの前記制御信号を受信するための周波数を発生
   するように形成され且つ前記ＰＬＬ周波数シンセサイザ
   よりも小さい消費電力で駆動できるように構成された制
   御チャネル用周波数発生回路と、 制御チャネルの制御信号を受信する時及び受信待機時に
   前記制御チャネル用周波数発生回路の出力信号を選択
   し、前記複数の主情報チャネルの主情報信号から選択さ
   れた１つを受信する時には前記ＰＬＬ周波数シンセサイ
   ザの出力信号を選択するための選択手段と、 前記受信機の入力信号と前記選択手段で選択された出力
   信号とを混合して前記入力信号の周波数をこれよりも低
   い周波数に変換するための混合回路と、 受信待機期間の少なくとも一部で前記ＰＬＬ周波数シン
   セサイザの少なくとも一部に対する駆動電力の供給を停
   止し、少なくとも前記主情報の受信時には前記ＰＬＬ周
   波数シンセサイザに対して駆動電力を供給するように構
   成された電源手段とを備えていることを特徴とする周波
   数変換装置。
4. 【請求項４】 複数の主情報チャネルの主情報信号及び
   １つの制御チャネルの制御信号を選択的に受信するため
   のスーパーヘテロダイン受信機の周波数変換装置であっ
   て、 単一周波数の出力信号を発生する単一周波数発振回路
   と、 前記単一周波数発振回路の出力信号に基づいて、少なく
   とも前記複数の主情報チャネルの主情報信号を選択的に
   受信するための複数の周波数の信号を選択的に発生する
   ＰＬＬ周波数シンセサイザと、 前記単一周波数発振回路の出力信号に基づいて前記制御
   チャネルの前記制御信号を受信するための周波数を発生
   するように形成され且つ前記ＰＬＬ周波数シンセサイザ
   よりも小さい消費電力で駆動できるように構成された制
   御チャネル用周波数発生回路と、 周波数変換用信号出力ラインを有し、前記ＰＬＬ周波数
   シンセサイザと前記周波数変換用信号出力ラインとの間
   に接続され且つ前記ＰＬＬ周波数シンセサイザの出力信
   号を通過させるように形成され且つ前記制御チャネル用
   周波数発生回路の出力信号に対する前記ＰＬＬ周波数シ
   ンセサイザの干渉を阻止するように形成された第１の周
   波数特性を有するインピーダンス回路と前記制御チャネ
   ル用周波数発生回路と前記周波数変換用信号出力ライン
   との間に接続され且つ前記制御チャネル用周波数発生回
   路の出力信号を通過させるように形成され且つ前記ＰＬ
   Ｌ周波数シンセサイザの出力信号に対する前記制御チャ
   ネル用周波数発生回路の干渉を阻止するように形成され
   た第２の周波数特性を有するインピーダンス回路とを有
   する相互干渉阻止手段と、 前記受信機の入力信号と前記周波数変換用信号出力ライ
   ンの信号とを混合して前記入力信号の周波数をこれより
   も低い周波数に変換するための混合回路と、 受信待機期間の少なくとも一部で前記ＰＬＬ周波数シン
   セサイザの少なくとも一部に対する駆動電力の供給を停
   止し、少なくとも前記主情報の受信時には前記ＰＬＬ周
   波数シンセサイザに対して駆動電力を供給するように構
   成された電源手段とを備えていることを特徴とする周波
   数変換装置。