JPH11108985A - Ｍｏｓｆｅｔオーバーラップ長測定方法 - Google Patents
Ｍｏｓｆｅｔオーバーラップ長測定方法Info
- Publication number
- JPH11108985A JPH11108985A JP26582197A JP26582197A JPH11108985A JP H11108985 A JPH11108985 A JP H11108985A JP 26582197 A JP26582197 A JP 26582197A JP 26582197 A JP26582197 A JP 26582197A JP H11108985 A JPH11108985 A JP H11108985A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- capacitance
- mosfet
- voltage
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims description 37
- 230000001419 dependent effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 短チャネルＭＯＳＦＥＴに於ても、ゲート電
圧によるチャネル抵抗の非直線性の影響を受けずに、よ
り高精度なゲートと拡散層のオーバーラップ長ΔＬを求
める方法を提供する。 【解決手段】 本発明のＭＯＳＦＥＴオーバーラップ長
測定方法は、ＭＯＳダイオードの容量−電圧特性を測定
し、測定した容量の最大値と最小値とからフラットバン
ド電圧を求め、ＭＯＳＦＥＴのゲート／拡散層間容量の
ゲート電圧依存性を測定し、ゲート電圧が前記フラット
バンド電圧となる点のゲート／拡散層間容量を第１の容
量値とし、ゲート／拡散層間容量の最大値を第２の容量
値とし、第１及び第２の容量値からそれぞれゲート側面
容量を差し引いた後、両者の比に前記ＭＯＳＦＥＴのゲ
ート長を乗じてＭＯＳＦＥＴオーバーラップ長を求める
ことを特徴とする。
圧によるチャネル抵抗の非直線性の影響を受けずに、よ
り高精度なゲートと拡散層のオーバーラップ長ΔＬを求
める方法を提供する。 【解決手段】 本発明のＭＯＳＦＥＴオーバーラップ長
測定方法は、ＭＯＳダイオードの容量−電圧特性を測定
し、測定した容量の最大値と最小値とからフラットバン
ド電圧を求め、ＭＯＳＦＥＴのゲート／拡散層間容量の
ゲート電圧依存性を測定し、ゲート電圧が前記フラット
バンド電圧となる点のゲート／拡散層間容量を第１の容
量値とし、ゲート／拡散層間容量の最大値を第２の容量
値とし、第１及び第２の容量値からそれぞれゲート側面
容量を差し引いた後、両者の比に前記ＭＯＳＦＥＴのゲ
ート長を乗じてＭＯＳＦＥＴオーバーラップ長を求める
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳＦＥＴの回路
パラメータ測定に関し、特にゲートと拡散層のオーバー
ラップ長測定方法に関する。
パラメータ測定に関し、特にゲートと拡散層のオーバー
ラップ長測定方法に関する。
【０００２】
【従来の技術】従来、ゲートと拡散層のオーバーラップ
長の測定は、論文IEEE ELECTRON DEVICE RETTERS, VOL.
EDL-1, No.9, pp.170-173,1980に示すように、電流電圧
特性から線形領域でチャネル抵抗を求め、各ゲート電圧
に対するチャネル抵抗のゲート長依存特性のグラフを描
き、その交点からオーバーラップ長ΔＬを求めていた。
長の測定は、論文IEEE ELECTRON DEVICE RETTERS, VOL.
EDL-1, No.9, pp.170-173,1980に示すように、電流電圧
特性から線形領域でチャネル抵抗を求め、各ゲート電圧
に対するチャネル抵抗のゲート長依存特性のグラフを描
き、その交点からオーバーラップ長ΔＬを求めていた。
【０００３】図５を用いてその詳細を説明する。図５
（Ａ）はチャネル抵抗の測定回路である。ゲート電極２
０２にはゲート電圧２０１を加え、ドレイン電極２０４
にはドレイン電流計２０６を通してドレイン電圧２０７
を加え、ソース電極２０３及び基板電極２０５は低電位
に接続する。ゲート電圧を２点以上変え、ドレイン電圧
を０．１Ｖ程度の線形領域でドレイン電流Ｉｄを測定
し、チャネル抵抗ＲをＲ＝Ｖｄ／Ｉｄとして求める。こ
の測定をゲート長Ｌを変えて行い、図５（Ｂ）に示すよ
うに各ゲート電圧毎にチャネル抵抗とゲート長Ｌの関係
をプロットし、その交点からオーバーラップ長ΔＬが求
まる。
（Ａ）はチャネル抵抗の測定回路である。ゲート電極２
０２にはゲート電圧２０１を加え、ドレイン電極２０４
にはドレイン電流計２０６を通してドレイン電圧２０７
を加え、ソース電極２０３及び基板電極２０５は低電位
に接続する。ゲート電圧を２点以上変え、ドレイン電圧
を０．１Ｖ程度の線形領域でドレイン電流Ｉｄを測定
し、チャネル抵抗ＲをＲ＝Ｖｄ／Ｉｄとして求める。こ
の測定をゲート長Ｌを変えて行い、図５（Ｂ）に示すよ
うに各ゲート電圧毎にチャネル抵抗とゲート長Ｌの関係
をプロットし、その交点からオーバーラップ長ΔＬが求
まる。
【０００４】
【発明が解決しようとする課題】しかしながらこうした
従来技術の問題点として、図５（Ｂ）において、ゲート
長Ｌが小さくなるにつれて、チャネル抵抗の直線性が失
われて１点で交わらなくなり、オーバーラップ長ΔＬが
求まらないという欠点がある。その理由はチャネル領域
の電荷がゲート電圧だけでなく、ソース・ドレイン領域
の空乏層電荷や電界が影響するという短チャネル効果が
生じるからである。つまり拡散層等に形成される寄生抵
抗によって、チャネル長がゼロになってもチャネル抵抗
はゼロにならない状態になっている。
従来技術の問題点として、図５（Ｂ）において、ゲート
長Ｌが小さくなるにつれて、チャネル抵抗の直線性が失
われて１点で交わらなくなり、オーバーラップ長ΔＬが
求まらないという欠点がある。その理由はチャネル領域
の電荷がゲート電圧だけでなく、ソース・ドレイン領域
の空乏層電荷や電界が影響するという短チャネル効果が
生じるからである。つまり拡散層等に形成される寄生抵
抗によって、チャネル長がゼロになってもチャネル抵抗
はゼロにならない状態になっている。
【０００５】本発明の目的は、上記した従来技術の欠点
を改良するものであって、短チャネルＭＯＳＦＥＴに於
ても、ゲート電圧によるチャネル抵抗の非直線性の影響
を受けずに、より高精度なゲートと拡散層のオーバーラ
ップ長ΔＬを求める方法を提供することにある。
を改良するものであって、短チャネルＭＯＳＦＥＴに於
ても、ゲート電圧によるチャネル抵抗の非直線性の影響
を受けずに、より高精度なゲートと拡散層のオーバーラ
ップ長ΔＬを求める方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために以下に示すような基本的な技術構成を採用す
るものである。すなわち本発明の第１の態様は、ＭＯＳ
ダイオードの容量−電圧特性を測定し、測定した容量の
最大値と最小値とからフラットバンド電圧を求め、ＭＯ
ＳＦＥＴのゲート／拡散層間容量のゲート電圧依存特性
を測定し、ゲート電圧が前記フラットバンド電圧となる
点のゲート／拡散層間容量を第１の容量値とし、ゲート
／拡散層間容量の最大値を第２の容量値とし、第１及び
第２の容量値からそれぞれゲート側面容量を差し引いた
後、両者の比に前記ＭＯＳＦＥＴのゲート長を乗じてＭ
ＯＳＦＥＴオーバーラップ長を求めることを特徴とする
ＭＯＳＦＥＴオーバーラップ長測定方法である。
するために以下に示すような基本的な技術構成を採用す
るものである。すなわち本発明の第１の態様は、ＭＯＳ
ダイオードの容量−電圧特性を測定し、測定した容量の
最大値と最小値とからフラットバンド電圧を求め、ＭＯ
ＳＦＥＴのゲート／拡散層間容量のゲート電圧依存特性
を測定し、ゲート電圧が前記フラットバンド電圧となる
点のゲート／拡散層間容量を第１の容量値とし、ゲート
／拡散層間容量の最大値を第２の容量値とし、第１及び
第２の容量値からそれぞれゲート側面容量を差し引いた
後、両者の比に前記ＭＯＳＦＥＴのゲート長を乗じてＭ
ＯＳＦＥＴオーバーラップ長を求めることを特徴とする
ＭＯＳＦＥＴオーバーラップ長測定方法である。
【０００７】本発明の第２の態様はまた、ＭＯＳダイオ
ードの容量−電圧特性を測定し、測定した容量の最大値
と最小値とからフラットバンド電圧を求め、ＭＯＳＦＥ
Ｔのゲート／拡散層間容量のゲート電圧依存特性を測定
し、ゲート電圧が前記フラットバンド電圧となる点のゲ
ート／拡散層間容量を第１の容量値とし、ここで、別に
複数のゲート長のＭＯＳＦＥＴを作成してそれぞれのＭ
ＯＳＦＥＴを強反転状態下にゲート容量を測定してゲー
ト容量のゲート長依存特性を求め、ゲート容量が前記第
１の容量値と等しくなる点からＭＯＳＦＥＴオーバーラ
ップ長を求めることを特徴とするＭＯＳＦＥＴオーバー
ラップ長測定方法である。
ードの容量−電圧特性を測定し、測定した容量の最大値
と最小値とからフラットバンド電圧を求め、ＭＯＳＦＥ
Ｔのゲート／拡散層間容量のゲート電圧依存特性を測定
し、ゲート電圧が前記フラットバンド電圧となる点のゲ
ート／拡散層間容量を第１の容量値とし、ここで、別に
複数のゲート長のＭＯＳＦＥＴを作成してそれぞれのＭ
ＯＳＦＥＴを強反転状態下にゲート容量を測定してゲー
ト容量のゲート長依存特性を求め、ゲート容量が前記第
１の容量値と等しくなる点からＭＯＳＦＥＴオーバーラ
ップ長を求めることを特徴とするＭＯＳＦＥＴオーバー
ラップ長測定方法である。
【０００８】
【発明の実施の形態】本発明は上記したような技術的構
成を採用したことにより、図１に示されるような測定フ
ローが実行される。更に当該フローチャートに示される
フローの最終工程「オーバーラップ長を計算する」には
２つの手法が用いられうる。まず初めに、フラットバン
ド電圧Ｖｆｂを求めるため、大面積ＭＯＳダイオードの
高周波容量−電圧特性（Ｃ−Ｖ特性）を測定する。次
に、短チャネルＭＯＳＦＥＴを用いて、Ｃ−Ｖ特性の最
大値Ｃｍａｘと最小値Ｃｍｉｎを利用してフラットバン
ド時の容量Ｃｆｂを計算してフラットバンド電圧Ｖｆｂ
を求める。次に、オーバーラップ容量Ｃｏｖｌを求める
ため、ＭＯＳＦＥＴのゲート／拡散層間容量のゲート電
圧依存特性を測定する。そしてゲート電圧がフラットバ
ンド電圧Ｖｆｂとなる点からオーバーラップ容量Ｃｏｖ
ｌを求める。オーバーラップ容量Ｃｏｖｌと全ゲート容
量Ｃａｌｌとからそれぞれ側面容量Ｃｆを差し引いた
後、両者の比にＭＯＳＦＥＴのゲート長Ｌを乗じて、オ
ーバーラップ長ΔＬを求める。
成を採用したことにより、図１に示されるような測定フ
ローが実行される。更に当該フローチャートに示される
フローの最終工程「オーバーラップ長を計算する」には
２つの手法が用いられうる。まず初めに、フラットバン
ド電圧Ｖｆｂを求めるため、大面積ＭＯＳダイオードの
高周波容量−電圧特性（Ｃ−Ｖ特性）を測定する。次
に、短チャネルＭＯＳＦＥＴを用いて、Ｃ−Ｖ特性の最
大値Ｃｍａｘと最小値Ｃｍｉｎを利用してフラットバン
ド時の容量Ｃｆｂを計算してフラットバンド電圧Ｖｆｂ
を求める。次に、オーバーラップ容量Ｃｏｖｌを求める
ため、ＭＯＳＦＥＴのゲート／拡散層間容量のゲート電
圧依存特性を測定する。そしてゲート電圧がフラットバ
ンド電圧Ｖｆｂとなる点からオーバーラップ容量Ｃｏｖ
ｌを求める。オーバーラップ容量Ｃｏｖｌと全ゲート容
量Ｃａｌｌとからそれぞれ側面容量Ｃｆを差し引いた
後、両者の比にＭＯＳＦＥＴのゲート長Ｌを乗じて、オ
ーバーラップ長ΔＬを求める。
【０００９】或は第２の手法として、上記したオーバー
ラップ容量Ｃｏｖｌを求めた後、別に用意した複数個の
ＭＯＳＦＥＴについてゲート容量を求めてゲート容量の
チャネル依存特性を求め、そのオーバーラップ容量Ｃｏ
ｖｌと全ゲート容量特性値との交点からオーバーラップ
長を求めることができる。
ラップ容量Ｃｏｖｌを求めた後、別に用意した複数個の
ＭＯＳＦＥＴについてゲート容量を求めてゲート容量の
チャネル依存特性を求め、そのオーバーラップ容量Ｃｏ
ｖｌと全ゲート容量特性値との交点からオーバーラップ
長を求めることができる。
【００１０】
【実施例】以下に本発明に係るＭＯＳＦＥＴオーバーラ
ップ長測定方法の具体例を図面を参照しながら詳細に説
明する。すなわち図１は本発明に係るＭＯＳＦＥＴオー
バーラップ長測定方法の１具体例を示すフローチャート
であって、ＭＯＳダイオードの容量−電圧特性（Ｃ−Ｖ
特性）を測定し、測定した容量の最大値Ｃｍａｘと最小
値Ｃｍｉｎとからフラットバンド電圧Ｖｆｂを求め、次
にＭＯＳＦＥＴのゲート／拡散層間容量のゲート電圧依
存特性を測定し、ゲート電圧が前記フラットバンド電圧
Ｖｆｂとなる点のゲート／拡散層間容量を第１の容量値
Ｃｏｖｌとし、ゲート／拡散層間容量の最大値を第２の
容量値Ｃａｌｌとし、第１の容量値Ｃｏｖｌ及び第２の
容量値Ｃａｌｌからそれぞれゲート側面容量Ｃｆを差し
引いた後、両者の比に前記ＭＯＳＦＥＴのゲート長Ｌを
乗じてＭＯＳＦＥＴオーバーラップ長ΔＬ求める工程が
示されている。
ップ長測定方法の具体例を図面を参照しながら詳細に説
明する。すなわち図１は本発明に係るＭＯＳＦＥＴオー
バーラップ長測定方法の１具体例を示すフローチャート
であって、ＭＯＳダイオードの容量−電圧特性（Ｃ−Ｖ
特性）を測定し、測定した容量の最大値Ｃｍａｘと最小
値Ｃｍｉｎとからフラットバンド電圧Ｖｆｂを求め、次
にＭＯＳＦＥＴのゲート／拡散層間容量のゲート電圧依
存特性を測定し、ゲート電圧が前記フラットバンド電圧
Ｖｆｂとなる点のゲート／拡散層間容量を第１の容量値
Ｃｏｖｌとし、ゲート／拡散層間容量の最大値を第２の
容量値Ｃａｌｌとし、第１の容量値Ｃｏｖｌ及び第２の
容量値Ｃａｌｌからそれぞれゲート側面容量Ｃｆを差し
引いた後、両者の比に前記ＭＯＳＦＥＴのゲート長Ｌを
乗じてＭＯＳＦＥＴオーバーラップ長ΔＬ求める工程が
示されている。
【００１１】図２及び図３に本発明の第１の実施例を示
す。図２（Ａ）は、大面積ＭＯＳダイオードの高周波Ｃ
−Ｖ特性の測定のための回路である。容量測定器１０１
はＨＰ４２７５Ａを用いている。大面積ＭＯＳダイオー
ドのゲート電極１０４に容量測定器の高電位端子１０２
を接続し、大面積ＭＯＳダイオードの基板電極１０５に
容量測定器の低電位端子１０３を接続している。容量測
定は、周波数１ＭＨｚ程度の高周波で行い、容量測定器
内部の直流電圧を変化させて、図２（Ｂ）に示すような
Ｃ−Ｖ特性を測定する。
す。図２（Ａ）は、大面積ＭＯＳダイオードの高周波Ｃ
−Ｖ特性の測定のための回路である。容量測定器１０１
はＨＰ４２７５Ａを用いている。大面積ＭＯＳダイオー
ドのゲート電極１０４に容量測定器の高電位端子１０２
を接続し、大面積ＭＯＳダイオードの基板電極１０５に
容量測定器の低電位端子１０３を接続している。容量測
定は、周波数１ＭＨｚ程度の高周波で行い、容量測定器
内部の直流電圧を変化させて、図２（Ｂ）に示すような
Ｃ−Ｖ特性を測定する。
【００１２】次にフラットバンド電圧Ｖｆｂの計算を行
う。フラットバンド電圧Ｖｆｂの計算方法は、４０６３
Ａ半導体パラメータ解析システムＶｏｌ．II（６−７５
〜６−７８）及びＶＬＳＩデバイスの物理（ｐ７０〜ｐ
７６）を参照した。まず図２（Ｂ）において、容量の最
大値Ｃｍａｘと最小値Ｃｍｉｎを読み取る。これにより
最大空乏層幅Ｘｄを求める。
う。フラットバンド電圧Ｖｆｂの計算方法は、４０６３
Ａ半導体パラメータ解析システムＶｏｌ．II（６−７５
〜６−７８）及びＶＬＳＩデバイスの物理（ｐ７０〜ｐ
７６）を参照した。まず図２（Ｂ）において、容量の最
大値Ｃｍａｘと最小値Ｃｍｉｎを読み取る。これにより
最大空乏層幅Ｘｄを求める。
【００１３】Ｘｄ＝εｓｉ・εｏ・Ａ・（Ｃｍａｘ−Ｃ
ｍｉｎ）／（Ｃｍａｘ・Ｃｍｉｎ） ここでεｓｉは基板（シリコン）の比誘電率、εｏは真
空の誘電率、Ａは大面積ＭＯＳダイオードの面積であ
る。空乏層幅が最大となるのは、表面ポテンシャルφｓ
＝２φｆ（フェルミ順位）となる場合であり、次の２式
を解いて基板の不純物濃度Ｎｓｕｂを求める。
ｍｉｎ）／（Ｃｍａｘ・Ｃｍｉｎ） ここでεｓｉは基板（シリコン）の比誘電率、εｏは真
空の誘電率、Ａは大面積ＭＯＳダイオードの面積であ
る。空乏層幅が最大となるのは、表面ポテンシャルφｓ
＝２φｆ（フェルミ順位）となる場合であり、次の２式
を解いて基板の不純物濃度Ｎｓｕｂを求める。
【００１４】 φｓ＝ｑ・Ｎｓｕｂ／（２・εｓｉ・εｏ）・Ｘｄ2 φｆ＝ｋ・Ｔ／ｑ・ｌｎ（Ｎｓｕｂ／ｎｉ） ここでｑは電子の電荷量、ｋはボルツマン定数、Ｔは絶
対温度、ｎｉは真性キャリア密度である。次にフラット
バンド状態における空乏層容量Ｃｄを求める。 Ｃｄ＝εｓｉ・εｏ・Ａ／λ λ＝（εｓｉ・εｏ・ｋ・Ｔ／（ｑ2 ・Ｎｓｕｂ））
1/2 最後にフラットバンド容量Ｃｆｂを求める。
対温度、ｎｉは真性キャリア密度である。次にフラット
バンド状態における空乏層容量Ｃｄを求める。 Ｃｄ＝εｓｉ・εｏ・Ａ／λ λ＝（εｓｉ・εｏ・ｋ・Ｔ／（ｑ2 ・Ｎｓｕｂ））
1/2 最後にフラットバンド容量Ｃｆｂを求める。
【００１５】 Ｃｆｂ＝Ｃｍａｘ・Ｃｄ／（Ｃｍａｘ＋Ｃｄ） このようして、以上に測定した高周波Ｃ−Ｖ特性より、
Ｃ＝Ｃｆｂとなる点からフラットバンド電圧Ｖｆｂを求
める。次に、以下に示す通り、短チャネル型ＭＯＳＦＥ
Ｔの各電極を図３（Ａ）のように接続してゲート電圧依
存特性を測定し、オーバーラップ容量Ｃｏｖｌを求め
る。図３（Ａ）において容量測定器１０１は図２（Ａ）
と同じものである。ＭＯＳＦＥＴのゲート電極１０６を
容量測定器１０１の高電位端子１０２に接続し、ＭＯＳ
ＦＥＴのソース電極１０７とドレイン電極１０８を容量
測定器１０１の低電位端子１０３に接続し、ＭＯＳＦＥ
Ｔの基板電極１０９は接地している。
Ｃ＝Ｃｆｂとなる点からフラットバンド電圧Ｖｆｂを求
める。次に、以下に示す通り、短チャネル型ＭＯＳＦＥ
Ｔの各電極を図３（Ａ）のように接続してゲート電圧依
存特性を測定し、オーバーラップ容量Ｃｏｖｌを求め
る。図３（Ａ）において容量測定器１０１は図２（Ａ）
と同じものである。ＭＯＳＦＥＴのゲート電極１０６を
容量測定器１０１の高電位端子１０２に接続し、ＭＯＳ
ＦＥＴのソース電極１０７とドレイン電極１０８を容量
測定器１０１の低電位端子１０３に接続し、ＭＯＳＦＥ
Ｔの基板電極１０９は接地している。
【００１６】まずＭＯＳＦＥＴのゲート／拡散層間容量
を測定する。測定方法はSolid-state Electronics Vol.
33, No.12, pp.1650-1652, 1990 に記載されたAccumula
tionChannel Method を用いている。ゲート／拡散層間
容量の測定は、周波数１０ＫＨｚ程度の低周波で行い、
容量測定器内部の直流電圧を変化させて、図３（Ｂ）に
示すようなゲート／拡散層間容量のゲート電圧依存特性
を測定する。
を測定する。測定方法はSolid-state Electronics Vol.
33, No.12, pp.1650-1652, 1990 に記載されたAccumula
tionChannel Method を用いている。ゲート／拡散層間
容量の測定は、周波数１０ＫＨｚ程度の低周波で行い、
容量測定器内部の直流電圧を変化させて、図３（Ｂ）に
示すようなゲート／拡散層間容量のゲート電圧依存特性
を測定する。
【００１７】オーバーラップ容量Ｃｏｖｌは、ゲート電
圧＝Ｖｆｂとなる点のゲート／拡散層間容量で求める。
また全ゲート容量Ｃａｌｌをゲート電圧依存特性の最大
値から求める。最後にオーバーラップ長ΔＬを求める。
オーバーラップ容量Ｃｏｖｌ及び全ゲート容量Ｃａｌｌ
は、ゲートの側面容量Ｃｆを含んでいるので、Ｃｆを考
慮して計算する。
圧＝Ｖｆｂとなる点のゲート／拡散層間容量で求める。
また全ゲート容量Ｃａｌｌをゲート電圧依存特性の最大
値から求める。最後にオーバーラップ長ΔＬを求める。
オーバーラップ容量Ｃｏｖｌ及び全ゲート容量Ｃａｌｌ
は、ゲートの側面容量Ｃｆを含んでいるので、Ｃｆを考
慮して計算する。
【００１８】Ｃｆ＝２・εｏｘ・εｏ／π・ｌｎ（１＋
ｔｐｏｌｙ／ｔｏｘ） ここでεｏｘはゲート酸化膜の比誘電率、ｔｐｏｌｙは
ゲートポリシリ膜厚、ｔｏｘはゲート酸化膜厚である。
オーバーラップ長ΔＬは以下の式で求まる。 ΔＬ＝Ｌ・（Ｃｏｖｌ−Ｃｆ）／（Ｃａｌｌ−Ｃｆ） ここでＬはＭＯＳＦＥＴのゲート長である。なおΔＬ
は、ソース側とドレイン側のそれぞれのオーバーラップ
長を合計した値である。
ｔｐｏｌｙ／ｔｏｘ） ここでεｏｘはゲート酸化膜の比誘電率、ｔｐｏｌｙは
ゲートポリシリ膜厚、ｔｏｘはゲート酸化膜厚である。
オーバーラップ長ΔＬは以下の式で求まる。 ΔＬ＝Ｌ・（Ｃｏｖｌ−Ｃｆ）／（Ｃａｌｌ−Ｃｆ） ここでＬはＭＯＳＦＥＴのゲート長である。なおΔＬ
は、ソース側とドレイン側のそれぞれのオーバーラップ
長を合計した値である。
【００１９】図４に本発明の第２実施例を示す。当該第
２実施例は、強反転状態でのゲート容量のゲート長依存
特性を用いて、ゲート容量＝Ｃｏｖｌとなる点からオー
バーラップ長ΔＬを求める方法である。具体的には、Ｍ
ＯＳダイオードの容量−電圧特性（Ｃ−Ｖ特性）を測定
し、測定した容量の最大値Ｃｍａｘと最小値Ｃｍｉｎと
からフラットバンド電圧Ｖｆｂを求め、ＭＯＳＦＥＴの
ゲート／拡散層間容量のゲート電圧依存特性を測定し、
ゲート電圧が前記フラットバンド電圧Ｖｆｂとなる点の
ゲート／拡散層間容量を第１の容量値Ｃｏｖｌとし、こ
の後の工程は、第１の実施例と異なり、別に互いに異な
るゲート長を有する複数のＭＯＳＦＥＴを作成してそれ
ぞれのＭＯＳＦＥＴを強反転状態下にゲート容量を測定
してゲート容量のゲート長依存特性を求め、ゲート容量
が前記第１の容量値Ｃｏｖｌと等しくなる点からＭＯＳ
ＦＥＴオーバーラップ長を求めることを特徴とするＭＯ
ＳＦＥＴオーバーラップ長測定方法である。
２実施例は、強反転状態でのゲート容量のゲート長依存
特性を用いて、ゲート容量＝Ｃｏｖｌとなる点からオー
バーラップ長ΔＬを求める方法である。具体的には、Ｍ
ＯＳダイオードの容量−電圧特性（Ｃ−Ｖ特性）を測定
し、測定した容量の最大値Ｃｍａｘと最小値Ｃｍｉｎと
からフラットバンド電圧Ｖｆｂを求め、ＭＯＳＦＥＴの
ゲート／拡散層間容量のゲート電圧依存特性を測定し、
ゲート電圧が前記フラットバンド電圧Ｖｆｂとなる点の
ゲート／拡散層間容量を第１の容量値Ｃｏｖｌとし、こ
の後の工程は、第１の実施例と異なり、別に互いに異な
るゲート長を有する複数のＭＯＳＦＥＴを作成してそれ
ぞれのＭＯＳＦＥＴを強反転状態下にゲート容量を測定
してゲート容量のゲート長依存特性を求め、ゲート容量
が前記第１の容量値Ｃｏｖｌと等しくなる点からＭＯＳ
ＦＥＴオーバーラップ長を求めることを特徴とするＭＯ
ＳＦＥＴオーバーラップ長測定方法である。
【００２０】オーバーラップ容量Ｃｏｖｌの求め方まで
は第１の実施例と同一なので説明を省略する。次に、図
４（Ａ）のように接続し、ゲート容量のゲート長Ｌ依存
特性を測定する。図４（Ａ）の接続と図３（Ａ）の接続
との違いは、ＭＯＳＦＥＴの基板電極１０９を容量測定
器１０１の低電位端子１０３へ接続した点である。ゲー
ト容量の測定は、複数のＭＯＳＦＥＴでゲート長の異な
るものを用意し、それぞれに周波数１０ＫＨｚ程度の低
周波で行い、容量測定器内部の直流電圧はＭＯＳＦＥＴ
が強反転するよう十分高い電圧、好ましくは最大規格電
圧を与えてゲート容量を測定する。この測定をゲート長
Ｌの異なる複数のＭＯＳＦＥＴで行い、図４（Ｂ）に示
すようなゲート容量のＬ依存特性のグラフを求める。
は第１の実施例と同一なので説明を省略する。次に、図
４（Ａ）のように接続し、ゲート容量のゲート長Ｌ依存
特性を測定する。図４（Ａ）の接続と図３（Ａ）の接続
との違いは、ＭＯＳＦＥＴの基板電極１０９を容量測定
器１０１の低電位端子１０３へ接続した点である。ゲー
ト容量の測定は、複数のＭＯＳＦＥＴでゲート長の異な
るものを用意し、それぞれに周波数１０ＫＨｚ程度の低
周波で行い、容量測定器内部の直流電圧はＭＯＳＦＥＴ
が強反転するよう十分高い電圧、好ましくは最大規格電
圧を与えてゲート容量を測定する。この測定をゲート長
Ｌの異なる複数のＭＯＳＦＥＴで行い、図４（Ｂ）に示
すようなゲート容量のＬ依存特性のグラフを求める。
【００２１】図４（Ｂ）において、ゲート容量＝Ｃｏｖ
ｌとなる点からオーバーラップ長ΔＬを求める。この方
法は、実施例１に比べてゲート側面容量を計算しなくて
もよいというメリットがある。なお本発明における方法
の特徴は例えば次のように表せる。すなわち第１の実施
例については、同一ウエハ上に形成された大面積ＭＯＳ
ダイオードと短チャネルＭＯＳＦＥＴにおけるＭＯＳＦ
ＥＴのオーバーラップ長測定方法であって、（ａ）ＭＯ
Ｓダイオードの容量−電圧特性を測定する工程、（ｂ）
測定した容量の最大値と最小値とからフラットバンド電
圧を求める工程、（ｃ）ＭＯＳＦＥＴのゲート／拡散層
間容量のゲート電圧依存特性を測定する工程、（ｄ）ゲ
ート電圧が前記フラットバンド電圧となる点のゲート／
拡散層間容量を検出してこれを第１の容量値とし、そし
てゲート／拡散層間容量の最大値を第２の容量値とする
工程、（ｅ）第１及び第２の容量値からそれぞれゲート
側面容量を差し引いた後、両者の比を求め、その後当該
比の値に前記ＭＯＳＦＥＴのゲート長を乗じてＭＯＳＦ
ＥＴオーバーラップ長を求める工程とから構成されてい
ることを特徴とするＭＯＳＦＥＴオーバーラップ長測定
方法。
ｌとなる点からオーバーラップ長ΔＬを求める。この方
法は、実施例１に比べてゲート側面容量を計算しなくて
もよいというメリットがある。なお本発明における方法
の特徴は例えば次のように表せる。すなわち第１の実施
例については、同一ウエハ上に形成された大面積ＭＯＳ
ダイオードと短チャネルＭＯＳＦＥＴにおけるＭＯＳＦ
ＥＴのオーバーラップ長測定方法であって、（ａ）ＭＯ
Ｓダイオードの容量−電圧特性を測定する工程、（ｂ）
測定した容量の最大値と最小値とからフラットバンド電
圧を求める工程、（ｃ）ＭＯＳＦＥＴのゲート／拡散層
間容量のゲート電圧依存特性を測定する工程、（ｄ）ゲ
ート電圧が前記フラットバンド電圧となる点のゲート／
拡散層間容量を検出してこれを第１の容量値とし、そし
てゲート／拡散層間容量の最大値を第２の容量値とする
工程、（ｅ）第１及び第２の容量値からそれぞれゲート
側面容量を差し引いた後、両者の比を求め、その後当該
比の値に前記ＭＯＳＦＥＴのゲート長を乗じてＭＯＳＦ
ＥＴオーバーラップ長を求める工程とから構成されてい
ることを特徴とするＭＯＳＦＥＴオーバーラップ長測定
方法。
【００２２】また第２に実施例については、同一ウエハ
上に形成された大面積ＭＯＳダイオードと短チャネルＭ
ＯＳＦＥＴにおけるＭＯＳＦＥＴのオーバーラップ長測
定方法であって、（ａ）ＭＯＳダイオードの容量−電圧
特性を測定する工程、（ｂ）測定した容量の最大値と最
小値とからフラットバンド電圧を求める工程、（ｃ）Ｍ
ＯＳＦＥＴのゲート／拡散層間容量のゲート電圧依存特
性を測定する工程、（ｄ）ゲート電圧が前記フラットバ
ンド電圧となる点のゲート／拡散層間容量を検出してこ
れを第１の容量値とし、そしてゲート／拡散層間容量の
最大値を第２の容量値とする工程、（ｅ）さらに、複数
のゲート長のＭＯＳＦＥＴを使用してそれぞれのＭＯＳ
ＦＥＴの強反転状態におけるゲート容量を測定し、ゲー
ト容量のゲート長依存特性を求める工程、（ｆ）ゲート
容量が前記第１の容量値と等しくなる点をＭＯＳＦＥＴ
オーバーラップ長として決定する工程とから構成される
ことを特徴とするＭＯＳＦＥＴオーバーラップ長測定方
法。
上に形成された大面積ＭＯＳダイオードと短チャネルＭ
ＯＳＦＥＴにおけるＭＯＳＦＥＴのオーバーラップ長測
定方法であって、（ａ）ＭＯＳダイオードの容量−電圧
特性を測定する工程、（ｂ）測定した容量の最大値と最
小値とからフラットバンド電圧を求める工程、（ｃ）Ｍ
ＯＳＦＥＴのゲート／拡散層間容量のゲート電圧依存特
性を測定する工程、（ｄ）ゲート電圧が前記フラットバ
ンド電圧となる点のゲート／拡散層間容量を検出してこ
れを第１の容量値とし、そしてゲート／拡散層間容量の
最大値を第２の容量値とする工程、（ｅ）さらに、複数
のゲート長のＭＯＳＦＥＴを使用してそれぞれのＭＯＳ
ＦＥＴの強反転状態におけるゲート容量を測定し、ゲー
ト容量のゲート長依存特性を求める工程、（ｆ）ゲート
容量が前記第１の容量値と等しくなる点をＭＯＳＦＥＴ
オーバーラップ長として決定する工程とから構成される
ことを特徴とするＭＯＳＦＥＴオーバーラップ長測定方
法。
【００２３】さらに本発明はこれら方法をコンピュータ
に実行させるためのプログラムを記録した記録媒体をも
包合するものである。
に実行させるためのプログラムを記録した記録媒体をも
包合するものである。
【００２４】
【発明の効果】本発明によれば、短チャネルＭＯＳＦＥ
Ｔに於ても、ゲート電圧の影響を受けずにオーバーラッ
プ長を正確に求めることができる。また、同時にオーバ
ーラップ容量を求めることができる。その理由は、Ｃ−
Ｖ特性から求めたフラットバンド電圧を用いてオーバー
ラップを求め、オーバーラップ長を求めているからであ
る。
Ｔに於ても、ゲート電圧の影響を受けずにオーバーラッ
プ長を正確に求めることができる。また、同時にオーバ
ーラップ容量を求めることができる。その理由は、Ｃ−
Ｖ特性から求めたフラットバンド電圧を用いてオーバー
ラップを求め、オーバーラップ長を求めているからであ
る。
【図１】図１は本発明の測定フローを示す図。
【図２】図２は本発明の第１の実施例の前半の工程を示
す図。
す図。
【図３】図３は本発明の第１の実施例の後半の工程を示
す図。
す図。
【図４】図４は本発明の第２の実施例を示す図。
【図５】図５は従来例を示す図。
１０１・・・容量測定器（ＨＰ４２７５Ａ） １０２・・・容量測定高電位端子 １０３・・・容量測定低電位端子 １０４・・・ＭＯＳ容量ゲート電極 １０５・・・ＭＯＳ容量基板電極 １０６・・・ＭＯＳＦＥＴゲート電極 １０７・・・ＭＯＳＦＥＴソース電極 １０８・・・ＭＯＳＦＥＴドレイン電極 １０９・・・ＭＯＳＦＥＴ基板電極 ２０１・・・ゲート電圧（Ｖｇ） ２０２・・・ＭＯＳＦＥＴゲート電極 ２０３・・・ＭＯＳＦＥＴソース電極 ２０４・・・ＭＯＳＦＥＴドレイン電極 ２０５・・・ＭＯＳＦＥＴ基板電極 ２０６・・・ドレイン電流計（Ｉｄ） ２０７・・・ドレイン電圧（Ｖｄ）
Claims (10)
- 【請求項１】 ＭＯＳダイオードの容量−電圧特性を測
定し、測定した容量の最大値と最小値とからフラットバ
ンド電圧を求め、ＭＯＳＦＥＴのゲート／拡散層間容量
のゲート電圧依存特性を測定し、ゲート電圧が前記フラ
ットバンド電圧となる点のゲート／拡散層間容量を第１
の容量値とし、ゲート／拡散層間容量の最大値を第２の
容量値とし、第１及び第２の容量値からそれぞれゲート
側面容量を差し引いた後、両者の比に前記ＭＯＳＦＥＴ
のゲート長を乗じてＭＯＳＦＥＴオーバーラップ長を求
めることを特徴とするＭＯＳＦＥＴオーバーラップ長測
定方法。 - 【請求項２】 同一ウエハ上に形成された大面積ＭＯＳ
ダイオードと短チャネルＭＯＳＦＥＴを用いることを特
徴とする請求項１記載のＭＯＳＦＥＴオーバーラップ長
測定方法。 - 【請求項３】 ＭＯＳダイオードの容量−電圧特性を測
定し、測定した容量の最大値と最小値とからフラットバ
ンド電圧を求め、ＭＯＳＦＥＴのゲート／拡散層間容量
のゲート電圧依存特性を測定し、ゲート電圧が前記フラ
ットバンド電圧となる点のゲート／拡散層間容量を第１
の容量値とし、別に互いに異なるゲート長を有する複数
のＭＯＳＦＥＴを作成してそれぞれのＭＯＳＦＥＴを強
反転状態下にゲート容量を測定してゲート容量のゲート
長依存特性を求め、ゲート容量が前記第１の容量値と等
しくなる点からＭＯＳＦＥＴオーバーラップ長を求める
ことを特徴とするＭＯＳＦＥＴオーバーラップ長測定方
法。 - 【請求項４】 同一ウエハ上に形成された大面積ＭＯＳ
ダイオードと短チャネルＭＯＳＦＥＴを用いることを特
徴とする請求項３記載のＭＯＳＦＥＴオーバーラップ長
測定方法。 - 【請求項５】 強反転状態は当該ＭＯＳＦＥＴに、その
ＭＯＳＦＥＴの最大規格電圧を印加することを特徴とす
る請求項３または４記載のＭＯＳＦＥＴオーバーラップ
長測定方法。 - 【請求項６】 同一ウエハ上に形成された大面積ＭＯＳ
ダイオードと短チャネルＭＯＳＦＥＴにおけるＭＯＳＦ
ＥＴのオーバーラップ長測定方法であって、（ａ）ＭＯ
Ｓダイオードの容量−電圧特性を測定する工程、（ｂ）
測定した容量の最大値と最小値とからフラットバンド電
圧を求める工程、（ｃ）ＭＯＳＦＥＴのゲート／拡散層
間容量のゲート電圧依存特性を測定する工程、（ｄ）ゲ
ート電圧が前記フラットバンド電圧となる点のゲート／
拡散層間容量を検出してこれを第１の容量値とし、そし
てゲート／拡散層間容量の最大値を第２の容量値とする
工程、（ｅ）第１及び第２の容量値からそれぞれゲート
側面容量を差し引いた後、両者の比を求め、その後当該
比の値に前記ＭＯＳＦＥＴのゲート長を乗じてＭＯＳＦ
ＥＴオーバーラップ長を求める工程とから構成されてい
ることを特徴とするＭＯＳＦＥＴオーバーラップ長測定
方法。 - 【請求項７】 同一ウエハ上に形成された大面積ＭＯＳ
ダイオードと短チャネルＭＯＳＦＥＴにおけるＭＯＳＦ
ＥＴのオーバーラップ長測定方法であって、（ａ）ＭＯ
Ｓダイオードの容量−電圧特性を測定する工程、（ｂ）
測定した容量の最大値と最小値とからフラットバンド電
圧を求める工程、（ｃ）ＭＯＳＦＥＴのゲート／拡散層
間容量のゲート電圧依存特性を測定する工程、（ｄ）ゲ
ート電圧が前記フラットバンド電圧となる点のゲート／
拡散層間容量を検出してこれを第１の容量値とし、そし
てゲート／拡散層間容量の最大値を第２の容量値とする
工程、（ｅ）さらに、互いに異なるゲート長を有する複
数のＭＯＳＦＥＴを使用してそれぞれのＭＯＳＦＥＴの
強反転状態におけるゲート容量を測定し、ゲート容量の
ゲート長依存特性を求める工程、（ｆ）ゲート容量が前
記第１の容量値と等しくなる点をＭＯＳＦＥＴオーバー
ラップ長として決定する工程とから構成されることを特
徴とするＭＯＳＦＥＴオーバーラップ長測定方法。 - 【請求項８】 強反転状態は当該ＭＯＳＦＥＴに、その
ＭＯＳＦＥＴの最大規格電圧を印加することを特徴とす
る請求項７記載のＭＯＳＦＥＴオーバーラップ長測定方
法。 - 【請求項９】 コンピュータに、ＭＯＳダイオードの容
量−電圧特性を測定し、測定した容量の最大値と最小値
とからフラットバンド電圧を求め、ＭＯＳＦＥＴのゲー
ト／拡散層間容量のゲート電圧依存特性を測定し、ゲー
ト電圧が前記フラットバンド電圧となる点のゲート／拡
散層間容量を第１の容量値とし、ゲート／拡散層間容量
の最大値を第２の容量値とし、第１及び第２の容量値か
らそれぞれゲート側面容量を差し引いた後、両者の比に
前記ＭＯＳＦＥＴのゲート長を乗じてＭＯＳＦＥＴオー
バーラップ長を求めるＭＯＳＦＥＴオーバーラップ長測
定方法を実行させるためのプログラムを記録したことを
特徴とする記録媒体。 - 【請求項１０】 コンピュータに、ＭＯＳダイオードの
容量−電圧特性を測定し、測定した容量の最大値と最小
値とからフラットバンド電圧を求め、ＭＯＳＦＥＴのゲ
ート／拡散層間容量のゲート電圧依存特性を測定し、ゲ
ート電圧が前記フラットバンド電圧となる点のゲート／
拡散層間容量を第１の容量値とし、別に複数のゲート長
のＭＯＳＦＥＴを作成してそれぞれのＭＯＳＦＥＴを強
反転状態下にゲート容量を測定してゲート容量のゲート
長依存特性を求め、ゲート容量が前記第１の容量値と等
しくなる点からＭＯＳＦＥＴオーバーラップ長を求める
ＭＯＳＦＥＴオーバーラップ長測定方法を実行させるた
めのプログラムを記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09265821A JP3080043B2 (ja) | 1997-09-30 | 1997-09-30 | Ｍｏｓｆｅｔオーバーラップ長測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09265821A JP3080043B2 (ja) | 1997-09-30 | 1997-09-30 | Ｍｏｓｆｅｔオーバーラップ長測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11108985A true JPH11108985A (ja) | 1999-04-23 |
| JP3080043B2 JP3080043B2 (ja) | 2000-08-21 |
Family
ID=17422533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09265821A Expired - Fee Related JP3080043B2 (ja) | 1997-09-30 | 1997-09-30 | Ｍｏｓｆｅｔオーバーラップ長測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080043B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338986A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 |
| JP2013252827A (ja) * | 2012-06-08 | 2013-12-19 | Hitachi Automotive Systems Ltd | 電動パワーステアリング装置 |
| JP2015079852A (ja) * | 2013-10-17 | 2015-04-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその検査方法 |
| JP2024543710A (ja) * | 2022-03-23 | 2024-11-21 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | パワー半導体モジュールのフラットバンド電圧の測定方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3296315B2 (ja) | 1999-01-22 | 2002-06-24 | 日本電気株式会社 | Ｍｏｓｆｅｔのオーバーラップ長・オーバーラップ容量測定方法、測定装置および記録媒体 |
| US10393795B2 (en) | 2017-07-25 | 2019-08-27 | Abb Schweiz Ag | Semiconductor failure prognostication |
-
1997
- 1997-09-30 JP JP09265821A patent/JP3080043B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338986A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 |
| JP2013252827A (ja) * | 2012-06-08 | 2013-12-19 | Hitachi Automotive Systems Ltd | 電動パワーステアリング装置 |
| JP2015079852A (ja) * | 2013-10-17 | 2015-04-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその検査方法 |
| JP2024543710A (ja) * | 2022-03-23 | 2024-11-21 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | パワー半導体モジュールのフラットバンド電圧の測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3080043B2 (ja) | 2000-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yang et al. | MOS capacitance measurements for high-leakage thin dielectrics | |
| Manchanda et al. | Yttrium oxide/silicon dioxide: a new dielectric structure for VLSI/ULSI circuits | |
| Nara et al. | Applicability limits of the two-frequency capacitance measurement technique for the thickness extraction of ultrathin gate oxide | |
| US7807997B2 (en) | Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas | |
| CN112366145A (zh) | 一种用于ac校准的测试结构和测试方法 | |
| US6514778B2 (en) | Method for measuring effective gate channel length during C-V method | |
| JP3080043B2 (ja) | Ｍｏｓｆｅｔオーバーラップ長測定方法 | |
| Gupta et al. | Accurate determination of ultrathin gate oxide thickness and effective polysilicon doping of CMOS devices | |
| Mensch et al. | Interface state density of single vertical nanowire MOS capacitors | |
| JP2886176B2 (ja) | 埋め込みチャネルの物性特性測定法 | |
| US6486692B1 (en) | Method of positive mobile iron contamination (PMIC) detection and apparatus of performing the same | |
| CN103940884A (zh) | 离子敏感场效应晶体管及其制备方法 | |
| JPH11154696A (ja) | Ｍｏｓｆｅｔ容量測定方法 | |
| WO2022077979A1 (zh) | 寄生电容的检测方法、存储器和可读存储介质 | |
| JPH10154732A (ja) | 半導体素子分離端欠陥評価テスト構造および該テスト構造を用いた評価方法 | |
| US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
| Neugroschel et al. | Measurement of the interface trap and dielectric charge density in high-/spl kappa/gate stacks | |
| JP2002184829A (ja) | 絶縁膜容量評価装置 | |
| US6815974B1 (en) | Determining composition of mixed dielectrics | |
| JP4316533B2 (ja) | 半導体装置の評価方法 | |
| KR101875837B1 (ko) | 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체 | |
| Sato | Modeling the propagation of ac signal on the channel of the pseudo-MOS method | |
| JP2013019851A (ja) | 半導体センサ | |
| JP2001185594A (ja) | ゲート絶縁膜評価方法及び装置 | |
| Nara et al. | Limitations of the two-frequency capacitance measurement technique applied to ultra-thin SiO/sub 2/gate oxides |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |