JPH11111693A - Contact hole formation method - Google Patents

Contact hole formation method

Info

Publication number
JPH11111693A
JPH11111693A JP27272797A JP27272797A JPH11111693A JP H11111693 A JPH11111693 A JP H11111693A JP 27272797 A JP27272797 A JP 27272797A JP 27272797 A JP27272797 A JP 27272797A JP H11111693 A JPH11111693 A JP H11111693A
Authority
JP
Japan
Prior art keywords
contact hole
insulating film
etching
resist
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27272797A
Other languages
Japanese (ja)
Inventor
Tomoyoshi Tounohara
朝義 藤埜原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27272797A priority Critical patent/JPH11111693A/en
Publication of JPH11111693A publication Critical patent/JPH11111693A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 エッチング不足によりコンタクトホール底部
の下地上に絶縁膜が残り、レジスト除去後にこれを検出
した場合に、このコンタクトホール内の絶縁膜を容易に
除去できるコンタクトホール形成方法を提供する。 【解決手段】 下地10上に形成した絶縁膜11に有機
レジスト材13をマスクとしてエッチングにより開口部
15,15’を形成するコンタクトホール形成方法にお
いて、前記絶縁膜11上にこの絶縁膜11に対し所定の
エッチング選択比を有する別の無機絶縁膜12を積層し
た状態でエッチングを行う。
(57) [Problem] To provide a contact hole forming method capable of easily removing an insulating film in a contact hole when the insulating film remains on the lower surface of the bottom of the contact hole due to insufficient etching and is detected after removal of the resist. I will provide a. SOLUTION: In a contact hole forming method in which openings 15 and 15 'are formed by etching using an organic resist material 13 as a mask in an insulating film 11 formed on a base 10, the insulating film 11 Etching is performed while another inorganic insulating film 12 having a predetermined etching selectivity is stacked.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置製造プロ
セスにおけるコンタクトホール形成方法に関する。より
詳しくは、エッチングによる開口不良が生じた場合に容
易に対処できるコンタクトホール形成方法に関するもの
である。
The present invention relates to a method for forming a contact hole in a semiconductor device manufacturing process. More specifically, the present invention relates to a contact hole forming method that can easily cope with a case where an opening failure occurs due to etching.

【0002】[0002]

【従来の技術】半導体装置製造プロセスにおいて、近年
の配線パターンの高密度化に伴い、基板や下層配線等の
下地層と上層配線とを接続するためのコンタクトホール
は、ますます高アスペクト比化している。このコンタク
トホールは、下地上の層間絶縁膜にレジストパターンを
マスクとしてエッチングにより開口するものである。こ
のようなコンタクトホールは、エッチング終了後SEM
(Scanning Electron Microscopy)の電子ビーム照射に
より非破壊検査される。
2. Description of the Related Art In a semiconductor device manufacturing process, with the recent increase in the density of wiring patterns, contact holes for connecting a base layer such as a substrate or a lower layer wiring to an upper layer wiring have been increasing in aspect ratio. I have. This contact hole is formed by etching the interlayer insulating film on the base using the resist pattern as a mask. Such a contact hole is formed by SEM after the end of etching.
Non-destructive inspection by electron beam irradiation of (Scanning Electron Microscopy).

【0003】このSEMによる非破壊検査では、図3に
示すように、コンタクトホール1が形成された基板2上
の絶縁膜3の表面を電子ビームで走査し、電子ビームの
電荷をチャージさせる。コンタクトホール1の部分で
は、図3(A)のように、電荷が下地の基板2側に抜け
るため周辺部分との電位差が大きくなって、SEMの画
像でのコントラストの差が大きくなり周辺部の白い画像
に対しコンタクトホール部分が黒い画像となって表われ
る。
In the nondestructive inspection using the SEM, as shown in FIG. 3, the surface of the insulating film 3 on the substrate 2 in which the contact hole 1 is formed is scanned with an electron beam to charge the electron beam. In the contact hole 1, as shown in FIG. 3A, the electric charge escapes to the underlying substrate 2 side, so that the potential difference between the contact hole 1 and the peripheral portion becomes large, and the difference in contrast in the SEM image becomes large. The contact hole portion appears as a black image with respect to the white image.

【0004】一方、図3(B)に示すように、コンタク
トホール1’の底にエッチングされなかった層間絶縁膜
の残膜4があると、この残膜4部分に電荷がチャージさ
れる。このため、周辺部との間の電位差が(A)の場合
より小さくなって、画面上では、灰色に表示される。こ
れにより、コンタクトホール1’が完全には開口してい
ないことが観察され、エッチング不足による欠陥コンタ
クトホールであることが検出される。
On the other hand, as shown in FIG. 3B, if there is a remaining film 4 of the interlayer insulating film which has not been etched at the bottom of the contact hole 1 ', charges are charged to the remaining film 4 portion. For this reason, the potential difference between the peripheral portion and the peripheral portion becomes smaller than in the case of (A), and is displayed in gray on the screen. Thereby, it is observed that the contact hole 1 'is not completely opened, and it is detected that the contact hole is defective due to insufficient etching.

【0005】このような電子ビームによる検査を、エッ
チングプロセス終了後絶縁膜上にレジストを残した状態
で行うと、図4(A)に示すように、基板2上の絶縁膜
3に正常なコンタクトホール1が形成された場合、およ
び(B)に示すように、残膜4が残る欠陥コンタクトホ
ール1’が形成された場合ともに、絶縁膜3上の有機材
料のレジスト5に電子ビームによる電荷が多量にチャー
ジされる。このため、欠陥コンタクトホール1’の残膜
4にチャージされた電荷による周囲との電位差が、
(A)の正常な場合、および(B)の欠陥の場合の間で
差がほとんどなくなり、残膜4の有無の識別ができなく
なる。そこで、前述の図3に示したように、レジスト5
を除去した状態で電子ビーム照射によるコンタクトホー
ルの検査を行っている。
When such an inspection using an electron beam is performed in a state where the resist is left on the insulating film after the completion of the etching process, a normal contact with the insulating film 3 on the substrate 2 is obtained as shown in FIG. In both the case where the hole 1 is formed and the case where the defective contact hole 1 ′ in which the residual film 4 remains as shown in FIG. Charged in large quantities. For this reason, the potential difference from the surrounding due to the charges charged in the residual film 4 of the defective contact hole 1 ′ is:
There is almost no difference between the normal case of (A) and the defect case of (B), and the presence or absence of the residual film 4 cannot be identified. Therefore, as shown in FIG.
Inspection of the contact hole by electron beam irradiation is performed in a state in which is removed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うにレジストを除去した状態で検査を行い、エッチング
不足の欠陥コンタクトホール1’を検出した場合、さら
にエッチング処理を施してその底部の残膜4を除去しよ
うとしても、既にレジストが除去されているため、追加
エッチングすることができず修復不可能である。
However, when the inspection is carried out with the resist removed as described above and a defective contact hole 1 'which is insufficiently etched is detected, an etching process is further performed to remove the residual film 4 at the bottom. Even if an attempt is made to remove it, the resist cannot be repaired because the resist has already been removed.

【0007】一方、コンタクトホール形成方法として、
絶縁膜上に導電体であるポリシリコンを積層してこれを
パターニングし、レジストを除去した後、このポリシリ
コンをマスクとして絶縁膜に開口を形成する方法が開示
されている(特開平6−275574号公報)。しかし
ながら、この公報記載の方法は、導電体マスクによりオ
ーバーエッチによる下地材のクラウンの防止を図るもの
であって、前述のようなコンタクトホール底部のエッチ
ング不足に対処するものではない。
On the other hand, as a contact hole forming method,
A method is disclosed in which polysilicon, which is a conductor, is laminated on an insulating film, patterned, and the resist is removed. Thereafter, an opening is formed in the insulating film using the polysilicon as a mask (Japanese Patent Laid-Open No. 6-275574). No.). However, the method described in this publication is intended to prevent the crown of the base material from being over-etched by the conductor mask, and does not address the insufficient etching of the bottom of the contact hole as described above.

【0008】また、従来半導体装置において、ハレーシ
ョン防止等を図るため、SiON等の反射防止膜を電極
上に設けている(同上公報参照)。
Further, in a conventional semiconductor device, an antireflection film such as SiON is provided on an electrode in order to prevent halation or the like (see the above publication).

【0009】本発明はこれらの従来技術を考慮してなさ
れたものであって、エッチング不足によりコンタクトホ
ール底部の下地上に絶縁膜が残り、レジスト除去後にこ
れを検出した場合に、このコンタクトホール内の絶縁膜
を容易に除去できるコンタクトホール形成方法の提供を
目的とする。
The present invention has been made in consideration of these prior arts, and when an insulating film remains on the lower surface of the bottom of a contact hole due to insufficient etching and is detected after the resist is removed, the inside of the contact hole is removed. It is an object of the present invention to provide a contact hole forming method capable of easily removing the insulating film.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するた
め、本発明では、下地上に形成した絶縁膜に有機レジス
ト材をマスクとしてエッチングにより開口部を形成する
コンタクトホール形成方法において、前記絶縁膜上にこ
の絶縁膜に対し所定のエッチング選択比を有する別の無
機絶縁膜を積層した状態でエッチングを行うことを特徴
とするコンタクトホール形成方法を提供する。
According to the present invention, there is provided a contact hole forming method for forming an opening in an insulating film formed on a base by etching using an organic resist material as a mask. A method for forming a contact hole, characterized in that etching is performed while another inorganic insulating film having a predetermined etching selectivity is laminated on the insulating film.

【0011】この構成によれば、開口すべき絶縁膜の上
にさらに無機絶縁膜を積層してからエッチングを行って
コンタクトホールを開口し、この無機絶縁膜を残してレ
ジストを除去する。このレジストを除去した状態で電子
ビーム照射によりコンタクトホールの検査を行い、コン
タクトホール底部に残膜が検出された場合、前記無機絶
縁膜をマスクとする追加エッチング処理によりこの残膜
を除去することができる。この場合、無機絶縁膜は電荷
をチャージしないため電子ビーム照射による検査に支障
を来すことはない。また、この無機絶縁材は、残膜の絶
縁膜材料との間で所定の必要な選択比を有する材料を選
んでおくことにより、残膜除去のためのエッチング処理
が円滑に行われる。
According to this structure, an inorganic insulating film is further laminated on the insulating film to be opened, and etching is performed to open a contact hole, and the resist is removed while leaving the inorganic insulating film. The contact hole is inspected by electron beam irradiation with the resist removed, and if a residual film is detected at the bottom of the contact hole, the residual film may be removed by additional etching using the inorganic insulating film as a mask. it can. In this case, since the inorganic insulating film does not charge, the inspection by the electron beam irradiation does not interfere. In addition, as the inorganic insulating material, a material having a predetermined necessary selection ratio with respect to the remaining insulating film material is selected, so that the etching process for removing the remaining film is smoothly performed.

【0012】[0012]

【発明の実施の形態】図1(A)(B)(C)は、本発
明の実施の形態に係るコンタクトホール形成方法の各プ
ロセスを順番に示す断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1A, 1B, and 1C are cross-sectional views sequentially showing each process of a contact hole forming method according to an embodiment of the present invention.

【0013】まず(A)に示すように、Si基板10上
にSiO2 からなる層間絶縁膜11を形成し、その上に
SiONからなる無機絶縁膜12を積層する。この無機
絶縁膜12上にコンタクトホールに対応したパターン1
4を有する有機材料のレジスト13が印刷塗布される。
上記無機絶縁膜12を構成するSiON中のSi組成
は、後述の残膜除去のための追加エッチングを可能とす
るためにSiO2 に対するSiONの選択比がほぼ3以
上となるようなSi含有率としておく。
First, as shown in FIG. 1A, an interlayer insulating film 11 made of SiO 2 is formed on a Si substrate 10, and an inorganic insulating film 12 made of SiON is laminated thereon. The pattern 1 corresponding to the contact hole is formed on the inorganic insulating film 12.
A resist 13 of an organic material having 4 is printed and applied.
The Si composition in the SiON constituting the inorganic insulating film 12 is set so that the selectivity of SiON to SiO 2 becomes approximately 3 or more in order to enable additional etching for removing a residual film described later. deep.

【0014】次に、(B)に示すように、上記レジスト
13をマスクとして、パターン14にしたがってエッチ
ングによりコンタクトホール15を形成する。この場
合、同じレジスト13をマスクとしてSiONおよびS
iO2 を連続して1度のプロセスでエッチング処理して
もよいし、または別々の装置であるいはエッチングガス
等の条件を変えて別のプロセスでSiONおよびSiO
2 をそれぞれ別個にエッチング処理してもよい。あるい
は、最初にSiONをエッチングした後、レジストを除
去し、このSiONだけをマスクとしてSiO2 をエッ
チング処理してもよい。
Next, as shown in FIG. 2B, a contact hole 15 is formed by etching according to the pattern 14 using the resist 13 as a mask. In this case, using the same resist 13 as a mask, SiON and S
It the iO 2 continuously at one time in the process may be an etching process, or SiON and SiO or in a separate process under different conditions such as etching gas separate device
2 may be separately etched. Alternatively, after etching the SiON first, the resist is removed, a SiO 2 may be etched the SiON only as a mask.

【0015】次に、(C)に示すように、アッシングに
よりレジストを除去し、SEMによる開口検査を行う。
この場合、SiO2 の層間絶縁膜11上のSiONの無
機絶縁膜12には、前述の図4のレジストの場合のよう
に多量の電荷がチャージされないため、電子ビーム照射
によるコンタクトホール15の開口確認が支障なくでき
る。
Next, as shown in FIG. 1C, the resist is removed by ashing, and an opening inspection is performed by SEM.
In this case, since the SiON inorganic insulating film 12 on the SiO 2 interlayer insulating film 11 is not charged with a large amount of electric charges as in the case of the resist shown in FIG. 4, the opening of the contact hole 15 is confirmed by electron beam irradiation. Can be done without any problems.

【0016】図2(A)〜(D)は、コンタクトホール
に欠陥が生じた場合の本発明方法の各プロセスを順番に
示す断面図である。まず、図1の(A)と同様に、図2
(A)に示すように、Si基板10上にSiO2 からな
る層間絶縁膜11が形成され、その上にSiONからな
る無機絶縁膜12が積層される。この無機絶縁膜12上
にコンタクトホールに対応したパターン14を有する有
機材料のレジスト13が印刷塗布される。
FIGS. 2A to 2D are cross-sectional views sequentially showing each process of the method of the present invention when a defect occurs in a contact hole. First, like FIG. 1A, FIG.
As shown in FIG. 1A, an interlayer insulating film 11 made of SiO 2 is formed on a Si substrate 10, and an inorganic insulating film 12 made of SiON is laminated thereon. An organic material resist 13 having a pattern 14 corresponding to a contact hole is printed and applied on the inorganic insulating film 12.

【0017】次に、図1の(B)と同様に、図2(B)
に示すように、上記レジスト13をマスクとして、パタ
ーン14にしたがってエッチングによりコンタクトホー
ルを開口するが、この場合、エッチング不足により底部
にSiO2 の残膜16が残された欠陥コンタクトホール
15’が形成されている。このような欠陥コンタクトホ
ール15’の残膜16は、(C)に示すように、レジス
ト13を除去した後の電子ビーム照射による開口検査に
より検出される。
Next, as in FIG. 1B, FIG.
As shown in FIG. 7, a contact hole is opened by etching using the resist 13 as a mask in accordance with the pattern 14. In this case, a defective contact hole 15 'in which a residual film 16 of SiO 2 is left at the bottom due to insufficient etching is formed. Have been. The residual film 16 in such a defective contact hole 15 'is detected by an opening inspection by electron beam irradiation after removing the resist 13 as shown in FIG.

【0018】このような開口不良のコンタクトホール1
5’が検出された場合、(D)に示すように、SiON
の無機絶縁膜12をマスクとしてSiO2 の残膜16を
追加エッチングにより除去する。このとき、SiONと
して予めSiO2 との間でエッチングの選択比を例えば
3以上となるように組成を調整しておくことにより、S
iONはエッチングされないでマスクとして機能し、S
iO2 のみを有効にエッチングして残膜16を除去する
ことができる。これにより、正常に開口したコンタクト
ホール17が形成される。
Contact hole 1 having such an opening defect
When 5 ′ is detected, as shown in FIG.
The remaining film 16 of SiO 2 is removed by additional etching using the inorganic insulating film 12 as a mask. At this time, the composition is adjusted in advance so that the etching selectivity between SiO 2 and SiO 2 is, for example, 3 or more.
iON functions as a mask without being etched, and S
The remaining film 16 can be removed by effectively etching only iO 2 . As a result, a normally opened contact hole 17 is formed.

【0019】このようなSiON膜は、エッチングに対
するマスクとして機能するばかりでなく、そのSi含有
率を適当に選択することにより、誘電率や反射率を変え
ることができるため、多層配線の層間膜として用いた場
合には、下地配線に対するハレーションを抑制し、かつ
デバイス中に残して支障のない誘電率のSiON膜を形
成することができる。
Such an SiON film not only functions as a mask for etching, but also can change the dielectric constant and the reflectivity by appropriately selecting the Si content thereof. When used, it is possible to form a SiON film having a dielectric constant that suppresses halation with respect to the underlying wiring and leaves no trouble in the device.

【0020】[0020]

【実施例】上記SiONからなる無機絶縁膜12形成の
実施例を以下に示す。
EXAMPLE An example of forming the inorganic insulating film 12 made of SiON will be described below.

【0021】 成膜装置: プラズマCVD装置 形成条件: プラズマガス:SiH4/N2O/He=200/400/800 sccm 温度: 400℃ 成膜圧力: 2.5Torr RF Power:200W 堆積速度: 360nm/min 以上の条件により、 均一性: ほぼ±5%以内 屈折率: 約2.1(波長633nm) 誘電率: 約3 のSiON膜を形成することができた。Film forming apparatus: Plasma CVD apparatus Forming conditions: Plasma gas: SiH 4 / N 2 O / He = 200/400/800 sccm Temperature: 400 ° C. Film forming pressure: 2.5 Torr RF Power: 200 W Deposition rate: 360 nm / min or more Under the conditions (1) and (2), a SiON film having a uniformity of about ± 5% or less and a refractive index of about 2.1 (wavelength of 633 nm) and a dielectric constant of about 3 could be formed.

【0022】また、コンタクトホール底部の残膜16を
除去するための追加エッチングの実施例を以下に示す。
An example of additional etching for removing the residual film 16 at the bottom of the contact hole will be described below.

【0023】エッチング装置:高密度プラズマSiO2
ドライエッチング装置 エッチング条件: エッチングガス: C4F8/CO/Ar/CHF3=10/300/500/20 s
ccm 圧力: 5Pa 電力: 1500W SiONエッチレート:200nm/min SiO2 エッチレート:600nm/min 選択比: 3 以上の条件でSiO2 の残膜16を確実に除去すること
ができた。
Etching apparatus: high density plasma SiO 2
Dry etching equipment Etching conditions: Etching gas: C4F8 / CO / Ar / CHF3 = 10/300/500/20 s
ccm Pressure: 5 Pa Power: 1500 W SiON etch rate: 200 nm / min SiO 2 etching rate: 600 nm / min selection ratio: the residual film 16 of SiO 2 could be reliably removed at 3 or more.

【0024】なお、上記実施例において、層間絶縁膜や
基板の材質あるいはエッチング条件等によっては、無機
絶縁膜として上記実施例のSiONに代えてSiNを用
いることもできる。
In the above embodiment, SiN can be used as the inorganic insulating film instead of SiON in the above embodiment, depending on the material of the interlayer insulating film and the substrate, etching conditions, and the like.

【0025】[0025]

【発明の効果】以上説明したように、本発明において
は、開口すべき絶縁膜の上にさらに無機絶縁膜を積層し
てからエッチングを行ってコンタクトホールを開口し、
この無機絶縁膜を残してレジストを除去した状態で電子
ビーム照射によりコンタクトホールの検査を行い、コン
タクトホール底部に残膜が検出された場合、前記無機絶
縁膜をマスクとするエッチング処理によりこの残膜を除
去することができる。この場合、無機絶縁膜は電荷をチ
ャージしないため電子ビーム照射による検査に支障を来
すことはない。またこれにより、半導体製造プロセスの
ラインにおいて、コンタクト開口をその位置でモニター
し欠陥のある場合にはこれを修復することができるた
め、信頼性の高い高アスペクト比のコンタクトホールを
効率よく形成することができ歩留りを向上させ生産性を
高めることができる。
As described above, according to the present invention, an inorganic insulating film is further laminated on an insulating film to be opened, and etching is performed to open a contact hole.
The contact hole is inspected by electron beam irradiation in a state where the resist is removed while leaving the inorganic insulating film. If a residual film is detected at the bottom of the contact hole, the residual film is formed by etching using the inorganic insulating film as a mask. Can be removed. In this case, since the inorganic insulating film does not charge, the inspection by the electron beam irradiation does not interfere. In addition, this makes it possible to monitor the contact opening at that position and repair it if there is a defect in the line of the semiconductor manufacturing process, so that a highly reliable and high aspect ratio contact hole can be efficiently formed. As a result, the yield can be improved and the productivity can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 コンタクトホールが正常に開口した場合の本
発明方法のプロセスを順番に示す基板の要部断面図。
FIG. 1 is a sectional view of a principal part of a substrate, showing in order the process of the method of the present invention when a contact hole is normally opened.

【図2】 欠陥コンタクトホールが検出された場合の本
発明方法のプロセスを順番に示す基板の要部断面図。
FIG. 2 is a sectional view of a principal part of a substrate, showing in order the process of the method of the present invention when a defective contact hole is detected.

【図3】 従来のコンタクトホール検査方法の説明図。FIG. 3 is an explanatory view of a conventional contact hole inspection method.

【図4】 従来のレジストを残したコンタクトホール検
査方法の説明図。
FIG. 4 is an explanatory view of a conventional contact hole inspection method in which a resist is left.

【符号の説明】[Explanation of symbols]

10:Si基板、11:層間絶縁膜(SiO2 膜)、1
2:無機絶縁膜(SiON膜)、13:レジスト、1
4:パターン、15,17:正常なコンタクトホール、
15’:欠陥コンタクトホール、16:残膜。
10: Si substrate, 11: interlayer insulating film (SiO 2 film), 1
2: inorganic insulating film (SiON film), 13: resist, 1
4: pattern, 15, 17: normal contact hole,
15 ': defective contact hole, 16: residual film.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】下地上に形成した絶縁膜に有機レジスト材
をマスクとしてエッチングにより開口部を形成するコン
タクトホール形成方法において、 前記絶縁膜上にこの絶縁膜に対し所定のエッチング選択
比を有する別の無機絶縁膜を積層した状態でエッチング
を行うことを特徴とするコンタクトホール形成方法。
1. A contact hole forming method for forming an opening in an insulating film formed on a base by etching using an organic resist material as a mask, wherein the contact hole has a predetermined etching selectivity with respect to the insulating film on the insulating film. A contact hole forming method, wherein etching is performed in a state where the inorganic insulating films are laminated.
【請求項2】前記下地上に形成した絶縁膜はSiO2 か
らなり、前記別の無機絶縁膜はSiONからなることを
特徴とする請求項1に記載のコンタクトホール形成方
法。
2. The method according to claim 1, wherein the insulating film formed on the base is made of SiO 2 , and the another inorganic insulating film is made of SiON.
JP27272797A 1997-10-06 1997-10-06 Contact hole formation method Pending JPH11111693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27272797A JPH11111693A (en) 1997-10-06 1997-10-06 Contact hole formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27272797A JPH11111693A (en) 1997-10-06 1997-10-06 Contact hole formation method

Publications (1)

Publication Number Publication Date
JPH11111693A true JPH11111693A (en) 1999-04-23

Family

ID=17517947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27272797A Pending JPH11111693A (en) 1997-10-06 1997-10-06 Contact hole formation method

Country Status (1)

Country Link
JP (1) JPH11111693A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046693A (en) * 2000-12-15 2002-06-21 박종섭 method for forming contact hole semiconductor device
US7144819B2 (en) 2003-10-03 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2007005756A (en) * 2005-06-22 2007-01-11 Hynix Semiconductor Inc Method for forming contact hole of semiconductor element
CN102651336A (en) * 2011-02-28 2012-08-29 东京毅力科创株式会社 Plasma etching method and semiconductor device manufacturing method
CN108987337A (en) * 2018-09-04 2018-12-11 合肥京东方光电科技有限公司 A kind of array substrate and preparation method thereof, display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046693A (en) * 2000-12-15 2002-06-21 박종섭 method for forming contact hole semiconductor device
US7144819B2 (en) 2003-10-03 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7579270B2 (en) 2003-10-03 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2007005756A (en) * 2005-06-22 2007-01-11 Hynix Semiconductor Inc Method for forming contact hole of semiconductor element
CN102651336A (en) * 2011-02-28 2012-08-29 东京毅力科创株式会社 Plasma etching method and semiconductor device manufacturing method
CN108987337A (en) * 2018-09-04 2018-12-11 合肥京东方光电科技有限公司 A kind of array substrate and preparation method thereof, display device

Similar Documents

Publication Publication Date Title
US20050214694A1 (en) Pattern formation method
US5828096A (en) Semiconductor device having a contact hole
US6780782B1 (en) Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US6605855B1 (en) CVD plasma process to fill contact hole in damascene process
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
US6893954B2 (en) Method for patterning a semiconductor wafer
US6475810B1 (en) Method of manufacturing embedded organic stop layer for dual damascene patterning
US6239035B1 (en) Semiconductor wafer fabrication
US6345399B1 (en) Hard mask process to prevent surface roughness for selective dielectric etching
JP2004260001A (en) Method for manufacturing semiconductor device
KR100670706B1 (en) Method of forming contact plug of semiconductor device
US6586324B2 (en) Method of forming interconnects
US7575997B2 (en) Method for forming contact hole of semiconductor device
KR100243284B1 (en) Method for forming contact hole of semiconductor device
US6599841B2 (en) Method for manufacturing a semiconductor device
US6534415B2 (en) Method of removing polymer residues after tungsten etch back
JPH09115875A (en) Semiconductor device manufacturing method and treatment liquid used in this method
US7419914B2 (en) Semiconductor device fabrication method
US20060019489A1 (en) Method for forming storage node contact of semiconductor device
US7901976B1 (en) Method of forming borderless contacts
JPH08316313A (en) Contact hole formation method
JP2003282853A (en) Solid-state imaging device, method of manufacturing semiconductor device, and method of manufacturing solid-state imaging device
KR20040066999A (en) method for forming dual damascene wiring pattern in semiconductor device
JPH11176805A (en) Method for manufacturing semiconductor device
US7842608B2 (en) Method for manufacturing semiconductor device having via plug