JPH11111796A - 不良解析方法及びその装置 - Google Patents

不良解析方法及びその装置

Info

Publication number
JPH11111796A
JPH11111796A JP9269712A JP26971297A JPH11111796A JP H11111796 A JPH11111796 A JP H11111796A JP 9269712 A JP9269712 A JP 9269712A JP 26971297 A JP26971297 A JP 26971297A JP H11111796 A JPH11111796 A JP H11111796A
Authority
JP
Japan
Prior art keywords
failure
defect
map
aggregate
analysis method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9269712A
Other languages
English (en)
Other versions
JP3995768B2 (ja
JPH11111796A5 (ja
Inventor
Toshikazu Tsutsui
俊和 筒井
Masaaki Furuta
正昭 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP26971297A priority Critical patent/JP3995768B2/ja
Priority to US09/055,905 priority patent/US6016278A/en
Priority to DE19824208A priority patent/DE19824208A1/de
Publication of JPH11111796A publication Critical patent/JPH11111796A/ja
Publication of JPH11111796A5 publication Critical patent/JPH11111796A5/ja
Application granted granted Critical
Publication of JP3995768B2 publication Critical patent/JP3995768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】 【課題】 照合結果の精度、信頼性を高めることのでき
る不良解析方法及びその装置を得る。 【解決手段】 ＦＢＭを作成し（ステップＳ１）、この
ＦＢＭのデータを圧縮した第２不良マップを生成する
（ステップＳ２）。第２不良マップ内の不良モードを認
識する（ステップＳ３）。特定の不良モードを選択する
（ステップＳ４）。特定の不良モードの解析（ステップ
Ｓ５）には、これに対応するＦＢＭの一部を用いて解析
することによって、処理するデータの数を抑えながら詳
細に解析することが可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数のメモリセ
ルを有するチップが複数形成された半導体ウェハの不良
解析方法及びその装置に関し、特にフェイルビットマッ
プ（以下「ＦＢＭ（Fail Bit Map）」と称す）を用いた
不良解析方法及びその装置に関する。
【０００２】
【従来の技術】複数のメモリセル（一般に行及び列のマ
トリックス状に配置されている）を有する半導体チップ
が複数形成された半導体ウェハの不良解析方法として、
テスタ（「ＬＳＩテスタ」とも称される）を用いる方法
が知られている。この方法は、半導体ウェハ内の全ての
メモリセルに対して電気的特性に関するテストを行い、
その結果、検出された不良を、行方向に沿ったＸ座標及
び列方向に沿ったＹ座標で規定される座標空間内に、不
良のメモリセル（ビット）の位置を示すフェイルビット
マップ（以下、ＦＢＭと略称する）で表示し、不良の原
因を推定する際に、このＦＢＭを用いる。不良のビット
を不良ビットと称す。
【０００３】しかしながら、ＦＢＭを用いて得られるも
のは、不良の位置と、そこで電気的異常現象に関する知
見、すなわちどこで何（リーク／オープン／ショートな
ど）が起きているかという不良現象に関する知見であ
り、不良の原因が直接に示されるわけではない。したが
って、製造や検査の現場で、不良の原因を推定するため
には、ＦＢＭだけでは不十分であり、不良現象を引き起
こす製造プロセス上の原因を明確にする必要がある。
【０００４】このような考えに基づいて提案された方法
として、特開平６−２７５６８８号公報に開示される方
法が知られている。この方法では、複数の工程を有する
製造ラインの各工程毎の、半導体ウェハの表面における
異物、欠陥など（本明細書を通じて、不良原因となり得
るこれらの以上を代表して「欠陥」と表現する）の物理
的な検査結果が、欠陥検査装置を用いることによって得
られる。同時に、製造ラインを通じて製造された半導体
ウェハの中の各メモリセルに対して、電気的特性に関す
るテストがテスタを用いて行われる。そして、このテス
トの結果に基づいて得られるＦＢＭと、各工程ごとの欠
陥の位置に関する物理的な検査結果とが照合され、それ
によって、不良原因が各製造工程中のどの工程で発生し
た欠陥に起因するものか否かが推定される。
【０００５】上述のＦＢＭと検査結果との照合は、各工
程毎に欠陥検査装置によって得られた欠陥の中で、ＦＢ
Ｍに属する各不良を中心とする所定の許容範囲の中に存
在する欠陥を検索することによって行われる。そして、
この許容範囲が適正な大きさであれば、その中に存在す
る欠陥が不良原因であると推定される。ＦＢＭの各不良
について、その位置と欠陥検査装置によって得られた欠
陥の位置とが近い程、不良原因である可能性が高いとい
える。
【０００６】ＦＢＭは、例えば解析対象の半導体ウェハ
内のメモリセルアレイが１００×１００のメモリセルか
らなるとき、図３に示す通りである。図４は図３に示す
ＦＢＭの原点Ｏ付近の詳細図である。図４に示す黒い部
分が不良ビットである。図３に示すＦＢＭのデータの数
が非常に多いため、従来ではデータを圧縮したＦＢＭを
用いて解析を行う。図５に図３に示すＦＢＭを圧縮した
ＦＢＭの例を示す。図５では、図３に示すＦＢＭがＸ方
向に１０ビット、Ｙ方向に１０ビットのブロックに区画
された場合である。不良ビットが含まれるブロックを不
良ブロックと称す。図５内の黒い部分が不良ブロックで
ある。
【０００７】
【発明が解決しようとする課題】しかし、図５の原点Ｏ
付近のように複数の不良ブロックが密集している場合、
不良の原因となる正確な欠陥の座標を決定することがで
きず、欠陥との照合における信頼性が低いという問題点
がある。
【０００８】本発明は、これらの問題点を解決するため
になされたものであり、精度の高い欠陥の座標を得ると
ともに、照合結果の精度、信頼性を高めることのできる
不良解析方法及びその装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、（ａ）半導体装置内の不良ビットの位
置を示す第１不良マップを生成するステップと、（ｂ）
前記第１不良マップを複数のブロックに区画し、前記第
１不良マップ内の不良ブロックの位置を示す第２不良マ
ップを生成するステップと、（ｃ）少なくとも１つのブ
ロックからなる集合体を前記第２不良マップから選択す
るステップと、（ｄ）前記第１不良マップのうちの前記
集合体に対応する領域を用いて前記半導体装置の解析を
行うステップとを備える。
【００１０】本発明の請求項２に係る課題解決手段は、
前記集合体の大きさ、形状及び前記集合体に含まれる不
良ビットの数に基づく値を条件とする不良モードが複数
予め設定され、前記複数の不良モードのうちの少なくと
も１つが選択不良モードとして予め設定され、（ｅ）前
記複数の不良モードのそれぞれに該当する前記集合体を
前記第２不良マップから認識するステップをさらに備
え、前記ステップ（ｃ）における前記集合体は前記選択
不良モードに該当する。
【００１１】本発明の請求項３に係る課題解決手段にお
いて、前記ステップ（ｄ）は前記複数の不良モードのそ
れぞれに該当する前記集合体を前記領域から認識する。
【００１２】本発明の請求項４に係る課題解決手段にお
いて、前記複数の不良モードには前記ステップ（ｅ）に
用いられる不良モードと前記ステップ（ｄ）に用いられ
る不良モードとが含まれる。
【００１３】本発明の請求項５に係る課題解決手段にお
いて、前記ステップ（ｄ）は前記複数の不良モードを予
め設定された順で優先して認識する。
【００１４】本発明の請求項６に係る課題解決手段にお
いて、前記ステップ（ｄ）に用いられる不良モードは前
記ステップ（ｅ）に用いられる複数の不良モードのうち
の所定の不良モードが削除されている。
【００１５】本発明の請求項７に係る課題解決手段にお
いて、前記ステップ（ｄ）は、前記領域を複数のブロッ
クに区画し、前記複数のブロックのそれぞれに含まれる
不良ビットの数に基づく階調値を示す第３不良マップを
生成するステップをさらに備える。
【００１６】本発明の請求項８に係る課題解決手段にお
いて、前記ステップ（ｄ）は、前記第３不良マップ内の
それぞれのブロックを当該ブロックの前記階調値に応じ
た模様や色等によって表示する。
【００１７】本発明の請求項９に係る課題解決手段にお
いて、前記ステップ（ｄ）の階調値は２種類である。
【００１８】本発明の請求項１０に係る課題解決手段
は、前記集合体の大きさ、形状、これに含まれる不良ビ
ットの数に基づく値を条件とする不良モードが複数予め
設定され、前記複数の不良モードのうちの少なくとも１
つが選択不良モードとして予め設定され、（ｅ）前記複
数の不良モードのそれぞれに該当する前記集合体を前記
第２不良マップ内から認識するステップをさらに備え、
前記ステップ（ｃ）における前記集合体は前記選択不良
モードに該当し、前記ステップ（ｄ）は前記複数の不良
モードのそれぞれに該当する前記集合体を前記第３不良
マップから認識する。
【００１９】本発明の請求項１１に係る課題解決手段に
おいて、前記ステップ（ｄ）は、前記領域に対応する前
記集合体に該当する不良モードを管理する。
【００２０】本発明の請求項１２に係る課題解決手段
は、前記ステップ（ｅ）において認識した結果を第１デ
ータベースによって管理するステップと、前記ステップ
（ｄ）において認識した結果を第２データベースによっ
て管理するステップとをさらに備える。
【００２１】本発明の請求項１３に係る課題解決手段
は、前記ステップ（ｅ）において認識した結果と前記ス
テップ（ｄ）において認識した結果とを同じデータベー
スに管理するステップをさらに備える。
【００２２】本発明の請求項１４に係る課題解決手段
は、（ｆ）前記ステップ（ｅ）において認識した結果を
データベースに管理するステップと、（ｇ）外部から入
力された前記不良ブロックの前記認識した結果を前記デ
ータベースに管理するステップとをさらに備える。
【００２３】本発明の請求項１５に係る課題解決手段に
おいて、前記ステップ（ｇ）は前記第２不良マップを表
示装置に表示し、ポインティングディバイスによって前
記認識した結果が入力される。
【００２４】本発明の請求項１６に係る課題解決手段に
おいて、前記ステップ（ｄ）は、欠陥検査装置が検出し
た欠陥の座標と前記領域内の不良ビットの座標とを対比
し、前記欠陥の座標を基準とする予め設定された範囲内
に存在する不良ビットを検出する。
【００２５】本発明の請求項１７に係る課題解決手段に
おいて、前記ステップ（ｄ）は、欠陥検査装置が検出し
た欠陥の座標と前記領域内の不良ビットの座標とを対比
し、前記不良ビットの座標を基準とする予め設定された
範囲内に存在する欠陥を検出する。
【００２６】本発明の請求項１８に係る課題解決手段
は、半導体装置内の不良ビットの位置を示す第１不良マ
ップを生成する第１不良マップ生成手段と、前記第１不
良マップを複数のブロックに区画し、前記第１不良マッ
プ内の不良ブロックの位置を示す第２不良マップを生成
する第２不良マップ生成手段と、少なくとも１つのブロ
ックからなる集合体を前記第２不良マップから選択する
選択手段と、前記第１不良マップのうちの前記集合体に
対応する領域を用いて半導体装置の解析を行う解析手段
とを備える。
【００２７】
【発明の実施の形態】
実施の形態１．図１は本発明の不良解析装置の構成図で
ある。図１において、１ａは半導体ウェハ上に形成され
た集積回路等の半導体装置内の全てのメモリセルに対し
て電気的特性に関するテストを行うＬＳＩテスタ、１ｂ
は半導体ウェハの表面における欠陥及びこの位置を検出
する欠陥検査装置、２はＬＳＩテスタ１ａが出力するテ
スト結果及び欠陥検査装置１ｂが出力する検査結果を受
け、これらの結果に基づいて不良に関わる半導体装置の
解析を行うデータ解析用ＥＷＳ（Engineering Work Sta
tion）である。データ解析用ＥＷＳ２において、２１は
データ解析用ＥＷＳ本体、２２はディスプレイ等の表示
装置、２３はマウス、２４はキーボード、ＤＢ１はデー
タベースである。
【００２８】図２は本発明の実施の形態１における不良
解析方法を示すフローチャートである。図２に示す不良
解析方法のアルゴリズムを有するプログラムをデータ解
析用ＥＷＳ２に与えることによって、データ解析用ＥＷ
Ｓ２は図２のステップＳ１〜ステップＳ６のそれぞれの
処理を行う機能手段を有する。すなわち、Ｓ１は第１不
良マップ生成手段、Ｓ２は第２不良マップ生成手段、Ｓ
３は認識手段、Ｓ４は選択手段、Ｓ５は認識手段、Ｓ６
は出力手段に相当する。
【００２９】まず、データ解析用ＥＷＳ本体２１はテス
ト結果に基づいて不良のメモリセル（ビット）の位置を
示すＦＢＭを表すデータを生成する（ステップＳ１）。
ステップＳ１で生成したＦＢＭを第１不良マップと称
す。
【００３０】このＦＢＭは、例えば解析対象の半導体ウ
ェハ内のメモリセルアレイが１００×１００のメモリセ
ルからなるとき、図３に示す通りである。図４は図３に
示すＦＢＭの原点Ｏ付近の詳細図である。図４に示す黒
い部分が不良ビットである。以下、この例を用いて説明
する。
【００３１】次に、ステップＳ１で生成した第１不良マ
ップをＸ方向にｍ１ビット、Ｙ方向にｎ１ビットのブロ
ックに区画し、不良ビットが含まれるブロックの位置を
示す第２不良マップを生成する（ステップＳ２）。
【００３２】この第２不良マップの例を図５に示す。図
５では、図３に示す第１不良マップがＸ方向に１０ビッ
ト、Ｙ方向に１０ビットのブロックに区画された場合で
ある。図５内の黒い部分が不良ブロックである。また、
データ解析用ＥＷＳ本体２１はブロック内の不良率を算
出して管理する。なお、不良率とはある領域内の不良の
割合であり、例えばブロック内の不良率は、ブロック内
の不良率＝ブロック内の不良ビットの総数／ブロック内
のビットの総数である。
【００３３】第１不良マップを構成するビット、第２不
良マップを構成するブロックのように不良マップを構成
する要素を総称して構成要素と称し、不良の構成要素を
不良構成要素と称す。
【００３４】図３の第１不良マップの構成要素の総数は
１００００個であり、図５の第２不良マップの構成要素
の総数は１００個である。このように、第１不良マップ
を第２不良マップに変換することによって、データの数
を少なくすることができる。このようなデータの圧縮を
縮退と称す。
【００３５】次に、データ解析用ＥＷＳ本体２１は、予
め設定された不良モードに該当する構成要素の集合体を
第２不良マップ内から認識し、この認識結果を不良モー
ド毎に分類する（ステップＳ３）。
【００３６】このステップＳ３の詳細を図５〜図１４を
用いて説明する。図５の第２不良マップから認識して分
類された集合体を図１０〜図１３に示す。
【００３７】図１０は１.６ｋビットブロック不良の不
良モードに該当する構成要素の集合体ＦＢ１６を示す。
図１１は１００ビットＹライン不良の不良モードに該当
する構成要素の集合体ＦＬＹ１００を示す。図１２は５
０ビットＹライン不良の不良モードに該当する構成要素
の集合体ＦＬＹ５０を示す。図１３はビット不良の不良
モードに該当する構成要素の集合体ＦＢ１を示す。図１
４はどの不良モードにも属さなかった残りの不良構成要
素の集合体ＦＵを示す。
【００３８】ブロック不良にはＸ方向及びＹ方向にそれ
ぞれ複数の構成要素の塊である集合体が該当する。ライ
ン不良にはＸ方向あるいはＹ方向の直線上に並んだ複数
の構成要素からなる集合体が該当する。ビット不良には
独立した１つの構成要素のみからなる集合体が該当す
る。このような集合体の形状を総称して不良形状と称
す。
【００３９】この不良モード認識方法は、次のようにし
て行う。不良モードは認識ルールによって定義される。
認識ルールは集合体の大きさ、形状、及び集合体に含ま
れる不良ビットの数に基づく値を条件が含まれる。認識
ルールの例を次に示す。
【００４０】１.６Ｋビットブロック不良｛ｓｉｚｅ＝
４×４；ａｃｃｅｐｔｅｄｒａｔｅ＝８０％｝，１００
ビットＹライン不良｛ｓｉｚｅ＝１×１０；ａｃｃｅｐ
ｔｅｄｒａｔｅ＝７０％｝，５０ビットＹライン不良
｛ｓｉｚｅ＝１×５；ａｃｃｅｐｔｅｄｒａｔｅ＝８０
％｝，ビット不良｛ｓｉｚｅ＝１×５；ａｃｃｅｐｔｅ
ｄｒａｔｅ＝１００％｝，Ｕｎｋｎｏｗｎ｛｝。
【００４１】ｓｉｚｅ（Ｘ方向の構成要素×Ｙ方向の構
成要素）は集合体の大きさ、形状を示し、ａｃｃｅｐｔ
ｅｄｒａｔｅは不良率、すなわち、不良ビットの数に基
づく値を示す。
【００４２】図６は不良モード認識方法のアルゴリズム
を示すフローチャートである。データ解析用ＥＷＳ本体
２１は第１番目の認識ルールを読み込む（ステップＳ３
１）。ステップＳ３３〜ステップＳ３８では、図７に示
すようにスキャン対象の構成要素にスキャンエリアＳＡ
を移動させながら（ステップＳ３３）、このスキャンエ
リア内のブロックと認識ルールとのマッチング検査を行
う（ステップＳ３４）。このマッチング検査は、スキャ
ンエリア内の不良率とａｃｃｅｐｔｅｄｒａｔｅとを比
較し、スキャンエリア内の不良率がａｃｃｅｐｔｅｄｒ
ａｔｅ以上であればスキャンエリア内の構成要素の集合
体が第１番目の認識ルールの不良モードに該当する（ス
テップＳ３５）。
【００４３】不良モードに該当する構成要素の集合体
は、この座標及び不良モードの名称とともにデータベー
スＤＢ１内に登録される（ステップＳ３７）。スキャン
対象の全領域にスキャンエリアが移動すると（ステップ
Ｓ３８）、ステップＳ３１に戻る。
【００４４】このようにして、ステップＳ３１〜ステッ
プＳ３８を繰り返す。ステップＳ３１において、読み込
むべき認識ルールがない場合、ステップＳ３の処理は終
了する（ステップＳ３２）。
【００４５】なお、ステップＳ３７では認識された構成
要素の集合体をスキャン対象から除外する。例えば、１
００ビットＹライン不良の認識ルールが読み込まれた時
点でのスキャン対象は図８に示すように破線で示した領
域を除いた領域であり、５０ビットＹライン不良の認識
ルールが読み込まれた時点でのスキャン対象は図９に示
すように破線で示した領域を除いた領域である。これに
よって、一度認識された不良モードに該当する構成要素
の集合体をスキャン対象から除外することによって、同
じ集合体が二重に認識されることを防ぐ。例えば、図５
ではＹ方向に５つの不良構成要素の集合体が２箇所ある
が、一方は図１１に示す１００ビットＹライン不良の一
部として認識され、他方は図１２に示す５０ビットＹラ
イン不良として認識される。このように、複数の不良モ
ードを予め設定された順で優先して認識する。
【００４６】以上の認識ルールは不良形状が大きい順に
配置することによって、大きな不良形状の不良モードを
優先的に認識した。小さな不良形状の不良モードを優先
的に認識したいときは、不良形状の大きい不良モードの
順に配置すればよい。また、ビット不良の不良モードを
優先的に認識したいときは、ビット不良の不良モードを
先頭に配置すればよい。ライン不良の不良モードを優先
的に認識したいときは、ライン不良の不良モードを先頭
に配置すればよい。ビット不良の不良モードを先頭に配
置することによって、例えばブロック不良の不良モード
を先頭に配置したときに認識できなかったブロック不良
内に含まれるビット不良を認識することができる。
【００４７】なお、図５及び図１１を対比して分かるよ
うに、集合体ＦＬＹ１００のうちの２つの構成要素は不
良構成要素でない。これは、不良率によって不良モード
に該当する集合体を認識しているためである。
【００４８】また、Ｕｎｋｏｗｎの認識ルールに対して
は残りのスキャン対象内の不良構成要素がＵｎｋｏｗｎ
の不良モードとして認識される。
【００４９】オペレータは詳細に解析したい不良モード
をデータ解析用ＥＷＳ本体２１に選択不良モードとして
予め設定しておく。データ解析用ＥＷＳ本体２１は選択
不良モードに該当する集合体を選択集合体として選択す
る（ステップＳ４）。例えば選択不良モードが１００ビ
ットＹライン不良であるとき、選択集合体は図１１に示
す集合体ＦＬＹ１００である。
【００５０】データ解析用ＥＷＳ本体２１は選択集合体
に対応する領域を第１不良マップから抽出領域として抽
出する。例えば集合体ＦＬＹ１００に対応する抽出領域
は図３に示すＸ座標が８９〜９９、Ｙ座標が０〜９９の
領域である。そして、データ解析用ＥＷＳ本体２１は選
択不良モードについてはこの抽出領域を用いて半導体装
置の不良に関わる解析を行う（ステップＳ５）。
【００５１】なお、データ解析用ＥＷＳ本体２１は選択
不良モードでない不良モードについてはステップＳ３に
おいて第２不良マップを用いて解析を行う。
【００５２】そして、データ解析用ＥＷＳ本体２１は、
ステップＳ４及びステップＳ５の解析の結果を表示装置
２２に表示する（ステップＳ６）。
【００５３】なお、実施の形態１のＳ５では、従来の方
法を用いて不良形状を認識する。この方法は、不良形状
を読み込み（図１５のステップＳ５１）、抽出領域から
読み込んだ不良形状に該当する不良構成要素を認識する
（ステップＳ５３）。不良形状を全て読み込んだとき終
了する（ステップＳ５１）。
【００５４】例えば集合体ＦＬＹ１００に対応する抽出
領域が図１６に示すような不良構成要素（ここでは不良
ビット）を有するとき、不良形状として１本線状のライ
ン不良ＦＬＹ１、破線状のライン不良ＦＬＹ２、２本線
状のライン不良ＦＬＹ３、３本線状のライン不良ＦＬＹ
４が認識される。第２不良マップでは集合体ＦＬＹ１０
０が単に１本線状のライン不良としか認識できないが、
抽出領域では不良形状ＦＬＹ１００が複数のライン不良
からなると認識できる。このように、データ解析用ＥＷ
Ｓ本体２１は選択不良モードについては抽出領域を用い
ることによって詳細に認識することができる。
【００５５】実施の形態１による効果は次の通りであ
る。すなわち、仮に第２不良マップを用いずに第１不良
マップのみを用いて解析すれば、詳細に解析することが
できるが、解析対象のデータの数が多くなる。一方、第
２不良マップを用いて解析すればデータの数が少なくな
るが、詳細に解析することが困難になる。そこで、詳細
に解析したい不良モードについては抽出領域を用いるこ
とによって、解析対象のデータの数を抑えながら詳細に
解析することが可能になる。
【００５６】実施の形態２．実施の形態１のステップＳ
５では、抽出領域からライン不良等の不良形状を認識し
た。実施の形態２のステップＳ５では、ステップＳ３と
同様なアルゴリズムによって抽出領域から不良モードを
認識する。実施の形態２のその他は実施の形態１と同様
である。
【００５７】ステップＳ５における不良モードの認識方
法は実施の形態１で説明したものと同様である。但し、
実施の形態２における不良モードにはステップＳ３で用
いられる不良モードとステップＳ５で用いられる不良モ
ードとが含まれる。
【００５８】ステップＳ５で用いられる不良モードに対
応する認識ルールを次に示す。
【００５９】ビット不良｛ｓｉｚｅ＝１×１；ａｃｃｅ
ｐｔｅｄｒａｔｅ＝１００％｝，ビット不良｛ｓｉｚｅ
＝１×２；ａｃｃｅｐｔｅｄｒａｔｅ＝１００％｝，ビ
ット不良｛ｓｉｚｅ＝２×１；ａｃｃｅｐｔｅｄｒａｔ
ｅ＝１００％｝。
【００６０】実施の形態２のステップＳ５によって、抽
出領域内に存在する不良モードが認識される。例えば、
抽出領域が図１７に示すものであるとき、この抽出領域
から認識して分類されたビット不良の不良モードに該当
する集合体を図１８に示す。
【００６１】なお、ａｃｃｅｐｔｅｄｒａｔｅが１００
％の場合は、サーチエリアより大きい不良構成要素のみ
からなる集合体はスキャン対象から除外されることによ
って、独立したビット不良が認識できる。
【００６２】実施の形態２による効果は次の通りであ
る。すなわち、ステップＳ５において抽出領域の構成要
素の認識に対して用いるアルゴリズムとして、ステップ
Ｓ３において第２不良マップの構成要素の認識に対して
用いた不良モードの認識方法を用いることによってプロ
グラムを簡略化することができる。
【００６３】実施の形態３．実施の形態１のステップＳ
５では、抽出領域からライン不良等の不良形状を認識し
た。実施の形態３のステップＳ５では、ステップＳ３と
同様な方法によって抽出領域から不良モードを認識す
る。実施の形態３のその他は実施の形態１と同様であ
る。
【００６４】ステップＳ５における不良モードの認識方
法は実施の形態１で説明したものと同様である。但し、
実施の形態２における不良モードにはステップＳ３で用
いられる不良モードとステップＳ５で用いられる不良モ
ードとが含まれる。
【００６５】ステップＳ５で用いられる不良モードに対
応する認識ルールを次に示す。
【００６６】４０ビットライン不良｛ｓｉｚｅ＝４０×
１；ａｃｃｅｐｔｅｄｒａｔｅ＝７５％｝。
【００６７】実施の形態３のステップＳ５によって、抽
出領域内に存在する不良モードが認識される。例えば、
抽出領域が図１７に示すものであるとき、この抽出領域
から認識して分類されたライン不良に該当する不良モー
ドに該当する集合体を図１９に示す。
【００６８】実施の形態３による効果は次の通りであ
る。すなわち、ステップＳ５において抽出領域の構成要
素の認識に対して用いるアルゴリズムとして、ステップ
Ｓ３において第２不良マップの構成要素の認識に対して
用いた不良モードの認識方法を用いることによってプロ
グラムを簡略化することができる。
【００６９】また、ステップＳ５で用いる認識ルール内
の不良モードはステップＳ３で用いる認識ルール内の不
良モードのうち、不良の直接の原因とはならない不良モ
ードが削除されていることによって、不良の直接の原因
となる不良モードのみを認識することができる。例え
ば、上述のようにステップＳ５で用いる認識ルール内の
不良モードはビット不良やブロック不良を削除し、ライ
ン不良のみであることによって、不良の直接の原因とな
るライン不良のみを認識することができる。
【００７０】実施の形態４．実施の形態４のステップＳ
５では、抽出領域からライン不良等の不良形状を認識し
た。実施の形態４のステップＳ５では、抽出領域から第
３不良マップを作成する。実施の形態４のその他は実施
の形態１と同様である。
【００７１】実施の形態４におけるステップＳ５は、次
の通りである。まず、データ解析用ＥＷＳ本体２１は選
択集合体に対応する領域を第１不良マップから抽出領域
として抽出する。そして抽出領域をＸ方向にｍ２ビッ
ト、Ｙ方向にｎ２ビットのブロックに区画し、データ解
析用ＥＷＳ本体２１は各ブロックの不良ビットの数に基
づく階調値を算出する。そして、データ解析用ＥＷＳ本
体２１は各ブロック内の階調値を示す第３不良マップを
生成する。
【００７２】この第３不良マップの例を図２０に示す。
図２０では、図１７に示す抽出領域がＸ方向に５ビッ
ト、Ｙ方向に５ビットのブロックに区画された場合であ
る。図２０内の各ブロックの数字は各ブロックの階調値
である。この例では階調値はブロック内の不良のメモリ
セルの数と等しい。このように、各ブロックを不良のメ
モリの数に基づいていくつかの段階（図２０では２５段
階）で階調化して認識する。
【００７３】実施の形態４による効果は次の通りであ
る。すなわち、抽出領域を第３不良マップに変換するこ
とによって、データの数が少なくなり、抽出領域を処理
する時間を短縮できる。
【００７４】実施の形態５．実施の形態５は実施の形態
４において生成した第３不良マップの表示に関する。
【００７５】図２１は実施の形態５のステップＳ５の詳
細を示すフローチャートである。まず、実施の形態４と
同様に第３不良マップを生成する（図２１のステップＳ
５３１）。そして、この第３不良マップの各ブロックの
階調値を視覚的に区別できるように、階調値に応じた色
あるいは模様又はこれらの組み合わせ等によって表示装
置２２に表示する（ステップＳ５３２）。
【００７６】例えば第３不良マップが図２０のとき、図
２２に示すように各ブロックを色によって区別して表示
する。図２２は各ブロックの階調値を３段階（不良のメ
モリセルの数が０〜１０個、１１〜２０個、２１〜２５
個）に分けて色別して表示した例を示す。各ブロックの
色は不良のメモリセルの数が多いほど濃くなるようにす
る。
【００７７】本実施の形態５による効果は次の通りであ
る。すなわち、各ブロックの不良のメモリセルの数を視
覚的に区別できるように表示することで、オペレータは
迅速、容易に不良の原因を解析できる。
【００７８】実施の形態６．実施の形態６は実施の形態
４あるいは５の段階の数を２にしたものである。
【００７９】抽出領域が図１７のときの２段階に色別し
て表示した第３不良マップの例を図２３に示す。図２３
の黒いブロックは不良のメモリセルの数が予め設定され
た閾値（２１）以上のブロックであり、一方、白いブロ
ックは不良のメモリセルの数が閾値未満のブロックであ
る。このように、第３不良マップ内のそれぞれのブロッ
クの階調値はブロック内の不良ビットの数が予め設定さ
れた閾値より大きいか否かに応じた２種類である。
【００８０】実施の形態６による効果は次の通りであ
る。すなわち、予め設定された閾値に基づいてブロック
を２段階で階調化することによって不良のブロックを顕
在化できる。
【００８１】実施の形態７．実施の形態７は、ステップ
Ｓ３と同様な方法によって実施の形態６で２階調化され
た第３不良マップから不良モードを認識する。図２４は
実施の形態７のステップＳ５の詳細を示すフローチャー
トである。図２４中のステップＳ５３１１は実施の形態
６で説明した２階調化を行う処理であり、ステップＳ５
３３は２階調化された第３不良マップから不良モードを
認識する処理であり、ステップＳ５３１、ステップＳ５
３２のそれぞれは図２１におけるそれらに対応してい
る。ステップＳ５３３における不良モードの認識方法は
実施の形態１で説明したものと同様である。但し、実施
の形態２における不良モードにはステップＳ３で用いら
れる不良モードとステップＳ５３３で用いられる不良モ
ードとが含まれる。
【００８２】本実施の形態７による効果は次の通りであ
る。すなわち、第３不良マップを２段階で階調化するこ
とによって、第３不良マップの不良モードを認識するこ
とができる。
【００８３】実施の形態８．実施の形態８では、図２の
ステップＳ５における抽出領域を用いた解析の結果とこ
の抽出領域に対応するステップＳ３で認識された不良モ
ード名称とを合わせて管理することによって、解析結果
に不良モード名称を属性情報として付加する。
【００８４】例えばステップＳ５における抽出領域が図
１７のとき、この抽出領域を用いた解析の結果は、ステ
ップＳ３で認識された１.６Ｋビットブロック不良と合
わせて管理される。
【００８５】実施の形態８による効果は次の通りであ
る。すなわち、抽出領域を用いた解析の結果とステップ
Ｓ３で認識された不良モード名称とを合わせて管理する
ことによって、この抽出領域が第２不良マップのどの不
良モードに属するものであるかを管理することを容易に
行うことができる。図２５及び図２６に解析の結果の表
示例を示す。図２５と図２６とを比較して分かるよう
に、縮退認識モードの欄にデータの属性情報を表示する
ことによって、不良モードの欄における表示が抽出領域
の不良モードであるか第２不良マップの不良モードであ
るかが明確になる。
【００８６】実施の形態９．図２７は本発明の実施の形
態９における不良解析装置の構成図である。この不良解
析装置は図１の不良解析装置にデータベースＤＢ２を加
えたものである。
【００８７】図２８は本発明の実施の形態９における不
良解析方法を示すフローチャートである。ステップＳ６
１では、ステップＳ３において認識した結果を表示し、
ステップＳ７１では、この結果をデータベースＤＢ１に
よって管理する。一方、ステップＳ６２では、ステップ
Ｓ５において認識した結果を表示し、ステップＳ７２で
は、この結果をデータベースＤＢ２によって管理する。
その他のステップは、図２のそれらと同様である。
【００８８】すなわち、データベースＤＢ２によって、
抽出領域を用いた解析の結果が管理され、データベース
ＤＢ１によって、第２不良マップを用いた解析の結果が
管理される。
【００８９】実施の形態９による効果は次の通りであ
る。すなわち、抽出領域を用いた解析の結果と第２不良
マップを用いた解析の結果を別々に管理することによっ
て、データの管理に関わる処理負荷を軽減し、処理速度
を上げることができる。
【００９０】実施の形態１０．図２９は本発明の実施の
形態１０における不良解析方法を示すフローチャートで
ある。ステップＳ６では、ステップＳ３あるいはステッ
プＳ５において認識した結果を表示し、ステップＳ７で
は、これらの結果をデータベースＤＢ１によって管理す
る。その他のステップは、図２のそれらと同様である。
【００９１】すなわち、データベースＤＢ１によって、
抽出領域を用いた解析の結果と第２不良マップを用いた
解析の結果とが管理される。
【００９２】実施の形態１０による効果は次の通りであ
る。すなわち、抽出領域を用いた解析の結果と第２不良
マップを用いた解析の結果とを１つのデータベースＤＢ
１で管理することによって、解析の結果を管理しやすく
なる。特に、抽出領域がブロック不良のときであってス
テップＳ５で認識されたこの抽出領域内の不良モードが
ライン不良やビット不良のような不良の原因が解析し易
い場合、１つのデータベースＤＢ１にアクセスするだけ
で、不良の原因の解析の際に有効な情報が得られる。
【００９３】実施の形態１１．図１４に示したように、
どの不良モードにも属さなかった残りの不良構成要素の
集合体ＦＵが存在する場合がある。そこで、実施の形態
１１では、オペレータが認識結果を改訂したい場合（図
３０のステップＳ８）、オペレータがこの集合体ＦＵを
指定して入力し、さらに不良モード名称を入力する（ス
テップＳ９）。改訂した後、改定後の認識の結果を含め
て、ステップＳ３あるいはステップＳ５において認識し
た結果をデータベースＤＢ１によって管理する（ステッ
プＳ７）。
【００９４】ステップＳ５では、例えば、図３１に示す
ように、オペレータがキーボード２４から座標（Ｘ１、
Ｙ１）と（Ｘ２、Ｙ１）を与えることによって、集合体
ＦＵのうちＸ方向のライン不良を入力し、さらに不良モ
ード名称として”３００ビットＸライン不良”を入力す
る。図３２は改定後の認識の結果の表示例を示す。
【００９５】実施の形態１１による効果は次の通りであ
る。すなわち、どの不良モードにも属さなかった残りの
不良構成要素を入力して不良モードを入力することによ
って、解析の結果を正確に把握することができる。
【００９６】実施の形態１２．実施の形態１１ではキー
ボード２４を用いて不良構成要素を入力したが、実施の
形態１２では、マウス２３等のポインティングデバイス
を用いて不良構成要素を指定して入力する。例えば図３
３に示すように表示装置２２に第２不良マップを表示
し、オペレータがカーソル２３１をマウスで動かして不
良ブロックを指定して入力する。これによって不良構成
要素の認識の結果の入力が迅速、容易になる。
【００９７】実施の形態１３．従来では、ブロック不良
の場合は正確な欠陥位置座標を決定することができない
ため、欠陥との照合は行っていなかった。
【００９８】実施の形態１３では、ステップＳ５におい
て欠陥検査装置１ｂが検出した欠陥の座標と抽出領域内
の不良ビットの座標とを対比し、欠陥の座標を基準とす
る予め設定された範囲内に存在する不良ビットを検出す
る。
【００９９】図３４は実施の形態１３における抽出領域
と欠陥との照合を示す概念図である。図３４に示すよう
に、欠陥の座標から予め設定された距離Ｔ内に存在する
ビット不良を検出する。この範囲内に存在するビット不
良Ｆ１が欠陥Ｐ１によって発生したものであると判断さ
れ、この範囲外に存在するビット不良Ｆ２が欠陥Ｐ１に
よって発生したものではないと判断される。
【０１００】実施の形態１３による効果は次の通りであ
る。すなわち、ブロック不良の場合であっても、このブ
ロック不良に対応する抽出領域と欠陥との照合を行うこ
とによって、不良の原因となる正確な欠陥の座標を決定
することができる。これによって、欠陥との照合におけ
る信頼性が高くなる。
【０１０１】実施の形態１４．実施の形態１４では、ス
テップＳ５において欠陥検査装置１ｂが検出した欠陥の
座標と抽出領域内の不良ビットの座標とを対比し、不良
ビットの座標を基準とする予め設定された範囲内に存在
する欠陥を検出する。
【０１０２】図３５は実施の形態１４における抽出領域
と欠陥との照合を示す概念図である。図３５に示すよう
に、ライン不良Ｆ３の座標から予め設定された距離Ｔ内
に存在する欠陥を検出する。この範囲内に存在する欠陥
Ｐ１がライン不良Ｆ３を生じさせた原因であると判断さ
れ、この範囲外に存在する欠陥Ｐ２がライン不良Ｆ３を
生じさせた原因ではないと判断される。
【０１０３】実施の形態１４による効果は次の通りであ
る。すなわち、ブロック不良の場合であっても、このブ
ロック不良に対応する抽出領域と欠陥との照合を行うこ
とによって、不良の原因となる正確な欠陥の座標を決定
することができる。これによって、欠陥との照合におけ
る信頼性が高くなる。
【０１０４】変形例．実施の形態１〜１４のいくつかを
組み合わせることが好ましい。図３６は実施の形態１〜
１４のいくつかを組み合わせた場合である。図３６にお
いて、ステップＳ５１では実施の形態５〜８のいずれか
に示した第３不良マップを用いて詳細認識を行い、ステ
ップＳ６２１ではこの結果を出力する。ステップＳ５２
では第３不良マップを用いない、すなわち、実施の形態
１〜３のいずれかに説明した詳細認識を行い、ステップ
Ｓ６２２ではこの結果を出力する。その他のステップは
実施の形態９と同様である。ステップＳ５１、ステップ
Ｓ５２のどちらを行うかはオペレータによって予め設定
される。
【０１０５】
【発明の効果】本発明請求項１によると、半導体装置の
解析を行う際、第１不良マップそのものを用いるのでは
なく、少なくとも１つのブロックからなる集合体を選択
して、これに対応する第１不良マップ内の領域を用いる
ことによって、集合体についてはデータの数を抑えなが
ら詳細に解析することが可能になるという効果を奏す。
【０１０６】本発明請求項２によると、選択不良モード
として例えばブロック不良等の詳細に解析する必要があ
る不良モードを設定しておけば、詳細に解析する必要が
ある不良モードに該当する集合体について詳細に解析で
きるという効果を奏す。
【０１０７】本発明請求項３によると、ステップ（ｅ）
と同じようにして領域内の不良モードを認識することに
よって、ステップ（ｅ）の処理を行うプログラムを利用
して不良モードを認識するという解析を行うことができ
るという効果を奏す。
【０１０８】本発明請求項４によると、第２不良マップ
に対する不良モードの認識と、領域に対する不良モード
の認識とを別にすることができるという効果を奏す。
【０１０９】本発明請求項５によると、不良モードを優
先して認識することで、同じ集合体が集合体が二重に認
識されることを防ぐことができるという効果を奏す。
【０１１０】本発明請求項６によると、例えばビット不
良のように不良の直接の原因とならいものやブロック不
良のように不良の原因が明確にならないようなものを削
除することによって、不良の直接の原因となる不良モー
ドのみを認識することができるという効果を奏す。
【０１１１】本発明請求項７によると、第３不良マップ
を生成することによって、データの数が少なくなり、領
域を処理する時間を短縮できるという効果を奏す。
【０１１２】本発明請求項８によると、階調値に応じた
模様や色等によってブロックを表示することで、オペレ
ータは迅速、容易に不良の原因を解析できるという効果
を奏す。
【０１１３】本発明請求項９によると、階調値が２種類
であることによって例えば不良ビットの多いブロックを
顕在化できるという効果を奏す。
【０１１４】本発明請求項１０によると、ステップ
（ｅ）と同じようにして領域内の不良モードを認識する
ことによって、ステップ（ｅ）の処理を行うプログラム
を利用して不良モードを認識するという解析を行うこと
ができるという効果を奏す。
【０１１５】本発明請求項１１によると、領域に対応す
る集合体に該当する不良モードを管理することによって
例えば領域と集合体に該当する不良モードとの関係が明
確になるという効果を奏す。
【０１１６】本発明請求項１２によると、ステップ
（ｅ）において認識した結果と、ステップ（ｄ）におい
て認識した結果とを異なるデータベースに管理すること
によって、データの管理に関わる処理負荷を軽減し、処
理速度を上げることができるという効果を奏す。
【０１１７】本発明請求項１３によると、ステップ
（ｅ）において認識した結果と、ステップ（ｄ）におい
て認識した結果とを同じデータベースに管理することに
よって、認識の結果を管理しやすくなるという効果を奏
す。
【０１１８】本発明請求項１４によると、例えばステッ
プ（ｃ）において認識されなかった不良ブロックについ
ては外部から入力された認識した結果を管理することに
よって、解析の結果を正確に把握することができるとい
う効果を奏す。
【０１１９】本発明請求項１５によると、ポインティン
グデバイスを用いることによって迅速に不良ブロックが
入力されるという効果を奏す。
【０１２０】本発明請求項１６によると、欠陥の座標と
領域内の不良ビットの座標とを対比することによって、
不良の原因となる正確な欠陥の座標を決定することがで
き、欠陥との照合における信頼性が高くなる。さらに、
例えば不良ビットの数が欠陥の数より少ない場合、１つ
の欠陥に対して行う対比の回数が少なくなり、処理の速
度が向上するという効果を奏す。
【０１２１】本発明請求項１７によると、欠陥の座標と
領域内の不良ビットの座標とを対比することによって、
不良の原因となる正確な欠陥の座標を決定することがで
き、欠陥との照合における信頼性が高くなる。さらに、
例えば不良ビットの数が欠陥の数より多い場合、１つの
不良ビットに対して行う対比の回数が少なくなり、処理
の速度が向上するという効果を奏す。
【０１２２】本発明請求項１８によると、解析手段が半
導体装置の解析を行う際、第１不良マップ生成手段によ
って生成された第１不良マップそのものを用いるのでは
なく、少なくとも１つのブロックからなる集合体を選択
部によって選択して、解析手段がこれに対応する第１不
良マップ内の領域を用いることによって、部集合体につ
いてはデータの数を抑えながら詳細に解析することが可
能になるという効果を奏す。
【図面の簡単な説明】
【図１】 本発明の不良解析装置の構成図である。
【図２】 本発明の実施の形態１における不良解析方法
を示すフローチャートである。
【図３】 ＦＢＭの例を示す図である。
【図４】 図３に示すＦＢＭの原点Ｏ付近の詳細図であ
る。
【図５】 第２不良マップの例を示す図である。
【図６】 本発明の実施の形態１における不良モード認
識方法のアルゴリズムを示すフローチャートである。
【図７】 不良モード認識方法を説明するための図であ
る。
【図８】 不良モード認識方法を説明するための図であ
る。
【図９】 不良モード認識方法を説明するための図であ
る。
【図１０】 不良モード認識方法を説明するための図で
ある。
【図１１】 不良モード認識方法を説明するための図で
ある。
【図１２】 不良モード認識方法を説明するための図で
ある。
【図１３】 不良モード認識方法を説明するための図で
ある。
【図１４】 不良モード認識方法を説明するための図で
ある。
【図１５】 不良形状を認識する方法を示すフローチャ
ートである。
【図１６】 不良形状の例を示す図である。
【図１７】 本発明の実施の形態１における抽出領域の
例を示す図である。
【図１８】 本発明の実施の形態２における不良モード
の例を示す図である。
【図１９】 本発明の実施の形態３における不良モード
の例を示す図である。
【図２０】 本発明の実施の形態４における第３不良マ
ップの例を示す図である。
【図２１】 本発明の実施の形態５を説明するためのフ
ローチャートである。
【図２２】 本発明の実施の形態５における第３不良マ
ップの表示例を示す図である。
【図２３】 本発明の実施の形態６における第３不良マ
ップの表示例を示す図である。
【図２４】 本発明の実施の形態７を説明するためのフ
ローチャートである。
【図２５】 本発明の実施の形態８における解析の結果
の表示例を示す図である。
【図２６】 本発明の実施の形態８における解析の結果
の表示例を示す図である。
【図２７】 本発明の実施の形態９における不良解析装
置の構成図である。
【図２８】 本発明の実施の形態９における不良解析方
法を示すフローチャートである。
【図２９】 本発明の実施の形態１０における不良解析
方法を示すフローチャートである。
【図３０】 本発明の実施の形態１１における不良解析
方法を示すフローチャートである。
【図３１】 本発明の実施の形態１１を説明するための
図である。
【図３２】 本発明の実施の形態１１における認識結果
の表示例を示す図である。
【図３３】 本発明の実施の形態１２を説明するための
図である。
【図３４】 本発明の実施の形態１３における抽出領域
と欠陥との照合を示す概念図である。
【図３５】 本発明の実施の形態１４における抽出領域
と欠陥との照合を示す概念図である。
【図３６】 本発明の実施の形態の変形例を示す図であ
る。
【符号の説明】
１ａ ＬＳＩテスタ、１ｂ 欠陥検査装置、２１ デー
タ解析用ＥＷＳ本体、２２ 表示装置、２３ マウス、
２４ キーボード、ＤＢ１，ＤＢ２ データベース。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｇ０１Ｎ 21/88 Ｇ０１Ｒ 31/28 Ｂ (72)発明者 古田 正昭 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）半導体装置内の不良ビットの位置
    を示す第１不良マップを生成するステップと、 （ｂ）前記第１不良マップを複数のブロックに区画し、
    前記第１不良マップ内の不良ブロックの位置を示す第２
    不良マップを生成するステップと、 （ｃ）少なくとも１つのブロックからなる集合体を前記
    第２不良マップから選択するステップと、 （ｄ）前記第１不良マップのうちの前記集合体に対応す
    る領域を用いて前記半導体装置の解析を行うステップ
    と、を備えた不良解析方法。
  2. 【請求項２】 前記集合体の大きさ、形状及び前記集合
    体に含まれる不良ビットの数に基づく値を条件とする不
    良モードが複数予め設定され、 前記複数の不良モードのうちの少なくとも１つが選択不
    良モードとして予め設定され、 （ｅ）前記複数の不良モードのそれぞれに該当する前記
    集合体を前記第２不良マップから認識するステップをさ
    らに備え、 前記ステップ（ｃ）における前記集合体は前記選択不良
    モードに該当する請求項１記載の不良解析方法。
  3. 【請求項３】 前記ステップ（ｄ）は前記複数の不良モ
    ードのそれぞれに該当する前記集合体を前記領域から認
    識する請求項２記載の不良解析方法。
  4. 【請求項４】 前記複数の不良モードには前記ステップ
    （ｅ）に用いられる不良モードと前記ステップ（ｄ）に
    用いられる不良モードとが含まれる請求項３記載の不良
    解析方法。
  5. 【請求項５】 前記ステップ（ｄ）は前記複数の不良モ
    ードを予め設定された順で優先して認識する請求項４記
    載の不良解析方法。
  6. 【請求項６】 前記ステップ（ｄ）に用いられる不良モ
    ードは前記ステップ（ｅ）に用いられる複数の不良モー
    ドのうちの所定の不良モードが削除されている請求項４
    記載の不良解析方法。
  7. 【請求項７】 前記ステップ（ｄ）は、前記領域を複数
    のブロックに区画し、前記複数のブロックのそれぞれに
    含まれる不良ビットの数に基づく階調値を示す第３不良
    マップを生成するステップをさらに備えた請求項１記載
    の不良解析方法。
  8. 【請求項８】 前記ステップ（ｄ）は、前記第３不良マ
    ップ内のそれぞれのブロックを当該ブロックの前記階調
    値に応じた模様や色等によって表示する請求項７記載の
    不良解析方法。
  9. 【請求項９】 前記ステップ（ｄ）の階調値は２種類で
    ある請求項７記載の不良解析方法。
  10. 【請求項１０】 前記集合体の大きさ、形状、これに含
    まれる不良ビットの数に基づく値を条件とする不良モー
    ドが複数予め設定され、 前記複数の不良モードのうちの少なくとも１つが選択不
    良モードとして予め設定され、 （ｅ）前記複数の不良モードのそれぞれに該当する前記
    集合体を前記第２不良マップ内から認識するステップを
    さらに備え、 前記ステップ（ｃ）における前記集合体は前記選択不良
    モードに該当し、 前記ステップ（ｄ）は前記複数の不良モードのそれぞれ
    に該当する前記集合体を前記第３不良マップから認識す
    る請求項９記載の不良解析方法。
  11. 【請求項１１】 前記ステップ（ｄ）は、前記領域に対
    応する前記集合体に該当する不良モードを管理する請求
    項２記載の不良解析方法。
  12. 【請求項１２】 前記ステップ（ｅ）において認識した
    結果を第１データベースによって管理するステップと、 前記ステップ（ｄ）において認識した結果を第２データ
    ベースによって管理するステップと、をさらに備えた請
    求項３記載の不良解析方法。
  13. 【請求項１３】 前記ステップ（ｅ）において認識した
    結果と前記ステップ（ｄ）において認識した結果とを同
    じデータベースに管理するステップをさらに備えた請求
    項３記載の不良解析方法。
  14. 【請求項１４】 （ｆ）前記ステップ（ｅ）において認
    識した結果をデータベースに管理するステップと、 （ｇ）外部から入力された前記不良ブロックの前記認識
    した結果を前記データベースに管理するステップと、を
    さらに備えた請求項２記載の不良解析方法。
  15. 【請求項１５】 前記ステップ（ｇ）は前記第２不良マ
    ップを表示装置に表示し、ポインティングディバイスに
    よって前記認識した結果が入力される請求項１４記載の
    不良解析方法。
  16. 【請求項１６】 前記ステップ（ｄ）は、 欠陥検査装置が検出した欠陥の座標と前記領域内の不良
    ビットの座標とを対比し、前記欠陥の座標を基準とする
    予め設定された範囲内に存在する不良ビットを検出する
    請求項１記載の不良解析方法。
  17. 【請求項１７】 前記ステップ（ｄ）は、 欠陥検査装置が検出した欠陥の座標と前記領域内の不良
    ビットの座標とを対比し、前記不良ビットの座標を基準
    とする予め設定された範囲内に存在する欠陥を検出する
    請求項１記載の不良解析方法。
  18. 【請求項１８】 半導体装置内の不良ビットの位置を示
    す第１不良マップを生成する第１不良マップ生成手段
    と、 前記第１不良マップを複数のブロックに区画し、前記第
    １不良マップ内の不良ブロックの位置を示す第２不良マ
    ップを生成する第２不良マップ生成手段と、 少なくとも１つのブロックからなる集合体を前記第２不
    良マップから選択する選択手段と、 前記第１不良マップのうちの前記集合体に対応する領域
    を用いて半導体装置の解析を行う解析手段と、を備えた
    不良解析装置。
JP26971297A 1997-10-02 1997-10-02 不良解析方法及びその装置 Expired - Fee Related JP3995768B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26971297A JP3995768B2 (ja) 1997-10-02 1997-10-02 不良解析方法及びその装置
US09/055,905 US6016278A (en) 1997-10-02 1998-04-07 Failure analysis method and device
DE19824208A DE19824208A1 (de) 1997-10-02 1998-05-29 Fehleranalyseverfahren und zugehörige Vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26971297A JP3995768B2 (ja) 1997-10-02 1997-10-02 不良解析方法及びその装置

Publications (3)

Publication Number Publication Date
JPH11111796A true JPH11111796A (ja) 1999-04-23
JPH11111796A5 JPH11111796A5 (ja) 2004-10-07
JP3995768B2 JP3995768B2 (ja) 2007-10-24

Family

ID=17476131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26971297A Expired - Fee Related JP3995768B2 (ja) 1997-10-02 1997-10-02 不良解析方法及びその装置

Country Status (3)

Country Link
US (1) US6016278A (ja)
JP (1) JP3995768B2 (ja)
DE (1) DE19824208A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429883B1 (ko) * 2001-12-20 2004-05-03 삼성전자주식회사 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
US7020817B2 (en) 2001-06-05 2006-03-28 Matsushita Electric Industrial Co., Ltd. Method for testing semiconductor chips and semiconductor device
JP2007178129A (ja) * 2005-12-26 2007-07-12 Digital Electronics Corp 目視検査支援装置、目視検査支援プログラムおよびそのプログラムを記録した記録媒体
JP2012513652A (ja) * 2007-12-21 2012-06-14 ラムバス・インコーポレーテッド フラッシュメモリタイミングの事前特徴付け
JP6387477B1 (ja) * 2017-06-23 2018-09-05 株式会社Ｒｉｓｔ 検査装置、検査方法及び検査プログラム
JP2019161088A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 不良解析装置および不良解析方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11306793A (ja) * 1998-04-27 1999-11-05 Advantest Corp 不良解析方法および装置
TW533422B (en) * 2000-11-28 2003-05-21 Advantest Corp Fail analysis device
JP4170611B2 (ja) * 2001-03-29 2008-10-22 株式会社東芝 半導体集積回路の不良検出方法及び不良検出装置
KR20030087130A (ko) * 2002-05-06 2003-11-13 동부전자 주식회사 반도체 소자의 불량 분석 장치 및 방법
JP2003338196A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 不良解析方法
JP4347751B2 (ja) * 2004-06-07 2009-10-21 株式会社アドバンテスト 不良解析システム及び不良箇所表示方法
KR100827440B1 (ko) * 2006-09-29 2008-05-06 삼성전자주식회사 반도체 집적 회로 장치의 불량 분석 방법 및 시스템
JP2012018052A (ja) * 2010-07-07 2012-01-26 Toshiba Corp 半導体装置の不良解析システム及び方法
JP2012038368A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 不良解析装置及び不良解析方法
CN105021970A (zh) * 2015-07-30 2015-11-04 厦门乾照光电股份有限公司 一种发光二极管失效分析解剖装置和解剖方法
CN116298810B (zh) * 2023-03-31 2023-11-21 胜科纳米(苏州)股份有限公司 一种高阶芯片的失效分析方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3370379B2 (ja) * 1993-03-19 2003-01-27 株式会社日立製作所 半導体装置の製造方法
JP3639636B2 (ja) * 1995-04-25 2005-04-20 株式会社ルネサステクノロジ 半導体ウェハの不良解析装置及び不良解析方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020817B2 (en) 2001-06-05 2006-03-28 Matsushita Electric Industrial Co., Ltd. Method for testing semiconductor chips and semiconductor device
KR100429883B1 (ko) * 2001-12-20 2004-05-03 삼성전자주식회사 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
JP2007178129A (ja) * 2005-12-26 2007-07-12 Digital Electronics Corp 目視検査支援装置、目視検査支援プログラムおよびそのプログラムを記録した記録媒体
JP2012513652A (ja) * 2007-12-21 2012-06-14 ラムバス・インコーポレーテッド フラッシュメモリタイミングの事前特徴付け
JP6387477B1 (ja) * 2017-06-23 2018-09-05 株式会社Ｒｉｓｔ 検査装置、検査方法及び検査プログラム
WO2018235266A1 (ja) * 2017-06-23 2018-12-27 株式会社Ｒｉｓｔ 検査装置、検査方法及び検査プログラム
JP2019161088A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 不良解析装置および不良解析方法

Also Published As

Publication number Publication date
JP3995768B2 (ja) 2007-10-24
DE19824208A1 (de) 1999-04-15
US6016278A (en) 2000-01-18

Similar Documents

Publication Publication Date Title
JPH11111796A (ja) 不良解析方法及びその装置
US7257247B2 (en) Mask defect analysis system
US6553329B2 (en) System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
US6775817B2 (en) Inspection system and semiconductor device manufacturing method
US6205239B1 (en) System and method for circuit repair
US6292582B1 (en) Method and system for identifying defects in a semiconductor
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
US6334097B1 (en) Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods
KR20200089621A (ko) 표본에 대한 결함 검출 방법 및 그 시스템
CN1342318A (zh) 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统
US12374572B2 (en) Systems and methods for systematic physical failure analysis (PFA) fault localization
CN115187564B (zh) 缺陷检测方法、装置、计算机可读存储介质与电子设备
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
KR100429883B1 (ko) 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
JP4190748B2 (ja) 半導体不良解析用のｃａｄツール及び半導体不良解析方法
US6618830B1 (en) System and method for pruning a bridging diagnostic list
JP2000306964A (ja) 検査データ処理方法および検査データ処理装置
KR102823927B1 (ko) 검사 장치, 검사 방법 및 검사 프로그램, 그리고 학습 장치, 학습 방법 및 학습 프로그램
Mittal et al. Test chip design for optimal cell-aware diagnosability
JP2005277247A (ja) 処理装置、表示方法および表示プログラム
Tian On improving estimation of root cause distribution of volume diagnosis
CN111429427B (zh) 检测对象缺陷图案的优先级排序装置、排序方法及存储介质
US20240241498A1 (en) Module for predicting semiconductor physical defects and method thereof
JPH0547882A (ja) Ｌｓｉパタン診断システム
JP2001155046A (ja) 集積回路の短絡検査装置、及び、短絡検査処理プログラムを記録したコンピュータ読み取り可能な記録媒体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees