JPH11111845A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11111845A JPH11111845A JP9271134A JP27113497A JPH11111845A JP H11111845 A JPH11111845 A JP H11111845A JP 9271134 A JP9271134 A JP 9271134A JP 27113497 A JP27113497 A JP 27113497A JP H11111845 A JPH11111845 A JP H11111845A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- sio
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
- H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
- H10P14/6548—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by forming intermediate materials, e.g. capping layers or diffusion barriers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】不純物の拡散、並びに水や水酸イオンの侵入を
抑制し、素子の信頼性の向上を図る。 【解決手段】絶縁膜１１上に複数本の第１の金属配線２
０が形成されている。素子分離絶縁膜１１及び第１の金
属配線２０上に、フッ素が高濃度に添加されたシリコン
酸化膜３１，シリコン窒化膜３２及びＳｉＯ2 膜３３が
積層されている。ＳｉＯ2 膜３３の比誘電率は、ＳｉＯ
Ｆ膜３１より高く、シリコン窒化膜３２より低い値を有
する。ＳｉＯＦ膜３１，シリコン窒化膜３２，ＳｉＯ2
膜３３に第１の金属配線２０に接続するヴィア・ホール
が形成され、ヴィア・ホール中にＷプラグ材４１が埋め
込み形成されている。ＳｉＯ2 膜３３上に第２の金属配
線５０が形成されている。
抑制し、素子の信頼性の向上を図る。 【解決手段】絶縁膜１１上に複数本の第１の金属配線２
０が形成されている。素子分離絶縁膜１１及び第１の金
属配線２０上に、フッ素が高濃度に添加されたシリコン
酸化膜３１，シリコン窒化膜３２及びＳｉＯ2 膜３３が
積層されている。ＳｉＯ2 膜３３の比誘電率は、ＳｉＯ
Ｆ膜３１より高く、シリコン窒化膜３２より低い値を有
する。ＳｉＯＦ膜３１，シリコン窒化膜３２，ＳｉＯ2
膜３３に第１の金属配線２０に接続するヴィア・ホール
が形成され、ヴィア・ホール中にＷプラグ材４１が埋め
込み形成されている。ＳｉＯ2 膜３３上に第２の金属配
線５０が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線を絶縁す
る層間絶縁膜を有する半導体装置及びその製造方法に関
する。
る層間絶縁膜を有する半導体装置及びその製造方法に関
する。
【０００２】
【従来の技術】近年、配線間並びに多層層間絶縁膜容量
が半導体デバイス性能（処理速度，消費電力）に与える
影響が大きくなってきており、従来層間絶縁膜として使
用されていたＳｉＯ2 の比誘電率（＝３．９）より低い
低誘電率絶縁膜を層間絶縁膜に用いる技術の開発が進め
られている。
が半導体デバイス性能（処理速度，消費電力）に与える
影響が大きくなってきており、従来層間絶縁膜として使
用されていたＳｉＯ2 の比誘電率（＝３．９）より低い
低誘電率絶縁膜を層間絶縁膜に用いる技術の開発が進め
られている。
【０００３】低誘電率の絶縁膜としては、ＳｉＯ2 構造
に対しフッ素（Ｆ）やホウ素（Ｂ）を添加した材料が知
られている。しかしながら、通常のＳｉＯ2 膜の成膜方
法では、これらの添加物を安定な状態でＳｉＯ2 膜中に
取り込むことは容易ではない。これらの添加物をＳｉＯ
2 膜中に安定した状態で取り込むために、従来よりさら
にプラズマ密度を高めたＨＤＰ−ＣＶＤ（High Density
Plasma −Chemical Vapor Deposition ）法を用いて成
膜する技術が知られている。
に対しフッ素（Ｆ）やホウ素（Ｂ）を添加した材料が知
られている。しかしながら、通常のＳｉＯ2 膜の成膜方
法では、これらの添加物を安定な状態でＳｉＯ2 膜中に
取り込むことは容易ではない。これらの添加物をＳｉＯ
2 膜中に安定した状態で取り込むために、従来よりさら
にプラズマ密度を高めたＨＤＰ−ＣＶＤ（High Density
Plasma −Chemical Vapor Deposition ）法を用いて成
膜する技術が知られている。
【０００４】しかし、カーボンを含有しないガス系を用
いてＨｉｇｈ−Ｄｅｎｓｉｔｙ−Ｐｌａｓｍａ（ＨＤ
Ｐ）によって成膜された膜内には、従来成膜方法では膜
内部に生成されていたダングリングボンドやＣＨx から
なる不安定構造の絶対量が激減する。そのため、膜中に
取り込まれた余剰のＦや水酸イオンは、上記の欠陥領域
に反応・再結合することなく、上層配線方向へ拡散して
金属と絶縁膜との密着性を劣化させるという問題があっ
た。
いてＨｉｇｈ−Ｄｅｎｓｉｔｙ−Ｐｌａｓｍａ（ＨＤ
Ｐ）によって成膜された膜内には、従来成膜方法では膜
内部に生成されていたダングリングボンドやＣＨx から
なる不安定構造の絶対量が激減する。そのため、膜中に
取り込まれた余剰のＦや水酸イオンは、上記の欠陥領域
に反応・再結合することなく、上層配線方向へ拡散して
金属と絶縁膜との密着性を劣化させるという問題があっ
た。
【０００５】さらには、半導体外部環境より拡散導入さ
れる水，水酸イオンが前記絶縁体内部に拡散しやすく、
素子特性や金属配線特性の劣化が起こりやすいという問
題があった。
れる水，水酸イオンが前記絶縁体内部に拡散しやすく、
素子特性や金属配線特性の劣化が起こりやすいという問
題があった。
【０００６】また、ＳｉＯＦ膜以外にも、比誘電率が
３．９未満であるＳＯＧ膜やポリイミド等の有機系低誘
電率膜の低誘電率膜においても同様に吸湿性に富み、素
子特性及び金属配線の特性を劣化させてしまうという問
題がある。
３．９未満であるＳＯＧ膜やポリイミド等の有機系低誘
電率膜の低誘電率膜においても同様に吸湿性に富み、素
子特性及び金属配線の特性を劣化させてしまうという問
題がある。
【０００７】
【発明が解決しようとする課題】上記したように、上層
配線及び下層配線間を絶縁分離する層間絶縁膜に比誘電
率が３．９未満である低誘電率絶縁膜を用いた場合、層
間絶縁膜に添加されている不純物が上層配線方向へと拡
散して金属と絶縁膜との密着性を劣化させるという問題
があった。また、低誘電率絶縁膜は、透過性に富み水や
水酸イオン等が拡散しやすく、素子特性や配線等を劣化
させるという問題があった。
配線及び下層配線間を絶縁分離する層間絶縁膜に比誘電
率が３．９未満である低誘電率絶縁膜を用いた場合、層
間絶縁膜に添加されている不純物が上層配線方向へと拡
散して金属と絶縁膜との密着性を劣化させるという問題
があった。また、低誘電率絶縁膜は、透過性に富み水や
水酸イオン等が拡散しやすく、素子特性や配線等を劣化
させるという問題があった。
【０００８】本発明の目的は、上層配線及び下層配線間
を分離絶縁する層間絶縁膜に添加されている不純物の拡
散、並びに該層間絶縁膜への水や水酸イオンの侵入を抑
制し、素子の信頼性の向上を図り得る半導体装置を提供
することにある。
を分離絶縁する層間絶縁膜に添加されている不純物の拡
散、並びに該層間絶縁膜への水や水酸イオンの侵入を抑
制し、素子の信頼性の向上を図り得る半導体装置を提供
することにある。
【０００９】
［構成］本発明は、上記目的を達成するために以下のよ
うに構成されている。 （１） 本発明（請求項１）の半導体装置は、基板上に
形成された下層配線と、前記基板及び下層配線上に形成
された比誘電率が３．９未満の下層絶縁膜と、この下層
絶縁膜上に形成され、該下層絶縁膜より比誘電率が高
く、水及び水酸イオンの透過率が低い拡散抑制絶縁膜
と、この拡散抑制絶縁膜上に形成され、比誘電率が該拡
散抑制絶縁膜より低い上層絶縁膜と、前記上層絶縁膜上
に形成、又は該上層絶縁膜に埋め込み形成された上層配
線とを具備してなることを特徴とする。 （２） 本発明（請求項６）の半導体装置の製造方法
は、基板上に下層配線を形成する工程と、前記基板及び
下層配線上に比誘電率が３．９未満である下層絶縁膜を
形成する工程と、前記下層絶縁膜上に、比誘電率が該下
層絶縁膜より高く、水及び水酸イオンの拡散係数が低い
拡散抑制絶縁膜を形成する工程と、前記拡散抑制絶縁膜
上に、比誘電率が該拡散抑制絶縁膜より低い上層絶縁膜
を形成する工程と、前記上層絶縁膜上に上層配線を形成
するか、又は該上層絶縁膜に溝を形成しこの溝内に上層
配線を埋め込み形成する工程とを含むことを特徴とす
る。
うに構成されている。 （１） 本発明（請求項１）の半導体装置は、基板上に
形成された下層配線と、前記基板及び下層配線上に形成
された比誘電率が３．９未満の下層絶縁膜と、この下層
絶縁膜上に形成され、該下層絶縁膜より比誘電率が高
く、水及び水酸イオンの透過率が低い拡散抑制絶縁膜
と、この拡散抑制絶縁膜上に形成され、比誘電率が該拡
散抑制絶縁膜より低い上層絶縁膜と、前記上層絶縁膜上
に形成、又は該上層絶縁膜に埋め込み形成された上層配
線とを具備してなることを特徴とする。 （２） 本発明（請求項６）の半導体装置の製造方法
は、基板上に下層配線を形成する工程と、前記基板及び
下層配線上に比誘電率が３．９未満である下層絶縁膜を
形成する工程と、前記下層絶縁膜上に、比誘電率が該下
層絶縁膜より高く、水及び水酸イオンの拡散係数が低い
拡散抑制絶縁膜を形成する工程と、前記拡散抑制絶縁膜
上に、比誘電率が該拡散抑制絶縁膜より低い上層絶縁膜
を形成する工程と、前記上層絶縁膜上に上層配線を形成
するか、又は該上層絶縁膜に溝を形成しこの溝内に上層
配線を埋め込み形成する工程とを含むことを特徴とす
る。
【００１０】本発明の好ましい実施態様を以下に示す。 (A-1) 前記最下層及び上層絶縁膜は、フッ素，ホウ素若
しくは炭素が不純物として添加されたシリコンを含む絶
縁膜である。 (A-2) 前記下層絶縁膜は、ＨＤＰ−ＣＶＤ法で形成され
た。 (A-3) 前記拡散抑制絶縁膜は、少なくとも２９８．１５
〜４００．１５Ｋの範囲内において、前記下層絶縁膜よ
り水及び水酸イオンの透過率が低い。なお、水とは、Ｈ
2 Ｏ及びＤ2 Ｏを含む。 (B-1) 前記下層絶縁膜の膜密度が、熱酸化により得られ
るシリコン酸化膜の膜密度より低い。 (B-2) 前記下層絶縁膜或いは上層絶縁膜が、ＳＯＧ膜或
いは有機系絶縁膜である。 (C) 前記拡散抑制絶縁膜の膜厚が、前記下層配線上の下
層絶縁膜の膜厚より薄い。 (D) 前記下層配線或いは上層配線が金属配線である。
しくは炭素が不純物として添加されたシリコンを含む絶
縁膜である。 (A-2) 前記下層絶縁膜は、ＨＤＰ−ＣＶＤ法で形成され
た。 (A-3) 前記拡散抑制絶縁膜は、少なくとも２９８．１５
〜４００．１５Ｋの範囲内において、前記下層絶縁膜よ
り水及び水酸イオンの透過率が低い。なお、水とは、Ｈ
2 Ｏ及びＤ2 Ｏを含む。 (B-1) 前記下層絶縁膜の膜密度が、熱酸化により得られ
るシリコン酸化膜の膜密度より低い。 (B-2) 前記下層絶縁膜或いは上層絶縁膜が、ＳＯＧ膜或
いは有機系絶縁膜である。 (C) 前記拡散抑制絶縁膜の膜厚が、前記下層配線上の下
層絶縁膜の膜厚より薄い。 (D) 前記下層配線或いは上層配線が金属配線である。
【００１１】［作用］本発明は、上記構成によって以下
の作用・効果を有する。拡散抑制絶縁膜によって、下層
絶縁膜中に添加されている不純物が、上層絶縁膜と上層
配線との界面まで拡散することを防止し、上層絶縁膜と
上層配線との密着性の劣化を防止することが可能とな
る。
の作用・効果を有する。拡散抑制絶縁膜によって、下層
絶縁膜中に添加されている不純物が、上層絶縁膜と上層
配線との界面まで拡散することを防止し、上層絶縁膜と
上層配線との密着性の劣化を防止することが可能とな
る。
【００１２】また、拡散抑制絶縁膜は、水や水酸イオン
等の透過率が低いので、その下層の下層絶縁膜に水や水
酸イオンが拡散することを抑制することが可能となり、
信頼性が向上する。
等の透過率が低いので、その下層の下層絶縁膜に水や水
酸イオンが拡散することを抑制することが可能となり、
信頼性が向上する。
【００１３】水や水酸イオン透過率が低い絶縁膜は、一
般的に比誘電率が高い物質である。従って、拡散抑制絶
縁膜上に上層配線を形成すると、上層配線間の容量が増
加する。そこで、拡散抑制絶縁膜より比誘電率が低い上
層絶縁膜を形成し、該上層絶縁膜上に上層配線が形成す
ることによって、多層層間配線容量の増加を防いでい
る。
般的に比誘電率が高い物質である。従って、拡散抑制絶
縁膜上に上層配線を形成すると、上層配線間の容量が増
加する。そこで、拡散抑制絶縁膜より比誘電率が低い上
層絶縁膜を形成し、該上層絶縁膜上に上層配線が形成す
ることによって、多層層間配線容量の増加を防いでい
る。
【００１４】また、配線間容量は、容量は線間を埋め込
む絶縁膜でなく、配線直下の絶縁膜にも強く影響され
る。従って、配線が形成される上層絶縁膜は、拡散抑制
絶縁膜より比誘電率が低いので、線間容量の増加も抑制
される。
む絶縁膜でなく、配線直下の絶縁膜にも強く影響され
る。従って、配線が形成される上層絶縁膜は、拡散抑制
絶縁膜より比誘電率が低いので、線間容量の増加も抑制
される。
【００１５】また、上層と下層配線との間の層間容量を
低減するためには、拡散抑制絶縁膜の膜厚が、下層絶縁
膜の下層配線上の膜厚より薄くしなければならない。ま
た、下層絶縁膜を平坦化した後拡散抑制絶縁膜を形成す
ることによって、特性のバラツキのない半導体装置を形
成することができる。
低減するためには、拡散抑制絶縁膜の膜厚が、下層絶縁
膜の下層配線上の膜厚より薄くしなければならない。ま
た、下層絶縁膜を平坦化した後拡散抑制絶縁膜を形成す
ることによって、特性のバラツキのない半導体装置を形
成することができる。
【００１６】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。 ［第１実施形態］図１は、本発明の第１実施形態に係わ
る２層配線を有する半導体装置の構成を示す断面図であ
る。なお、本実施形態では、素子分離並びにＭＯＳＦＥ
Ｔ等の形成工程は省略し、多層金属配線に直接関わる部
分のみを図示している半導体基板１０上に素子分離絶縁
膜１１が形成されている。素子分離絶縁膜１１上に複数
本の第１の金属配線（下層配線）２０が形成されてい
る。第１の金属配線２０は、Ｔｉ膜２１，ＴｉＮ膜２２
及びＡｌ−Ｃｕ合金膜２３が積層されて構成されてい
る。
を参照して説明する。 ［第１実施形態］図１は、本発明の第１実施形態に係わ
る２層配線を有する半導体装置の構成を示す断面図であ
る。なお、本実施形態では、素子分離並びにＭＯＳＦＥ
Ｔ等の形成工程は省略し、多層金属配線に直接関わる部
分のみを図示している半導体基板１０上に素子分離絶縁
膜１１が形成されている。素子分離絶縁膜１１上に複数
本の第１の金属配線（下層配線）２０が形成されてい
る。第１の金属配線２０は、Ｔｉ膜２１，ＴｉＮ膜２２
及びＡｌ−Ｃｕ合金膜２３が積層されて構成されてい
る。
【００１７】素子分離絶縁膜１１及び第１の金属配線２
０上に、ＨＤＰ−ＣＶＤ法によって形成され、フッ素が
高濃度に添加されているシリコン酸化膜（以下ＳｉＯＦ
膜）（下層絶縁膜）３１が形成されている。ＳｉＯＦ膜
３１は、その比誘電率の値が３．６であり、ＳｉＯ2 膜
の比誘電率値３．９に比べて低い値を有する。従って、
従来層間絶縁膜と用いられていたＳｉＯ2 膜に比べて配
線間容量を低減することができる。
０上に、ＨＤＰ−ＣＶＤ法によって形成され、フッ素が
高濃度に添加されているシリコン酸化膜（以下ＳｉＯＦ
膜）（下層絶縁膜）３１が形成されている。ＳｉＯＦ膜
３１は、その比誘電率の値が３．６であり、ＳｉＯ2 膜
の比誘電率値３．９に比べて低い値を有する。従って、
従来層間絶縁膜と用いられていたＳｉＯ2 膜に比べて配
線間容量を低減することができる。
【００１８】ＳｉＯＦ膜３１上に、第１の金属配線２０
上のＳｉＯＦ膜３１の膜厚より薄い膜厚のシリコン窒化
膜（拡散抑制絶縁膜）３２が形成されている。シリコン
窒化膜３２は、Ｓｉ−Ｎのネットワークが強固即ち緻密
な膜であることから、水及び水酸イオンの拡散に寄与す
る経路が極端に少ない構造体として存在することが可能
となり、水（Ｈ2 Ｏ，Ｄ2 Ｏ）及び水酸イオンの透過率
がＳｉＯＦ膜３１と比べて低い絶縁膜となり、水及び水
酸イオンがＳｉＯＦ膜３１の中に侵入することを抑制す
る。また、同様に、ＳｉＯＦ膜３１中の余剰なＦが後述
するＳｉＯ2 膜中に拡散することを防ぎ、該ＳｉＯ2 膜
と後述する第２の金属配線の密着性の劣化を防止するこ
とが可能となる。
上のＳｉＯＦ膜３１の膜厚より薄い膜厚のシリコン窒化
膜（拡散抑制絶縁膜）３２が形成されている。シリコン
窒化膜３２は、Ｓｉ−Ｎのネットワークが強固即ち緻密
な膜であることから、水及び水酸イオンの拡散に寄与す
る経路が極端に少ない構造体として存在することが可能
となり、水（Ｈ2 Ｏ，Ｄ2 Ｏ）及び水酸イオンの透過率
がＳｉＯＦ膜３１と比べて低い絶縁膜となり、水及び水
酸イオンがＳｉＯＦ膜３１の中に侵入することを抑制す
る。また、同様に、ＳｉＯＦ膜３１中の余剰なＦが後述
するＳｉＯ2 膜中に拡散することを防ぎ、該ＳｉＯ2 膜
と後述する第２の金属配線の密着性の劣化を防止するこ
とが可能となる。
【００１９】シリコン窒化膜３２上にＳｉＯ2 膜（上層
絶縁膜）３３が形成されている。ＳｉＯ2 膜３３の比誘
電率は、ＳｉＯＦ膜３１より高く、シリコン窒化膜３２
より低い値を有する。
絶縁膜）３３が形成されている。ＳｉＯ2 膜３３の比誘
電率は、ＳｉＯＦ膜３１より高く、シリコン窒化膜３２
より低い値を有する。
【００２０】ＳｉＯＦ膜３１，シリコン窒化膜３２，Ｓ
ｉＯ2 膜３３に第１の金属配線２０に接続するヴィア・
ホールが形成され、ヴィア・ホール中にＷプラグ材４１
が埋め込み形成されている。
ｉＯ2 膜３３に第１の金属配線２０に接続するヴィア・
ホールが形成され、ヴィア・ホール中にＷプラグ材４１
が埋め込み形成されている。
【００２１】ＳｉＯ2 膜３３上に複数本の第２の金属配
線（上層配線）５０が形成されている。この第２の金属
配線５０は、Ｔｉ膜５１，ＴｉＮ膜５２，Ａｌ−Ｃｕ合
金膜５３が積層されて構成されている。また、１本の第
２の金属配線５０は、Ｗプラグ材４１に接続されてい
る。
線（上層配線）５０が形成されている。この第２の金属
配線５０は、Ｔｉ膜５１，ＴｉＮ膜５２，Ａｌ−Ｃｕ合
金膜５３が積層されて構成されている。また、１本の第
２の金属配線５０は、Ｗプラグ材４１に接続されてい
る。
【００２２】ＳｉＯ2 膜３３及び第２の金属配線５０上
にチップを保護するためのパッシベーション絶縁膜とし
てＳｉＯＮ膜６１が形成されている。ＳｉＯＮ膜６１に
は、第２の金属配線５０に接続する接続窓６２が形成さ
れている。
にチップを保護するためのパッシベーション絶縁膜とし
てＳｉＯＮ膜６１が形成されている。ＳｉＯＮ膜６１に
は、第２の金属配線５０に接続する接続窓６２が形成さ
れている。
【００２３】次いで、この半導体装置の製造工程を説明
する。図２，３は、本発明の第１実施形態に係わる２層
金属配線の製造方法を示す工程断面図である。本工程断
面図においては、素子分離並びにＭＯＳＦＥＴ形成工程
は省略し、２層金属配線形成に直接関わる工程部分のみ
を図示している。
する。図２，３は、本発明の第１実施形態に係わる２層
金属配線の製造方法を示す工程断面図である。本工程断
面図においては、素子分離並びにＭＯＳＦＥＴ形成工程
は省略し、２層金属配線形成に直接関わる工程部分のみ
を図示している。
【００２４】先ず、半導体基板１０上に、後に形成する
配線の絶縁分離層となる素子分離絶縁膜１１を堆積した
後、絶縁膜１１上にＴｉ膜２１を２０ｎｍ積層する。そ
して、Ｔｉ膜２１上にＴｉＮ膜２２を７００ｎｍの膜厚
でスパッタ法により堆積する。連続して、ＴｉＮ膜２２
上にスパッタ法を用いてＡｌ−Ｃｕ合金膜２３を４００
ｎｍの膜厚で堆積する。次いで、リソグラフィ技術を用
いて配線部分のＡｌ−Ｃｕ合金膜２３上にレジストパタ
ーンを形成する。そして、レジストパターンをマスクと
してＲＩＥ（Reactive Ion Etching）法を用いて、Ａｌ
−Ｃｕ合金膜２３，ＴｉＮ膜２２及びＴｉ膜２１を順次
エッチングして第１の金属配線２０を形成加工した後、
レジストパターンを除去する（図２（ａ））。
配線の絶縁分離層となる素子分離絶縁膜１１を堆積した
後、絶縁膜１１上にＴｉ膜２１を２０ｎｍ積層する。そ
して、Ｔｉ膜２１上にＴｉＮ膜２２を７００ｎｍの膜厚
でスパッタ法により堆積する。連続して、ＴｉＮ膜２２
上にスパッタ法を用いてＡｌ−Ｃｕ合金膜２３を４００
ｎｍの膜厚で堆積する。次いで、リソグラフィ技術を用
いて配線部分のＡｌ−Ｃｕ合金膜２３上にレジストパタ
ーンを形成する。そして、レジストパターンをマスクと
してＲＩＥ（Reactive Ion Etching）法を用いて、Ａｌ
−Ｃｕ合金膜２３，ＴｉＮ膜２２及びＴｉ膜２１を順次
エッチングして第１の金属配線２０を形成加工した後、
レジストパターンを除去する（図２（ａ））。
【００２５】次いで、図２（ｂ）に示すように、Ｂｉａ
ｓ−ＨＤＰ ＣＶＤ（Bias-HighDensityPlasma Chemica
lVaporDepositioin ）法を用いてＳｉＯＦ膜３１を１．
３μｍ堆積する。ＳｉＯＦ膜３１の成膜は、ＩＣＰ−Ｔ
ｙｐｅのＨＤＰ−ＣＶＤ装置内に、ＳｉＦ4 ／Ｏ2 から
なる反応ガスにＢｉａｓスパッタ効果を得るためのＡｒ
ガスを添加したガス系を導入して、１×１０12ｃｍ-3の
プラズマ密度で行った。
ｓ−ＨＤＰ ＣＶＤ（Bias-HighDensityPlasma Chemica
lVaporDepositioin ）法を用いてＳｉＯＦ膜３１を１．
３μｍ堆積する。ＳｉＯＦ膜３１の成膜は、ＩＣＰ−Ｔ
ｙｐｅのＨＤＰ−ＣＶＤ装置内に、ＳｉＦ4 ／Ｏ2 から
なる反応ガスにＢｉａｓスパッタ効果を得るためのＡｒ
ガスを添加したガス系を導入して、１×１０12ｃｍ-3の
プラズマ密度で行った。
【００２６】ＳｉＯＦ膜３１を形成するための反応ガス
には、Ｓｉ源となるＴＥＯＳ／Ｏ2／ＮＦ3 ，ＴＥＯＳ
／Ｏ2 ／ＣＦ4 ，ＴＥＯＳ／Ｏ2 ／Ｃ2 Ｆ2 等のＴＥＯ
Ｓガスにフッ素を構成ガス中に持つ材料を添加したガス
系、Ｓｉ源となるＳｉＨ4 ／Ｏ2 ／ＣＦ4 ，ＳｉＨ4 ／
Ｏ2 ／Ｃ2 Ｆ6 等のＳｉＨ4 ガスフッ素を構成ガス中に
持つ材料を添加したガス系、或いはＳｉＦ4 ／Ｏ2 ，Ｓ
ｉＨ2 Ｆ2 ／Ｏ2 ＳｉＦ4 ／ＳｉＨ4 ／Ｏ2 ，ＳｉＨ2
Ｆ2 ／ＳｉＨ4 ／Ｏ2 等のＳｉ及びＦが反応ガスの１分
子中に含まれるガス系等を用いることができる。上記の
うち、Ｓｉ源となるガスに炭素を含有しない単純な系と
なる材料ガスを用いるほうがより望ましい。
には、Ｓｉ源となるＴＥＯＳ／Ｏ2／ＮＦ3 ，ＴＥＯＳ
／Ｏ2 ／ＣＦ4 ，ＴＥＯＳ／Ｏ2 ／Ｃ2 Ｆ2 等のＴＥＯ
Ｓガスにフッ素を構成ガス中に持つ材料を添加したガス
系、Ｓｉ源となるＳｉＨ4 ／Ｏ2 ／ＣＦ4 ，ＳｉＨ4 ／
Ｏ2 ／Ｃ2 Ｆ6 等のＳｉＨ4 ガスフッ素を構成ガス中に
持つ材料を添加したガス系、或いはＳｉＦ4 ／Ｏ2 ，Ｓ
ｉＨ2 Ｆ2 ／Ｏ2 ＳｉＦ4 ／ＳｉＨ4 ／Ｏ2 ，ＳｉＨ2
Ｆ2 ／ＳｉＨ4 ／Ｏ2 等のＳｉ及びＦが反応ガスの１分
子中に含まれるガス系等を用いることができる。上記の
うち、Ｓｉ源となるガスに炭素を含有しない単純な系と
なる材料ガスを用いるほうがより望ましい。
【００２７】ＨＤＰ−ＣＶＤ法を用いることによって、
成膜の際に得られるイオンが従来と比較してより単純且
つ安定なイオンの形態でウェハ上に供給可能となること
から、膜を構成する分子ネットワーク内に欠陥数の少な
い絶縁膜を得ることが可能となる。例えば、従来の平行
平板型電極のＣＶＤ装置によって得られた膜をＥＳＲ法
による測定した結果、６×１０18［ｓｐｉｎ／ｃｍ3 ］
のＥ’ｃｅｎｔｅｒが観測されたのに対し、ＨＤＰ−Ｃ
ＶＤ法によって得られた膜の値が検出限界以下であっ
た。本実施形態においては、ＳｉＦ4 ／ＳｉＨ4 ・Ｏ2
成膜ガスにより、ＳｉＯＦ膜３１を堆積した。
成膜の際に得られるイオンが従来と比較してより単純且
つ安定なイオンの形態でウェハ上に供給可能となること
から、膜を構成する分子ネットワーク内に欠陥数の少な
い絶縁膜を得ることが可能となる。例えば、従来の平行
平板型電極のＣＶＤ装置によって得られた膜をＥＳＲ法
による測定した結果、６×１０18［ｓｐｉｎ／ｃｍ3 ］
のＥ’ｃｅｎｔｅｒが観測されたのに対し、ＨＤＰ−Ｃ
ＶＤ法によって得られた膜の値が検出限界以下であっ
た。本実施形態においては、ＳｉＦ4 ／ＳｉＨ4 ・Ｏ2
成膜ガスにより、ＳｉＯＦ膜３１を堆積した。
【００２８】次いで、図２（ｃ）に示すように、ＣＭＰ
法を用いてＳｉＯＦ膜３１の表面を研磨し、平坦化処理
を行う。この研磨工程において、第１の金属配線２０上
のＳｉＯＦ膜３１の膜厚が０．８μｍになるまで、Ｓｉ
ＯＦ膜３１を研磨する。
法を用いてＳｉＯＦ膜３１の表面を研磨し、平坦化処理
を行う。この研磨工程において、第１の金属配線２０上
のＳｉＯＦ膜３１の膜厚が０．８μｍになるまで、Ｓｉ
ＯＦ膜３１を研磨する。
【００２９】次いで、図３（ｄ）に示すように、ＳｉＯ
Ｆ膜３１上に減圧プラズマＣＶＤ法により、シリコン窒
化膜３２を５０ｎｍ堆積し、続いて反応ガス及び成膜条
件を変え、同一チャンバー中にてＳｉＯ2 膜３３を１５
０ｎｍ堆積する。
Ｆ膜３１上に減圧プラズマＣＶＤ法により、シリコン窒
化膜３２を５０ｎｍ堆積し、続いて反応ガス及び成膜条
件を変え、同一チャンバー中にてＳｉＯ2 膜３３を１５
０ｎｍ堆積する。
【００３０】ＳｉＯ2 膜３３の成膜には、ＴＥＯＳ／Ｏ
2 系、更に少量のＦ化合物ガスが添加された状態での成
膜が考えられ、ＳｉＯ2 膜３３中には、フッ素、炭素等
の不純物が混入していても良い。
2 系、更に少量のＦ化合物ガスが添加された状態での成
膜が考えられ、ＳｉＯ2 膜３３中には、フッ素、炭素等
の不純物が混入していても良い。
【００３１】なお、シリコン窒化膜３２とＳｉＯ2 膜３
３とを同一チャンバー中にて連続成膜しているが、別チ
ャンバー又は別装置を用いた非連続成膜を行うことも可
能である。
３とを同一チャンバー中にて連続成膜しているが、別チ
ャンバー又は別装置を用いた非連続成膜を行うことも可
能である。
【００３２】次いで、図３（ｅ）に示すように、ＳｉＯ
Ｆ膜３１，シリコン窒化膜３２及びＳｉＯ2 膜３３に前
記第１の金属配線２０と接続するヴィア・ホールをリソ
グラフィ技術とＲＩＥ技術によって開孔形成する。そし
て、選択Ｗ ＣＶＤ技術によりヴィア・ホール内にのみ
Ｗプラグ材４１を埋め込み形成する。
Ｆ膜３１，シリコン窒化膜３２及びＳｉＯ2 膜３３に前
記第１の金属配線２０と接続するヴィア・ホールをリソ
グラフィ技術とＲＩＥ技術によって開孔形成する。そし
て、選択Ｗ ＣＶＤ技術によりヴィア・ホール内にのみ
Ｗプラグ材４１を埋め込み形成する。
【００３３】次いで、図３（ｆ）に示すように、ＳｉＯ
2 膜３３上にスパッタ法を用いてＴｉ膜５１を２０ｎ
ｍ，ＴｉＮ膜５２を７００ｎｍ及びＡｌ−Ｃｕ合金膜５
３を４００ｎｍの膜厚で順次連続して堆積する。次い
で、リソグラフィ技術により、配線パターンとなる部分
のＡｌ−Ｃｕ膜５３上にレジストパターンを形成する。
そして、レジストパターンをマスクとして、ＲＩＥによ
ってＴｉ膜５１，ＴｉＮ膜５２及びＡｌ−Ｃｕ膜５３を
順次エッチングし、第２の金属配線５０を形成する。
2 膜３３上にスパッタ法を用いてＴｉ膜５１を２０ｎ
ｍ，ＴｉＮ膜５２を７００ｎｍ及びＡｌ−Ｃｕ合金膜５
３を４００ｎｍの膜厚で順次連続して堆積する。次い
で、リソグラフィ技術により、配線パターンとなる部分
のＡｌ−Ｃｕ膜５３上にレジストパターンを形成する。
そして、レジストパターンをマスクとして、ＲＩＥによ
ってＴｉ膜５１，ＴｉＮ膜５２及びＡｌ−Ｃｕ膜５３を
順次エッチングし、第２の金属配線５０を形成する。
【００３４】そして、全面に、チップ保護を目的とした
パッシベーション絶縁膜として例えばＳｉＯＮ膜６１を
減圧ＣＶＤ法によって２００ｎｍ堆積する。そして、第
２の金属配線５０上のＳｉＯＮ膜６１を選択的に除去
し、外部接続用の接続窓６２を形成し、半導体装置が完
成する。
パッシベーション絶縁膜として例えばＳｉＯＮ膜６１を
減圧ＣＶＤ法によって２００ｎｍ堆積する。そして、第
２の金属配線５０上のＳｉＯＮ膜６１を選択的に除去
し、外部接続用の接続窓６２を形成し、半導体装置が完
成する。
【００３５】本実施形態によれば、シリコン窒化膜３２
によって、ＳｉＯＦ膜３１の中に水酸イオンが侵入する
ことを防ぎ、能動素子（ＭＯＳＦＥＴ）及び第１の金属
配線の特性の劣化を防止することができる。また、シリ
コン窒化膜３２は、ＳｉＯＦ膜３１中の余剰なＦが第２
の金属配線５０とＳｉＯ2 膜３３の界面に到達するのを
防ぎ、金属配線５０とＳｉＯ2 膜３３との密着性の劣化
を防ぐ。
によって、ＳｉＯＦ膜３１の中に水酸イオンが侵入する
ことを防ぎ、能動素子（ＭＯＳＦＥＴ）及び第１の金属
配線の特性の劣化を防止することができる。また、シリ
コン窒化膜３２は、ＳｉＯＦ膜３１中の余剰なＦが第２
の金属配線５０とＳｉＯ2 膜３３の界面に到達するのを
防ぎ、金属配線５０とＳｉＯ2 膜３３との密着性の劣化
を防ぐ。
【００３６】なお、シリコン窒化膜３２以外にも、Ｓｉ
ＯＮ等の緻密な膜を用いることも可能である。 ［第２実施形態］図４は、本発明の第２実施形態に係わ
る２層金属配線を有する半導体装置の構成を示す断面図
である。なお、図４において、図１と同一の部分には同
一符号を付しその説明を省略する。
ＯＮ等の緻密な膜を用いることも可能である。 ［第２実施形態］図４は、本発明の第２実施形態に係わ
る２層金属配線を有する半導体装置の構成を示す断面図
である。なお、図４において、図１と同一の部分には同
一符号を付しその説明を省略する。
【００３７】本実施形態の特徴は、ＳｉＯＦ膜３１上の
拡散抑制絶縁膜が、ＳｉＯx （０＜ｘ＜２）膜３４であ
ることである。ＳｉＯx （０＜ｘ＜２）膜３４は、酸素
が欠損することによって、膜中にＳｉ−となるＥ’ｃｅ
ｎｔｅｒが形成される。ＳｉＯx 膜３４の中に水酸イオ
ン（−ＯＨ基）が侵入すると、Ｓｉ−の欠陥部を−ＯＨ
基が終端する反応が生じる。従って、ＳｉＯx 膜３４下
のＳｉＯＦ膜３１に供給される水酸イオンの絶対量が低
減され、第１の金属配線２０が劣化することを防止す
る。
拡散抑制絶縁膜が、ＳｉＯx （０＜ｘ＜２）膜３４であ
ることである。ＳｉＯx （０＜ｘ＜２）膜３４は、酸素
が欠損することによって、膜中にＳｉ−となるＥ’ｃｅ
ｎｔｅｒが形成される。ＳｉＯx 膜３４の中に水酸イオ
ン（−ＯＨ基）が侵入すると、Ｓｉ−の欠陥部を−ＯＨ
基が終端する反応が生じる。従って、ＳｉＯx 膜３４下
のＳｉＯＦ膜３１に供給される水酸イオンの絶対量が低
減され、第１の金属配線２０が劣化することを防止す
る。
【００３８】また、同様にＳｉＯＦ膜３１の中の余剰な
Ｆが、ＳｉＯ2 膜３３に拡散することを防ぎ、ＳｉＯ2
膜３３と第２の金属配線５０との密着性の劣化を防止す
る。次いで、この半導体装置の製造工程を説明する。図
５，６は、本発明の第２実施形態に係わる微細化２層金
属配線の製造方法を示す工程断面図である。
Ｆが、ＳｉＯ2 膜３３に拡散することを防ぎ、ＳｉＯ2
膜３３と第２の金属配線５０との密着性の劣化を防止す
る。次いで、この半導体装置の製造工程を説明する。図
５，６は、本発明の第２実施形態に係わる微細化２層金
属配線の製造方法を示す工程断面図である。
【００３９】先ず、第１実施形態における図３（ｃ）の
ＳｉＯＦ膜３１の平坦化後、図５（ａ）に示すように、
ＳｉＯＦ膜３１上に、減圧ＣＶＤ法を用いてＳｉＯx
（０＜ｘ＜２）膜３４を５０ｎｍ成膜する。ＳｉＯx 膜
３４は、ＳｉＯ2 に比べてＳｉ比率の高いシリコン酸化
膜とすべく、Ｓｉの供給源であるガス、例えばＳｉＨ4
の全ガス量に対する比率を、通常のプラズマＣＶＤによ
るＳｉＯ2 の成膜条件より高めた環境を用いて形成す
る。
ＳｉＯＦ膜３１の平坦化後、図５（ａ）に示すように、
ＳｉＯＦ膜３１上に、減圧ＣＶＤ法を用いてＳｉＯx
（０＜ｘ＜２）膜３４を５０ｎｍ成膜する。ＳｉＯx 膜
３４は、ＳｉＯ2 に比べてＳｉ比率の高いシリコン酸化
膜とすべく、Ｓｉの供給源であるガス、例えばＳｉＨ4
の全ガス量に対する比率を、通常のプラズマＣＶＤによ
るＳｉＯ2 の成膜条件より高めた環境を用いて形成す
る。
【００４０】ＳｉＨ4 ガスの分解効率は、装置仕様によ
り異なるが、今回ＳｉＨ4 ガス量を通常の１．２倍と
し、その他の成膜条件については通常と同じ条件を用い
ることで、ＳｉとＯとの比がＳｉ：１に対しＯ：１．７
の膜を得ることができた。
り異なるが、今回ＳｉＨ4 ガス量を通常の１．２倍と
し、その他の成膜条件については通常と同じ条件を用い
ることで、ＳｉとＯとの比がＳｉ：１に対しＯ：１．７
の膜を得ることができた。
【００４１】ＳｉＯx 膜３４の形成後、ＳｉＨ4 ガス量
を１／１．２に低下させてＳｉＯ2膜が成長する条件に
変更し、同一チャンバー中にてＳｉＯ2 膜３３を１５０
ｎｍ堆積する。そして、ＳｉＯＦ膜３１，ＳｉＯx 膜３
４及びＳｉＯ2 膜３３に第１の金属配線２０と接続する
ヴィア・ホールを形成し、ヴィア・ホール内にＷプラグ
材４１を埋め込み形成する。なお、本実施形態では、Ｓ
ｉＯx 膜３４とＳｉＯ2 膜３３とを同一チャンバー中に
て連続成膜しているが、別チャンバー又は別装置を用い
た比連続成膜を行うことも可能である。
を１／１．２に低下させてＳｉＯ2膜が成長する条件に
変更し、同一チャンバー中にてＳｉＯ2 膜３３を１５０
ｎｍ堆積する。そして、ＳｉＯＦ膜３１，ＳｉＯx 膜３
４及びＳｉＯ2 膜３３に第１の金属配線２０と接続する
ヴィア・ホールを形成し、ヴィア・ホール内にＷプラグ
材４１を埋め込み形成する。なお、本実施形態では、Ｓ
ｉＯx 膜３４とＳｉＯ2 膜３３とを同一チャンバー中に
て連続成膜しているが、別チャンバー又は別装置を用い
た比連続成膜を行うことも可能である。
【００４２】次いで、第１実施形態と同様に、ＳｉＯ2
膜３３上にＴｉ膜５１，ＴｉＮ膜５２，Ａｌ−Ｃｕ合金
膜５３が積層された第２の金属配線５０を形成する。そ
して、第１実施形態と同様に、ＳｉＯＮ膜６１を減圧Ｃ
ＶＤ法によって２００ｎｍ堆積する。そして、第２の金
属配線５０上のＳｉＯＮ膜６１を選択的に除去し、接続
窓６２を形成する（図５（ｂ））。
膜３３上にＴｉ膜５１，ＴｉＮ膜５２，Ａｌ−Ｃｕ合金
膜５３が積層された第２の金属配線５０を形成する。そ
して、第１実施形態と同様に、ＳｉＯＮ膜６１を減圧Ｃ
ＶＤ法によって２００ｎｍ堆積する。そして、第２の金
属配線５０上のＳｉＯＮ膜６１を選択的に除去し、接続
窓６２を形成する（図５（ｂ））。
【００４３】本実施形態によれば、ＳｉＯx 膜下のＳｉ
ＯＦ膜に供給される水酸イオンの絶対量が低減すること
から、能動素子（ＭＯＳＦＥＴ）及び金属配線の特性の
劣化を防止することができる。同様に、ＳｉＯＦ膜中の
余剰なＦがＳｉＯ2 膜に拡散することを防ぎ、ＳｉＯ2
膜と第２の金属配線との密着性の劣化を防止することが
できる。
ＯＦ膜に供給される水酸イオンの絶対量が低減すること
から、能動素子（ＭＯＳＦＥＴ）及び金属配線の特性の
劣化を防止することができる。同様に、ＳｉＯＦ膜中の
余剰なＦがＳｉＯ2 膜に拡散することを防ぎ、ＳｉＯ2
膜と第２の金属配線との密着性の劣化を防止することが
できる。
【００４４】［第３実施形態］図６は、本発明の第３実
施形態に係わる２層配線の構造を示す断面図である。図
６において、図１と同一な部分には、同一符号を付しそ
の詳しい説明を省略する。本実施形態の特徴は、絶縁膜
１１及び第１の金属配線２０上に形成された絶縁膜（下
層絶縁膜）が、低誘電率シリケイト膜３５で構成されて
いることである。低誘電率シリケイト膜３５としは、Ｂ
ＰＳＧ，ＰＳＧ或いはＢＳＧ等を用いることができる。
低誘電率シリケイト膜は、ＳｉＯ2 膜に比べて膜密度が
低い膜であることから、水酸イオン等が透過しやすい膜
である。
施形態に係わる２層配線の構造を示す断面図である。図
６において、図１と同一な部分には、同一符号を付しそ
の詳しい説明を省略する。本実施形態の特徴は、絶縁膜
１１及び第１の金属配線２０上に形成された絶縁膜（下
層絶縁膜）が、低誘電率シリケイト膜３５で構成されて
いることである。低誘電率シリケイト膜３５としは、Ｂ
ＰＳＧ，ＰＳＧ或いはＢＳＧ等を用いることができる。
低誘電率シリケイト膜は、ＳｉＯ2 膜に比べて膜密度が
低い膜であることから、水酸イオン等が透過しやすい膜
である。
【００４５】下層絶縁膜がシリケイト膜３５であって
も、緻密なシリコン窒化膜３２によって水酸イオン等が
シリケイト膜３５に拡散することを防ぎ、第１の金属配
線２０が劣化することを防止する。また、第２実施形態
と同様に、ＳｉＯx （０＜ｘ＜２）膜を用いることも可
能である。
も、緻密なシリコン窒化膜３２によって水酸イオン等が
シリケイト膜３５に拡散することを防ぎ、第１の金属配
線２０が劣化することを防止する。また、第２実施形態
と同様に、ＳｉＯx （０＜ｘ＜２）膜を用いることも可
能である。
【００４６】次に、この半導体装置の製造工程を説明す
る。図７は、本発明の第２実施形態に係わる微細化２層
金属配線の製造方法を示す工程断面図である。先ず、第
１実施形態と同様に、半導体基板１０上に形成された絶
縁膜１１上に、Ｔｉ膜２１，ＴｉＮ膜２２，Ａｌ−Ｃｕ
合金膜２３からなる第１の金属配線２０を形成する（図
７（ａ））。
る。図７は、本発明の第２実施形態に係わる微細化２層
金属配線の製造方法を示す工程断面図である。先ず、第
１実施形態と同様に、半導体基板１０上に形成された絶
縁膜１１上に、Ｔｉ膜２１，ＴｉＮ膜２２，Ａｌ−Ｃｕ
合金膜２３からなる第１の金属配線２０を形成する（図
７（ａ））。
【００４７】次いで、シリケイト材をレジスト塗布と同
様に、例えば３０００ｒｐｍの回転を施しながら塗布し
た後、２５０度，３０ｓｅｃの第１次熱処理、４５０
度，３０ｍｉｎの第２次熱処理を順次施すことにより、
膜中の溶媒を気化させて硬化・膜化させ、膜厚１．５μ
ｍの低誘電率シリケイト膜３５を形成する（図７
（ｂ））。
様に、例えば３０００ｒｐｍの回転を施しながら塗布し
た後、２５０度，３０ｓｅｃの第１次熱処理、４５０
度，３０ｍｉｎの第２次熱処理を順次施すことにより、
膜中の溶媒を気化させて硬化・膜化させ、膜厚１．５μ
ｍの低誘電率シリケイト膜３５を形成する（図７
（ｂ））。
【００４８】なお、シリケイト材として、日立化成社製
有機ＳＯＧＲ７（Ｓｐｉｎ−ＯｎＧｌａｓｓ：ＳＯＧ，
ＨｉｔａｃｈｉＣｈｅｍｉｃａｌＣｏ．，Ｌｔｄ．，Ｈ
ＳＧ−２２０９Ｓ−Ｒ７）や旭ガラス社製サイトップ、
Ｓｅｈｕｍａｃｈｅｒ社製ＰＡＥ（ポリアリルエーテ
ル）、ダウケミカル社製ＢＣＢ（ベンゾシクロブテ
ン）、ダウケミカル社製ＰＦＣＢ（バーフルオロシクロ
ブテン）、ダウケミカル社製無機ＳＯＧＨＳＱ等が用い
ることができる。
有機ＳＯＧＲ７（Ｓｐｉｎ−ＯｎＧｌａｓｓ：ＳＯＧ，
ＨｉｔａｃｈｉＣｈｅｍｉｃａｌＣｏ．，Ｌｔｄ．，Ｈ
ＳＧ−２２０９Ｓ−Ｒ７）や旭ガラス社製サイトップ、
Ｓｅｈｕｍａｃｈｅｒ社製ＰＡＥ（ポリアリルエーテ
ル）、ダウケミカル社製ＢＣＢ（ベンゾシクロブテ
ン）、ダウケミカル社製ＰＦＣＢ（バーフルオロシクロ
ブテン）、ダウケミカル社製無機ＳＯＧＨＳＱ等が用い
ることができる。
【００４９】次いで、図７（ｃ）に示すように、ＣＭＰ
（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈ
ｉｎｇ）技術を用い、低誘電率シリケイト膜３５を研磨
し、表面の平坦化処理を施す。例えば、第１の金属配線
２０上の絶縁膜厚が、０．８μｍになるまで研磨する。
（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈ
ｉｎｇ）技術を用い、低誘電率シリケイト膜３５を研磨
し、表面の平坦化処理を施す。例えば、第１の金属配線
２０上の絶縁膜厚が、０．８μｍになるまで研磨する。
【００５０】第１実施形態の図３（ｄ）〜（ｆ）説明し
た工程を経ることによって、図６に示した半導体装置が
形成される。本実施形態によれば、シリコン窒化膜下の
シリケイト膜に供給される水酸イオンの絶対量が低減す
ることから、能動素子（ＭＯＳＦＥＴ）及び金属配線の
特性の劣化を防止することができる。
た工程を経ることによって、図６に示した半導体装置が
形成される。本実施形態によれば、シリコン窒化膜下の
シリケイト膜に供給される水酸イオンの絶対量が低減す
ることから、能動素子（ＭＯＳＦＥＴ）及び金属配線の
特性の劣化を防止することができる。
【００５１】上層絶縁膜として、下層絶縁膜と同一の材
料を用いても良い。なお、本発明は、上記実施形態に限
定されるものではない。例えば、層間絶縁膜は３層で形
成されていたが、拡散抑制絶縁膜と上層絶縁膜との間に
異なる絶縁膜を挿入して４層以上で絶縁膜で構成するこ
とも可能である。
料を用いても良い。なお、本発明は、上記実施形態に限
定されるものではない。例えば、層間絶縁膜は３層で形
成されていたが、拡散抑制絶縁膜と上層絶縁膜との間に
異なる絶縁膜を挿入して４層以上で絶縁膜で構成するこ
とも可能である。
【００５２】また、上記実施形態において、上層配線
は、上層絶縁膜上に形成されていたが、図８に示すよう
に、上層絶縁膜３３に形成された配線溝６３に埋め込み
形成することも可能である。
は、上層絶縁膜上に形成されていたが、図８に示すよう
に、上層絶縁膜３３に形成された配線溝６３に埋め込み
形成することも可能である。
【００５３】これは、図２（ｄ）に示す構造に対して、
ＳｉＯ2 膜３３に配線溝６３を形成し、さらに所定配線
溝６３内に、前記第１の金属配線２０と接続するように
ヴィア・ホールを形成する。このヴィア・ホール内にの
みＷプラグ材４１を埋め込み形成した後、全部の配線溝
６３内にＴｉ膜５１，ＴｉＮ膜５２を順次形成し、Ａｌ
−Ｃｕ合金膜５３を堆積することによって形成される。
ＳｉＯ2 膜３３に配線溝６３を形成し、さらに所定配線
溝６３内に、前記第１の金属配線２０と接続するように
ヴィア・ホールを形成する。このヴィア・ホール内にの
みＷプラグ材４１を埋め込み形成した後、全部の配線溝
６３内にＴｉ膜５１，ＴｉＮ膜５２を順次形成し、Ａｌ
−Ｃｕ合金膜５３を堆積することによって形成される。
【００５４】また、ＨＤＰの形成にはＩＣＰ以外にも、
ＥＣＲ（Electron Cyclotron Resonance）やＨｅｌｉｃ
ｏｎ（Helicon WaveExcited Plasma）等が用いることが
できる。
ＥＣＲ（Electron Cyclotron Resonance）やＨｅｌｉｃ
ｏｎ（Helicon WaveExcited Plasma）等が用いることが
できる。
【００５５】さらには、上層絶縁膜として下層絶縁膜と
して挙げた塗布型膜を用いても良い。その他、本発明
は、その要旨を逸脱しない範囲で、種々変形して実施す
ることが可能である。
して挙げた塗布型膜を用いても良い。その他、本発明
は、その要旨を逸脱しない範囲で、種々変形して実施す
ることが可能である。
【００５６】
【発明の効果】以上説明したように本発明によれば、透
水性に富み、且つ不安定な不純物を有する下層絶縁膜、
下層絶縁膜より水及び水酸イオンの透過率の低い拡散抑
制絶縁膜、比誘電率が下層絶縁膜より高く拡散抑制絶縁
膜より低い上層絶縁膜を積層することで、配線容量の低
下を図りつつ、能動素子や配線の特性の劣化を防止する
ことができる。
水性に富み、且つ不安定な不純物を有する下層絶縁膜、
下層絶縁膜より水及び水酸イオンの透過率の低い拡散抑
制絶縁膜、比誘電率が下層絶縁膜より高く拡散抑制絶縁
膜より低い上層絶縁膜を積層することで、配線容量の低
下を図りつつ、能動素子や配線の特性の劣化を防止する
ことができる。
【図１】第１実施形態に係わる半導体装置の構成を示す
断面図。
断面図。
【図２】第１実施形態に係わる半導体装置の製造工程を
示す工程断面図。
示す工程断面図。
【図３】第１実施形態に係わる半導体装置の製造工程を
示す工程断面図。
示す工程断面図。
【図４】第２実施形態に係わる半導体装置の構成を示す
断面図。
断面図。
【図５】第２実施形態に係わる半導体装置の製造工程を
示す工程断面図。
示す工程断面図。
【図６】第３施形態に係わる半導体装置の構成を示す断
面図。
面図。
【図７】第３実施形態に係わる半導体装置の構成を示す
工程断面図。
工程断面図。
【図８】本発明の一変形例に係わる半導体装置の構成を
示す断面図。
示す断面図。
１０…半導体基板 １１…絶縁膜 ２０…第１の金属配線（下層配線） ２１…Ｔｉ膜 ２２…ＴｉＮ膜 ２３…Ａｌ−Ｃｕ合金膜 ３１…ＳｉＯＦ膜（下層絶縁膜） ３２…シリコン窒化膜（拡散抑制絶縁膜） ３３…ＳｉＯ2 膜（上層絶縁膜） ３４…ＳｉＯx （０＜ｘ＜２）膜（拡散抑制絶縁膜） ３５…低誘電率シリケイト膜（拡散抑制絶縁膜） ４１…Ｗプラグ材 ５０…第２の金属配線（上層配線） ５１…Ｔｉ膜 ５２…ＴｉＮ膜 ５３…Ａｌ−Ｃｕ合金膜 ６１…ＳｉＯＮ膜 ６２…接続窓 ６３…配線溝
Claims (6)
- 【請求項１】基板上に形成された下層配線と、 前記基板及び下層配線上に形成された比誘電率が３．９
未満の下層絶縁膜と、 この下層絶縁膜上に形成され、比誘電率が該下層絶縁膜
より高く、水及び水酸イオンの透過率が低い拡散抑制絶
縁膜と、 この拡散抑制絶縁膜上に形成され、比誘電率が該拡散抑
制絶縁膜より低い上層絶縁膜と、 前記上層絶縁膜上に形成、又は前記上層配線に埋め込み
形成された上層配線とを具備してなることを特徴とする
半導体装置。 - 【請求項２】前記拡散抑制絶縁膜は、シリコン酸化膜或
いはシリコン窒化膜であることを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】前記下層絶縁膜或いは上層絶縁膜は、フッ
素或いはホウ素が添加されたシリコンを含む絶縁膜であ
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項４】前記下層絶縁膜の膜密度が、熱酸化により
得られるシリコン酸化膜の膜密度より低いことを特徴と
する請求項１に記載の半導体装置。 - 【請求項５】前記拡散抑制絶縁膜の膜厚が、前記最下層
配線上の下層絶縁膜の膜厚より薄いことを特徴とする請
求項１に記載の半導体装置。 - 【請求項６】基板上に下層配線を形成する工程と、 前記基板及び下層配線上に比誘電率が３．９未満である
下層絶縁膜を形成する工程と、 前記下層絶縁膜を平坦化した後、該下層絶縁膜上に、比
誘電率が該下層絶縁膜より高く、水及び水酸イオンの拡
散係数が低い拡散抑制絶縁膜を形成する工程と、 前記拡散抑制絶縁膜上に、比誘電率が該拡散抑制絶縁膜
より低い上層絶縁膜を形成する工程と、 前記上層絶縁膜上に上層配線を形成するか、又は該上層
絶縁膜に溝を形成しこの溝内に上層配線を埋め込み形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9271134A JPH11111845A (ja) | 1997-10-03 | 1997-10-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9271134A JPH11111845A (ja) | 1997-10-03 | 1997-10-03 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111845A true JPH11111845A (ja) | 1999-04-23 |
Family
ID=17495801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9271134A Pending JPH11111845A (ja) | 1997-10-03 | 1997-10-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111845A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001135635A (ja) * | 1999-06-22 | 2001-05-18 | Applied Materials Inc | 研磨されたハロゲンドープシリコンガラスの窒素処理 |
| JP2001267315A (ja) * | 1999-12-23 | 2001-09-28 | Applied Materials Inc | 高密度プラズマリアクタにおける窒化ケイ素のインサイチュ（ｉｎｓｉｔｕ）堆積及び集積化 |
| US6700170B1 (en) * | 1998-12-24 | 2004-03-02 | Sharp Kabushiki Kaisha | Insulated gate transistor having a gate insulator containing nitrogen atoms and fluorine atoms |
| US6812127B2 (en) * | 2000-11-29 | 2004-11-02 | Renesas Technology Corp. | Method of forming semiconductor device including silicon oxide with fluorine, embedded wiring layer, via holes, and wiring grooves |
| KR100757214B1 (ko) * | 1999-08-19 | 2007-09-11 | 루센트 테크놀러지스 인크 | 집적 회로 |
| JP2007251212A (ja) * | 1999-06-25 | 2007-09-27 | Toshiba Corp | Ｌｓｉの配線構造 |
-
1997
- 1997-10-03 JP JP9271134A patent/JPH11111845A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700170B1 (en) * | 1998-12-24 | 2004-03-02 | Sharp Kabushiki Kaisha | Insulated gate transistor having a gate insulator containing nitrogen atoms and fluorine atoms |
| JP2001135635A (ja) * | 1999-06-22 | 2001-05-18 | Applied Materials Inc | 研磨されたハロゲンドープシリコンガラスの窒素処理 |
| JP2007251212A (ja) * | 1999-06-25 | 2007-09-27 | Toshiba Corp | Ｌｓｉの配線構造 |
| KR100757214B1 (ko) * | 1999-08-19 | 2007-09-11 | 루센트 테크놀러지스 인크 | 집적 회로 |
| JP2001267315A (ja) * | 1999-12-23 | 2001-09-28 | Applied Materials Inc | 高密度プラズマリアクタにおける窒化ケイ素のインサイチュ（ｉｎｓｉｔｕ）堆積及び集積化 |
| US6812127B2 (en) * | 2000-11-29 | 2004-11-02 | Renesas Technology Corp. | Method of forming semiconductor device including silicon oxide with fluorine, embedded wiring layer, via holes, and wiring grooves |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288827B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6624053B2 (en) | Damascene-type interconnection structure and its production process | |
| US6777325B2 (en) | Semiconductor manufacturing method for low-k insulating film | |
| CN100349281C (zh) | 用于在半导体器件中形成互连线的方法及互连线结构 | |
| US6566283B1 (en) | Silane treatment of low dielectric constant materials in semiconductor device manufacturing | |
| US6277764B1 (en) | Interlayered dielectric layer of semiconductor device and method of manufacturing the same | |
| JP2001326222A (ja) | 半導体装置、半導体ウェーハおよびこれらの製造方法 | |
| JP2003332418A (ja) | 半導体装置及びその製造方法 | |
| US6518646B1 (en) | Semiconductor device with variable composition low-k inter-layer dielectric and method of making | |
| KR20050013492A (ko) | 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능 | |
| JP2004095865A (ja) | 半導体装置およびその製造方法 | |
| US20050026422A1 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| US20080188074A1 (en) | Peeling-free porous capping material | |
| US6436850B1 (en) | Method of degassing low k dielectric for metal deposition | |
| JP2009182000A (ja) | 半導体装置およびその製造方法 | |
| US7186640B2 (en) | Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics | |
| US7208405B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| CN100517640C (zh) | 半导体器件的制造方法和半导体器件 | |
| JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| KR20060029762A (ko) | 반도체 장치의 박막 형성 방법 | |
| US20040152294A1 (en) | Method for forming metal line of semiconductor device | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| US6784095B1 (en) | Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing |