JPH11111882A - Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置Info
- Publication number
- JPH11111882A JPH11111882A JP9274649A JP27464997A JPH11111882A JP H11111882 A JPH11111882 A JP H11111882A JP 9274649 A JP9274649 A JP 9274649A JP 27464997 A JP27464997 A JP 27464997A JP H11111882 A JPH11111882 A JP H11111882A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- type semiconductor
- bga type
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 多ピンＬＳＩを搭載でき、薄型化が図れ、半
田ボールの接続信頼性に優れたＢＧＡ型半導体装置用配
線基板およびＢＧＡ型半導体装置を提供する。 【解決手段】 このＢＧＡ型半導体装置は、フレキシブ
ル多層配線板２０の配線層２０ｂにフリップ方式によっ
て半導体素子３が接続されるとともに、複数の半田ボー
ル６がアレイ状に接続され、フレキシブル多層配線板２
０の半導体素子３が接続された面と反対側の面に接着剤
２によってスティフナ４を接着したものである。フレキ
シブル多層配線板２０を用いているので、多ピンＬＳＩ
の搭載が可能になり、薄型化が図れる。スティフナ４に
よってフレキシブル多層配線板２０の平坦度が確保され
るので、半田ボール６の接続信頼性に優れる。
田ボールの接続信頼性に優れたＢＧＡ型半導体装置用配
線基板およびＢＧＡ型半導体装置を提供する。 【解決手段】 このＢＧＡ型半導体装置は、フレキシブ
ル多層配線板２０の配線層２０ｂにフリップ方式によっ
て半導体素子３が接続されるとともに、複数の半田ボー
ル６がアレイ状に接続され、フレキシブル多層配線板２
０の半導体素子３が接続された面と反対側の面に接着剤
２によってスティフナ４を接着したものである。フレキ
シブル多層配線板２０を用いているので、多ピンＬＳＩ
の搭載が可能になり、薄型化が図れる。スティフナ４に
よってフレキシブル多層配線板２０の平坦度が確保され
るので、半田ボール６の接続信頼性に優れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ball Gri
d Array ）型半導体装置に適用されるＢＧＡ型半導体装
置用配線基板、およびＢＧＡ型半導体装置に関し、特
に、フレキシブル多層配線板を用いたＢＧＡ型半導体装
置用配線基板、およびＢＧＡ型半導体装置に関する。
d Array ）型半導体装置に適用されるＢＧＡ型半導体装
置用配線基板、およびＢＧＡ型半導体装置に関し、特
に、フレキシブル多層配線板を用いたＢＧＡ型半導体装
置用配線基板、およびＢＧＡ型半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置では、ＩＣ，ＬＳＩ等
の半導体素子の出入力数の増大に伴って、出入力の端子
を平面に配置することにより微細化構造が緩和されるＢ
ＧＡ構造の要求が高まっている。一方、電子関連部品の
価格低下の要求が強まっており、ＢＧＡ型半導体装置も
この要求に応える構造の模索が進んでいる。このような
状況下において、現在、高密度配線が可能なＴＡＢ（Ta
pe Automated Bonding）テープを用いたｔａｐｅ−ＢＧ
Ａ構造の半導体装置が、多ピン，小型パッケージを低コ
ストで実現できるものとして注目を集めている。
の半導体素子の出入力数の増大に伴って、出入力の端子
を平面に配置することにより微細化構造が緩和されるＢ
ＧＡ構造の要求が高まっている。一方、電子関連部品の
価格低下の要求が強まっており、ＢＧＡ型半導体装置も
この要求に応える構造の模索が進んでいる。このような
状況下において、現在、高密度配線が可能なＴＡＢ（Ta
pe Automated Bonding）テープを用いたｔａｐｅ−ＢＧ
Ａ構造の半導体装置が、多ピン，小型パッケージを低コ
ストで実現できるものとして注目を集めている。
【０００３】図４は、そのｔａｐｅ−ＢＧＡ型半導体装
置を示す。この半導体装置は、デバイスホール１ａを備
え、ポリイミド等の耐熱性を有する絶縁性テープ１０、
その一方の面に形成されたインナーリード１１ａ，アウ
ターリード１１ｂを含む配線層１１、およびその他方の
面に形成されたグランド層（図示せず）からなＴＡＢテ
ープ１と、デバイスホール１ａに収容され、配線層１１
のインナーリード１１ａに電極３ａが接続された半導体
素子３と、ＴＡＢテープ１の配線層１１が形成された面
と反対の面および半導体素子３の上面に接着剤２によっ
て貼り付けられたスティフナ４と、アウターリード１１
ｂ側に半田ボール接続用開口パターンを形成するソルダ
ーレジスト５と、ソルダーレジスト５の半田ボール接続
用開口パターンを通してアウターリード１１ｂに接続さ
れたアレイ状の半田ボール６と、半導体素子３を保護す
る封止樹脂７とを有する。
置を示す。この半導体装置は、デバイスホール１ａを備
え、ポリイミド等の耐熱性を有する絶縁性テープ１０、
その一方の面に形成されたインナーリード１１ａ，アウ
ターリード１１ｂを含む配線層１１、およびその他方の
面に形成されたグランド層（図示せず）からなＴＡＢテ
ープ１と、デバイスホール１ａに収容され、配線層１１
のインナーリード１１ａに電極３ａが接続された半導体
素子３と、ＴＡＢテープ１の配線層１１が形成された面
と反対の面および半導体素子３の上面に接着剤２によっ
て貼り付けられたスティフナ４と、アウターリード１１
ｂ側に半田ボール接続用開口パターンを形成するソルダ
ーレジスト５と、ソルダーレジスト５の半田ボール接続
用開口パターンを通してアウターリード１１ｂに接続さ
れたアレイ状の半田ボール６と、半導体素子３を保護す
る封止樹脂７とを有する。
【０００４】しかし、図４に示す従来のＢＧＡ型半導体
装置によると、ＴＡＢテープ１は、配線ピッチ４０〜５
０μｍの微細加工は比較的容易に行えるが、導体多層化
への対応が難しく、現状の量産レベルで考えると、両面
配線２層がせいぜいであるといえる。このため、より高
い電気特性が要求される場合には、多層配線が電気特性
上有利となるので、多ピン高速ＬＳＩを搭載する搭載部
品としては、多層化が難しいｔａｐｅ−ＢＧＡ構造では
なく、フリップ方式で半導体素子３を実装配線するビル
ドアップ多層配線基板が有力と考えられている。
装置によると、ＴＡＢテープ１は、配線ピッチ４０〜５
０μｍの微細加工は比較的容易に行えるが、導体多層化
への対応が難しく、現状の量産レベルで考えると、両面
配線２層がせいぜいであるといえる。このため、より高
い電気特性が要求される場合には、多層配線が電気特性
上有利となるので、多ピン高速ＬＳＩを搭載する搭載部
品としては、多層化が難しいｔａｐｅ−ＢＧＡ構造では
なく、フリップ方式で半導体素子３を実装配線するビル
ドアップ多層配線基板が有力と考えられている。
【０００５】図５は、そのフリップ方式のビルドアップ
多層配線基板を用いた従来のＢＧＡ型半導体装置を示
す。この半導体装置は、下方の面に形成された最下層の
配線層８ａ、および上方の面に形成された最上層の配線
層８ｂを含む複数の配線層を備えるビルドアップ多層配
線基板８と、ビルドアップ多層配線基板８の最上層の配
線層８ｂに半導体素子３をフィリップチップ接合部９ａ
によって接合するアンダーフィル９と、ビルドアップ多
層配線基板８の最下層の配線層８ａが形成された面に半
田ボール接続用開口パターンを形成するソルダーレジス
ト５と、ソルダーレジスト５の半田ボール接続用開口パ
ターンを通して最下層の配線層８ａに接続されたアレイ
状の半田ボール６とを有する。
多層配線基板を用いた従来のＢＧＡ型半導体装置を示
す。この半導体装置は、下方の面に形成された最下層の
配線層８ａ、および上方の面に形成された最上層の配線
層８ｂを含む複数の配線層を備えるビルドアップ多層配
線基板８と、ビルドアップ多層配線基板８の最上層の配
線層８ｂに半導体素子３をフィリップチップ接合部９ａ
によって接合するアンダーフィル９と、ビルドアップ多
層配線基板８の最下層の配線層８ａが形成された面に半
田ボール接続用開口パターンを形成するソルダーレジス
ト５と、ソルダーレジスト５の半田ボール接続用開口パ
ターンを通して最下層の配線層８ａに接続されたアレイ
状の半田ボール６とを有する。
【０００６】
【発明が解決しようとする課題】しかし、ビルドアップ
多層配線基板８を用いた従来のＢＧＡ型半導体装置によ
ると、ビルドアップ多層配線基板８は、ガラス繊維（Ｆ
Ｒ−４）をベースにしているので、厚く薄型化には向か
ず、また、熱伝導性が悪いので、高発熱の素子を搭載で
きず、さらに、フレーム化を行うと、基板およびその外
枠の断面から、エポキシ／ガラス等の構成材料が離脱
し、回路上に落ちることが多発するため、信頼性に劣る
等の問題があった。
多層配線基板８を用いた従来のＢＧＡ型半導体装置によ
ると、ビルドアップ多層配線基板８は、ガラス繊維（Ｆ
Ｒ−４）をベースにしているので、厚く薄型化には向か
ず、また、熱伝導性が悪いので、高発熱の素子を搭載で
きず、さらに、フレーム化を行うと、基板およびその外
枠の断面から、エポキシ／ガラス等の構成材料が離脱
し、回路上に落ちることが多発するため、信頼性に劣る
等の問題があった。
【０００７】従って、本発明の目的は、多ピンＬＳＩを
搭載でき、薄型化が図れ、半田ボールの接続信頼性に優
れたＢＧＡ型半導体装置用配線基板およびＢＧＡ型半導
体装置を提供することにある。
搭載でき、薄型化が図れ、半田ボールの接続信頼性に優
れたＢＧＡ型半導体装置用配線基板およびＢＧＡ型半導
体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するため、位置決め用の複数のパイロット穴を有する
外枠によって支持され、第１の面の半導体素子搭載領域
にフリップ方式によって半導体素子が接続されるととも
に、前記第１の面の外部回路接続領域に複数の半田ボー
ルがアレイ状に接続されるフレキシブル多層配線板と、
前記フレキシブル多層配線板の前記第１の面と反対側の
第２の面に接着剤によって接着された補強板を備えたこ
とを特徴とするＢＧＡ型半導体装置用配線基板を提供す
る。
成するため、位置決め用の複数のパイロット穴を有する
外枠によって支持され、第１の面の半導体素子搭載領域
にフリップ方式によって半導体素子が接続されるととも
に、前記第１の面の外部回路接続領域に複数の半田ボー
ルがアレイ状に接続されるフレキシブル多層配線板と、
前記フレキシブル多層配線板の前記第１の面と反対側の
第２の面に接着剤によって接着された補強板を備えたこ
とを特徴とするＢＧＡ型半導体装置用配線基板を提供す
る。
【０００９】また、本発明は、上記目的を達成するた
め、第１の面に半導体素子搭載領域と外部回路接続領域
を有するフレキシブル多層配線板と、前記フレキシブル
多層配線板の前記第１の面の前記半導体素子搭載領域に
フリップ方式によって接続された半導体素子と、前記フ
レキシブル多層配線板の前記第１の面の前記外部回路接
続領域にアレイ状に接続された複数の半田ボールと、前
記フレキシブル多層配線板の前記第１の面と反対側の第
２の面に接着剤によって接着された補強板を備えたこと
を特徴とするＢＧＡ型半導体装置を提供する。
め、第１の面に半導体素子搭載領域と外部回路接続領域
を有するフレキシブル多層配線板と、前記フレキシブル
多層配線板の前記第１の面の前記半導体素子搭載領域に
フリップ方式によって接続された半導体素子と、前記フ
レキシブル多層配線板の前記第１の面の前記外部回路接
続領域にアレイ状に接続された複数の半田ボールと、前
記フレキシブル多層配線板の前記第１の面と反対側の第
２の面に接着剤によって接着された補強板を備えたこと
を特徴とするＢＧＡ型半導体装置を提供する。
【００１０】
【発明の実施の形態】図１は、本発明の第１の実施の形
態に係るＢＧＡ型半導体装置を示す。この半導体装置
は、一方の面に形成された配線層２０ｂを含む複数の配
線層を備え、半導体素子３を収納するための４mm深さの
凹状の素子載置部２０ａが形成された矩形状のフレキシ
ブル多層配線板２０を有し、フレキシブル多層配線板２
０の他方の面に接着剤２によって貼り付けられた矩形状
のスティフナ４と、フレキシブル多層配線板２０の配線
層２０ｂが形成された面に半田ボール接続用開口パター
ンを形成するソルダーレジスト５と、ソルダーレジスト
５の半田ボール接続用開口パターンを通して配線層２０
ｂに接続されたアレイ状の半田ボール６と、フレキシブ
ル多層配線板２０の素子載置部２０ａに半導体素子３を
フィリップチップ接合部９ａによって接合するアンダー
フィル９とを有する。
態に係るＢＧＡ型半導体装置を示す。この半導体装置
は、一方の面に形成された配線層２０ｂを含む複数の配
線層を備え、半導体素子３を収納するための４mm深さの
凹状の素子載置部２０ａが形成された矩形状のフレキシ
ブル多層配線板２０を有し、フレキシブル多層配線板２
０の他方の面に接着剤２によって貼り付けられた矩形状
のスティフナ４と、フレキシブル多層配線板２０の配線
層２０ｂが形成された面に半田ボール接続用開口パター
ンを形成するソルダーレジスト５と、ソルダーレジスト
５の半田ボール接続用開口パターンを通して配線層２０
ｂに接続されたアレイ状の半田ボール６と、フレキシブ
ル多層配線板２０の素子載置部２０ａに半導体素子３を
フィリップチップ接合部９ａによって接合するアンダー
フィル９とを有する。
【００１１】接着剤２は、厚さ０．０５mmの熱硬化性接
着剤からなり、−５０℃以下で１０ＭＰａ、１１０℃以
上で１ＭＰａの弾性率を有する。弾性率をこのような値
にすることにより、半導体素子３からの熱によるフレキ
シブル多層配線板２０のひずみを吸収することができ
る。
着剤からなり、−５０℃以下で１０ＭＰａ、１１０℃以
上で１ＭＰａの弾性率を有する。弾性率をこのような値
にすることにより、半導体素子３からの熱によるフレキ
シブル多層配線板２０のひずみを吸収することができ
る。
【００１２】スティフナ４は、厚さ０．４mmの銅材から
なり、その表面に０．１μｍ厚さのＮｉめっきを施した
ものである。
なり、その表面に０．１μｍ厚さのＮｉめっきを施した
ものである。
【００１３】フレキシブル多層配線板２０は、ピンボリ
イミド系４層からなり、６００ピンを有する。
イミド系４層からなり、６００ピンを有する。
【００１４】図２(a) ，(b) は、第１の実施の形態の一
製造方法を示す。接着剤２によって貼り付けられたステ
ィフナ４およびフレキシブル多層配線板２０からなる複
数の積層体を、周囲長手方向に沿って複数の位置決め用
のパイロット穴２１ａを備えたフレーム外枠２１に連結
バー２２によって連結する。その後、ソルダーレジスト
５によって半田ボール接続用開口パターンが形成され、
その半田ボール接続用開口パターンを通して複数の半田
ボール６が配線層２０ｂに接続され、フレキシブル多層
配線板２０の素子載置部２０ａに半導体素子３がアンダ
ーフィル９のフィリップチップ接合部９ａによって接合
される。しかる後、レーム外枠２１の連結バー２２から
個々に分離され、図１に示すＢＧＡ型半導体装置が得ら
れる。
製造方法を示す。接着剤２によって貼り付けられたステ
ィフナ４およびフレキシブル多層配線板２０からなる複
数の積層体を、周囲長手方向に沿って複数の位置決め用
のパイロット穴２１ａを備えたフレーム外枠２１に連結
バー２２によって連結する。その後、ソルダーレジスト
５によって半田ボール接続用開口パターンが形成され、
その半田ボール接続用開口パターンを通して複数の半田
ボール６が配線層２０ｂに接続され、フレキシブル多層
配線板２０の素子載置部２０ａに半導体素子３がアンダ
ーフィル９のフィリップチップ接合部９ａによって接合
される。しかる後、レーム外枠２１の連結バー２２から
個々に分離され、図１に示すＢＧＡ型半導体装置が得ら
れる。
【００１５】上記第１の実施の形態によれば、以下の効
果が得られる。 (イ) フレキシブル多層配線板２０を用いているので、多
ピンＬＳＩの搭載が可能になる。 (ロ) フレキシブル多層配線板２０を用い、さらに、素子
載置部２０ａを凹状にしているので、薄型化がより可能
になる。 (ハ) フレキシブル多層配線板２０に接着されたスティフ
ナ４は、金属からなるので、半導体素子３の発熱がフレ
キシブル多層配線板２０および接着剤２を介してスティ
フナ４から放熱されることから、放熱性が高くなる。ま
た、アンダーフィル９のレジンに高熱伝導材を選定する
ことにより、より放熱性が高くなる。 (ニ) スティフナ４によってフレキシブル多層配線板２０
の平坦度が確保されるので、半田ボール６の接続信頼性
に優れる。 (ホ) フレキシブル多層配線板２０等をフレーム化するに
より、複数のパッケージを量産ラインにかけることがで
き、コスト的に大幅なメリットが得られる。
果が得られる。 (イ) フレキシブル多層配線板２０を用いているので、多
ピンＬＳＩの搭載が可能になる。 (ロ) フレキシブル多層配線板２０を用い、さらに、素子
載置部２０ａを凹状にしているので、薄型化がより可能
になる。 (ハ) フレキシブル多層配線板２０に接着されたスティフ
ナ４は、金属からなるので、半導体素子３の発熱がフレ
キシブル多層配線板２０および接着剤２を介してスティ
フナ４から放熱されることから、放熱性が高くなる。ま
た、アンダーフィル９のレジンに高熱伝導材を選定する
ことにより、より放熱性が高くなる。 (ニ) スティフナ４によってフレキシブル多層配線板２０
の平坦度が確保されるので、半田ボール６の接続信頼性
に優れる。 (ホ) フレキシブル多層配線板２０等をフレーム化するに
より、複数のパッケージを量産ラインにかけることがで
き、コスト的に大幅なメリットが得られる。
【００１６】図３は、本発明の第２の実施の形態に係る
ＢＧＡ型半導体装置を示す。この半導体装置は、第１の
実施の形態のアンダーフィル９を半導体素子３の裏面近
傍まで流し込むようにしたものであり、他は第１の実施
の形態と同様に構成されている。アンダーフィル９を半
導体素子３の裏面近傍まで延在させることにより、半導
体素子３の保護強化が図れる。
ＢＧＡ型半導体装置を示す。この半導体装置は、第１の
実施の形態のアンダーフィル９を半導体素子３の裏面近
傍まで流し込むようにしたものであり、他は第１の実施
の形態と同様に構成されている。アンダーフィル９を半
導体素子３の裏面近傍まで延在させることにより、半導
体素子３の保護強化が図れる。
【００１７】なお、本発明は、上記実施の形態に限定さ
れず、種々な実施の形態が可能である。例えば、本発明
は、ＣＳＰ（Chip Size Package ）型半導体装置にも適
用することができる。
れず、種々な実施の形態が可能である。例えば、本発明
は、ＣＳＰ（Chip Size Package ）型半導体装置にも適
用することができる。
【００１８】
【発明の効果】以上説明した通り、本発明のＢＧＡ型半
導体装置用配線基板およびＢＧＡ型半導体装置によれ
ば、多層フレキシブル配線板を用いているので、多ピン
ＬＳＩの搭載が可能になり、薄型化が図れる。また、補
強板によって多層フレキシブル配線板の平坦度が確保さ
れるので、半田ボールの接続信頼性に優れる。
導体装置用配線基板およびＢＧＡ型半導体装置によれ
ば、多層フレキシブル配線板を用いているので、多ピン
ＬＳＩの搭載が可能になり、薄型化が図れる。また、補
強板によって多層フレキシブル配線板の平坦度が確保さ
れるので、半田ボールの接続信頼性に優れる。
【図１】本発明の第１の実施の形態に係るＢＧＡ型半導
体装置の構成図である。
体装置の構成図である。
【図２】(a) は本発明の第１の実施の形態に係るＢＧＡ
型半導体装置の一製造方法を示す平面図、(b) は(a) の
Ａ−Ａ断面図である。
型半導体装置の一製造方法を示す平面図、(b) は(a) の
Ａ−Ａ断面図である。
【図３】本発明の本発明の第２の実施の形態に係るＢＧ
Ａ型半導体装置の構成図である。
Ａ型半導体装置の構成図である。
【図４】従来のｔａｐｅ−ＢＧＡ型半導体装置の構成図
である。
である。
【図５】フリップ方式のビルドアップ多層配線基板を用
いた従来のＢＧＡ型半導体装置の構成図である。
いた従来のＢＧＡ型半導体装置の構成図である。
２ 接着剤 ３ 半導体素子 ４ スティフナ ５ ソルダーレジスト ６ 半田ボール ９ アンダーフィル ９ａ フィリップチップ接合部 ２０ フレキシブル多層配線板 ２０ａ 素子載置部 ２０ａ 配線層 ２１ フレーム外枠 ２１ａ パイロット穴 ２２ 連結バー
Claims (6)
- 【請求項１】位置決め用の複数のパイロット穴を有する
外枠によって支持され、第１の面の半導体素子搭載領域
にフリップ方式によって半導体素子が接続されるととも
に、前記第１の面の外部回路接続領域に複数の半田ボー
ルがアレイ状に接続されるフレキシブル多層配線板と、 前記フレキシブル多層配線板の前記第１の面と反対側の
第２の面に接着剤によって接着された補強板を備えたこ
とを特徴とするＢＧＡ型半導体装置用配線基板。 - 【請求項２】前記フレキシブル多層配線板の前記第１の
面は、前記半導体素子搭載領域に凹部が形成された構成
の請求項１記載のＢＧＡ型半導体装置用配線基板。 - 【請求項３】前記接着剤は、−５０℃以下で０．１〜５
０００ＭＰａ、１１０℃以上で１００ＭＰａ以下の弾性
率を有し、厚さが０．０１〜０．１５mmである構成の請
求項１記載のＢＧＡ型半導体装置用配線基板。 - 【請求項４】第１の面に半導体素子搭載領域と外部回路
接続領域を有するフレキシブル多層配線板と、 前記フレキシブル多層配線板の前記第１の面の前記半導
体素子搭載領域にフリップ方式によって接続された半導
体素子と、 前記フレキシブル多層配線板の前記第１の面の前記外部
回路接続領域にアレイ状に接続された複数の半田ボール
と、 前記フレキシブル多層配線板の前記第１の面と反対側の
第２の面に接着剤によって接着された補強板を備えたこ
とを特徴とするＢＧＡ型半導体装置。 - 【請求項５】前記フレキシブル多層配線板の前記第１の
面は、前記半導体素子搭載領域に凹部が形成された構成
の請求項４記載のＢＧＡ型半導体装置。 - 【請求項６】前記接着剤は、−５０℃以下で０．１〜５
０００ＭＰａ、１１０℃以上で１００ＭＰａ以下の弾性
率を有し、厚さが０．０１〜０．１５mmである構成の請
求項４記載のＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274649A JPH11111882A (ja) | 1997-10-07 | 1997-10-07 | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274649A JPH11111882A (ja) | 1997-10-07 | 1997-10-07 | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111882A true JPH11111882A (ja) | 1999-04-23 |
Family
ID=17544648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9274649A Pending JPH11111882A (ja) | 1997-10-07 | 1997-10-07 | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111882A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536886B1 (ko) * | 1998-02-11 | 2006-05-09 | 삼성전자주식회사 | 칩 스케일 패키지 및 그 제조방법 |
| JP2007507879A (ja) * | 2003-10-01 | 2007-03-29 | オプトパック、インコーポレイテッド | 光検出用半導体装置の電子パッケージおよびそのパッケージング方法 |
| KR100739446B1 (ko) | 2005-05-04 | 2007-07-13 | 주식회사 모든박스 | 3차원 입체도 변환 시스템 및 방법 |
-
1997
- 1997-10-07 JP JP9274649A patent/JPH11111882A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536886B1 (ko) * | 1998-02-11 | 2006-05-09 | 삼성전자주식회사 | 칩 스케일 패키지 및 그 제조방법 |
| JP2007507879A (ja) * | 2003-10-01 | 2007-03-29 | オプトパック、インコーポレイテッド | 光検出用半導体装置の電子パッケージおよびそのパッケージング方法 |
| KR100739446B1 (ko) | 2005-05-04 | 2007-07-13 | 주식회사 모든박스 | 3차원 입체도 변환 시스템 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770981B2 (en) | Composite interposer for BGA packages | |
| US20110156226A1 (en) | Interposer and semiconductor device | |
| KR100876899B1 (ko) | 반도체 패키지 | |
| KR100711675B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20060076659A1 (en) | Chip package structure, package substrate and manufacturing method thereof | |
| CN101236943A (zh) | 内埋芯片的散热型无芯板薄型基板及其制造方法 | |
| US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
| US8102046B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| US7847414B2 (en) | Chip package structure | |
| JP4494249B2 (ja) | 半導体装置 | |
| JPH11111882A (ja) | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 | |
| JPH08288316A (ja) | 半導体装置 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| US7019410B1 (en) | Die attach material for TBGA or flexible circuitry | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP4652428B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004072113A (ja) | 熱的に強化された集積回路パッケージ | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| US20160163624A1 (en) | Package structure | |
| JP3149836B2 (ja) | 半導体装置 | |
| JP2000058716A (ja) | 半導体装置 |