JPH11111985A - 薄膜トランジスタの製造方法および液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法および液晶表示装置の製造方法Info
- Publication number
- JPH11111985A JPH11111985A JP26636897A JP26636897A JPH11111985A JP H11111985 A JPH11111985 A JP H11111985A JP 26636897 A JP26636897 A JP 26636897A JP 26636897 A JP26636897 A JP 26636897A JP H11111985 A JPH11111985 A JP H11111985A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- manufacturing
- heat treatment
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 電気的特性、耐久性、および信頼性に優れた
薄膜トランジスタを形成可能な製造方法を提供する。 【解決手段】 絶縁基板１上に、ポリシリコン膜３を形
成した後、所定の形状に素子分離する。次に、ポリシリ
コン膜３の上面にゲート絶縁膜４を形成した後、その上
面にゲート電極５を形成する。次に、ゲート電極５をマ
スクにして、ポリシリコン膜３に不純物イオンを注入し
て、ソース領域６、ドレイン領域７、チャネル領域８を
形成する。次に、ゲート絶縁膜４の上面に層間絶縁膜９
を形成した後、その一部にコンタクトホール１０を形成
して、ソース領域６とドレイン領域７を露出させる。次
に、400 ℃以上で熱処理を行って界面を安定化させた
後、コンタクトホール１０を介してソース領域６とドレ
イン領域７に金属配線１１をオーミック接合させる。
薄膜トランジスタを形成可能な製造方法を提供する。 【解決手段】 絶縁基板１上に、ポリシリコン膜３を形
成した後、所定の形状に素子分離する。次に、ポリシリ
コン膜３の上面にゲート絶縁膜４を形成した後、その上
面にゲート電極５を形成する。次に、ゲート電極５をマ
スクにして、ポリシリコン膜３に不純物イオンを注入し
て、ソース領域６、ドレイン領域７、チャネル領域８を
形成する。次に、ゲート絶縁膜４の上面に層間絶縁膜９
を形成した後、その一部にコンタクトホール１０を形成
して、ソース領域６とドレイン領域７を露出させる。次
に、400 ℃以上で熱処理を行って界面を安定化させた
後、コンタクトホール１０を介してソース領域６とドレ
イン領域７に金属配線１１をオーミック接合させる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁基板上に形成
される薄膜トランジスタの製造技術に関し、例えば、ア
クティブマトリクス型の液晶表示装置に用いられる薄膜
トランジスタ等を対象とする。
される薄膜トランジスタの製造技術に関し、例えば、ア
クティブマトリクス型の液晶表示装置に用いられる薄膜
トランジスタ等を対象とする。
【０００２】
【従来の技術】アクティブマトリクス型の液晶表示装置
に用いられる薄膜トランジスタ（以下、ＴＦＴと呼ぶ）
には、アモルファスシリコン形のＴＦＴ（a-Si形ＴＦ
Ｔ）と、ポリシリコン形のＴＦＴ（p-Si形ＴＦＴ）とが
ある。p-Si形ＴＦＴは、a-Si形ＴＦＴに比べて電子の移
動度が１〜２桁も高く、CMOS構成が可能で消費電力が少
なく、周辺駆動回路の内蔵も容易という特徴を有する。
に用いられる薄膜トランジスタ（以下、ＴＦＴと呼ぶ）
には、アモルファスシリコン形のＴＦＴ（a-Si形ＴＦ
Ｔ）と、ポリシリコン形のＴＦＴ（p-Si形ＴＦＴ）とが
ある。p-Si形ＴＦＴは、a-Si形ＴＦＴに比べて電子の移
動度が１〜２桁も高く、CMOS構成が可能で消費電力が少
なく、周辺駆動回路の内蔵も容易という特徴を有する。
【０００３】
【発明が解決しようとする課題】p-Si形ＴＦＴを製造す
る際には、ゲート酸化膜とポリシリコン層との界面特性
を安定化させるための熱処理や、ソース／ドレイン部の
抵抗を下げるための熱処理が不可欠であり、これらの熱
処理は、400 〜600 ℃程度の温度で行われる。
る際には、ゲート酸化膜とポリシリコン層との界面特性
を安定化させるための熱処理や、ソース／ドレイン部の
抵抗を下げるための熱処理が不可欠であり、これらの熱
処理は、400 〜600 ℃程度の温度で行われる。
【０００４】しかしながら、p-Si形ＴＦＴはガラス基板
上に形成されるため、プロセス温度をあまり高くできな
いという問題があり、ゲート酸化膜も低い温度で形成し
なければならないことから、ＴＦＴの電気的特性にばら
つきが生じやすく、耐久性や信頼性の点でも問題があっ
た。
上に形成されるため、プロセス温度をあまり高くできな
いという問題があり、ゲート酸化膜も低い温度で形成し
なければならないことから、ＴＦＴの電気的特性にばら
つきが生じやすく、耐久性や信頼性の点でも問題があっ
た。
【０００５】本発明は、このような点に鑑みてなされた
ものであり、その目的は、電気的特性、耐久性、および
信頼性に優れた薄膜トランジスタを形成可能な製造方法
を提供することにある。
ものであり、その目的は、電気的特性、耐久性、および
信頼性に優れた薄膜トランジスタを形成可能な製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、絶縁基板上に多結晶シリコ
ン層を形成する第１の工程と、前記多結晶シリコン層の
上面に、ゲート酸化膜を形成する第２の工程と、前記ゲ
ート酸化膜の一部に、ゲート電極を形成する第３の工程
と、前記ゲート電極をマスクとして不純物イオンを注入
し、前記多結晶シリコン層内にソース領域およびドレイ
ン領域を形成する第４の工程と、前記多結晶シリコン層
の表面を層間絶縁膜で覆う第５の工程と、前記層間絶縁
膜の一部に第１のコンタクトホールを形成して、前記ソ
ース領域および前記ドレイン領域を露出させる第６の工
程と、前記絶縁基板の歪み点以下の温度で熱処理を行っ
て、前記第１のコンタクトホールの界面状態を安定化さ
せる第７の工程と、前記第１のコンタクトホールに導電
層を埋め込み、この導電層と前記ソース領域とをオーミ
ック接触させ、かつ、前記導電層と前記ドレイン領域と
をオーミック接触させる第８の工程と、を備える。
ために、請求項１の発明は、絶縁基板上に多結晶シリコ
ン層を形成する第１の工程と、前記多結晶シリコン層の
上面に、ゲート酸化膜を形成する第２の工程と、前記ゲ
ート酸化膜の一部に、ゲート電極を形成する第３の工程
と、前記ゲート電極をマスクとして不純物イオンを注入
し、前記多結晶シリコン層内にソース領域およびドレイ
ン領域を形成する第４の工程と、前記多結晶シリコン層
の表面を層間絶縁膜で覆う第５の工程と、前記層間絶縁
膜の一部に第１のコンタクトホールを形成して、前記ソ
ース領域および前記ドレイン領域を露出させる第６の工
程と、前記絶縁基板の歪み点以下の温度で熱処理を行っ
て、前記第１のコンタクトホールの界面状態を安定化さ
せる第７の工程と、前記第１のコンタクトホールに導電
層を埋め込み、この導電層と前記ソース領域とをオーミ
ック接触させ、かつ、前記導電層と前記ドレイン領域と
をオーミック接触させる第８の工程と、を備える。
【０００７】請求項２の発明は、請求項１に記載の薄膜
トランジスタの製造方法において、前記第６の工程で
は、エッチングにより前記第１のコンタクトホールを形
成し、前記第７の工程では、前記第１のコンタクトホー
ルに接する前記ゲート酸化膜のエッチングによるダメー
ジが回復されるように、所定温度で所定時間だけ熱処理
を行うものである。
トランジスタの製造方法において、前記第６の工程で
は、エッチングにより前記第１のコンタクトホールを形
成し、前記第７の工程では、前記第１のコンタクトホー
ルに接する前記ゲート酸化膜のエッチングによるダメー
ジが回復されるように、所定温度で所定時間だけ熱処理
を行うものである。
【０００８】請求項３の発明は、請求項１または２に記
載の薄膜トランジスタの製造方法において、前記第７の
工程では、４００℃以上の温度で熱処理を行う。
載の薄膜トランジスタの製造方法において、前記第７の
工程では、４００℃以上の温度で熱処理を行う。
【０００９】請求項４の発明は、請求項１〜３の製造方
法を用いた液晶表示装置の製造方法において、前記第８
の工程の後、前記導電層の上面を第２の層間絶縁膜で覆
う第９の工程と、前記第２の層間絶縁膜の一部に第２の
コンタクトホールを形成して前記導電層を露出させる第
１０の工程と、前記第２のコンタクトホールを介して前
記導電層とオーミック接触する画素電極を形成する第１
１の工程と、を備えるものである。
法を用いた液晶表示装置の製造方法において、前記第８
の工程の後、前記導電層の上面を第２の層間絶縁膜で覆
う第９の工程と、前記第２の層間絶縁膜の一部に第２の
コンタクトホールを形成して前記導電層を露出させる第
１０の工程と、前記第２のコンタクトホールを介して前
記導電層とオーミック接触する画素電極を形成する第１
１の工程と、を備えるものである。
【００１０】
【発明の実施の形態】以下、本発明を適用した薄膜トラ
ンジスタの製造方法について、図面を参照しながら具体
的に説明する。以下では、一例として、アクティブマト
リクス型の液晶表示装置に用いられる薄膜トランジスタ
の製造方法を説明する。
ンジスタの製造方法について、図面を参照しながら具体
的に説明する。以下では、一例として、アクティブマト
リクス型の液晶表示装置に用いられる薄膜トランジスタ
の製造方法を説明する。
【００１１】図１は本発明に係る薄膜トランジスタの断
面図、図２，３は図１の薄膜トランジスタの製造工程を
示す図、図４は製造工程の手順を説明したフローチャー
トである。本実施形態の薄膜トランジスタは、ポリシリ
コンを材料として形成された、いわゆるp-Si形ＴＦＴで
ある。以下、図２〜図４に基づいて図１に示す薄膜トラ
ンジスタの製造工程を説明する。
面図、図２，３は図１の薄膜トランジスタの製造工程を
示す図、図４は製造工程の手順を説明したフローチャー
トである。本実施形態の薄膜トランジスタは、ポリシリ
コンを材料として形成された、いわゆるp-Si形ＴＦＴで
ある。以下、図２〜図４に基づいて図１に示す薄膜トラ
ンジスタの製造工程を説明する。
【００１２】まず、図４のステップＳ１および図２
（ａ）に示すように、無アルカリガラスやアルカリガラ
ス等からなる絶縁基板１上に、プラズマＣＶＤによって
膜厚500〜1000オングストロームの非晶質シリコン（ア
モルファスシリコン）膜２を形成する。この非晶質シリ
コン膜２は、プラズマＣＶＤに限らず、減圧ＣＶＤ装置
を用いたジシランの熱分解法により成膜することも可能
である。
（ａ）に示すように、無アルカリガラスやアルカリガラ
ス等からなる絶縁基板１上に、プラズマＣＶＤによって
膜厚500〜1000オングストロームの非晶質シリコン（ア
モルファスシリコン）膜２を形成する。この非晶質シリ
コン膜２は、プラズマＣＶＤに限らず、減圧ＣＶＤ装置
を用いたジシランの熱分解法により成膜することも可能
である。
【００１３】次に、図４のステップＳ２に示すように、
約400 ℃で約１時間の熱処理を行い、非晶質シリコン膜
２中の水素を脱離させる。この熱処理工程は、非晶質シ
リコンを結晶化させる際のレーザー照射により、アブレ
ーションを発生させないために設けられる。
約400 ℃で約１時間の熱処理を行い、非晶質シリコン膜
２中の水素を脱離させる。この熱処理工程は、非晶質シ
リコンを結晶化させる際のレーザー照射により、アブレ
ーションを発生させないために設けられる。
【００１４】次に、図４のステップＳ３および図２
（ｂ）に示すように、非晶質シリコン膜２にレーザーを
照射して結晶化し、多結晶シリコン（ポリシリコン）膜
３を形成した後、所定の形状に素子分離する。
（ｂ）に示すように、非晶質シリコン膜２にレーザーを
照射して結晶化し、多結晶シリコン（ポリシリコン）膜
３を形成した後、所定の形状に素子分離する。
【００１５】次に、図４のステップＳ４および図２
（ｃ）に示すように、ポリシリコン膜３の上面に、常圧
ＣＶＤ法によりゲート絶縁膜４を形成する。次に、図４
のステップＳ５に示すように、500 ℃以上の温度で５時
間ほど、ゲート絶縁膜４を熱処理する。この場合、熱処
理温度が高いほど、ポリシリコン膜３とゲート絶縁膜４
との間に発生される界面準位は小さくなり、ゲート絶縁
膜４の信頼性は高くなる。より詳細には、熱処理温度が
高いほど、ＢＴＳ試験などにおける特性のシフト量は小
さくなる一方で、反りやうねりなど、絶縁基板１の変形
は大きくなる。また、冷却速度が( −２) ℃／分〜( −
５) ℃／分の範囲内では、収縮量も大きくなる。
（ｃ）に示すように、ポリシリコン膜３の上面に、常圧
ＣＶＤ法によりゲート絶縁膜４を形成する。次に、図４
のステップＳ５に示すように、500 ℃以上の温度で５時
間ほど、ゲート絶縁膜４を熱処理する。この場合、熱処
理温度が高いほど、ポリシリコン膜３とゲート絶縁膜４
との間に発生される界面準位は小さくなり、ゲート絶縁
膜４の信頼性は高くなる。より詳細には、熱処理温度が
高いほど、ＢＴＳ試験などにおける特性のシフト量は小
さくなる一方で、反りやうねりなど、絶縁基板１の変形
は大きくなる。また、冷却速度が( −２) ℃／分〜( −
５) ℃／分の範囲内では、収縮量も大きくなる。
【００１６】次に、図４のステップＳ６および図２
（ｄ）に示すように、ゲート絶縁膜４上にゲート電極５
を形成する。次に、図２のステップＳ７および図３
（ａ）に示すように、ゲート電極５をマスクに用いて、
ポリシリコン膜３に不純物イオンを注入し、自己整合構
造のソース領域６、ドレイン領域７、およびチャネル領
域８を形成する。このとき、ｐチャネル型にするか、ｎ
チャネル型にするかによって、注入する不純物イオンの
種類を変える。
（ｄ）に示すように、ゲート絶縁膜４上にゲート電極５
を形成する。次に、図２のステップＳ７および図３
（ａ）に示すように、ゲート電極５をマスクに用いて、
ポリシリコン膜３に不純物イオンを注入し、自己整合構
造のソース領域６、ドレイン領域７、およびチャネル領
域８を形成する。このとき、ｐチャネル型にするか、ｎ
チャネル型にするかによって、注入する不純物イオンの
種類を変える。
【００１７】次に、図４のステップＳ８および図３
（ｂ）に示すように、ゲート絶縁膜４の上面に層間絶縁
膜９を形成する。次に、図４のステップＳ９に示すよう
に、ソース領域６およびドレイン領域７の抵抗を下げる
ために、約600 ℃で３時間ほど、熱処理を行う。このと
き、熱処理温度が高いほど低抵抗になり、電気的特性が
向上するが、絶縁基板１の収縮量も大きくなる。
（ｂ）に示すように、ゲート絶縁膜４の上面に層間絶縁
膜９を形成する。次に、図４のステップＳ９に示すよう
に、ソース領域６およびドレイン領域７の抵抗を下げる
ために、約600 ℃で３時間ほど、熱処理を行う。このと
き、熱処理温度が高いほど低抵抗になり、電気的特性が
向上するが、絶縁基板１の収縮量も大きくなる。
【００１８】次に、図４のステップＳ10および図３
（ｃ）に示すように、ゲート絶縁膜４および層間絶縁膜
９の所定箇所にコンタクトホール１０を形成する。次
に、図４のステップＳ11に示すように、約400 ℃、ある
いはそれ以上の温度で15〜180 分間の熱処理を行う。こ
れにより、４×１０11(cm -2eV-1) の界面準位密度が３
×１０10(cm -2eV-1) に減少し、良好な特性が得られる
ことが確認できた。なお、ステップＳ11の熱処理は、窒
素等の不活性ガス雰囲気中で行われる。
（ｃ）に示すように、ゲート絶縁膜４および層間絶縁膜
９の所定箇所にコンタクトホール１０を形成する。次
に、図４のステップＳ11に示すように、約400 ℃、ある
いはそれ以上の温度で15〜180 分間の熱処理を行う。こ
れにより、４×１０11(cm -2eV-1) の界面準位密度が３
×１０10(cm -2eV-1) に減少し、良好な特性が得られる
ことが確認できた。なお、ステップＳ11の熱処理は、窒
素等の不活性ガス雰囲気中で行われる。
【００１９】次に、図４のステップＳ12および図３
（ｄ）に示すように、コンタクトホール１０を介してソ
ース領域６とドレイン領域７に金属配線１１をオーミッ
ク接合させ、その上面に層間絶縁膜１２を形成した後、
図４のステップＳ13のように、コンタクトホールを形成
して、金属配線１１上に透明電極１３を形成し、所定の
形状に加工する。
（ｄ）に示すように、コンタクトホール１０を介してソ
ース領域６とドレイン領域７に金属配線１１をオーミッ
ク接合させ、その上面に層間絶縁膜１２を形成した後、
図４のステップＳ13のように、コンタクトホールを形成
して、金属配線１１上に透明電極１３を形成し、所定の
形状に加工する。
【００２０】次に、上記の工程により形成された薄膜ト
ランジスタアレイ基板を、対向基板と所定間隔を隔てて
対向配置し、それらの間に液晶を注入して張り合わせる
ことにより、液晶表示装置が得られる。
ランジスタアレイ基板を、対向基板と所定間隔を隔てて
対向配置し、それらの間に液晶を注入して張り合わせる
ことにより、液晶表示装置が得られる。
【００２１】このように、本実施形態は、層間絶縁膜９
の所定箇所にコンタクトホール１０を形成した後、ソー
ス電極やドレイン電極を形成する前に、400 ℃以上の温
度で熱処理を行うため、界面を安定化させることがで
き、その後にソース電極やドレイン電極を形成したとき
に、接触抵抗を低減でき、移動度が向上するなど、ＴＦ
Ｔの電気的特性がよくなる。この結果、液晶表示装置の
駆動速度を向上できる。従来のように、ソース電極やド
レイン電極形成用のコンタクトホール１０を形成した後
に熱処理を行わずにＴＦＴを形成すると、大量の直流電
流（例えば、ゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌが10/5
μm の場合で0.1mA 以上の直流電流）が流れた場合に、
トランジスタ特性が劣化してオン・オフ比が取れなくな
るという問題があった。
の所定箇所にコンタクトホール１０を形成した後、ソー
ス電極やドレイン電極を形成する前に、400 ℃以上の温
度で熱処理を行うため、界面を安定化させることがで
き、その後にソース電極やドレイン電極を形成したとき
に、接触抵抗を低減でき、移動度が向上するなど、ＴＦ
Ｔの電気的特性がよくなる。この結果、液晶表示装置の
駆動速度を向上できる。従来のように、ソース電極やド
レイン電極形成用のコンタクトホール１０を形成した後
に熱処理を行わずにＴＦＴを形成すると、大量の直流電
流（例えば、ゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌが10/5
μm の場合で0.1mA 以上の直流電流）が流れた場合に、
トランジスタ特性が劣化してオン・オフ比が取れなくな
るという問題があった。
【００２２】これに対して、図３のステップＳ11のよう
に、ゲート絶縁膜４およびコンタクトホール１０を形成
した後に400 ℃以上で熱処理を行った後に、ソース電極
やドレイン電極を形成したＴＦＴを使って信頼性試験を
行ったところ、Ｗ／Ｌ＝10/5のサンプルに0.1mA の直流
電流が流れても、十分なオン・オフ比が取れることが確
認できた。このように特性が改善した理由は、ゲート絶
縁膜４にコンタクトホールを形成する際、特に、RIE の
ようなドライエッチングによりコンタクトホールを形成
すると、ゲート絶縁膜中のコンタクトホール１０の側壁
がダメージを受け、このダメージが熱処理工程により回
復できたためと考えられる。
に、ゲート絶縁膜４およびコンタクトホール１０を形成
した後に400 ℃以上で熱処理を行った後に、ソース電極
やドレイン電極を形成したＴＦＴを使って信頼性試験を
行ったところ、Ｗ／Ｌ＝10/5のサンプルに0.1mA の直流
電流が流れても、十分なオン・オフ比が取れることが確
認できた。このように特性が改善した理由は、ゲート絶
縁膜４にコンタクトホールを形成する際、特に、RIE の
ようなドライエッチングによりコンタクトホールを形成
すると、ゲート絶縁膜中のコンタクトホール１０の側壁
がダメージを受け、このダメージが熱処理工程により回
復できたためと考えられる。
【００２３】また、本実施形態では、界面のダメージ回
復のための熱処理を行った後に、金属配線１１により、
ソース電極やドレイン電極の形成を行っている。その
際、熱処理が必要となるが、金属配線１１は通常、Alや
Alの合金を材料としており、高温で熱処理を行うと、ヒ
ロックが発生するおそれがあり、低温で熱処理を行わざ
るを得ない。しかしながら、本実施形態は、ソース電極
やドレイン電極の形成前に、ダメージ回復のための高温
の熱処理を行うため、ヒロックが発生するおそれはな
い。
復のための熱処理を行った後に、金属配線１１により、
ソース電極やドレイン電極の形成を行っている。その
際、熱処理が必要となるが、金属配線１１は通常、Alや
Alの合金を材料としており、高温で熱処理を行うと、ヒ
ロックが発生するおそれがあり、低温で熱処理を行わざ
るを得ない。しかしながら、本実施形態は、ソース電極
やドレイン電極の形成前に、ダメージ回復のための高温
の熱処理を行うため、ヒロックが発生するおそれはな
い。
【００２４】なお、図４のステップＳ１１では、約400
℃で熱処理を行う例を説明したが、熱処理温度は400 ℃
以上であれば、同様の効果が得られる。
℃で熱処理を行う例を説明したが、熱処理温度は400 ℃
以上であれば、同様の効果が得られる。
【００２５】また、上述した実施形態では、液晶表示装
置に用いられる薄膜トランジスタを一例として説明した
が、本実施形態の薄膜トランジスタは、液晶表示装置以
外で用いられる各種のトランジスタにも適用可能であ
る。
置に用いられる薄膜トランジスタを一例として説明した
が、本実施形態の薄膜トランジスタは、液晶表示装置以
外で用いられる各種のトランジスタにも適用可能であ
る。
【００２６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ソース電極とドレイン電極を形成する目的でコン
タクトホールを形成した後、コンタクトホール形成の際
に生じたゲート絶縁膜のダメージを回復すべく、熱処理
を行ってから、ソース電極とドレイン電極を形成するよ
うにしたため、ＴＦＴの電気的特性や耐久性や信頼性が
向上する。
れば、ソース電極とドレイン電極を形成する目的でコン
タクトホールを形成した後、コンタクトホール形成の際
に生じたゲート絶縁膜のダメージを回復すべく、熱処理
を行ってから、ソース電極とドレイン電極を形成するよ
うにしたため、ＴＦＴの電気的特性や耐久性や信頼性が
向上する。
【図１】本発明に係る薄膜トランジスタの断面図。
【図２】図１の薄膜トランジスタの製造工程図。
【図３】図２に続く製造工程図。
【図４】製造工程の手順を説明したフローチャート。
１ 絶縁基板 ２ 非晶質シリコン膜 ３ ポリシリコン膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ ソース領域 ７ ドレイン領域 ８ チャネル領域 ９，１２ 層間絶縁膜 １０ コンタクトホール １１ 金属配線 １３ 透明電極
Claims (4)
- 【請求項１】絶縁基板上に多結晶シリコン層を形成する
第１の工程と、 前記多結晶シリコン層の上面に、ゲート酸化膜を形成す
る第２の工程と、 前記ゲート酸化膜の一部に、ゲート電極を形成する第３
の工程と、 前記ゲート電極をマスクとして不純物イオンを注入し、
前記多結晶シリコン層内にソース領域およびドレイン領
域を形成する第４の工程と、 前記多結晶シリコン層の表面を層間絶縁膜で覆う第５の
工程と、 前記層間絶縁膜の一部に第１のコンタクトホールを形成
して、前記ソース領域および前記ドレイン領域を露出さ
せる第６の工程と、 前記絶縁基板の歪み点以下の温度で熱処理を行って、前
記第１のコンタクトホールの界面状態を安定化させる第
７の工程と、 前記第１のコンタクトホールに導電層を埋め込み、この
導電層と前記ソース領域とをオーミック接触させ、か
つ、前記導電層と前記ドレイン領域とをオーミック接触
させる第８の工程と、を備えることを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項２】前記第６の工程では、エッチングにより前
記第１のコンタクトホールを形成し、 前記第７の工程では、前記第１のコンタクトホールに接
する前記ゲート酸化膜のエッチングによるダメージが回
復されるように、所定温度で所定時間だけ熱処理を行う
ことを特徴とする請求項１に記載の薄膜トランジスタの
製造方法。 - 【請求項３】前記第７の工程では、４００℃以上の温度
で熱処理を行うことを特徴とする請求項１または２に記
載の薄膜トランジスタの製造方法。 - 【請求項４】前記第８の工程の後、前記導電層の上面を
第２の層間絶縁膜で覆う第９の工程と、 前記第２の層間絶縁膜の一部に第２のコンタクトホール
を形成して前記導電層を露出させる第１０の工程と、 前記第２のコンタクトホールを介して前記導電層とオー
ミック接触する画素電極を形成する第１１の工程と、を
備えることを特徴とする請求項１〜３の製造方法を用い
た液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26636897A JPH11111985A (ja) | 1997-09-30 | 1997-09-30 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26636897A JPH11111985A (ja) | 1997-09-30 | 1997-09-30 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111985A true JPH11111985A (ja) | 1999-04-23 |
Family
ID=17429981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26636897A Abandoned JPH11111985A (ja) | 1997-09-30 | 1997-09-30 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111985A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447893B1 (ko) * | 2001-12-26 | 2004-09-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 제조방법 |
| KR100701658B1 (ko) * | 2001-06-14 | 2007-03-30 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| KR100813016B1 (ko) * | 2001-10-22 | 2008-03-13 | 삼성전자주식회사 | 액정표시장치의 제조방법 |
| WO2016023243A1 (zh) * | 2014-08-14 | 2016-02-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
-
1997
- 1997-09-30 JP JP26636897A patent/JPH11111985A/ja not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701658B1 (ko) * | 2001-06-14 | 2007-03-30 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| KR100813016B1 (ko) * | 2001-10-22 | 2008-03-13 | 삼성전자주식회사 | 액정표시장치의 제조방법 |
| KR100447893B1 (ko) * | 2001-12-26 | 2004-09-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 제조방법 |
| US7060544B2 (en) | 2001-12-26 | 2006-06-13 | Lg.Philips Lcd Co., Ltd. | Fabricating method of thin film transistor |
| WO2016023243A1 (zh) * | 2014-08-14 | 2016-02-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| KR100596964B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터를 사용한 반도체디바이스 | |
| US5904508A (en) | Semiconductor device and a method of manufacturing the same | |
| US7071040B2 (en) | Method of fabricating thin film transistor | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JP4223092B2 (ja) | 半導体装置の作製方法 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2001111055A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07115205A (ja) | 多結晶ＳｉＴＦＴの製造方法 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| JPH0936370A (ja) | コプラナ型薄膜トランジスタの製造方法 | |
| JPS63300566A (ja) | 薄膜トランジスタの製造方法 | |
| KR100261680B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP2002026332A (ja) | 薄膜トランジスタの製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0964365A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173200A (ja) | 半導体装置の作製方法 | |
| JP3323838B2 (ja) | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 | |
| JP4090531B2 (ja) | 半導体装置およびその作製方法 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JPH09213962A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060706 |