JPH11112238A - Ｆｅｔミキサ - Google Patents
ＦｅｔミキサInfo
- Publication number
- JPH11112238A JPH11112238A JP28769297A JP28769297A JPH11112238A JP H11112238 A JPH11112238 A JP H11112238A JP 28769297 A JP28769297 A JP 28769297A JP 28769297 A JP28769297 A JP 28769297A JP H11112238 A JPH11112238 A JP H11112238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fet
- local oscillation
- input
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Transmitters (AREA)
Abstract
(57)【要約】
課程
【課題】 適用される周波数帯域が準ミリ波帯域あって
も，増幅器あるいは逓倍器を用いることなく，発振器か
ら出力された信号を直接的に局部発振信号として入力し
て，無線周波数信号から所望の中間周波数信号を得るこ
とが可能なＦＥＴミキサを提供する。 【解決手段】 ＦＥＴミキサ１は，第１のＦＥＴ３，第
２のＦＥＴ５，伝送線路１７，およびディバイダ１９を
有することを特徴としている。そして，伝送線路は，局
部発振信号ＳＬＯに含まれる基本波の波長の１／２の線
路長を有している。かかる構成によれば，局部発振信号
に含まれる２次高調波と無線周波数信号ＳＲＦとの混合
がなされた信号が中間周波数信号ＳＩＦとして中間周波
数信号出力ポート２９から出力される。
も，増幅器あるいは逓倍器を用いることなく，発振器か
ら出力された信号を直接的に局部発振信号として入力し
て，無線周波数信号から所望の中間周波数信号を得るこ
とが可能なＦＥＴミキサを提供する。 【解決手段】 ＦＥＴミキサ１は，第１のＦＥＴ３，第
２のＦＥＴ５，伝送線路１７，およびディバイダ１９を
有することを特徴としている。そして，伝送線路は，局
部発振信号ＳＬＯに含まれる基本波の波長の１／２の線
路長を有している。かかる構成によれば，局部発振信号
に含まれる２次高調波と無線周波数信号ＳＲＦとの混合
がなされた信号が中間周波数信号ＳＩＦとして中間周波
数信号出力ポート２９から出力される。
Description
【０００１】
【発明の属する技術分野】本発明は，周波数変換回路や
周波数測定器などに用いられるＦＥＴ（Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）ミキサにかかり，
特にミリ波等，高周波信号の周波数変換が可能なＦＥＴ
ミキサに関する。
周波数測定器などに用いられるＦＥＴ（Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）ミキサにかかり，
特にミリ波等，高周波信号の周波数変換が可能なＦＥＴ
ミキサに関する。
【０００２】
【従来の技術】近年，衛星通信システムの急速な展開が
図られる中で，ミリ波等の高周波信号の周波数変換を行
うＦＥＴミキサに対する需要が高まってきており，さら
なる高性能化，小型化が要求されている。
図られる中で，ミリ波等の高周波信号の周波数変換を行
うＦＥＴミキサに対する需要が高まってきており，さら
なる高性能化，小型化が要求されている。
【０００３】このＦＥＴミキサは，ＦＥＴの相互コンダ
クタンスやチャネル抵抗等の素子パラメータの時間変化
を利用することによって，無線周波数（以下，「ＲＦ」
という。）信号を局部発振（以下，「ＬＯ」という。）
信号と混合し，中間周波数（以下，「ＩＦ」という。）
信号を生成する機能を有するものである。そして，ＦＥ
Ｔミキサにおいて，ＦＥＴの相互コンダクタンスを利用
するものは，アクティブ型ミキサといわれ，チャネル抵
抗を利用するものは，抵抗型ミキサといわれている。
クタンスやチャネル抵抗等の素子パラメータの時間変化
を利用することによって，無線周波数（以下，「ＲＦ」
という。）信号を局部発振（以下，「ＬＯ」という。）
信号と混合し，中間周波数（以下，「ＩＦ」という。）
信号を生成する機能を有するものである。そして，ＦＥ
Ｔミキサにおいて，ＦＥＴの相互コンダクタンスを利用
するものは，アクティブ型ミキサといわれ，チャネル抵
抗を利用するものは，抵抗型ミキサといわれている。
【０００４】抵抗型ミキサは，ＦＥＴのドレイン電流−
電圧特性の線形領域におけるチャネル抵抗の時間変化を
利用しているために，アクティブ型ミキサと比較して，
生成されるＩＦ信号の歪みが小さいという特徴がある。
また，受動型であるため，ＲＦ信号の周波数とＬＯ信号
の周波数の和の周波数成分を有するＩＦ信号を生成す
る，いわゆるアップコンバータとして用いることが可能
であると同時に，差の周波数成分を有するＩＦ信号を生
成する，いわゆるダウンコンバータとして用いることも
可能である。そして，ＦＥＴのドレインバイアスを必要
としないため，ドレインにＤＣ電流が流れず，省電力化
が実現される。さらに，この抵抗型ミキサは，ＦＥＴの
増幅作用を利用していないため，アクティブ型ミキサと
比較して変換損が若干大きくなるが，基本的にＦＥＴの
利得が期待できないミリ波帯域等の高周波数帯域におけ
る周波数変換回路として総合的に適しているといえる。
電圧特性の線形領域におけるチャネル抵抗の時間変化を
利用しているために，アクティブ型ミキサと比較して，
生成されるＩＦ信号の歪みが小さいという特徴がある。
また，受動型であるため，ＲＦ信号の周波数とＬＯ信号
の周波数の和の周波数成分を有するＩＦ信号を生成す
る，いわゆるアップコンバータとして用いることが可能
であると同時に，差の周波数成分を有するＩＦ信号を生
成する，いわゆるダウンコンバータとして用いることも
可能である。そして，ＦＥＴのドレインバイアスを必要
としないため，ドレインにＤＣ電流が流れず，省電力化
が実現される。さらに，この抵抗型ミキサは，ＦＥＴの
増幅作用を利用していないため，アクティブ型ミキサと
比較して変換損が若干大きくなるが，基本的にＦＥＴの
利得が期待できないミリ波帯域等の高周波数帯域におけ
る周波数変換回路として総合的に適しているといえる。
【０００５】以上のような抵抗型ミキサは，例えば，”
ＭＥＳＦＥＴを用いた６０ＧＨｚ帯ＭＭＩＣミキサ 広
田哲夫 １９９４年電子情報通信学会秋季大会 Ｃ−７
８”に開示されている。
ＭＥＳＦＥＴを用いた６０ＧＨｚ帯ＭＭＩＣミキサ 広
田哲夫 １９９４年電子情報通信学会秋季大会 Ｃ−７
８”に開示されている。
【０００６】以下，従来の抵抗型のＦＥＴミキサ１０１
について，図２を参照しながら説明する。このＦＥＴミ
キサ１０１は，ＦＥＴ１０３，ＬＯ信号整合回路１０
５，ＲＦ信号整合回路１０７，ＩＦ信号整合回路１０
９，ゲートバイアス回路１１１，キャパシタ１１３，Ｌ
Ｏ信号入力ポート１１５，ＲＦ信号入力ポート１１７，
ＩＦ信号出力ポート１１９，およびゲートバイアスポー
ト１２１から構成されている。
について，図２を参照しながら説明する。このＦＥＴミ
キサ１０１は，ＦＥＴ１０３，ＬＯ信号整合回路１０
５，ＲＦ信号整合回路１０７，ＩＦ信号整合回路１０
９，ゲートバイアス回路１１１，キャパシタ１１３，Ｌ
Ｏ信号入力ポート１１５，ＲＦ信号入力ポート１１７，
ＩＦ信号出力ポート１１９，およびゲートバイアスポー
ト１２１から構成されている。
【０００７】そして，ＬＯ信号入力ポート１１５は，Ｌ
Ｏ信号整合回路１０５の入力部に接続され，また，ＬＯ
信号整合回路１０５の出力部は，ＦＥＴ１０３のゲート
とゲートバイアス回路１１１の一端に共通接続されてい
る。さらに，ゲートバイアス回路１１１の他端は，ゲー
トバイアスポート１２１とキャパシタ１１３の一端に共
通接続され，キャパシタ１１３の他端は，グランドレベ
ルに接続されている。
Ｏ信号整合回路１０５の入力部に接続され，また，ＬＯ
信号整合回路１０５の出力部は，ＦＥＴ１０３のゲート
とゲートバイアス回路１１１の一端に共通接続されてい
る。さらに，ゲートバイアス回路１１１の他端は，ゲー
トバイアスポート１２１とキャパシタ１１３の一端に共
通接続され，キャパシタ１１３の他端は，グランドレベ
ルに接続されている。
【０００８】一方，ＦＥＴ１０３のドレインは，ＲＦ信
号整合回路１０７の出力部とＩＦ信号整合回路１０９の
入力部に共通接続されている。そして，ＲＦ信号整合回
路１０７の入力部は，ＲＦ信号入力ポート１１７に接続
され，ＩＦ信号整合回路１０９の出力部は，ＩＦ信号出
力ポート１１９に接続されている。さらに，ＦＥＴ１０
３のソースは，グランドレベルに接続されている。
号整合回路１０７の出力部とＩＦ信号整合回路１０９の
入力部に共通接続されている。そして，ＲＦ信号整合回
路１０７の入力部は，ＲＦ信号入力ポート１１７に接続
され，ＩＦ信号整合回路１０９の出力部は，ＩＦ信号出
力ポート１１９に接続されている。さらに，ＦＥＴ１０
３のソースは，グランドレベルに接続されている。
【０００９】以上のような構成を有する従来のＦＥＴミ
キサ１０１の動作を詳細に説明する。まず，ＦＥＴ１０
３のしきい値近傍のバイアス電圧Ｖｇをゲートバイアス
ポート１２１に印加する。
キサ１０１の動作を詳細に説明する。まず，ＦＥＴ１０
３のしきい値近傍のバイアス電圧Ｖｇをゲートバイアス
ポート１２１に印加する。
【００１０】ここで，ＬＯ信号ＳＬＯをＬＯ信号入力ポ
ート１１５に入力し，ＲＦ信号ＳＲＦをＲＦ信号入力ポ
ート１１７に入力する。これによって，ＬＯ信号ＳＬＯ
は，ＬＯ信号整合回路１０５を介して，ＦＥＴ１０３の
ゲートに入力され，ＲＦ信号ＳＲＦは，ＲＦ信号整合回
路１０７を介して，ＦＥＴ１０３のドレインに入力され
る。ところで，ドレイン電圧が十分小さい場合，ＦＥＴ
１０３のチャネル抵抗は，ゲート電圧値に対して線形の
特性を示す。したがって，ＬＯ信号整合回路１０５を介
してＬＯ信号ＳＬＯが入力されたＦＥＴ１０３のチャネ
ル抵抗値は，このＬＯ信号ＳＬＯの周波数に対応して時
間的に変化する。この結果，ドレイン側の反射係数に時
間変化が生じ，ＲＦ信号整合回路１０７を介して入力さ
れたＲＦ信号ＳＲＦは，ＬＯ信号ＳＬＯと混合される。
この混合によって，ＲＦ信号ＳＲＦの周波数とＬＯ信号
ＳＬＯの周波数の和，および，差の周波数成分を有する
ＩＦ信号ＳＩＦが生じ，ＩＦ信号整合回路１０９を介し
てＩＦ信号出力ポート１１９から出力されることとな
る。
ート１１５に入力し，ＲＦ信号ＳＲＦをＲＦ信号入力ポ
ート１１７に入力する。これによって，ＬＯ信号ＳＬＯ
は，ＬＯ信号整合回路１０５を介して，ＦＥＴ１０３の
ゲートに入力され，ＲＦ信号ＳＲＦは，ＲＦ信号整合回
路１０７を介して，ＦＥＴ１０３のドレインに入力され
る。ところで，ドレイン電圧が十分小さい場合，ＦＥＴ
１０３のチャネル抵抗は，ゲート電圧値に対して線形の
特性を示す。したがって，ＬＯ信号整合回路１０５を介
してＬＯ信号ＳＬＯが入力されたＦＥＴ１０３のチャネ
ル抵抗値は，このＬＯ信号ＳＬＯの周波数に対応して時
間的に変化する。この結果，ドレイン側の反射係数に時
間変化が生じ，ＲＦ信号整合回路１０７を介して入力さ
れたＲＦ信号ＳＲＦは，ＬＯ信号ＳＬＯと混合される。
この混合によって，ＲＦ信号ＳＲＦの周波数とＬＯ信号
ＳＬＯの周波数の和，および，差の周波数成分を有する
ＩＦ信号ＳＩＦが生じ，ＩＦ信号整合回路１０９を介し
てＩＦ信号出力ポート１１９から出力されることとな
る。
【００１１】なお，以上説明したＦＥＴミキサ１０１に
おいて，ＦＥＴ１０３のドレインには，バイアス電圧を
印加する必要がないため回路全体の消費電力量を低く抑
えることが可能となっている。
おいて，ＦＥＴ１０３のドレインには，バイアス電圧を
印加する必要がないため回路全体の消費電力量を低く抑
えることが可能となっている。
【００１２】ところで，従来のＦＥＴミキサ１０１を用
いて，所望のＩＦ信号ＳＩＦを得るためには，その周波
数に対応するＬＯ信号ＳＬＯが必要となる。そして，所
定のＬＯ信号ＳＬＯを得るためには，（１）ＬＯ信号Ｓ
ＬＯを生成する発振器（図示せず。）において，直接，
必要とされる周波数信号を発振させる方法と，（２）発
振器において，予め必要とされる周波数の１／ｎの周波
数を有する信号を生成し，その信号を逓倍器によりｎ逓
倍する方法が一般的である。
いて，所望のＩＦ信号ＳＩＦを得るためには，その周波
数に対応するＬＯ信号ＳＬＯが必要となる。そして，所
定のＬＯ信号ＳＬＯを得るためには，（１）ＬＯ信号Ｓ
ＬＯを生成する発振器（図示せず。）において，直接，
必要とされる周波数信号を発振させる方法と，（２）発
振器において，予め必要とされる周波数の１／ｎの周波
数を有する信号を生成し，その信号を逓倍器によりｎ逓
倍する方法が一般的である。
【００１３】
【発明が解決しようとする課題】しかしながら，ＦＥＴ
ミキサ１０１を準ミリ波帯またはミリ波帯などの高周波
帯に適用するために，上記（１）の方法を用いて，例え
ば１００ＧＨｚ以上のＬＯ信号ＳＬＯを得ようと試みた
場合，発振器からの出力が不足してしまい，別途，増幅
器を追加して信号増幅を行う必要性が生じていた。一
方，上記（２）の方法を用いたのでは，逓倍器が必要と
なる。すなわち，（１），（２）のいずれの方法を採用
しても，発振器やＦＥＴミキサ１０１を含むシステムの
規模の増大，および，システムの複雑化は避けられなか
った。さらに，これに伴うコストアップも課題とされて
いた。
ミキサ１０１を準ミリ波帯またはミリ波帯などの高周波
帯に適用するために，上記（１）の方法を用いて，例え
ば１００ＧＨｚ以上のＬＯ信号ＳＬＯを得ようと試みた
場合，発振器からの出力が不足してしまい，別途，増幅
器を追加して信号増幅を行う必要性が生じていた。一
方，上記（２）の方法を用いたのでは，逓倍器が必要と
なる。すなわち，（１），（２）のいずれの方法を採用
しても，発振器やＦＥＴミキサ１０１を含むシステムの
規模の増大，および，システムの複雑化は避けられなか
った。さらに，これに伴うコストアップも課題とされて
いた。
【００１４】本発明は，上記のような課題に鑑みてなさ
れたものであり，本発明の目的は，ＦＥＴミキサが適用
される周波数帯域が準ミリ波帯域またはミリ波帯域であ
っても，増幅器あるいは逓倍器を用いることなく，発振
器から出力された信号を直接ＬＯ信号として入力し，Ｒ
Ｆ信号との安定した混合によって所望のＩＦ信号を得る
ことが可能な新規かつ改良されたＦＥＴミキサを提供す
ることにある。
れたものであり，本発明の目的は，ＦＥＴミキサが適用
される周波数帯域が準ミリ波帯域またはミリ波帯域であ
っても，増幅器あるいは逓倍器を用いることなく，発振
器から出力された信号を直接ＬＯ信号として入力し，Ｒ
Ｆ信号との安定した混合によって所望のＩＦ信号を得る
ことが可能な新規かつ改良されたＦＥＴミキサを提供す
ることにある。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に，請求項１によれば，無線周波数信号を相互に同位相
である一の無線周波数信号と他の無線周波数信号に等分
割する第１のディバイダと，局部発振信号を入力し，前
記局部発振信号に対して１／２周期の位相差を有する逆
相局部発振信号を出力する第２のディバイダと，前記一
の無線周波数信号をソースに入力し，前記局部発振信号
をゲートに入力する第１のＦＥＴと，前記他の無線周波
数信号をソースに入力し，前記逆相局部発振信号をゲー
トに入力する第２のＦＥＴと，前記第１のＦＥＴのドレ
インと前記第２のＦＥＴのドレインが共通接続される接
続点とを備えたことを特徴とするＦＥＴミキサが提供さ
れる。
に，請求項１によれば，無線周波数信号を相互に同位相
である一の無線周波数信号と他の無線周波数信号に等分
割する第１のディバイダと，局部発振信号を入力し，前
記局部発振信号に対して１／２周期の位相差を有する逆
相局部発振信号を出力する第２のディバイダと，前記一
の無線周波数信号をソースに入力し，前記局部発振信号
をゲートに入力する第１のＦＥＴと，前記他の無線周波
数信号をソースに入力し，前記逆相局部発振信号をゲー
トに入力する第２のＦＥＴと，前記第１のＦＥＴのドレ
インと前記第２のＦＥＴのドレインが共通接続される接
続点とを備えたことを特徴とするＦＥＴミキサが提供さ
れる。
【００１６】かかる構成によれば，第１のＦＥＴのドレ
インにおいて，一の無線周波数信号と局部発振信号が混
合され，第２のＦＥＴのドレインにおいて，他の無線周
波数信号と逆相局部発振信号が混合されることとなる。
ところで，局部発振信号と逆相局部発振信号との位相差
は，１／２周期であるために，第１のＦＥＴのドレイン
と第２のＦＥＴのドレインが共通接続される接続点は，
局部発振信号の基本波と逆相局部発振信号の基本波に対
して仮想的な短絡点となる。一方，局部発振信号の２次
高調波と逆相局部発振信号の２次高調波については，接
続点において位相が一致する。このために，接続点で
は，一の無線周波数信号と局部発振信号の２次高調波と
の混合がなされた信号と，他の無線周波数信号と逆相局
部発振信号の２次高調波との混合がなされた信号が合成
されることとなる。
インにおいて，一の無線周波数信号と局部発振信号が混
合され，第２のＦＥＴのドレインにおいて，他の無線周
波数信号と逆相局部発振信号が混合されることとなる。
ところで，局部発振信号と逆相局部発振信号との位相差
は，１／２周期であるために，第１のＦＥＴのドレイン
と第２のＦＥＴのドレインが共通接続される接続点は，
局部発振信号の基本波と逆相局部発振信号の基本波に対
して仮想的な短絡点となる。一方，局部発振信号の２次
高調波と逆相局部発振信号の２次高調波については，接
続点において位相が一致する。このために，接続点で
は，一の無線周波数信号と局部発振信号の２次高調波と
の混合がなされた信号と，他の無線周波数信号と逆相局
部発振信号の２次高調波との混合がなされた信号が合成
されることとなる。
【００１７】すなわち，請求項１に記載のＦＥＴミキサ
によれば，無線周波数信号と局部発振信号の２倍の周波
数成分を混合した中間周波数信号を接続点から抽出する
ことが可能となる。したがって，所定の中間周波数信号
を得るために必要な局部発振信号の周波数は従来の１／
２となり，発振器の安定した出力信号を用いてミリ波，
準ミリ波等の周波数変換を効率よく行うことが可能とな
る。
によれば，無線周波数信号と局部発振信号の２倍の周波
数成分を混合した中間周波数信号を接続点から抽出する
ことが可能となる。したがって，所定の中間周波数信号
を得るために必要な局部発振信号の周波数は従来の１／
２となり，発振器の安定した出力信号を用いてミリ波，
準ミリ波等の周波数変換を効率よく行うことが可能とな
る。
【００１８】そして，請求項２に記載のように，請求項
１のＦＥＴミキサにおいて，第２のディバイダとして，
局部発振信号に含まれる基本波の波長の１／２の線路長
を有する伝送線路を用いることができる。かかる手段に
よれば，単純な回路構成でありながら，容易に，局部発
振信号から１／２周期の位相差を有する逆相局部発振信
号を生成することが可能となる。
１のＦＥＴミキサにおいて，第２のディバイダとして，
局部発振信号に含まれる基本波の波長の１／２の線路長
を有する伝送線路を用いることができる。かかる手段に
よれば，単純な回路構成でありながら，容易に，局部発
振信号から１／２周期の位相差を有する逆相局部発振信
号を生成することが可能となる。
【００１９】さらに，請求項１または２に記載のＦＥＴ
ミキサにおいて，請求項３に記載のように，局部発振信
号を一旦第１の局部発振信号整合回路に入力し，そこか
らの出力信号を第１のＦＥＴのゲートに入力するように
構成するとともに，逆相局部発振信号を一旦第２の局部
発振信号整合回路に入力し，そこからの出力信号を第２
のＦＥＴのゲートに入力させるように構成してもよい。
また，請求項４に記載のように，一の無線周波数信号を
一旦第１の無線周波数信号整合回路に入力し，そこから
の出力信号を第１のＦＥＴのソースに入力するように構
成するとともに，他の無線周波数信号を一旦第２の無線
周波数信号整合回路に入力し，そこからの出力信号を第
２のＦＥＴのソースに入力させるように構成してもよ
い。そして，請求項５に記載のように，前記接続点に中
間周波数信号整合回路を接続し，この中間周波数信号整
合回路から，所定の中間周波数信号を出力させることも
可能である。また，請求項６に記載のように，第１のＦ
ＥＴのソースに第１のソース接地回路を接続し，第２の
ＦＥＴのソースに第２のソース接地回路を接続するよう
に構成してもよい。
ミキサにおいて，請求項３に記載のように，局部発振信
号を一旦第１の局部発振信号整合回路に入力し，そこか
らの出力信号を第１のＦＥＴのゲートに入力するように
構成するとともに，逆相局部発振信号を一旦第２の局部
発振信号整合回路に入力し，そこからの出力信号を第２
のＦＥＴのゲートに入力させるように構成してもよい。
また，請求項４に記載のように，一の無線周波数信号を
一旦第１の無線周波数信号整合回路に入力し，そこから
の出力信号を第１のＦＥＴのソースに入力するように構
成するとともに，他の無線周波数信号を一旦第２の無線
周波数信号整合回路に入力し，そこからの出力信号を第
２のＦＥＴのソースに入力させるように構成してもよ
い。そして，請求項５に記載のように，前記接続点に中
間周波数信号整合回路を接続し，この中間周波数信号整
合回路から，所定の中間周波数信号を出力させることも
可能である。また，請求項６に記載のように，第１のＦ
ＥＴのソースに第１のソース接地回路を接続し，第２の
ＦＥＴのソースに第２のソース接地回路を接続するよう
に構成してもよい。
【００２０】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかるＦＥＴミキサの好適な実施の形態につい
て詳細に説明する。
本発明にかかるＦＥＴミキサの好適な実施の形態につい
て詳細に説明する。
【００２１】本発明の実施の形態にかかるＦＥＴミキサ
１は，図１に示すように，第１，２のＦＥＴ３，５，第
１，２のＬＯ信号整合回路７，９，第１，２のＲＦ信号
整合回路１１，１３，ＩＦ信号整合回路１５，第２のデ
ィバイダとしての伝送線路１７，第１のディバイダとし
てのディバイダ１９，ゲートバイアス回路２１，キャパ
シタ２３，ＬＯ信号入力ポート２５，ＲＦ信号入力ポー
ト２７，ＩＦ信号出力ポート２９，ゲートバイアスポー
ト３１，および第１，２のソース接地回路３３，３５か
ら構成されている。
１は，図１に示すように，第１，２のＦＥＴ３，５，第
１，２のＬＯ信号整合回路７，９，第１，２のＲＦ信号
整合回路１１，１３，ＩＦ信号整合回路１５，第２のデ
ィバイダとしての伝送線路１７，第１のディバイダとし
てのディバイダ１９，ゲートバイアス回路２１，キャパ
シタ２３，ＬＯ信号入力ポート２５，ＲＦ信号入力ポー
ト２７，ＩＦ信号出力ポート２９，ゲートバイアスポー
ト３１，および第１，２のソース接地回路３３，３５か
ら構成されている。
【００２２】そして，ＬＯ信号入力ポート２５は，第１
のＬＯ信号整合回路７の入力部，および伝送線路１７の
一方の端子１７ａに共通接続されている。また，第１の
ＬＯ信号整合回路７の出力部は，第１のＦＥＴ３のゲー
トに接続されている。そして，伝送線路１７の他方の端
子１７ｂは，第２のＬＯ信号整合回路９の入力部に接続
され，この第２のＬＯ信号整合回路９の出力部は，第２
のＦＥＴ５のベース，およびゲートバイアス回路２１の
一端に共通接続されている。さらに，ゲートバイアス回
路２１の他端は，ゲートバイアスポート３１，および，
キャパシタ２３の一端に共通接続され，このキャパシタ
２３の他端は，グランドレベルに接続されている。
のＬＯ信号整合回路７の入力部，および伝送線路１７の
一方の端子１７ａに共通接続されている。また，第１の
ＬＯ信号整合回路７の出力部は，第１のＦＥＴ３のゲー
トに接続されている。そして，伝送線路１７の他方の端
子１７ｂは，第２のＬＯ信号整合回路９の入力部に接続
され，この第２のＬＯ信号整合回路９の出力部は，第２
のＦＥＴ５のベース，およびゲートバイアス回路２１の
一端に共通接続されている。さらに，ゲートバイアス回
路２１の他端は，ゲートバイアスポート３１，および，
キャパシタ２３の一端に共通接続され，このキャパシタ
２３の他端は，グランドレベルに接続されている。
【００２３】一方，ＲＦ信号入力ポート２７は，ディバ
イダ１９の第１の端子１９ａに接続されている。そし
て，ディバイダ１９の第２の端子１９ｂは，第１のＲＦ
信号整合回路１１の入力部に接続され，ディバイダ１９
の第３の端子１９ｃは，第２のＲＦ信号整合回路１３の
入力部に接続されている。さらに，第１のＲＦ信号整合
回路１１の出力部は，第１のＦＥＴ３のソースおよび第
１のソース接地回路３３の一端に共通接続され，第２の
ＲＦ信号整合回路１３の出力部は，第２のＦＥＴ５のソ
ースおよび第２のソース接地回路３５の一端に共通接続
されている。
イダ１９の第１の端子１９ａに接続されている。そし
て，ディバイダ１９の第２の端子１９ｂは，第１のＲＦ
信号整合回路１１の入力部に接続され，ディバイダ１９
の第３の端子１９ｃは，第２のＲＦ信号整合回路１３の
入力部に接続されている。さらに，第１のＲＦ信号整合
回路１１の出力部は，第１のＦＥＴ３のソースおよび第
１のソース接地回路３３の一端に共通接続され，第２の
ＲＦ信号整合回路１３の出力部は，第２のＦＥＴ５のソ
ースおよび第２のソース接地回路３５の一端に共通接続
されている。
【００２４】そして，第１のＦＥＴ３のドレインおよび
第２のＦＥＴ５のドレインは，共通化され，接続点とし
てのノードＡを介してＩＦ信号整合回路１５の入力部に
接続されており，このＩＦ信号整合回路１５の出力部
は，ＩＦ信号出力ポート２９に接続されている。
第２のＦＥＴ５のドレインは，共通化され，接続点とし
てのノードＡを介してＩＦ信号整合回路１５の入力部に
接続されており，このＩＦ信号整合回路１５の出力部
は，ＩＦ信号出力ポート２９に接続されている。
【００２５】また，第１のソース接地回路３３の他端お
よび第２のソース接地回路３５の他端は，グランドレベ
ルに接続されている。
よび第２のソース接地回路３５の他端は，グランドレベ
ルに接続されている。
【００２６】ここで，伝送線路１７は，ＬＯ信号ＳＬＯ
に含まれる基本波の波長の１／２の線路長を有してお
り，端子１７ａに入力された信号と端子１７ｂから出力
される信号との間には，１／２周期の位相差が生ずるこ
ととなる。
に含まれる基本波の波長の１／２の線路長を有してお
り，端子１７ａに入力された信号と端子１７ｂから出力
される信号との間には，１／２周期の位相差が生ずるこ
ととなる。
【００２７】また，ディバイダ１９は，例えば，ウィル
キンソン型を採用することが可能であり，第１の端子１
９ａから入力した信号を２つの信号に分離し，それぞれ
の信号を相互に干渉することなく第２の端子１９ｂおよ
び第３の端子１９ｃから出力することが可能な機能を有
するものである。
キンソン型を採用することが可能であり，第１の端子１
９ａから入力した信号を２つの信号に分離し，それぞれ
の信号を相互に干渉することなく第２の端子１９ｂおよ
び第３の端子１９ｃから出力することが可能な機能を有
するものである。
【００２８】ところで，本発明の実施の形態において
は，第１のソース接地回路３３および第２のソース接地
回路３５は，ＲＦ信号ＳＲＦの周波数（ｆRF）に対して
開放となり，その他の周波数に対しては短絡となるよう
に設定され，かつ，ＩＦ信号整合回路１５は，ＬＯ信号
ＳＬＯの周波数（ｆLO）に対して十分に高いインピーダ
ンスを有するいわゆるロウパスフィルタとして構成され
ている場合に即して以下説明する。
は，第１のソース接地回路３３および第２のソース接地
回路３５は，ＲＦ信号ＳＲＦの周波数（ｆRF）に対して
開放となり，その他の周波数に対しては短絡となるよう
に設定され，かつ，ＩＦ信号整合回路１５は，ＬＯ信号
ＳＬＯの周波数（ｆLO）に対して十分に高いインピーダ
ンスを有するいわゆるロウパスフィルタとして構成され
ている場合に即して以下説明する。
【００２９】なお，第１のＬＯ信号整合回路７と第２の
ＬＯ信号整合回路９，第１のＦＥＴ３と第２のＦＥＴ
５，第１のＲＦ信号整合回路１１と第２のＲＦ信号整合
回路１３，および，第１のソース接地回路３３と第２の
ソース接地回路３５は，それぞれ相互に略同一の構成・
機能を有するものである。
ＬＯ信号整合回路９，第１のＦＥＴ３と第２のＦＥＴ
５，第１のＲＦ信号整合回路１１と第２のＲＦ信号整合
回路１３，および，第１のソース接地回路３３と第２の
ソース接地回路３５は，それぞれ相互に略同一の構成・
機能を有するものである。
【００３０】以上のような構成を有する本発明の実施の
形態にかかるＦＥＴミキサ１の動作を詳細に説明する。
まず，第１，２のＦＥＴ３，５のしきい値近傍のバイア
ス電圧Ｖｇをゲートバイアスポート３１に印加する。
形態にかかるＦＥＴミキサ１の動作を詳細に説明する。
まず，第１，２のＦＥＴ３，５のしきい値近傍のバイア
ス電圧Ｖｇをゲートバイアスポート３１に印加する。
【００３１】ここで，ＬＯ信号ＳＬＯをＬＯ信号入力ポ
ート２５に入力し，ＲＦ信号ＳＲＦをＲＦ信号入力ポー
ト２７に入力する。
ート２５に入力し，ＲＦ信号ＳＲＦをＲＦ信号入力ポー
ト２７に入力する。
【００３２】ＬＯ信号ＳＬＯは，第１のＬＯ信号整合回
路７を介して，第１のゲート入力信号ＳＬＯａとして第
１のＦＥＴ３のゲートに入力されるとともに，伝送線路
１７および第２のＬＯ信号整合回路９を介して，第２の
ゲート入力信号ＳＬＯｂとして第２のＦＥＴ５のゲート
に入力される。ところで，上述のように伝送線路１７
は，ＬＯ信号ＳＬＯに含まれる基本波の波長の１／２の
線路長を有しているために，第１のゲート入力信号ＳＬ
Ｏａの位相と，第２のゲート入力信号ＳＬＯｂの位相に
は，１／２周期の差が生じることとなる。
路７を介して，第１のゲート入力信号ＳＬＯａとして第
１のＦＥＴ３のゲートに入力されるとともに，伝送線路
１７および第２のＬＯ信号整合回路９を介して，第２の
ゲート入力信号ＳＬＯｂとして第２のＦＥＴ５のゲート
に入力される。ところで，上述のように伝送線路１７
は，ＬＯ信号ＳＬＯに含まれる基本波の波長の１／２の
線路長を有しているために，第１のゲート入力信号ＳＬ
Ｏａの位相と，第２のゲート入力信号ＳＬＯｂの位相に
は，１／２周期の差が生じることとなる。
【００３３】一方，ＲＦ信号ＳＲＦは，ディバイダ１９
の第１の端子１９ａに入力され，内部で同位相の２つの
信号に分割された後に，それぞれ第２の端子１９ｂおよ
び第３の端子１９ｃから出力される。そして，第２の端
子１９ｂから出力された一の信号は，第１のＲＦ信号整
合回路１１を介して，第１の分割信号ＳＲＦａとして第
１のＦＥＴ３のソースに入力され，また，第３の端子１
９ｃから出力された他の信号は，第２のＲＦ信号整合回
路１３を介して，第２の分割信号ＳＲＦｂとして第２の
ＦＥＴ５のソースに入力される。
の第１の端子１９ａに入力され，内部で同位相の２つの
信号に分割された後に，それぞれ第２の端子１９ｂおよ
び第３の端子１９ｃから出力される。そして，第２の端
子１９ｂから出力された一の信号は，第１のＲＦ信号整
合回路１１を介して，第１の分割信号ＳＲＦａとして第
１のＦＥＴ３のソースに入力され，また，第３の端子１
９ｃから出力された他の信号は，第２のＲＦ信号整合回
路１３を介して，第２の分割信号ＳＲＦｂとして第２の
ＦＥＴ５のソースに入力される。
【００３４】そして，第１のＦＥＴ３のドレインでは，
第１のＦＥＴ３のゲートに入力される第１のゲート入力
信号ＳＬＯａとソースに入力される第１の分割信号ＳＲ
Ｆａが混合される。同様に，第２のＦＥＴ５のドレイン
では，第２のＦＥＴ５のゲートに入力される第２のゲー
ト入力信号ＳＬＯｂとソースに入力される第２の分割信
号ＳＲＦｂが混合される。
第１のＦＥＴ３のゲートに入力される第１のゲート入力
信号ＳＬＯａとソースに入力される第１の分割信号ＳＲ
Ｆａが混合される。同様に，第２のＦＥＴ５のドレイン
では，第２のＦＥＴ５のゲートに入力される第２のゲー
ト入力信号ＳＬＯｂとソースに入力される第２の分割信
号ＳＲＦｂが混合される。
【００３５】ところで，上述の通り，第１のゲート入力
信号ＳＬＯａの位相と，第２のゲート入力信号ＳＬＯｂ
の位相は，１／２周期の差が生じているために，第１の
ＦＥＴ３のドレインと第２のＦＥＴ５のドレインの接続
点であるノードＡは，ＬＯ信号ＳＬＯに含まれる基本波
に対して仮想的な短絡点となる。
信号ＳＬＯａの位相と，第２のゲート入力信号ＳＬＯｂ
の位相は，１／２周期の差が生じているために，第１の
ＦＥＴ３のドレインと第２のＦＥＴ５のドレインの接続
点であるノードＡは，ＬＯ信号ＳＬＯに含まれる基本波
に対して仮想的な短絡点となる。
【００３６】一方，ＬＯ信号ＳＬＯの２次高調波は，基
本波の２倍の周波数を有しているために，第１のゲート
入力信号ＳＬＯａの２次高調波の位相，および第２のゲ
ート入力信号ＳＬＯｂの２次高調波の位相は一致するこ
ととなる。したがって，第１のＦＥＴ３によって第１の
分割信号ＳＲＦａと第１のゲート入力信号ＳＬＯａが混
合され，また，第２のＦＥＴ５によって第２の分割信号
ＳＲＦｂと第２のゲート入力信号ＳＬＯｂが混合された
結果，ノードＡにおいては，ＲＦ信号ＳＲＦとＬＯ信号
ＳＬＯの２次高調波が混合された信号が生成される。そ
して，生成された信号は，ＩＦ信号整合回路１５を介し
てＩＦ信号ＳＩＦとしてＩＦ信号出力ポート２９から外
部に出力される。すなわち，ＩＦ信号ＳＩＦは，ＲＦ信
号ＳＲＦの周波数（ｆRF）とＬＯ信号ＳＬＯの２次高調
波の周波数（２＊ｆLO）の差の周波数（ｆRF−２＊
ｆLO）を有することになる。
本波の２倍の周波数を有しているために，第１のゲート
入力信号ＳＬＯａの２次高調波の位相，および第２のゲ
ート入力信号ＳＬＯｂの２次高調波の位相は一致するこ
ととなる。したがって，第１のＦＥＴ３によって第１の
分割信号ＳＲＦａと第１のゲート入力信号ＳＬＯａが混
合され，また，第２のＦＥＴ５によって第２の分割信号
ＳＲＦｂと第２のゲート入力信号ＳＬＯｂが混合された
結果，ノードＡにおいては，ＲＦ信号ＳＲＦとＬＯ信号
ＳＬＯの２次高調波が混合された信号が生成される。そ
して，生成された信号は，ＩＦ信号整合回路１５を介し
てＩＦ信号ＳＩＦとしてＩＦ信号出力ポート２９から外
部に出力される。すなわち，ＩＦ信号ＳＩＦは，ＲＦ信
号ＳＲＦの周波数（ｆRF）とＬＯ信号ＳＬＯの２次高調
波の周波数（２＊ｆLO）の差の周波数（ｆRF−２＊
ｆLO）を有することになる。
【００３７】以上説明したように，本発明の実施の形態
にかかるＦＥＴミキサ１によれば，ＲＦ信号ＳＲＦは，
ＬＯ信号ＳＬＯの２次高調波と混合され，ＲＦ信号ＳＲ
Ｆの周波数（ｆRF）とＬＯ信号ＳＬＯの２次高調波の周
波数（２＊ｆLO）の差の周波数（ｆRF−２＊ｆLO）を有
するＩＦ信号ＳＩＦを生成することが可能である。すな
わち，ＬＯ信号ＳＬＯの発振器に要求される発振周波数
は従来の半分となり，ＦＥＴ１をミリ波等の高周波数帯
に適用した場合でも，増幅器や逓倍器を用いることな
く，発振器の出力信号を直接的にＬＯ信号ＳＬＯとして
用いることが可能となる。したがって，従来，増幅器や
逓倍器によって占められていたスペースが省略され，シ
ステムのコンパクト化が図れる。
にかかるＦＥＴミキサ１によれば，ＲＦ信号ＳＲＦは，
ＬＯ信号ＳＬＯの２次高調波と混合され，ＲＦ信号ＳＲ
Ｆの周波数（ｆRF）とＬＯ信号ＳＬＯの２次高調波の周
波数（２＊ｆLO）の差の周波数（ｆRF−２＊ｆLO）を有
するＩＦ信号ＳＩＦを生成することが可能である。すな
わち，ＬＯ信号ＳＬＯの発振器に要求される発振周波数
は従来の半分となり，ＦＥＴ１をミリ波等の高周波数帯
に適用した場合でも，増幅器や逓倍器を用いることな
く，発振器の出力信号を直接的にＬＯ信号ＳＬＯとして
用いることが可能となる。したがって，従来，増幅器や
逓倍器によって占められていたスペースが省略され，シ
ステムのコンパクト化が図れる。
【００３８】また，本発明の実施の形態にかかるＦＥＴ
ミキサ１において，ゲートバイアスポート３１に対して
第１，２のＦＥＴ３，５のしきい値近傍のバイアス電圧
Ｖｇが印加され，第１，２のＦＥＴ３，５はピンチオフ
状態とされているために，ＬＯ信号入力ポート２５，Ｒ
Ｆ信号入力ポート２７，およびＩＦ信号入力ポート２９
は，相互にアイソレーションが確保されることとなる。
ミキサ１において，ゲートバイアスポート３１に対して
第１，２のＦＥＴ３，５のしきい値近傍のバイアス電圧
Ｖｇが印加され，第１，２のＦＥＴ３，５はピンチオフ
状態とされているために，ＬＯ信号入力ポート２５，Ｒ
Ｆ信号入力ポート２７，およびＩＦ信号入力ポート２９
は，相互にアイソレーションが確保されることとなる。
【００３９】以上，添付図面を参照しながら本発明の好
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
適な実施形態について説明したが，本発明はかかる例に
限定されない。当業者であれば，特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり，それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。
【００４０】例えば，本実施の形態においては，ＬＯ信
号ＳＬＯに含まれる基本波の波長の１／２の線路長を有
する伝送線路１７を用いた場合に即して説明したが，こ
の伝送線路１７の代わりに，ＬＯ信号ＳＬＯの周波数
（ｆLO）を中心周波数とする１８０゜ハイブリッド結合
器を用いるようにしてもよい。この場合，１８０゜ハイ
ブリッド結合器のΔポートをＬＯ信号ＳＬＯの入力部と
し，Σポートを５０Ωで終端する。
号ＳＬＯに含まれる基本波の波長の１／２の線路長を有
する伝送線路１７を用いた場合に即して説明したが，こ
の伝送線路１７の代わりに，ＬＯ信号ＳＬＯの周波数
（ｆLO）を中心周波数とする１８０゜ハイブリッド結合
器を用いるようにしてもよい。この場合，１８０゜ハイ
ブリッド結合器のΔポートをＬＯ信号ＳＬＯの入力部と
し，Σポートを５０Ωで終端する。
【００４１】また，上記実施の形態においては，ディバ
イダ１９としてウィルキンソン型を用いた場合に即して
説明したが，入力される信号を同一の位相を有する２つ
の信号に分割可能なディバイダであればウィルキンソン
型に限定されない。
イダ１９としてウィルキンソン型を用いた場合に即して
説明したが，入力される信号を同一の位相を有する２つ
の信号に分割可能なディバイダであればウィルキンソン
型に限定されない。
【００４２】さらに，ＦＥＴミキサ１は，ダウンコンバ
ータとして構成されているが，本発明はアップコンバー
タとして構成された場合であっても適用可能である。ま
た，上述のＦＥＴミキサ１においては，各入出力ポート
に対してそれぞれ局部発振信号，無線周波数信号，およ
び中間周波数信号が割り付けられているが，これに限定
されず，その他の信号の割り付けも可能である。
ータとして構成されているが，本発明はアップコンバー
タとして構成された場合であっても適用可能である。ま
た，上述のＦＥＴミキサ１においては，各入出力ポート
に対してそれぞれ局部発振信号，無線周波数信号，およ
び中間周波数信号が割り付けられているが，これに限定
されず，その他の信号の割り付けも可能である。
【００４３】
【発明の効果】以上説明したように，本発明によれば，
ＬＯ信号の出力源である発振器に要求される発振周波数
は従来の半分となるために，ＦＥＴミキサが適用される
周波数帯域が，ミリ波帯域や準ミリ波帯域であっても，
増幅器や逓倍器を追加することなく，発振器の出力信号
を直接的にＬＯ信号として用いて所望のＩＦ信号を安定
的に得ることが可能となる。したがって，従来，増幅器
や逓倍器によって占められていたスペースが省略され，
システムのコンパクト化が図れる。
ＬＯ信号の出力源である発振器に要求される発振周波数
は従来の半分となるために，ＦＥＴミキサが適用される
周波数帯域が，ミリ波帯域や準ミリ波帯域であっても，
増幅器や逓倍器を追加することなく，発振器の出力信号
を直接的にＬＯ信号として用いて所望のＩＦ信号を安定
的に得ることが可能となる。したがって，従来，増幅器
や逓倍器によって占められていたスペースが省略され，
システムのコンパクト化が図れる。
【図１】本発明の実施の形態にかかるＦＥＴミキサの構
成を示す回路図である。
成を示す回路図である。
【図２】従来のＦＥＴミキサの構成を示す回路図であ
る。
る。
１ ＦＥＴミキサ ３ 第１のＦＥＴ ５ 第２のＦＥＴ ７ 第１のＬＯ信号整合回路 ９ 第２のＬＯ信号整合回路 １１ 第１のＲＦ信号整合回路 １３ 第２のＲＦ信号整合回路 １５ ＩＦ信号整合回路 １７ 伝送線路 １９ ディバイダ ３３ 第１のソース接地回路 ３５ 第２のソース接地回路 ＳＩＦ ＩＦ信号 ＳＬＯ ＬＯ信号 ＳＲＦ ＲＦ信号
Claims (6)
- 【請求項１】 無線周波数信号を相互に同位相である一
の無線周波数信号と他の無線周波数信号に等分割する第
１のディバイダと；局部発振信号を入力し，前記局部発
振信号に対して１／２周期の位相差を有する逆相局部発
振信号を出力する第２のディバイダと；前記一の無線周
波数信号をソースに入力し，前記局部発振信号をゲート
に入力する第１のＦＥＴと；前記他の無線周波数信号を
ソースに入力し，前記逆相局部発振信号をゲートに入力
する第２のＦＥＴと；前記第１のＦＥＴのドレインと前
記第２のＦＥＴのドレインが共通接続される接続点と；
を備えたことを特徴とするＦＥＴミキサ。 - 【請求項２】 前記第２のディバイダは，前記局部発振
信号に含まれる基本波の波長の１／２の線路長を有する
伝送線路であることを特徴とする請求項１に記載のＦＥ
Ｔミキサ。 - 【請求項３】 前記局部発振信号は，第１の局部発振信
号整合回路を経由して前記第１のＦＥＴのゲートに入力
され，前記逆相局部発振信号は，第２の局部発振信号整
合回路を経由して前記第２のＦＥＴのゲートに入力され
ることを特徴とする請求項１または２に記載のＦＥＴミ
キサ。 - 【請求項４】 前記一の無線周波数信号は，第１の無線
周波数信号整合回路を経由して前記第１のＦＥＴのソー
スに入力され，前記他の無線周波数信号は，第２の無線
周波数信号整合回路を経由して前記第２のＦＥＴのソー
スに入力されることを特徴とする請求項１，２，または
３のいずれかに記載のＦＥＴミキサ。 - 【請求項５】 前記接続点には，中間周波数信号整合回
路が接続されることを特徴とする請求項１，２，３，ま
たは４のいずれかに記載のＦＥＴミキサ。 - 【請求項６】 前記第１のＦＥＴのソースには，第１の
ソース接地回路が接続され，前記第２のＦＥＴのソース
には，第２のソース接地回路が接続されることを特徴と
する請求項１，２，３，４，または５のいずれかに記載
のＦＥＴミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28769297A JPH11112238A (ja) | 1997-10-03 | 1997-10-03 | Ｆｅｔミキサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28769297A JPH11112238A (ja) | 1997-10-03 | 1997-10-03 | Ｆｅｔミキサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11112238A true JPH11112238A (ja) | 1999-04-23 |
Family
ID=17720503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28769297A Withdrawn JPH11112238A (ja) | 1997-10-03 | 1997-10-03 | Ｆｅｔミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11112238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044941A1 (en) * | 2001-11-20 | 2003-05-30 | Sang-Kun Lee | Microwave detector using fet resistive mixer |
| CN113114114A (zh) * | 2021-04-07 | 2021-07-13 | 电子科技大学 | 一种栅极fet混频器 |
-
1997
- 1997-10-03 JP JP28769297A patent/JPH11112238A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044941A1 (en) * | 2001-11-20 | 2003-05-30 | Sang-Kun Lee | Microwave detector using fet resistive mixer |
| CN113114114A (zh) * | 2021-04-07 | 2021-07-13 | 电子科技大学 | 一种栅极fet混频器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039891A (en) | Planar broadband FET balun | |
| JP2938392B2 (ja) | 直接放送衛星伝送用シングルバランス形周波数ダウンコンバータと、ハイブリッド環状信号合成器 | |
| US8183896B2 (en) | Resistive frequency mixing apparatus and signal processing method using the same | |
| US4449245A (en) | High gain balanced mixer | |
| US4677691A (en) | Microwave receiver | |
| JPH11503293A (ja) | 補償型リングミクサ | |
| JPH1070481A (ja) | 中間周波数信号発生装置、周波数変換装置、送信装置、受信装置及び送、受信装置 | |
| US20080054955A1 (en) | Radio frequency doubler | |
| Wu et al. | A novel 30–90-GHz singly balanced mixer with broadband LO/IF | |
| JPH05259766A (ja) | 可変利得増幅器を具える集積回路 | |
| CN116488585A (zh) | 四倍频电路、信号发生电路以及信号处理方法 | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| US6124742A (en) | Wide bandwidth frequency multiplier | |
| Jackson et al. | A dual-band self-oscillating mixer for $ C $-band and $ X $-band applications | |
| KR102347261B1 (ko) | 주파수 선택적 특성을 갖는 이중 평형 주파수 변환 믹서 | |
| US7113008B2 (en) | Frequency mixing apparatus | |
| JPH11112237A (ja) | Ｆｅｔミキサ | |
| Koop-Brinkmann et al. | A low conversion loss 120 GHz passive IQ down-conversion subharmonic mixer with multiphase LO distribution in 28 nm CMOS | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| KR102859989B1 (ko) | 서브하모닉 i/q 주파수 혼합기 및 이의 동작 방법 | |
| Le et al. | A CMOS 77 GHz radar receiver front-end | |
| JP3680927B2 (ja) | 衛星放送受信用コンバータ | |
| US12438506B1 (en) | Complementary current reuse even harmonic frequency multiplier | |
| JP6430806B2 (ja) | 分布ミキサ | |
| US20060006921A1 (en) | Mixer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |