JPH11112340A

JPH11112340A - デュアルｐｌｌシンセサイザ、高周波モジュール及び高周波モジュール用基板の製造方法

Info

Publication number: JPH11112340A
Application number: JP9285980A
Authority: JP
Inventors: Shunji Muraoka; 俊二村岡; Akihiro Tanaka; 彰弘田中
Original assignee: Hosiden Corp
Current assignee: Hosiden Corp
Priority date: 1997-10-01
Filing date: 1997-10-01
Publication date: 1999-04-23

Abstract

(57)【要約】【目的】デュアルＰＬＬシンセサイザ等の小型化及び
低コスト化を図る。【構成】出力すべき高周波信号のチャンネルを高速に
切り替えるために２つの周波数シンセサイザ１ａ，ｂが
設けられている。周波数シンセサイザ１ａ、ｂの各後段
には、アッテネータ２ａ，ｂ、増幅器３ａ，ｂ、アッテ
ネータ４ａ，ｂ、増幅器５ａ、ｂ、スイッチ回路７等が
各々接続されている。チャンネル切り替え回路９によ
り、増幅器３ａ、ｂ及び増幅器５ａ、ｂのオンオフとス
イッチ回路７が切り替えられる。アッテネータ２ａ，ｂ
と、増幅器３ａ，ｂ、５ａ、ｂとの双方により、周波数
シンセサイザ１ａ、ｂその後段のスイッチ回路７との間
に大きなアイソレーションが確保され、２系統間のアイ
ソレーションが図られる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は例えばＰＨＳ基地局
の送受信機の局部発振器又は搬送波発振器として利用さ
れるものであり、発振周波数のチャンネルを高速に切り
替えることが可能なデュアルＰＬＬシンセサイザに関す
る。また、デュアルＰＬＬシンセサイザ等の高周波回路
を実装した基板がマザーボード上に取り付けられた構造
の高周波モジュール、高周波モジュールに用いられる基
板を製造する方法に関する。

【０００２】

【従来の技術】従来のデュアルＰＬＬシンセサイザは一
般的に図９に示すような回路構成となっており、１．６
ＧＨｚ帯の高周波信号のチャンネルを高速に切り替える
ために２つのＰＬＬ回路101a、101bがチャンネルＡ、Ｂ
用として備えられている。ＰＬＬ回路１０１ａ、ｂの各
出力段には、アイソレーションアンプ１０２ａ、ｂ、ア
ンプ１０３ａ、ｂが各々接続されており、アンプ１０３
ａ、ｂの各出力信号はスイッチ回路１０４により交互に
切り替えられ、出力端子に出力される。

【０００３】チャンネルＡ、Ｂの切り替えは外部から導
入されたチャンネル切り替え信号αに基づいて切り替え
回路１０５により行われている。即ち、チャンネル切り
替え信号αに基づいてＶＣ１、ＶＣ１の電圧が切り替え
回路１０５から交互に出力され、これに応じてアンプ１
０３ａ、ｂのオンオフ及びスイッチ回路１０４の切り替
えが行われるようになっている。この結果、チャンネル
切り替え信号αに基づいてＰＬＬ回路１０１ａ、ｂから
出力された高周波信号が交互に出力される。

【０００４】スイッチ回路１０４は図１０に示すように
コンデンサＣ、ダイオードＤ、１／４λのストリップラ
インＳＬから構成され、切り替え時に出力端子out から
見たインピーダンスが一定となるように回路自体が対称
型にされている。図中示すチャンネルＡ側の回路に、Ｖ
Ｃ１の電圧が印加されると、入力端子ｉｎ１から入力さ
れたアンプ１０３ａの出力信号が出力端子ｏｕｔに出力
される一方、図中示すチャンネルＢ側の回路に、ＶＣ２
の電圧が印加されると、入力端子ｉｎ２から入力された
アンプ１０３ｂの出力信号が出力端子out に出力され
る。

【０００５】このようなデュアルＰＬＬシンセサイザの
回路部品はマザーボード上に取り付けられた基板の両面
に実装されている。基板の表面に実装された高周波回路
の部品は、これらを上から覆うような形でシールドケー
スによりシールドされている。このシールドケースはマ
ザーボードに取り付けられている。基板の裏面に実装さ
れた高周波回路の部品等もシールドする必要があること
から、マザーボードの裏面を下カバーにより覆い、これ
をシールド板の代わりとしている。下カバーもマザーボ
ードに取り付けられている。このような構造のモジュー
ルがデュアルＰＬＬシンセサイザモジュールとして市販
されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例による場合、デュアルＰＬＬシンセサイザモジュー
ルの容積としては約３０ｍｌ程度が限度であり、これ以
上の小型化及び低コスト化を図ることは非常に困難であ
る。デュアルＰＬＬシンセサイザモジュールの小型化及
び低コスト化を妨げる要因は以下の通りである。

【０００７】まず第１に、アイソレーションアンプ１０
２ａ、ｂはパッケージに納められて、その寸法が大きく
高価である。また、スイッチ回路１０５はシールドケー
スに納められており、部品としての寸法も大きく、１／
４λのストリップラインＳＬが高誘電体材料の中に形成
されている等、回路自体の構造が複雑であり高価であ
る。アイソレーションアンプ１０２ａ、ｂ及びスイッチ
回路１０４は部品としての寸法が大きいことから、基板
も大きくなる。

【０００８】第２に、マザーボード上の回路から基板上
のデュアルＰＬＬシンセサイザに信号の受け渡しをする
には、同軸ケーブルを用いるのが一般的であり、特性イ
ンピーダンスを５０Ωにした専用のコネクタを基板及び
マザーボードに実装することが必要となることから、部
品代が高くなり、基板等が大きくなる。

【０００９】第３に、デュアルＰＬＬシンセサイザの２
系統間のアイソレーションとしては８０ｄＢ以上必要と
なるものの、アイソレーションアンプ102a,b及びスイッ
チ回路１０５等だけでは不足するので、基板上、チャン
ネルＡ用の回路ブロックとチャンネルＢ用の回路ブロッ
クとを物理的に離して配置する等して、アイソレーショ
ンの不足分を両回路ブロック間のシールド効果を高めて
補っている。ところが、両回路ブロックは少なくとも２
０ｍｍ程度離すことが必要となることから、この分だけ
基板が大きくなる。加えて、アイソレーションアンプ１
０２ａ、ｂの消費電流が比較的大きく、これに伴って大
きな容量の電源等が必要となる。

【００１０】第４に、デュアルＰＬＬシンセサイザの回
路部品が基板の両面に実装されていることから、厚みが
大きくなり、この分だけＰＬＬシンセサイザモジュール
が大きくなる。また、シールドケースをマザーボードに
取り付けるに当たり、シールドケース取付用足を挿入す
るためのスルーホールをマザーボード上に開け、この周
りにランドを形成することが必要となる。このランドは
マザーボードの縁付近に位置することから、マザーボー
ドが大きくなる。

【００１１】第５に、シールドケース及び下カバーをマ
ザーボードに取り付けることが必要であり、この取付作
業が煩わしいことから、製造コストが高くなる。

【００１２】本発明は上記した背景の下で創作されたも
のであって、その目的とするところは、小型化及び低コ
スト化を図れるデュアルＰＬＬシンセサイザ、高周波モ
ジュール及び高周波モジュール用基板の製造方法を提供
することにある。

【００１３】

【課題を解決するための手段】上記問題を解決するため
に本発明に係るデュアルＰＬＬシンセサイザは、出力す
べき高周波信号のチャンネルを高速に切り替えるために
２つのＰＬＬ回路がチャンネルＡ、Ｂ用として備えられ
ており、前記ＰＬＬ回路により各々生成された高周波信
号をチャンネル切り替え信号に基づいて交互に切り替え
て出力する基本構成となっており、前記ＰＬＬ回路の出
力側に各々接続されており且つ２系統間のアイソレーシ
ョンを図るために微小容量が結合されたチャンネルＡ
用、Ｂ用アッテネータと、前記アッテネータの出力側に
各々接続されたチャンネルＡ用、Ｂ用アンプと、前記ア
ンプから各々出力された信号を切り替えて出力するスイ
ッチ回路と、チャンネル切り替え信号がチャンネルＡを
示すときには、チャンネルＡ用アンプをオフからオンに
するとともに当該アンプの出力信号が選択されるように
前記スイッチ回路を動作させる一方、チャンネルＢを示
すときには、チャンネルＢ用アンプをオフからオンにす
るとともに当該アンプの出力信号が選択されるように前
記スイッチ回路を動作させるチャンネル切り替え回路と
を具備したことを特徴としている。

【００１４】このような構成による場合、チャンネル切
り替え信号がチャンネルＡを示すときには、チャンネル
Ａ用ＰＬＬ回路から出力された高周波信号がチャンネル
Ａ用アッテネータ、チャンネルＡ用アンプ、スイッチ回
路を順次的に介して出力される一方、チャンネルＢを示
すときには、チャンネルＢ用ＰＬＬ回路から出力された
高周波信号がチャンネルＢ用アッテネータ、チャンネル
Ｂ用アンプ、スイッチ回路を順次的に介して出力され
る。

【００１５】チャンネルＡ用、Ｂ用アッテネータとチャ
ンネルＡ、Ｂ用アンプとの双方により、チャンネルＡ、
Ｂ用ＰＬＬ回路とその後段のスイッチ回路との間に大き
なアイソレーションが確保され、２系統間のアイソレー
ションが図られる。

【００１６】チャンネルＡ、Ｂ用ＰＬＬ回路から各々出
力された高周波信号はチャンネルＡ用、Ｂ用アッテネー
タにより減衰するものの、その後段のチャンネルＡ、Ｂ
用アンプにより増幅され、信号減衰に伴うＣ／Ｎ比の劣
化も抑えられる。

【００１７】本発明の別のデュアルＰＬＬシンセサイザ
は、チャンネルＡ、Ｂの高周波信号を交互に切り替えて
出力するスイッチ回路が、チャンネルＡ、Ｂ用入力端子
と出力端子との間に各々接続されたチャンネルＡ、Ｂ用
ｐｉｎダイオードと、外部回路とのインピーダンス整合
のためにチャンネルＡ、Ｂ用ｐｉｎダイオードに直列に
各々接続されており且つ回路基板の内層に形成されたチ
ャンネルＡ、Ｂ用ストリップラインとを有しており、チ
ャンネルＡ、Ｂ用ｐｉｎダイオードのオン・オフを交互
に切り替えるためにチャンネルＡ、Ｂ用ｐｉｎダイオー
ドにバイアス電圧が印加される構成となっていることを
特徴としている。

【００１８】このような構成による場合、チャンネルＡ
用ｐｉｎダイオードがオンとなるバイアス電圧が当該ダ
イオードに印加されると、チャンネルＡ用入力端子から
入力されたチャンネルＡの高周波信号がチャンネルＡ用
ｐｉｎダイオード及びチャンネルＡ用ストリップライン
を通過し、出力端子から出力される一方、チャンネルＢ
用ｐｉｎダイオードがオンとなるバイアス電圧が当該ダ
イオードに印加されると、チャンネルＢ用入力端子から
入力されたチャンネルＢの高周波信号がチャンネルＢ用
ｐｉｎダイオード及びチャンネルＢ用ストリップライン
を通過し、出力端子から出力される。

【００１９】スイッチ回路は対称回路であり、ｐｉｎダ
イオードの直列抵抗が１Ω〜１ＫΩ程度変化するという
性質を有することから、チャンネル切り替え時に出力端
子から見たソースインピーダンスは常に一定となる。チ
ャンネルＡ、Ｂ用ストリップラインの物理的なパターン
長を設定することにより、外部回路とのインピーダンス
整合が図られる。また、チャンネルＡ、Ｂ用ｐｉｎダイ
オードのオフ抵抗により、２系統間のアイソレーション
が図られる。

【００２０】本発明の別のデュアルＰＬＬシンセサイザ
は、チャンネルＡ用の回路ブロックとチャンネルＢ用の
回路ブロックとが物理的に離して多層基板上に配置され
ており、両回路ブロック間にわたって配線されるべき電
源ライン及び／又は信号ラインのパターンが内層に形成
され、少なくともその上下層には、当該パターンをシー
ルドするためのアースパターンが形成された構成となっ
ていることを特徴としている。

【００２１】このような構成による場合、チャンネルＡ
用の回路ブロックとチャンネルＢ用の回路ブロックとが
物理的に離して多層基板上に配置されており、両回路ブ
ロック間にわたって配線されるべき電源ライン及び／又
は信号ラインのパターンがアースパターンにより二重シ
ールドされることから、チャンネルＡ用の回路ブロック
とチャンネルＢ用の回路ブロックとの間のシールド効果
が高まる。

【００２２】より好ましくは、前記電源ライン及び／又
は信号ラインの物理的なパターン長を電気長で１／８〜
１／４λ（λ：高周波信号の波長）にすることが望まし
い。この場合、接続点間のインピーダンスがハイインピ
ーダンスになることから、チャンネルＡ用の回路ブロッ
クとチャンネルＢ用の回路ブロックとの間のシールド効
果がより一層高まる。

【００２３】本発明の別のデュアルＰＬＬシンセサイザ
は、回路基板上、チャンネルＡ用の回路ブロックとチャ
ンネルＢ用の回路ブロックとを物理的に離して配置させ
るとともに、両回路ブロックの間に共用の回路ブロック
を配置させる一方、少なくとも前記チャンネルＡ用の回
路ブロック、チャンネルＢ用の回路ブロック、共用の回
路ブロックとを互いに隔壁するための仕切りを有するシ
ールドケースで実装部品を覆うようにした構成となって
いることを特徴としている。

【００２４】このような構成による場合、チャンネルＡ
用の回路ブロックとチャンネルＢ用の回路ブロックとを
物理的に離してシールドさせる点と、チャンネルＡ用の
回路ブロック、チャンネルＢ用の回路ブロック、共用の
回路ブロックをシールドケースを用いて隔壁してシール
ドさせる点との相乗効果により、チャンネルＡ用の回路
ブロックとチャンネルＢ用の回路ブロックとの間のシー
ルド効果が高まる。

【００２５】本発明の高周波モジュールは、デュアルＰ
ＬＬシンセサイザ等の高周波回路を実装した基板がマザ
ーボード上に取り付けられた基本構成となっており、前
記基板の側面を切り欠いて形成された端面スルーホール
の電極と前記マザーボード上に形成されたランドとの間
のハンダ付けにより前記基板が前記マザーボード上に面
実装されて取り付けられた構成となっていることを特徴
としている。

【００２６】このような構成による場合、端面スルーホ
ールの電極と前記マザーボード上に形成されたランドと
の間に付けられたハンダにより、基板とマザーボードと
の間が機械的に接合される。

【００２７】より好ましくは、前記基板に形成された電
源ライン及び／又は信号ラインが前記端面スルーホール
の電極に接続されており、前記高周波回路と前記マザー
ボードの回路との間が当該端面スルーホールの電極を介
して電気接続されるようにすることが望ましい。

【００２８】この場合、前記端面スルーホールの電極と
前記マザーボード上に形成されたランドとの間のハンダ
により、基板とマザーボードとの間が機械的に接合され
るだけでなく、基板側の高周波回路とマザーボードの回
路とが電気的に接続される。

【００２９】本発明の別の高周波モジュールは、前記基
板上に実装された高周波回路の部品を上から覆ってシー
ルドするためのシールドケースを有しており、前記シー
ルドケースの取付用足が前記端面スルーホールに挿入さ
れており、前記ハンダ付けにより前記シールドケースが
前記マザーボード上に取り付けられた構成となっている
ことを特徴としている。

【００３０】このような構成による場合、シールドケー
スの取付用足を基板の端面スルーホールに挿入した状態
で、端面スルーホールの電極とマザーボード上に形成さ
れたランドとの間をハンダ付けして、基板をマザーボー
ド上に取り付けると、同時にシールドケースもマザーボ
ード上に取り付けられる。

【００３１】本発明の別の高周波モジュールは、前記高
周波回路の電源ライン及び／又は信号ラインのパターン
が多層基板の内層に形成される一方、少なくともその上
下層には、当該パターンをシールドするためのアースパ
ターンが形成された構成となっていることを特徴として
いる。

【００３２】このような構成による場合、高周波回路の
電源ライン及び／又は信号ラインのパターンがアースパ
ターンにより２重シールドされ、シールド効果が高ま
る。全体としてのアースパターンの総面積が増え、グラ
ンドが強化されることから、多層基板に実装される回路
全体の特性インピーダンスが低くなる。また、多層基板
にアースパターンが形成されているので、多層基板その
ものが高周波回路の部品をその裏面側からシールドする
ためのシールド板としての機能を果たす。

【００３３】より好ましくは、前記多層基板の内層に形
成したパターンが前記端面スルーホールの電極に接続さ
れた構成にすることが望ましい。この場合、端面スルー
ホールの電極と多層基板の基材との間の接着強度が十分
得られる。

【００３４】本発明の別の高周波モジュールは、多層基
板上の各層に形成された電源ライン及び／又は信号ライ
ンのパターンが前記端面スルーホールの電極を介して電
気接続されており、前記パターン上の当該端面スルーホ
ールの近傍に、前記パターン同士を電気接続するための
スルーホールの電極が形成されていることを特徴として
いる。

【００３５】このような構成による場合、端面スルーホ
ールの電極が剥離したときであっても、多層基板上の各
層に形成された電源ライン及び／又は信号ラインのパタ
ーン上の当該端面スルーホールの近傍に形成されたスル
ーホールの電極を介して、電源ライン及び／又は信号ラ
インのパターン同士の電気接続が維持される。

【００３６】本発明の別の高周波モジュールは、前記端
面スルーホールが断面長孔状に形成されていることを特
徴としている。

【００３７】このような構成による場合、端面スルーホ
ールが断面円状であるときに比べて、端面スルーホール
に形成される電極の面積が大きくなり、端面スルーホー
ルの電極と基板の基材との間の接着強度が増すことにな
る。

【００３８】本発明の高周波モジュール用基板の製造方
法は、高周波モジュールに用いられる基板を製造する方
法であって、基板原材に対して端面スルーホールを形成
すべき位置に穴を形成した後、当該穴の内周面にメッキ
をし、鋭利な刃を有する金型又はＮＣを用いた打ち抜き
により、当該基板原材中の前記穴の周辺部分を、前記基
板における当該端面スルーホールが形成される側の側面
も含めて切断し、当該基板原材の面上に前記基板の未切
断の側面に沿ってＶカットを入れ、当該基板原材を当該
Ｖカットに沿って折るようにして前記基板を製造するよ
うにしたことを特徴としている。

【００３９】このような方法による場合、金型又はＮＣ
を用いた打ち抜き時に、基板原材のうちでも端面スルー
ホールを形成すべき部分の周辺に大きな応力が加わる
が、端面スルーホールが断面長孔状にされているので、
基板がこの応力に十分に耐えられる。また、鋭利な刃を
有する金型又はＮＣを用いた打ち抜きにより、基板の一
側面も切断されることから、非常にシャープな切断面が
得られる。

【００４０】四角の基板を製造する場合には、鋭利な刃
を有する金型又はＮＣを用いた打ち抜きにより、前記基
板における端面スルーホールが形成される側の側面を切
断する際、その後に入れられるＶカットのラインを越し
た部分も併せて切断するようにすることが望ましい。

【００４１】この場合、基板原材をＶカットに沿って折
るようにすると、基板原材から不要な部分を容易に取り
外すことができる。

【００４２】

【発明の実施の形態】以下、本発明のデュアルＰＬＬシ
ンセサイザ、高周波モジュール及び高周波モジュール用
基板の製造方法の実施の形態を図面を参照して説明す
る。

【００４３】図１はデュアルＰＬＬシンセサイザの回路
構成図、図２はデュアルＰＬＬシンセサイザのスイッチ
回路の回路図、図３はデュアルＰＬＬシンセサイザが搭
載された多層基板にシールドケースがセットされた様子
を示す図であって、シールドケースのカバーを取り外し
た状態の平面図及び側面図、図４は多層基板の内部構造
を説明するための模式図、図５は多層基板の底面図、図
６は多層基板がマザーボード上に面実装された様子を示
すアース電極用の端面スルーホールの方から見た部分斜
視図、図７は信号電極用の端面スルーホールの方から見
た多層基板の部分斜視図、図８は多層基板の製造する方
法を説明するための図であって、基板原材の正面図であ
る。

【００４４】ここに掲げるデュアルＰＬＬシンセサイザ
は、ＰＨＳ基地局、ＰＨＳ対応オフィスコードレス親
機、構内基地局における送受信機の局部発振器又は搬送
波発振器等として利用される高周波回路であって、ここ
では１６５１．２ＭＨｚ〜１６５８．４ＭＨｚの高周波
信号のチャンネルを超高速で切り替えることができるよ
うになっている。この発振出力は−９ｄＢｍｍｉｎ、
チャンネルセパレーションは３００ＫＨｚ、ロックアッ
プタイムは６００μｓｅｃ以内、チャンネル切り替え時
間は２０μｓｅｃ以内となっている。

【００４５】デュアルＰＬＬシンセサイザの回路部品は
図３に示す多層基板３０の表面上に実装されており、下
側開放金属箱体のシールドケース４０により実装部品が
覆われてシールドされている。但し、図３はシールドケ
ース４０のカバーを取り外した状態を示している。

【００４６】デュアルＰＬＬシンセサイザの回路構成に
ついて図１を参照して説明する。デュアルＰＬＬシンセ
サイザには、出力すべき高周波信号のチャンネルを高速
に切り替えるために２つの周波数シンセサイザ１ａ、１
ｂ（ＰＬＬ回路に相当する）がチャンネルＡ、Ｂ用とし
て備えられている。周波数シンセサイザ１ａ、１ｂの各
出力段には、アッテネータ２ａ、２ｂ、増幅器３ａ、３
ｂ、アッテネータ４ａ、４ｂ、増幅器５ａ、５ｂが順次
的に各々接続されている。

【００４７】増幅器５ａ、５ｂの各出力信号はスイッチ
回路７に出力されている。スイッチ回路７の出力段に
は、増幅器８１、バンドパスフィルタ８２、分配器８３
が順次的に接続されている。分配器８３の各出力信号は
図外の送受信機内の混合回路等に出力されている。

【００４８】図中１０は周波数シンセサイザ１ａ、１ｂ
に供給すべき電源電圧を生成するシンセサイザ用電源で
ある。図中２０はアッテネータ２ａ、２ｂの各後段回路
に供給すべき電源電圧を生成するスイッチ用電源であ
る。即ち、スイッチ用電源２０にて生成された電源電圧
は増幅器８１、バンドパスフィルタ８２、分配器８３に
各々供給されている一方、チャンネル切り替え回路９を
介して増幅器３ａ、３ｂ、増幅器５ａ、５ｂ、スイッチ
回路７に各々供給されている。

【００４９】シンセサイザ用電源１０とスイッチ用電源
２０とを分けるようにしたのは、スイッチ用電源２０の
ノイズの回り込みを防ぐためである。

【００５０】チャンネル切り替え回路９は、図外の送受
信機内の制御回路から導入されたチャンネル切り替え信
号α（チャンネルＡ、Ｂを切り替えるためのデジタル信
号）に基づいて動作するバイアススイッチ９１ａ、９１
ｂから構成されている。バイアススイッチ９１ａ、９１
ｂはチャンネル切り替え信号αに応じてオンオフするト
ランジスタ回路から構成されている。

【００５１】即ち、チャンネル切り替え信号αがチャン
ネルＡを示すときには、バイアススイッチ９１ａがオン
となり、バイアススイッチ９１ａから電圧ＶＣ１が出力
され、増幅器３ａ、５ａ、スイッチ回路７の高周波ＳＷ
回路７１ａに導かれる。このとき、バイアススイッチ９
１ｂはオフであり、バイアススイッチ９１ｂから電圧Ｖ
Ｃ１は出力されない。

【００５２】これとは反対に、チャンネル切り替え信号
αがチャンネルＢを示すときには、バイアススイッチ９
１ｂがオンとなり、バイアススイッチ９１ｂから電圧Ｖ
Ｃ１が出力され、増幅器３ｂ、５ｂ、スイッチ回路７の
高周波ＳＷ回路７１ｂに導かれる。このとき、バイアス
スイッチ９１ａはオフとなり、バイアススイッチ９１ａ
から電圧ＶＣ１は出力されない。

【００５３】要するに、チャンネル切り替え回路９はチ
ャンネル切り替え信号αが示すタイミングで電圧ＶＣ１
を交互に出力するようになっている。

【００５４】バイアススイッチ９１ａから出力された電
圧ＶＣ１は増幅器３ａ、５ａに各々供給されると、増幅
器３ａ、５ａが何れもオンとなり、周波数シンセサイザ
１ａから出力された高周波信号がアッテネータ２ａ、増
幅器３ａ、アッテネータ４ａ、増幅器５ａを順次的に介
してスイッチ回路７に出力される。このとき、バイアス
スイッチ９１ｂから電圧ＶＣ１が出力されないので、増
幅器３ｂ、５ｂが何れもオフであり、周波数シンセサイ
ザ１ｂから出力された高周波信号は、アッテネータ２ｂ
を通過するものの、増幅器３ｂ及びその後段のアッテネ
ータ４ｂ、増幅器５ｂにより遮断され、スイッチ回路７
には出力されない。

【００５５】これに反対に、バイアススイッチ９１ｂか
ら出力された電圧ＶＣ１が増幅器３ｂ、５ｂに供給され
ると、増幅器３ｂ、５ｂが何れもオンとなり、周波数シ
ンセサイザ１ｂから出力された高周波信号がアッテネー
タ２ｂ、増幅器３ｂ、アッテネータ４ｂ、増幅器５ｂを
順次的に介してスイッチ回路７に出力される。このと
き、バイアススイッチ９１ａから電圧ＶＣ１が出力され
ないので、増幅器３ａ、５ａが何れもオフであり、周波
数シンセサイザ１ａから出力された高周波信号は、アッ
テネータ２ａを通過するものの、増幅器３ａ及びその後
段のアッテネータ４ａ、増幅器５ａにより遮断され、ス
イッチ回路７には出力されない。

【００５６】スイッチ回路７は高周波ＳＷ回路７１ａ、
７１ｂ等を有しており、バイアススイッチ９１ａ、９１
ｂから交互に出力される電圧ＶＣ１に応じて増幅器５
ａ、５ｂの各出力信号を交互に切り替えて出力する構成
となっている。具体的には図２に示すような回路構成と
なっている。

【００５７】増幅器５ａの出力信号が入力される入力端
子ｉｎ１には、コンデンサＣ１ａ、ストリップラインＳ
Ｌａ、ｐｉｎダイオードＰＤａが順次的に接続されてい
る一方、増幅器５ｂの出力信号が入力される入力端子ｉ
ｎ２には、コンデンサＣ１ｂ、ストリップラインＳＬ
ｂ、ｐｉｎダイオードＰＤｂが順次的に接続されてい
る。ｐｉｎダイオードＰＤａ、ｐｉｎダイオードＰＤｂ
のカソード同士は接続されており、コンデンサＣを介し
て出力端子ｏｕｔに接続されている一方、抵抗Ｒを介し
て接地されている。

【００５８】ｐｉｎダイオードＰＤａのアノードはイン
ダクタＬａを介してバイアススイッチ９１ａの出力側に
接続され、インダクタＬａのバイアススイッチ側はコン
デンサＣ２ａを介して接地されている。一方、ｐｉｎダ
イオードＰＤｂのアノードはインダクタＬｂを介してバ
イアススイッチ９１ｂの出力側に接続され、インダクタ
Ｌｂのバイアススイッチ側はコンデンサＣ２ｂを介して
接地されている。

【００５９】バイアススイッチ９１ａから電圧ＶＣ１が
出力されると、この電圧がインダクタＬａを介してｐｉ
ｎダイオードＰＤａのアノードにバイアス電圧として印
加される。すると、ｐｉｎダイオードＰＤａがオンとな
り、増幅器５ａの出力信号がコンデンサＣ１ａ、ストリ
ップラインＳＬａ、ｐｉｎダイオードＰＤａ、コンデン
サＣを順次的に介して出力端子ｏｕｔに導かれる。

【００６０】これとは反対に、バイアススイッチ９１ｂ
から電圧ＶＣ１が出力されると、この電圧がインダクタ
Ｌｂを介してｐｉｎダイオードＰＤｂのアノードにバイ
アス電圧として印加される。すると、ｐｉｎダイオード
ＰＤｂがオンとなり、増幅器５ｂの出力信号がコンデン
サＣ１ｂ、ストリップラインＳＬｂ、ｐｉｎダイオード
ＰＤｂ、コンデンサＣを順次的に介して出力端子ｏｕｔ
に導かれる。

【００６１】ストリップラインＳＬａ、ＳＬｂは多層基
板３０の内層に形成されている。ストリップラインＳＬ
ａ、ＳＬｂは従来例による場合とは異なり、１／４λの
ストリップラインではなく、その物理的なパターン長
は、外部回路とのインピーダンス整合をとるのに必要な
値に設定されている。即ち、増幅器５ａと増幅器８１と
の間及び増幅器５ｂと増幅器８１との間のインピーダン
ス整合がとれるように、ストリップラインＳＬａ、ＳＬ
ｂの物理的なパターン長が決定されている。

【００６２】なお、ストリップラインＳＬａ、ＳＬｂ
は、実際に構成された増幅器間のインピーダンス・マッ
チングをとるだけであるので、従来例による場合とは異
なり、必ずしもその出力が５０Ωマッチングになるよう
にする必要はない。

【００６３】スイッチ回路７は、高周波ＳＷ回路７１ａ
と高周波ＳＷ回路７１ｂとが同一の回路である以上、対
称回路となる。また、ｐｉｎダイオードはオンオフ切り
換わり時に、その直列抵抗が１Ω〜１ｋΩ程度に変化す
るという性質を有している。このようなことから、増幅
器５ａ、５ｂの各出力信号の切り替えたときに、スイッ
チ回路７の後段の増幅器８１から見たソースインピーダ
ンスは常に一定になる。

【００６４】スイッチ回路７の出力端子ｏｕｔには、上
記したように図１に示す増幅器８１、バンドパスフィル
タ８２、分配器８３が順次的に接続されている。よっ
て、チャンネル切り替え信号αがチャンネルＡを示すと
きには、周波数シンセサイザ１ａから出力されたチャン
ネルＡの高周波信号は、スイッチ回路７を通過し、増幅
器８１、バンドパスフィルタ８２、分配器８３を順次的
に経て出力１、２として出力される。一方、チャンネル
切り替え信号αがチャンネルＢを示すときには、周波数
シンセサイザ１ｂから出力されたチャンネルＢの高周波
信号は、スイッチ回路７を通過し、増幅器８１、バンド
パスフィルタ８２、分配器８３を順次的に経て出力１、
２として出力される。

【００６５】バンドパスフィルタ８２はイメージ周波数
の抑圧と高調波の低減のために設けられている一方、分
配器８３は出力間のアイソレーションのために設けられ
ている。

【００６６】従来例による場合とは異なり、アイソレー
ションアンプを用いず、しかも従来例による場合に比べ
て多層基板３０の面積が小さいにもかかわらず、以下の
事項の総合により８０ｄＢ以上の２系統間のアイソレー
ションが確保されている。

【００６７】まず第１に、アッテネータ２ａ、２ｂ、４
ａ、４ｂとして、ここでは０．５ｐＦ程度の微小容量が
結合されたπ型（又はＴ型）抵抗パッドを用いている。
単なるπ型（又はＴ型）抵抗パッドを用いた場合、アイ
ソレーションとしては２０ｄＢが限界であるが、π型
（又はＴ型）抵抗パッドの入力側にコンデンサを直列接
続させ、０．５ｐＦ程度の微小容量を結合させること
で、アイソレーションが大幅に向上する。具体的には、
周波数シンセサイザ１ａ、１ｂとスイッチ回路７との間
に３０ｄＢ以上のアイソレーションが確保されている。

【００６８】この結果、アッテネータ２ａ、２ｂ、４
ａ、４ｂだけで、アイソレーションアンプにより得られ
る程度のアイソレーションが実現される。もっとも、周
波数シンセサイザ１ａ等の高周波信号がアッテネータ２
ａ、２ｂ等により減衰して、Ｃ／Ｎが劣化することにな
るが、それらの後段に増幅器２ａ、５ａ等が接続されて
いるので、特に問題になる程、Ｃ／Ｎは大きく劣化しな
い。また、アイソレーションアンプを省略できたことか
ら、従来例による場合に比べて、消費電流の低減が可能
になった。

【００６９】第２に、スイッチ回路７のｐｉｎダイオー
ドＰＤａ、ＰＤａにより約１５ｄＢ程度のアイソレーシ
ョンが確保されている。

【００７０】第３に、増幅器２ａ、５ａの２段の増幅回
路をオンオフさせることにより、４０ｄＢ以上のＯＮ／
ＯＦＦ比が得られ、総合として８０ｄＢ以上のアイソレ
ーション（ＯＮ／ＯＦＦ比）が確保されている。もっと
も、２段の増幅回路としたのは、ｐｉｎダイオードＰＤ
ａだけではアイソレーションが不足するからであるの
で、例えば、複数のｐｉｎダイオードＰＤａを直列接続
する等し、これでスイッチ回路７において十分なアイソ
レーションが得られるのであれば、１段の増幅回路であ
ってもかまわない。

【００７１】第４に、多層基板３０上に実装された回路
部品の配置、多層基板３０の構造及びシールドケース４
０に種々の設計変更を加えて、これらの総合により２系
統間の電磁的アイソレーション、即ち、シールド効果を
高めて、２系統間のアイソレーションを向上させてい
る。

【００７２】まず、多層基板３０上に実装されたデュア
ルＰＬＬシンセサイザの回路部品の配置は図３に示す通
りである。即ち、多層基板３０上、チャンネルＡ用の回
路ブロックＢＬ１（周波数シンセサイザ１ａ、増幅器３
ａ、増幅器５ａ等）と、チャンネルＢ用の回路ブロック
ＢＬ３（周波数シンセサイザ１ｂ、増幅器３ｂ、増幅器
５ｂ等）とを物理的に離して配置させるとともに、両回
路ブロックの間に共用の回路ブロックＢＬ２（シンセサ
イザ用電源１０、スイッチ用電源２０、高周波ＳＷ回路
７１ａ、ｂ、増幅器８１、バンドパスフィルタ８２、分
配器８３等）を配置させている。

【００７３】このような配置をすることにより、周波数
シンセサイザ１ａと周波数シンセサイザ１ａとの間、増
幅器５ａ、ｂと高周波ＳＷ回路７１ａ、ｂのｐｉｎダイ
オードＰＤａ、ｂとの各間が物理的な離され、２系統間
の電磁的アイソレーションが高まる。

【００７４】また、シールドケース４０の内部には、チ
ャンネルＡ用の回路ブロックＢＬ１、チャンネルＢ用の
回路ブロックＢＬ３、共用の回路ブロックＢＬ２とを互
いに隔壁するための仕切り４１、周波数シンセサイザ１
ａ、１ｂと増幅器３ａ、３ｂとを互いに隔壁するための
仕切り４２、増幅器３ａ、３ｂと増幅器５ａ、５ｂとを
互いに隔壁するための仕切り４３が各々設けられてい
る。なお、周波数シンセサイザ１ａ、１ｂはＰＬＬＩＣ
と電圧制御発振器等から構成されており、各電圧制御発
振器はシールドケースに収められている。

【００７５】このようなシールドケース４０を用いる
と、特に、周波数シンセサイザ１ａと周波数シンセサイ
ザ１ｂとの間、増幅器５ａ、ｂと高周波ＳＷ回路７１
ａ、ｂのｐｉｎダイオードＰＤａ、ｂとの各間が、仕切
り４１によりシールドされる結果、２系統間の電磁的ア
イソレーションが更に高まることになる。

【００７６】多層基板３０の構造は図４に示す通りであ
る。ここでは多層基板３０として４層のものを用いてい
る。多層基板３０の最上層である１層には回路部品を実
装するためのランド等が形成されており、２層にはアー
スパターン３１が、最下層である４層にはアースパター
ン３２が各々形成されている。ここではシールド効果を
高めるためにアースパターン３１、３２はグランドプレ
ーンとされている。

【００７７】多層基板３０の３層には、回路ブロックＢ
Ｌ１、２、３の各内部を配線するための信号ライン等だ
けでなく、回路ブロックＢＬ１、２、３の各間にわたる
信号ライン、電源ライン等も形成されている。図４中は
１層に実装された増幅器５ａ、増幅器５ｂの電源端子間
に配線される電源ライン３４を模式的に表している。こ
の電源ライン３４等はアースパターン３３により取り囲
まれている。このような電源ライン３４等のパターンが
この上下層である２層、４層に形成されたアースパター
ン３１、３２により２重シールドされている。

【００７８】即ち、回路ブロックＢＬ１、２、３の各間
にわたる信号ライン、電源ライン等が多層基板３０の３
層に形成されるだけでなく、２層、４層のアースパター
ン３１、３２により２重シールドされる結果、２系統間
の電磁的アイソレーションは高まる。

【００７９】加えて、回路ブロックＢＬ１、３との間に
配線される電源ライン、例えば、電源ライン３４が、信
号ライン等も含めて、全て電気長で１／８〜１／４λの
物理的なパターン長にされている。

【００８０】これにより、両者の接続点間がハイインピ
ーダンスとなり、回路ブロックＢＬ１と回路ブロックＢ
Ｌ３との間の電磁的アイソレーションが更に高まり、全
体として非常に高いシールド効果が得られる。アースパ
ターン３１、３２によりグランドが強化された結果、実
装された回路全体の特性インピーダンスが低く抑えら
れ、当然に、外来からのノイズの影響を受け難くなる。
また、アースパターン３１、３２、３３等はヒートシン
クとしての役割を果たし、デュアルＰＬＬシンセサイザ
の温度上昇を抑えるという副次的効果も得られることに
もなった。

【００８１】上記したような構成のデュアルＰＬＬシン
セサイザは実際にはマザーボード６０（図６参照）上に
面実装されて取り付けられており、この全体をデュアル
ＰＬＬシンセサイザモジュールと称している。

【００８２】以下、本発明の高周波モジュールの実施の
形態としてデュアルＰＬＬシンセサイザモジュールを例
に掲げて説明する。

【００８３】デュアルＰＬＬシンセサイザが搭載された
多層基板３０をマザーボード６０上に面実装させるため
に、図５に示すように多層基板３０の各側面には２種類
の端面スルーホール３５、３６が各々形成されている。

【００８４】端面スルーホール３５は多層基板３０の側
面を切り欠いて断面が横長孔状に形成されれたものであ
り、図６に示すようにその内周面等にはランド付電極３
５１が形成され、アース電極用として用いられている。

【００８５】一方、端面スルーホール３６は図５に示す
ように多層基板３０の側面を切り欠いて断面が縦長孔状
に形成されたものであり、図７に示すようにその内周面
等にはランド付電極３６２が形成され、信号電極用（一
部には電源供給用も含まれる）として用いられている。
図５中左側の端面スルーホール３６は入力用であり、右
側の端面スルーホール３６は出力用である。

【００８６】端面スルーホール３５及び端面スルーホー
ル３６の断面が円状ではなく長孔状にしているのは、主
として多層基板３０の基材（基板の絶縁層）とランド付
電極３５１、３６１との接着面積を大きくとることで接
着強度を増加させ、ランド付電極３５１、３６１が容易
に剥離しないようにするためである。

【００８７】ランド付電極３５１の接着強度を更に増す
ために、多層基板３０の１層に形成されたアースパター
ン３７、同様に、２、３、４層に形成されたアースパタ
ーン３１、３３、３２を端面スルーホール３５のランド
付電極３５１に各々接触させている。即ち、各層のアー
スパターン３６、３１、３３、３２は端面スルーホール
３５のランド付電極３５１を介して電気的に接続されて
いる。

【００８８】一方、ランド付電極３６１についても上記
と同様、多層基板３０の３層等に形成された信号ライン
をランド付電極３６１に接触させて、ランド付電極３５
１の接着強度を増している。この場合も、１層に形成さ
れた信号ライン３７１と３層等に形成された信号ライン
がランド付電極３５１を介して電気的に接続されること
になる。

【００８９】ただ、図５に示すように端面スルーホール
３５よりも端面スルーホール３６の方が小さいので、端
面スルーホール３５に比べて端面スルーホール３６の方
が接着強度が小さい。そこで、ランド付電極３５１が部
分的に剥離した場合であっても、少なくとも信号ライン
上の信号の流れが確保されるように、図７に示すように
信号ライン３７１上、端面スルーホール３６の付近に通
常のスルーホール電極３７１２を形成している。このよ
うに信号ライン上、多層基板３０の内層と外層との電気
接続が確実にされることにより、電気的な接続に関する
デュアルＰＬＬシンセサイザモジュールの信頼性が向上
する。

【００９０】一方、マザーボード６０の表面上には図６
に示すようにランドパターン６１等が形成されている。
ランドパターン６１はアースパターンであるが、これ以
外に信号用のパターン等も形成されている。マザーボー
ド６０の裏面には電気コネクタが設けられており、この
電気コネクタと端面スルーホール３５のランド付電極３
５１等とを電気的に接続させるために、マザーボード６
０の表面に所定のランドパターンが形成されている。

【００９１】このようなマザーボード６０と多層基板３
０とを位置合わせをし、例えば、クリーム半田を利用し
たリフロー半田により、多層基板３０をマザーボード６
０上に面実装させて取り付ける。端面スルーホール３
５、３６にハンダ上がりが生じるので、多層基板３０と
マザーボード６０とが確実に接合される。

【００９２】この際、シールドケース４０も一緒に取り
付けるようにする。シールドケース４０は多層基板３０
と略同じ大きさであり、その下端部には端面スルーホー
ル３５と同一ピッチ間隔で図６に示すように取付用足４
４が各々形成されている。

【００９３】即ち、多層基板３０の端面スルーホール３
５にシールドケース４０の取付用足４４を挿入させ、こ
の状態で、マザーボード６０と多層基板３０とを位置合
わせをし、リフロー半田等により、多層基板３０をマザ
ーボード６０上に面実装させて取り付けると、端面スル
ーホール３５、３６にハンダ上がりが生じ、多層基板３
０とマザーボード６０とが接合されるだけでなく、シー
ルドケース４０の取付用足４４をも端面スルーホール３
５のランド電極３５１に接合される。

【００９４】このように１回の半田付けにより、多層基
板３０だけでなく、シールドケース４０もマザーボード
６０上に取り付けられることから、組み立て作業が非常
に簡単になる。

【００９５】しかも多層基板３０等のマザーボード６０
上に取り付けが完了すると、多層基板３０側のランド電
極３５１、３６１とマザーボード６０上の電気コネクタ
との間が、マザーボード６０上のランドパターンを通じ
て電気接続されることから、何ら特別な電気配線を行う
必要がない。

【００９６】従来例による場合、デュアルＰＬＬシンセ
サイザの出力信号等に関して、同軸ケーブル等を用いて
多層基板３０とマザーボード６０との間を信号の受け渡
しを行っていたが、ここでは同軸ケーブル等が不要であ
るので、同軸ケーブル等を専用のコネクタに接続する作
業も不要になった。

【００９７】専用のコネクタ等を用いる必要がないとい
うことは、信号ラインの特性インピーダンスを変えるこ
となく信号の受け渡しができるということを意味し、多
層基板３０側のランド電極３５１、３６１とマザーボー
ド６０上のランドパターンとの間が高周波的に整合がと
れている状態では、挿入損失（インサート・ロス）を最
小限に抑えることが可能になる。

【００９８】従来例による場合、デュアルＰＬＬシンセ
サイザをシールドするために、下カバーが必要不可欠で
あったが、ここでは多層基板３０の最下層のアースパタ
ーン３２がグランドプレーンとして利用され、言い換え
ると、多層基板３０そのものにシールドに相当する特性
を実現できることから、下カバーが不要となる。これに
伴って、下カバーを取り付ける作業も不要になった。

【００９９】よって、従来例による場合に比べると、上
述したようにデュアルＰＬＬシンセサイザの電気的特性
が向上しただけでなく、デュアルＰＬＬシンセサイザモ
ジュールの組立作業が格段に簡単になり、これに伴っ
て、製造コストが大幅に低下した。しかも、アイソレー
ションアンプ、専用のコネクタ、下パネル等が省略さ
れ、マザーボート３０にはシールドケース４０を取り付
けるための穴を開ける必要がなく、ランドパターンを形
成するだけで良いので、これらの総合により、デュアル
ＰＬＬシンセサイザモジュールの大幅な低コスト化が図
られている。

【０１００】また、アイソレーションアンプ、専用の
コネクタ等を多層基板３０に実装する必要がなくなった
点、スイッチ回路７のストリップラインＳＬａ、ｂが
多層基板３０の内層に形成され、スイッチ回路７が多層
基板３０に一体化された点、２系統間のアイソレーシ
ョンが向上し、シールド効果が高まった分だけ、チャン
ネルＡ用の回路ブロックＢＬ１とチャンネルＢ用の回路
ブロックＢＬ２との間を物理的に近づけることができた
点、共用の回路ブロックＢＬ３をチャンネルＡ用の回
路ブロックＢＬ１とチャンネルＢ用の回路ブロックＢＬ
２との間に配置した点、回路部品が多層基板３０に片
面実装され、両面実装に比べてモジュール自体の厚みが
薄くなった点、等の総合により、デュアルＰＬＬシンセ
サイザモジュール自体が非常に小型化された。

【０１０１】具体的には、従来例による場合、容積が約
３０ｍｌ程度が限度であったものを、容積１７ｍｌにす
ることが可能になった。

【０１０２】次に、このようなデュアルＰＬＬシンセサ
イザモジュールに用いられる多層基板３０の基板自体の
製造方法について図８を参照して説明する。

【０１０３】まず、四角形の多層基板３０を合計４枚と
ることができる基板原材１を用意する。まず、スルーホ
ールを形成するためのＮＣ等を用いて、基板原材１に対
して端面スルーホール３５、３６を形成すべき位置に穴
を形成する。端面スルーホール３６はその大きさからし
て、１つ当たり穴を１個所開けるだけで良いが、端面ス
ルーホール３５は横長で大きいので、ここでは１つ当た
り穴を３箇所開けるようにする。これに前後して同一の
ＮＣ等を用いて、基板原材１に他のスルーホール（図示
省略）を開ける。これにより各多層基板３０の各側面に
端面スルーホール３５、３６が形成される。

【０１０４】その後、基板原材１に開けた穴の内周面に
メッキをする。これにより各多層基板３０の端面スルー
ホール３５、３６にランド電極３５１、３６１が各々形
成される。

【０１０５】そして、基板原材１の図中１１、１２、１
３、１４の部分を、鋭利な刃を有する金型又はＮＣを用
いた打ち抜きにより切断する。このとき、多層基板３０
の各２側面も同時に切断される。

【０１０６】鋭利な刃を有する金型又はＮＣを用いた打
ち抜きにより、部分１１、１２、１３、１４等に穴が開
けられることから、多層基板３０の各２側面の切断面は
非常にシャープであり、それ故、磨き工程等を必要とし
ない。また、端面スルーホール３５、３６が断面円状で
はなく長孔状となっているので、金型等による切断の際
の応力に多層基板３０のスルーホール切断部が十分に耐
えられる。

【０１０７】その後、基板原材１の表面上、多層基板３
０の未切断の側面に沿ってＶカット１６を合計４本入れ
る。そして、基板原材１をＶカット１６に沿って折る
と、基板原板１から４枚の多層基板３０が得られる。

【０１０８】金型又はＮＣを用いた打ち抜きにより、多
層基板３０の２側面が既に切断されているので、Ｖカッ
ト１６を入れる箇所は、図中示すような方向だけで十分
である。穴を開けるべき部分１１、１２のうちで図中１
１１、１２１の箇所がＶカット１６のラインを越えてい
るのは、Ｖカット１６に沿って基板原板１を折ったとき
に、不必要な部分が多層基板３０に残らないようにする
ためである。

【０１０９】このような方法により多層基板３０が効率
良く生産できることから、製造コストを下げることがで
き、この点でもデュアルＰＬＬシンセサイザモジュール
の低コスト化を図ることができる。

【０１１０】なお、本発明のデュアルＰＬＬシンセサイ
ザは必ずしもマザーボード上に取り付けるようにする必
要はなく、単層の基板に回路部品を実装するような形態
をとってもかまわない。また、本発明の高周波モジュー
ルは必ずしもデュアルＰＬＬシンセサイザモジュールに
限定されず、他の高周波回路を搭載したモジュールであ
っても当然に適用可能である。

【０１１１】

【発明の効果】以上、本発明の請求項１に係るデュアル
ＰＬＬシンセサイザによる場合、アイソレーションアン
プを用いることなく、２系統間のアイソレーションが図
られる構成となっており、チャンネルＡ用、Ｂ用アッテ
ネータ自体がアイソレーションアンプに比べて小さく安
価であることから、アイソレーションアンプの分だけ部
品代が安くなり、基板が小さくなる。しかもアイソレー
ションアンプを省略したことから、消費電流が小さくな
り、これに伴って大きな容量の電源等も不要となる。こ
の結果、デュアルＰＬＬシンセサイザの小型化及び低コ
スト化を図ることができる。

【０１１２】本発明の請求項２に係るデュアルＰＬＬシ
ンセサイザによる場合、従来例による場合とは異なり、
チャンネルＡ、Ｂの高周波信号を交互に切り替えて出力
するスイッチ回路に１／４λのストリップラインを用い
ず、その代わりにチャンネルＡ、Ｂ用ストリップライン
を用い、これを回路基板の内層に形成し、チャンネル
Ａ、Ｂ用ｐｉｎダイオードにより２系統間のアイソレー
ションを図る構成となっているので、小型で非常に単純
な回路となり、回路基板との一体化を実現することが可
能となる。この結果、デュアルＰＬＬシンセサイザの小
型化及び低コスト化を図ることができる。

【０１１３】本発明の請求項３に係るデュアルＰＬＬシ
ンセサイザよる場合、チャンネルＡ用の回路ブロックと
チャンネルＢ用の回路ブロックとの間のシールド効果が
高まる構成となっているので、シールド効果が高まった
分だけ、基板上、両回路ブロック間を物理的に大きく離
すことが不要となり、これに伴って基板を小さくするこ
とが可能となる。この結果、デュアルＰＬＬシンセサイ
ザの小型化及び低コスト化を図ることができる。

【０１１４】本発明の請求項４に係るデュアルＰＬＬシ
ンセサイザによる場合、請求項３による場合に比べて、
チャンネルＡ用の回路ブロックとチャンネルＢ用の回路
ブロックとの間のシールド効果がより一層高まる構成と
なっているので、デュアルＰＬＬシンセサイザの小型化
及び低コスト化を一層図ることができる。

【０１１５】本発明の請求項５に係るデュアルＰＬＬシ
ンセサイザによる場合、回路基板上、チャンネルＡ用の
回路ブロックとチャンネルＢ用の回路ブロックとの間に
共用の回路ブロックを配置するとともに、シールドケー
スにより各回路ブロックを隔壁してシールドした構成と
なっているので、チャンネルＡ用の回路ブロックとチャ
ンネルＢ用の回路ブロックとの間に十分高いシールド効
果を得ることができるだけでなく、実装部品を上手く配
置したという点で回路基板を小さくすることができる。
その結果、デュアルＰＬＬシンセサイザの小型化及び低
コスト化を図ることができる。

【０１１６】本発明の請求項６に係る高周波モジュール
による場合、基板をマザーボード上の面実装するように
した上で、基板の側面に形成された端面スルーホールの
電極と前記マザーボード上に形成されたランドとの間を
ハンダ付けすることにより、基板とマザーボードとの間
が機械的に接合される構成となっているので、基板をマ
ザーボード上に取り付けるに当たり、クリーム半田を利
用したリフローハンダ等が可能となり、取付作業が非常
に簡単になる。これに伴って、製造コストが安くなるだ
けなく、基板をマザーボード上に取り付けるための特別
な部品が不要であることから、高周波モジュールの低コ
スト化を図ることができる。

【０１１７】加えて、高周波回路の回路部品が基板の上
面に実装される構成となっているので、両面実装である
従来例による場合に比較して、厚みが薄くなり、この分
だけ高周波モジュールの小型化を図ることができる。

【０１１８】本発明の請求項７に係る高周波モジュール
による場合、端面スルーホールの電極と前記マザーボー
ド上に形成されたランドとの間のハンダにより、基板と
マザーボードとの間が機械的に接合されるだけでなく、
基板側の高周波回路とマザーボードの回路とが電気的に
接続される構成となっているので、基板側の高周波回路
とマザーボードの回路とを電気接続するための特別な部
品が不要となる。

【０１１９】特に、両回路間で信号を受け渡しをするの
に同軸ケーブルを用いる必要がなくなり、これに伴っ
て、特性インピーダンスを５０Ωにした専用のコネクタ
を基板及びマザーボードに実装することも不要となる。
よって、部品代が安くなり、基板等を小さくすることが
でき、その結果、高周波モジュールの小型化及び低コス
ト化を図ることができる。

【０１２０】また、同軸ケーブルを用いる必要がないと
いうことは、信号ラインの特性インピーダンスを変える
ことなく、両回路間で信号を受け渡しをすることができ
るということを意味するので、高周波的にインピーダン
ス整合がとれている状態では、特性インピーダンスを５
０Ωにした専用のコネクタの挿入損失（インサーション
・ロス）を最小限に抑えることが可能となる。

【０１２１】本発明の請求項８に係る高周波モジュール
による場合、シールドケースの取付用足を基板の端面ス
ルーホールに挿入した状態で、端面スルーホールの電極
とマザーボード上に形成されたランドとの間をハンダ付
けして、前記基板を前記マザーボード上に取り付ける
と、同時にシールド板もマザーボード上に取り付けられ
る構成となっているので、シールド板の取付作業が非常
に簡単となり、製造コストが安く、高周波モジュールの
低コスト化を図ることができる。

【０１２２】また、従来例による場合とは異なり、シー
ルドケースの取付足を挿入するためのスルーホールをマ
ザーボード上に開けたり、この周りにランドを形成する
ことが不要となる。マザーボードの縁付近に位置してい
たランドが不要となることから、マザーボードを小さく
することができ、高周波モジュールの小型化を図ること
ができる。

【０１２３】本発明の請求項９に係る高周波モジュール
による場合、高周波回路の電源ライン及び／又は信号ラ
インのパターンのシールド効果が高まるだけでなく、全
体としてのアースパターンの総面積が増えてグランドが
強化され、基板に実装される回路全体の特性インピーダ
ンスが低くなる構成となっているので、外来からのノイ
ズの影響を受け難くなる。また、アースパターンはヒー
トシンクとしての役割も果たすが、全体としてのアース
パターンの総面積が増えることから、モジュールの温度
上昇を効果的に抑えることができる。

【０１２４】更に、多層基板にアースパターンが形成さ
れており、多層基板そのものが高周波回路の部品をその
裏面側からシールドするためのシールドケースとしての
機能を果たす構成となっているので、従来例による場合
とは異なり、下カバーが不要となる。下カバーの取付作
業を省略できる分、製造コストが安くなり、高周波モジ
ュールの低コスト化を図ることができる。

【０１２５】本発明の請求項１０に係る高周波モジュー
ルによる場合、端面スルーホールの電極と多層基板の基
材との間の接着強度が十分に得られる構成となっている
ので、端面スルーホールの電極が容易に剥がれず、基板
とマザーボードとの間が確実に接合されるだけでなく、
基板側の高周波回路とマザーボードの回路との間の電気
接続が確実になり、モジュールの信頼性が向上する。

【０１２６】本発明の請求項１１に係る高周波モジュー
ルによる場合、端面スルーホールの電極が剥離したとき
であっても、多層基板上の各層に形成された電源ライン
及び／又は信号ラインのパターン上の当該端面スルーホ
ールの近傍に形成されたスルーホールの電極を介して、
各層にわたる電源ライン及び／又は信号ラインのパター
ン同士の電気接続が維持される構成となっているので、
各層にわたる電源ライン及び／又は信号ラインのパター
ン同士の電気接続が確実となり、モジュールの信頼性が
向上する。

【０１２７】本発明の請求項１２に係る高周波モジュー
ルによる場合、端面スルーホールが断面半円状であると
きに比べて、端面スルーホールに形成される電極の面積
が大きくなり、端面スルーホールの電極と基板の基材と
の間の接着強度が増すような構成となっているので、端
面スルーホールの電極が容易に剥がれ難くなり、基板と
マザーボードとの間が確実に接合されるだけでなく、基
板側の高周波回路とマザーボードの回路との間の電気接
続が確実になり、モジュールの信頼性が向上する。

【０１２８】本発明の請求項１３に係る高周波モジュー
ル用基板の製造方法による場合、基板原材から複数の基
板を同時に不良品を出すことなく製造することが可能な
構成となっているので、製造コストが安くなる。また、
鋭利な刃を有する金型又はＮＣを用いた打ち抜きによ
り、基板の一側面等が切断されることから、その切断面
は非常にシャープな面となり、その後に磨き工程が不要
となる。この点でも製造コストが安くなる。その結果、
高周波モジュールの低コスト化を図ることができる。

【０１２９】本発明の請求項１４に係る高周波モジュー
ル用基板の製造方法による場合、基板原材をＶカットに
沿って折るようにすると、基板原材から不要部分を容易
に取り外すことができる構成となっているので、製造コ
ストが安くなり、その結果、高周波モジュールの低コス
ト化を図ることができる。

【図面の簡単な説明】

【図１】本発明のデュアルＰＬＬシンセサイザ、高周波
モジュール及び高周波モジュール用基板の製造方法の実
施の形態を説明するための図であって、デュアルＰＬＬ
シンセサイザの回路構成図である。

【図２】デュアルＰＬＬシンセサイザのスイッチ回路の
回路図である。

【図３】デュアルＰＬＬシンセサイザが搭載された多層
基板にシールドケースがセットされた様子を示す図であ
って、シールドケースのカバーを取り外した状態の平面
図及び側面図である。

【図４】多層基板の内部構造を説明するための模式図で
ある。

【図５】多層基板の底面図である。

【図６】多層基板がマザーボード上に面実装された様子
を示すアース電極用の端面スルーホールの方から見た部
分斜視図である。

【図７】信号電極用の端面スルーホールの方から見た多
層基板の部分斜視図である。

【図８】多層基板の製造する方法を説明するための図で
あって、基板原材の正面図である。

【図９】従来のデュアルＰＬＬシンセサイザを説明する
ための図であって、デュアルＰＬＬシンセサイザの回路
構成図である。

【図１０】同デュアルＰＬＬシンセサイザのスイッチ回
路の回路図である。

【符号の説明】

１ａ、１ｂ周波数シンセサイザ２ａ、２ｂ、４ａ、４ｂアッテネータ３ａ、３ｂ、４ａ、５ｂ増幅器７スイッチ回路９チャンネル切り替え回路３０多層基板４０シールドケース

Claims

【特許請求の範囲】

【請求項１】出力すべき高周波信号のチャンネルを高
速に切り替えるために２つのＰＬＬ回路がチャンネル
Ａ、Ｂ用として備えられており、前記ＰＬＬ回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルＰＬＬシン
セサイザにおいて、前記ＰＬＬ回路の出力側に各々接続
されており且つ２系統間のアイソレーションを図るため
に微小容量が結合されたチャンネルＡ用、Ｂ用アッテネ
ータと、前記アッテネータの出力側に各々接続されたチ
ャンネルＡ用、Ｂ用アンプと、前記アンプから各々出力
された信号を切り替えて出力するスイッチ回路と、チャ
ンネル切り替え信号がチャンネルＡを示すときには、チ
ャンネルＡ用アンプをオフからオンにするとともに当該
アンプの出力信号が選択されるように前記スイッチ回路
を動作させる一方、チャンネルＢを示すときには、チャ
ンネルＢ用アンプをオフからオンにするとともに当該ア
ンプの出力信号が選択されるように前記スイッチ回路を
動作させるチャンネル切り替え回路とを具備したことを
特徴とするデュアルＰＬＬシンセサイザ。
【請求項２】出力すべき高周波信号のチャンネルを高
速に切り替えるために２つのＰＬＬ回路がチャンネル
Ａ、Ｂ用として備えられており、前記ＰＬＬ回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルＰＬＬシン
セサイザにおいて、チャンネルＡ、Ｂの高周波信号を交
互に切り替えて出力するスイッチ回路は、チャンネル
Ａ、Ｂ用入力端子と出力端子との間に各々接続されたチ
ャンネルＡ、Ｂ用ｐｉｎダイオードと、外部回路とのイ
ンピーダンス整合のためにチャンネルＡ、Ｂ用ｐｉｎダ
イオードに直列に各々接続されており且つ回路基板の内
層に形成されたチャンネルＡ、Ｂ用ストリップラインと
を有しており、チャンネルＡ、Ｂ用ｐｉｎダイオードの
オン・オフを交互に切り替えるためにチャンネルＡ、Ｂ
用ｐｉｎダイオードにバイアス電圧が印加される構成と
なっていることを特徴とするデュアルＰＬＬシンセサイ
ザ。
【請求項３】出力すべき高周波信号のチャンネルを高
速に切り替えるために２つのＰＬＬ回路がチャンネル
Ａ、Ｂ用として備えられており、前記ＰＬＬ回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルＰＬＬシン
セサイザにおいて、チャンネルＡ用の回路ブロックとチ
ャンネルＢ用の回路ブロックとが物理的に離して多層基
板上に配置されており、両回路ブロック間にわたって配
線されるべき電源ライン及び／又は信号ラインのパター
ンが内層に形成され、少なくともその上下層には、当該
パターンをシールドするためのアースパターンが形成さ
れた構成となっていることを特徴とするデュアルＰＬＬ
シンセサイザ。
【請求項４】前記電源ライン及び／又は信号ラインの
物理的なパターン長は、電気長で１／８〜１／４λであ
ることを特徴とする請求項３記載のデュアルＰＬＬシン
セサイザ。
【請求項５】出力すべき高周波信号のチャンネルを高
速に切り替えるために２つのＰＬＬ回路がチャンネル
Ａ、Ｂ用として備えられており、前記ＰＬＬ回路により
各々生成された高周波信号をチャンネル切り替え信号に
基づいて交互に切り替えて出力するデュアルＰＬＬシン
セサイザにおいて、回路基板上、チャンネルＡ用の回路
ブロックとチャンネルＢ用の回路ブロックとを物理的に
離して配置させるとともに、両回路ブロックの間に共用
の回路ブロックを配置させる一方、少なくとも前記チャ
ンネルＡ用の回路ブロック、チャンネルＢ用の回路ブロ
ック、共用の回路ブロックとを互いに隔壁するための仕
切りを有するシールドケースで実装部品を覆うようにし
た構成となっていることを特徴とするデュアルＰＬＬシ
ンセサイザ。
【請求項６】デュアルＰＬＬシンセサイザ等の高周波
回路を実装した基板がマザーボード上に取り付けられた
高周波モジュールにおいて、前記基板の側面を切り欠い
て形成された端面スルーホールの電極と前記マザーボー
ド上に形成されたランドとの間のハンダ付けにより前記
基板が前記マザーボード上に面実装されて取り付けられ
た構成となっていることを特徴とする高周波モジュー
ル。
【請求項７】前記基板に形成された電源ライン及び／
又は信号ラインが前記端面スルーホールの電極に接続さ
れており、前記高周波回路と前記マザーボードの回路と
の間が当該端面スルーホールの電極を介して電気接続さ
れていることを特徴とする請求項６記載の高周波モジュ
ール。
【請求項８】前記基板上に実装された高周波回路の部
品を上から覆ってシールドするためのシールドケースを
有する高周波モジュールにおいて、前記シールドケース
の取付用足が前記端面スルーホールに挿入されており、
前記ハンダ付けにより前記シールドケースが前記マザー
ボード上に取り付けられた構成となっていることを特徴
とする請求項６又は７記載の高周波モジュール。
【請求項９】前記高周波回路の電源ライン及び／又は
信号ラインのパターンが多層基板の内層に形成される一
方、少なくともその上下層には、当該パターンをシール
ドするためのアースパターンが形成された構成となって
いることを特徴とする請求項６乃至８記載の高周波モジ
ュール。
【請求項１０】前記多層基板の内層に形成したパター
ンが前記端面スルーホールの電極に接続された構成とな
っていることを特徴とする請求項９記載の高周波モジュ
ール。
【請求項１１】多層基板上の各層に各々形成された電
源ライン及び／又は信号ラインのパターンが前記端面ス
ルーホールの電極を介して電気接続されており、前記パ
ターン上の当該端面スルーホールの近傍に、前記パター
ン同士を電気接続するためのスルーホールの電極が形成
されていることを特徴とする請求項６乃至１０記載の高
周波モジュール。
【請求項１２】前記端面スルーホールが断面長孔状に
形成されていることを特徴とする請求項６乃至１１記載
の高周波モジュール。
【請求項１３】請求項１２の高周波モジュールに用い
られる基板を製造する方法において、基板原材に対して
端面スルーホールを形成すべき位置に穴を形成した後、
当該穴の内周面にメッキをし、鋭利な刃を有する金型又
はＮＣを用いた打ち抜きにより、当該基板原材中の前記
穴の周辺部分を、前記基板における当該端面スルーホー
ルが形成される側の側面も含めて切断し、当該基板原材
の面上に前記基板の未切断の側面に沿ってＶカットを入
れ、当該基板原材を当該Ｖカットに沿って折るようにし
て前記基板を製造するようにしたことを特徴とする高周
波モジュール用基板の製造方法。
【請求項１４】四角の基板を製造する請求項１３記載
の高周波モジュール用基板の製造方法において、鋭利な
刃を有する金型又はＮＣを用いた打ち抜きにより、前記
基板における端面スルーホールが形成される側の側面を
切断する際、その後に入れられるＶカットのラインを越
した部分も併せて切断するようにしたことを特徴とする
高周波モジュール用基板の製造方法。