JPH11112345A - ビデオ用agc回路 - Google Patents

ビデオ用agc回路

Info

Publication number
JPH11112345A
JPH11112345A JP26617797A JP26617797A JPH11112345A JP H11112345 A JPH11112345 A JP H11112345A JP 26617797 A JP26617797 A JP 26617797A JP 26617797 A JP26617797 A JP 26617797A JP H11112345 A JPH11112345 A JP H11112345A
Authority
JP
Japan
Prior art keywords
circuit
input
output
voltage
voltage dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26617797A
Other languages
English (en)
Inventor
Iwao Shibata
岩雄 柴田
Kunihiko Azuma
邦彦 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26617797A priority Critical patent/JPH11112345A/ja
Publication of JPH11112345A publication Critical patent/JPH11112345A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【課題】 低電源電圧動作時における入力ダイナミック
レンジを、より拡大することができるビデオ用AGC回
路を提供する。 【解決手段】 複数の抵抗の直列回路からなる分圧手段
6と、その出力を受けて、制御信号に応じて切り換えて
出力する複数のNチャネルMOSトランジスタスイッチ
を有する切換手段7と、分圧手段6の入力における最低
電位を接地電位にクランプするシンクチップクランプ回
路4を備える。これにより、分圧手段6の入力における
ダイナミックレンジは、切換回路7の複数のNチャネル
MOSトランジスタスイッチが導通を保持することがで
きるまで拡大することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビデオ用AGC回
路に関し、特に低電源圧動作に適したビデオ用AGC回
路に関する。
【0002】
【従来の技術】従来より用いられているビデオ用AGC
回路について、図4を参照して説明する。先ず、端子1
に入力されたビデオ信号は、コンデンサ3を介して利得
制御回路16の入力側に与えられる。利得制御回路16
の出力は、アナログ・ディジタル変換手段9(以下、
“A/D変換手段”と略す)によりディジタルデータに
変換された後、振幅検出回路10に与えられ、入力され
たビデオ信号の振幅に応じた利得制御信号を、利得制御
回路16の制御入力11に帰還する。
【0003】ここで、利得制御信号は、A/D変換手段
9の出力データにおいて、その出力データに相当するビ
デオ信号の振幅が一定となる様設定されるので、結局、
図4に示す回路全体としては、端子12に出力されるデ
ィジタルデータに相当するビデオ信号の振幅を一定にす
る様動作するAGCとして動作する。なお、抵抗2は終
端抵抗であり、クランプ4は、入力されるビデオ信号を
利得制御回路16の入力レンジに合わせてクランプする
為のものである。
【0004】次に、利得制御回路16の構成について、
図5を参照して説明する。図5は、図4中の利得制御回
路16のブロック図である。図5において、セレクタ7
5は、端子5に与えられたビデオ信号を、端子11に与
えられた利得制御信号に応じて、第1、第2、第3、第
4の電流変換回路91,92,93,94の内のどれか
1つに対して選択的に出力する。端子11に与えられた
利得制御信号は、第1、第2、第3、第4の電流変換回
路91,92,93,94にも供給されており、この中
のどれか1つを動作状態にする様制御されるが、この動
作状態にする電流変換回路は、セレクタ75より選択的
に供給されるビデオ信号を受け取る電流変換回路と同一
である。
【0005】ここで、第1、第2、第3、第4の電流変
換回路91,92,93,94のコンダクタンスは、そ
れぞれ相異なる値に設定されているので、これら第1、
第2、第3、第4の電流変換回路91,92,93,9
4の出力が共通に接続される電圧変換回路78の入力に
供給される電流は、端子5に与えられるビデオ信号の信
号電圧に、端子11に与えられる利得制御信号により唯
一選択される第1、第2、第3、第4の電流変換回路9
1,92,93,94内のどれか1つが有するコンダク
タンスを乗じたものとなる。電圧変換回路78は、入力
に与えられた電流を再度電圧に変換して端子8に出力す
る。
【0006】以上の動作より、図5に示す利得制御回路
16のブロック図は、端子5に与えられたビデオ信号
を、端子11に与えられる利得制御信号に応じた利得で
増幅し、端子8に出力する可変利得増幅器として動作す
る。なお、電流供給回路76、及び、バイアス回路79
は、第1、第2、第3、第4の電流変換回路91,9
2,93,94と、電圧変換回路78に対して、動作に
適したバイアスを供給するものである。
【0007】次に、図6を参照して、利得制御回路16
の動作をより詳細に説明する。第1の電流変換回路91
は、第1、第2のトランジスタ30,31と、第2の抵
抗39によって構成される差動回路と、利得制御信号に
よって選択的に動作し、第2の定電流源19を流れる電
流によって決定される電流と等しい電流を出力する第
3,第4のトランジスタ22,23とからなる。第1,
第2のトランジスタ30,31、第3,第4のトランジ
スタ22,23はそれぞれ同じサイズである。
【0008】第1〜第4の電流変換回路の中の第1、第
2、第3、第4の抵抗39,40,41,42は、それ
ぞれ相異なる値に設定される。電圧変換回路78は、第
17,第18,第19,第20のトランジスタ44,4
5,46,47と第57の定電波数とからなるボルテー
ジホロアと第21〜29のトランジスタ48〜56から
なる電流ミラー回路負荷抵抗43とからなる。
【0009】実際の動作をゲインコントロール信号によ
って、第1の電流を変換回路91が選択されている場合
について説明する。第1のトランジスタ30のゲートに
はビデオ信号、第2のトランジスタ31のゲートには固
定バイアス回路79の出力がそれぞれ印加され、第3、
第4のトランジスタ22,23に第1の定電流源19に
よって決まる電流が流れている。これにより、第1,第
2のトランジスタ30,31と、第1の抵抗39によっ
て構成する差動回路は動作状態となり、第1,第2のト
ランジスタ30,31のドレインより、第1,第2のト
ランジスタ30,31の各ゲート間に加わる差電圧に応
じた出力電流を出力する。つまり、第1の電流変換回路
は、この場合には動作状態にある。
【0010】一方、第5〜第16のトランジスタ24〜
29、32〜37のゲートには電源電圧が供給されてい
ることで、これらのトランジスタは全て遮断状態にある
ので、第3,第4,第7,第8,第11,第12のトラ
ンジスタ32,33,34,35,36,37のドレイ
ンから出力される電流は生じない。よって、第2,第
3,第4の電流変換回路92,93,94は動作せず、
第1の電流変換回路91のみが動作状態になり、この出
力電流だけが電圧変換回路78に供給されて、負荷抵抗
43により再度電圧に変換され、端子8より出力され
る。
【0011】なお、図6に示す従来の利得制御回路16
の入力ダイナミックレンジの上限は、差動回路及び差動
回路に定電流を供給するトランジスタの両方が飽和状
態、つまり、これらのトランジスタのドレイン〜ソース
間電圧が、そのゲート〜ソース間電圧より小とはならな
い状態を維持する範囲で決定され、これは、定電流を供
給するトランジスタ、差動回路を構成するトランジスタ
及び差動回路の出力を受けるトランジスタの各ゲート・
ソース間電圧の和を、電源電圧より差し引いたものと等
しい。これら全てのトランジスタのしきい値電圧をVT
,電源電圧をVDDとして、飽和状態にあるトランジス
タのゲート・ソース間電圧が常にVT より大である事を
用いると、図6に示す従来の利得制御回路16の入力ダ
イナミックレンジの上限は、(VDD−3・VT )より大
きくする事は出来ない。
【0012】
【発明が解決しようとする課題】前掲の従来のビデオ用
AGC回路では、利得の可変を行なう利得制御回路の入
力ダイナミックレンジの上限を“VDD−3・VT” より
大きくする事は出来ない。よって、VDDが3Vという低
電圧動作をさせる場合においては、MOSトランジスタ
のしきい値電圧として通常与えられる0.7Vを用い
て、3−3×0.7=0.9VPPが入力ダイナミックレ
ンジの上限となる。
【0013】しかしながら、標準的なビデオ信号の振幅
としては、1VPPが一般的な値であるから、この従来の
ビデオ用AGC回路をVDD=3Vという低電圧動作をさ
せた場合には、この標準的なビデオ信号の振幅でさえ入
力ダイナミックレンジの上限を超えてしまうことにな
り、その出力にはクリップする等の波形歪みを生じてし
まうという問題点があった。
【0014】本発明は、上記問題点に鑑みてなされたも
のであり、その目的とするところは、低電源電圧動作時
における入力ダイナミックレンジを、従来のものに比べ
て、より拡大することができるビデオ用AGC回路を提
供することにある。
【0015】
【課題を解決するための手段】本発明に係るビデオ用A
GC回路は、一端を入力に直接接続するとともに他端を
接地した複数の抵抗からなる直列回路であって、前記複
数の抵抗において隣接して接続する抵抗の共通接続点を
出力とする複数の分圧出力を有する分圧手段と、前記分
圧手段の前記複数の分圧出力を受けて、制御信号に応じ
て前記分圧手段の前記複数の分圧出力を選択して出力す
るドレインを共通に接続する複数のNチャネルMOSト
ランジスタスイッチを有する切換手段と、前記切換手段
の出力を受けてディジタル信号に変換して出力するアナ
ログ・ディジタル変換手段と、前記アナログ・ディジタ
ル変換手段の出力を受けて、前記切換手段に前記制御信
号を帰還する振幅検出回路と、前記分圧手段の前記入力
に共通に接続され、前記入力の最低電位をほぼ接地電位
にクランプするシンクチップクランプ回路と、を備える
ことを特徴とし(請求項1)、これにより、上記目的を
達成することができる。
【0016】また、本発明に係る上記ビデオ用AGC回
路において、前記切換手段は、ポンプアップ回路と、前
記ポンプアップ回路の出力と前記制御信号を受けて、前
記複数のNチャネルMOSトランジスタスイッチを駆動
するデコーダー回路を備えることを特徴とする(請求項
2)。
【0017】
【発明の実施の形態】次に、本発明に係るビデオ用AG
C回路の実施の形態について図面を参照しながら詳細に
説明する。
【0018】(第1の実施の形態)図1は、本発明に係
るビデオ用AGC回路の第1の実施の形態を示すブロッ
ク図である。端子1に入力されたビデオ信号は、コンデ
ンサ3を介して分圧手段6の一端に入力される。コンデ
ンサ3は、分圧手段6の入力に接続されるクランプ4と
ともに、分圧手段6の入力における正極性ビデオ信号の
最低電位部分となる同期信号の先端部をほぼ接地電位に
保持する事により、分圧手段6の入力における信号電圧
が接地電位に対して、常に正極性になる様クランプする
シンクチップクランプを構成する。
【0019】分圧手段6に与えられるクランプされたビ
デオ信号は、複数の分圧出力V1〜Vn(nは整数)におい
て互いに相異なる分圧比で分圧されて出力され、切換手
段7に与えられ、切換手段7は、振幅検出回路10から
帰還される制御信号11に応じてV1〜Vnの内の唯一つ
の出力を選択してA/D変換手段9に出力する。
【0020】次に、分圧手段6,切換手段7の動作につ
いて、図2を用いて詳細に説明する。分圧手段6は、R
1〜Rn(nは整数)なる複数の抵抗の直列回路からなり、
複数の分圧出力V1〜Vnにおける入力に対する分圧比
は、 と設定されている。
【0021】これらの分圧出力V1〜Vnは、制御信号
を、デコーダ100を介して、デコードした信号C1〜
Cnにより制御されるNチャネルMOSFETからなる
トランジスタスイッチS1〜Snにより唯一つが選択され
て、切換手段7の出力に出力される。C1〜Cnには、通
常、0V又はVDDに近いロウレベル、ハイレベルの電圧
が与えられる。
【0022】ここで、図2の分圧手段6、切換手段7が
正常な動作をする条件は、切換回路7のトランジスタス
イッチS1〜Snの導通又は非導通状態が制御できる範囲
で決定され、もっとも厳しい状態は、端子5の電圧がト
ランジスタスイッチS1のしきい値をVTとした時に、V
DD−VTまで上がった場合となる。ところで、端子5に
与えられるビデオ信号は、ほぼ接地電位より正極性に振
れるのであるから、結局、この分圧手段6、切換手段7
からなる回路では、ほぼVDD−VThなる値の振幅のビデ
オ信号を入力する事が可能となり、VDD=3V、VTh=
0.7Vとすれば、2.3VPPまでの振幅のビデオ信号
を入力する事が可能となる。
【0023】(第2の実施の形態)次に、本発明に係る
ビデオ用AGC回路の第2の実施の形態について、図3
を用いて説明する。
【0024】図3は、図2におけるデコーダー100の
出力C1〜Cnの高電位側の出力電圧を、VDDよりさらに
上げる為のポンプアップ回路101を有している。この
ポンプアップ回路101を有していることにより、端子
5に与えられる電圧が、ほぼVDDまで上昇した場合にお
いても、S1〜Snの導通状態は確保できるので、入力ダ
イナミックレンジをほぼVDDまで拡大することが可能で
あり、また、トランジスタスイッチS1〜Snの導通状態
におけるON抵抗を下げることができるので、このON
抵抗と回路に付随する寄生容量で制限されるカットオフ
周波数を上げることができる。よって、より広帯域な信
号を処理することも可能となる。
【0025】
【発明の効果】以上説明したように本発明に係るビデオ
用AGC回路は、一端を入力に直接接続するとともに、
他端を接地した複数の抵抗の直列回路であって、前記複
数の抵抗において隣接して接続される抵抗の共通接続点
を出力とする複数の分圧出力を有する分圧手段と、前記
分圧手段の前記複数の分圧出力を受けて、制御信号に応
じて前記分圧手段のの前記複数の分圧出力を選択して出
力する複数のNチャネルMOSトランジスタを有する切
換手段と、前記分圧手段の前記入力に共通に接続され、
前記入力の最低電位をほぼ接地電位にクランプするシン
クチップクランプ回路を有しているので、前記入力にお
ける入力ダイナミックレンジは、前記切換手段の前記複
数のNチャネルMOSトランジスタの導通・非導通状態
が確保できる限界まで拡大することが可能となる。
【図面の簡単な説明】
【図1】本発明に係るビデオ用AGC回路の第1の実施
の形態のブロック図である。
【図2】本発明に係るビデオ用AGC回路の第1の実施
の形態を詳細に説明する為の回路図である。
【図3】本発明に係るビデオ用AGC回路の第2の実施
の形態の回路図である。
【図4】従来例のビデオ用AGC回路のブロック図であ
る。
【図5】図4に示した従来例のビデオ用AGC回路にお
ける利得制御回路のブロック図である。
【図6】図4に示した従来例のビデオ用AGC回路にお
ける利得制御回路の回路図である。
【符号の説明】
1,5,8,11,12 端子 2 終端抵抗 3 コンデンサ 4 クランプ 6 分圧手段 7 切換手段 9 A/D変換手段 10 振幅検出回路 16 利得制御回路 75 セレクタ 76 電流供給回路 78 電圧変換回路 79 バイアス回路 91,92,93,94 電流変換回路 21〜37,44〜56 MOSトランジスタ 39〜43 抵抗 19,57 定電流源 64〜71 スイッチ 100 デコーダー 101 ポンプアップ回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 一端を入力に直接接続するとともに他端
    を接地した複数の抵抗からなる直列回路であって、 前記複数の抵抗において隣接して接続する抵抗の共通接
    続点を出力とする複数の分圧出力を有する分圧手段と、 前記分圧手段の前記複数の分圧出力を受けて、制御信号
    に応じて前記分圧手段の前記複数の分圧出力を選択して
    出力するドレインを共通に接続する複数のNチャネルM
    OSトランジスタスイッチを有する切換手段と、 前記切換手段の出力を受けてディジタル信号に変換して
    出力するアナログ・ディジタル変換手段と、 前記アナログ・ディジタル変換手段の出力を受けて、前
    記切換手段に前記制御信号を帰還する振幅検出回路と、 前記分圧手段の前記入力に共通に接続され、前記入力の
    最低電位をほぼ接地電位にクランプするシンクチップク
    ランプ回路と、を備えることを特徴とするビデオ用AG
    C回路。
  2. 【請求項2】 前記切換手段は、ポンプアップ回路と、
    前記ポンプアップ回路の出力と前記制御信号を受けて、
    前記複数のNチャネルMOSトランジスタスイッチを駆
    動するデコーダー回路を備えることを特徴とする、請求
    項1記載のビデオ用AGC回路。
JP26617797A 1997-09-30 1997-09-30 ビデオ用agc回路 Pending JPH11112345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26617797A JPH11112345A (ja) 1997-09-30 1997-09-30 ビデオ用agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26617797A JPH11112345A (ja) 1997-09-30 1997-09-30 ビデオ用agc回路

Publications (1)

Publication Number Publication Date
JPH11112345A true JPH11112345A (ja) 1999-04-23

Family

ID=17427337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26617797A Pending JPH11112345A (ja) 1997-09-30 1997-09-30 ビデオ用agc回路

Country Status (1)

Country Link
JP (1) JPH11112345A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214658A (ja) * 2006-02-07 2007-08-23 Mitsumi Electric Co Ltd 映像信号出力回路
JP2013009372A (ja) * 2011-06-24 2013-01-10 Princeton Technology Corp 電圧制御回路
JP2018506887A (ja) * 2014-12-30 2018-03-08 華為技術有限公司Huawei Technologies Co.,Ltd. アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214658A (ja) * 2006-02-07 2007-08-23 Mitsumi Electric Co Ltd 映像信号出力回路
JP2013009372A (ja) * 2011-06-24 2013-01-10 Princeton Technology Corp 電圧制御回路
US8786367B2 (en) 2011-06-24 2014-07-22 Princeton Technology Corporation Voltage controlling circuit
JP2018506887A (ja) * 2014-12-30 2018-03-08 華為技術有限公司Huawei Technologies Co.,Ltd. アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラ

Similar Documents

Publication Publication Date Title
US5625308A (en) Two input-two output differential latch circuit
US5510734A (en) High speed comparator having two differential amplifier stages and latch stage
US6275117B1 (en) Circuit and method for controlling an output of a ring oscillator
US7154294B2 (en) Comparators capable of output offset calibration
US3942039A (en) Distortionless FET switching circuit
US7579893B2 (en) Mute circuit
JPH05243874A (ja) デジタル利得設定を備えたモノリシック集積差動増幅器
US6650883B1 (en) Mixer with adjustable linearity
US5936393A (en) Line driver with adaptive output impedance
US6518901B2 (en) Boosted switch device for a sampler of an analog/digital converter, and operating method thereof
EP0485973A2 (en) Switching constant current source circuit
US6480064B1 (en) Method and apparatus for an efficient low voltage switchable Gm cell
US5457418A (en) Track and hold circuit with an input transistor held on during hold mode
KR970005825B1 (ko) 차동 전류원 회로
JPH11112345A (ja) ビデオ用agc回路
US6060940A (en) CMOS output stage for providing stable quiescent current
JPH05129959A (ja) デジタル・アナログ変換器
US7236017B2 (en) High speed sample-and-hold circuit
US6340911B1 (en) Level conversion circuit having differential circuit employing MOSFET
US5394111A (en) Operational amplifier with junction field effect transistors as input transistor pair
US4463318A (en) Power amplifier circuit employing field-effect power transistors
WO2002056474A2 (en) Clock interpolation through capacitive weighting
JP2672731B2 (ja) 電力増幅回路
KR920004343B1 (ko) 인터페이스 회로
JP3102998U (ja) テレビジョンチューナ