JPH11112537A

JPH11112537A - ループ式データ伝送装置

Info

Publication number: JPH11112537A
Application number: JP26571797A
Authority: JP
Inventors: Toshio Nakatani; 敏男中谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-09-30
Filing date: 1997-09-30
Publication date: 1999-04-23
Anticipated expiration: 2017-09-30
Also published as: JP3569613B2

Abstract

(57)【要約】【課題】従来のＳＤＨ多重化構造の信号を用いたルー
プ式伝送装置では、ノード装置への接続は、１．５４４
Ｍｂ／ｓ系の信号に変換後行う構成になっていた。この
ため、６４Ｋｂ／ｓ、またはそれ以下の低速信号を扱う
場合、一旦１．５４４Ｍｂ／ｓ系の信号に変換した上で
ノード装置につなぎ込む必要があり、構成上複雑となっ
ていた。【解決手段】ノード装置内に、伝送信号のタイムスロ
ットの入替えを行う回路を設け、所定のタイムスロット
上の信号を抽出し（多重分離）、または所定のタイムス
ロットに所定の信号をのせる（多重化）事が出来るよう
にする。これによってタイムスロット単位（伝送速度：
６４Ｋｂ／ｓ）で、多重化または多重分離を行えるの
で、低速信号でも１．５４４Ｍｂ／ｓ系の信号への変換
をすることなく、ノード装置への直接つなぎ込みが出来
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ループ状伝送路
に複数のノード装置を接続し、各ノード装置に接続され
た端末装置間でデータ伝送を行う、ループ式データ伝送
装置に関し、特に多重伝送方式としてＳＤＨ( 同期デジ
タル・ハイアラ−キ）によるフレーム構造を有するルー
プ式データ伝送装置に関するものである。

【０００２】

【従来の技術】図14は、例えば特開平５−２６８２３５
号公報に示されているＳＤＨ方式を用いたループ式デー
タ伝送方式の構成図である。図においてＮ１〜Ｎ６はノ
ード装置、９１はこれらノード装置に接続されている端
末装置である。１０は０系伝送路、１１は１系伝送路で
あり、２重ループの伝送路になっている。なお、上記伝
送路の信号は高速デジタル信号に適用されるＳＤＨ方式
のフレーム構造を採用している。

【０００３】図１５は、前記ノード装置Ｎ１〜Ｎ６の構
成図である。各ノード装置は同一構成になっている。図
１５において図１４と同じ符号のものは同じ機能のもの
を示す。５０は０系伝送路インタフェース、５１は１系
伝送路インタフェースで、それぞれ受信回路と送信回路
とを備え、０系、１系のループ伝送路とループバック回
路７１の間のインタフェースをとる。７１はループバッ
ク切り替えを行うループバック回路、７２は信号の多重
化または多重分離を行う多重化／多重分離部、６はルー
プバック回路７１と多重化／多重分離部７２の切り替え
動作を制御するノード制御回路、８は端末装置９１と多
重化／多重分離部７２の間のインタフェース機能を司る
回線インタフェースである。

【０００４】また、図１６は、ＳＤＨの基本構造である
ＳＴＭ−１の多重化フレーム構造を示す。ＳＴＭ−１で
は、１フレーム１２５μｓ（音声情報の符号化の基本周
期）に９列２７０行のタイムスロットを持つように構成
されている。ここで、１タイムスロットは６４Ｋｂ／ｓ
相当の伝送容量を有する。従って、ＳＴＭ−１の伝送容
量は、１５５．５２Ｍｂ／ｓとなる。

【０００５】多重化フレームの構造は、バイト単位の行
数と列数で表現されているが、これは高速となるとビッ
ト数が多くなり、横１列では書き切れないことと、ネッ
トワークの管理に使うオーバヘッド信号を集中的に配置
して見やすくするためである。ＳＴＭ−１のフレーム構
造は、９列目以降２６１列は各種情報を収容するタイム
スロットであり、ペイロードと呼ばれる。なお図１６に
記載の例は３組のバーチャルコンテナＶＣ−３で構成さ
れており、その先頭にコンテナの監視信号であるパスオ
ーバヘッド（Ｐ．Ｏ．Ｈ）が配置されている。一方最初
の９行×９列は各種情報を伝達する際のネットワーク管
理情報を収容するセクションオーバヘッド（Ｓ．Ｏ．
Ｈ）と、ペイロードに収容される多重化情報の先頭位置
を指定するポインターに割り当てられている。ＳＤＨの
基本構成であるＳＴＭ−１への多重化は、バーチャルコ
ンテナ（ＶＣ）と呼ばれる規格化された伝送容量を単位
として積み上げていく。バーチャルコンテナは、既存の
低速情報を含む各種の情報が多重化できるように準備さ
れているが、その最小ハンドリング単位は、１．５４４
Ｍｂ／ｓ（６４Ｋｂ／ｓで、２４ＣＨ相当）である。な
お、図１６で多重化されるバーチャルコンテナＶＣ−３
のフレームを、ペイロードからずらせて表現しているの
は、ＳＴＭ−１の時間位相とＶＣ−３のフレーム位相が
変化する事を表している。

【０００６】図１７はＴＴＣ（社団法人電信電話技術委
員会）で標準化された多重化構造を示す。図からわかる
ように、各種の伝送容量を持ったコンテナ（Ｃ−１、Ｃ
−２、Ｃ−３、Ｃ−４）を積み上げてＳＴＭ−１のフレ
ーム構造を構築しているが、最小のコンテナはＣ１
（１．５４４Ｍｂ／ｓ）コンテナである。つまりＳＴＭ
−ｎの最小ハンドリング容量は１．５４４Ｍｂ／ｓであ
る。

【０００７】次に動作を説明する。０系伝送路１０から
入力した受信信号は０系伝送路インタフェース５０に入
力され、デジタル信号に変換されてループバック回路７
１に導かれ、さらに伝送装置の動作状態に応じた制御に
よる信号選択が行われ、多重化／多重分離部７２へ導か
れる。多重化／多重分離部７２はＳＤＨ多重化構造に基
ずき多重化されたデータを多重分離し、そのうち、端末
装置９１毎に予め割り当てられているフレーム上のタイ
ムスロット位置にマッピングされているデータを端末イ
ンタフェース８へ出力し、それ以外のデータを一時記憶
する。一方端末装置９１からの信号は、回線インタフェ
ース装置８でデジタル信号に変換されて多重化／多重分
離部７２に渡される。この多重化／多重分離部７２では
端末装置９１毎に予め定められているタイムスロット位
置にマッピングされ、前記多重化／多重分離部７２で一
時記憶されている信号と多重化されて、ループバック回
路７１および０系伝送路インタフェース５０を経て０系
伝送路１０に送り出される。

【０００８】

【発明が解決しようとする課題】従来のループ式伝送装
置は以上のように構成され、多重化および多重分離を段
階的に行っていたが、ＳＤＨの多重化構造の規格では、
１．５４４Ｍｂ／ｓから上の高速信号しか規定されてお
らず、このため低速信号、例えば６４Ｋｂ／ｓの信号を
多重化／多重分離する場合には、別の装置により一度６
４Ｋｂ／ｓから１．５４４Ｋｂ／ｓヘ多重変換を行い、
この信号をノード装置の多重化／多重分離部に接続する
必要があった。このため構成が複雑になるという問題が
あった。

【０００９】さらに、従来のＳＤＨ方式フレーム構造の
信号を使ったループ式伝送装置では、最低でも１．５４
４Ｍｂ／ｓの伝送速度の単位でタイムスロットの割付が
行われるので、あるノード装置間の通信に必要な伝送速
度が例えば６４Ｋｂ／ｓでよい場合でも、最低のハンド
リング容量である１．５４４Ｍｂ／ｓ分のタイムスロッ
トを割り付けることになり、回線の使用効率が非常に悪
いという問題があった。

【００１０】この発明は、このような課題を解決するた
めになされたものであり、第１の目的は、伝送速度が６
４Ｋｂ／ｓのような低速信号でも、段階的な多重化を経
ることなく直接ＳＴＭ−１のフレームへ多重化し、構成
の単純化と回線の使用効率を高めること、第２の目的
は、多重化フレーム上のタイムスロットの位置の入替え
をタイムスロット単位で出来るようにし、ノード装置内
での局内交換を可能にする、かつ、この多重化フレーム
上のタイムスロットの位置の割付をオンライン中でも設
定出来るようにすること、第３の目的は、各構成要素、
具体的には回線インタフェース部、多重化／多重化分離
部の構成を単純にすること、第４の目的は、回線インタ
フェース部の故障や回線インタフェース部が無い場合
に、不正なデータが端末から送信されるのを防止するこ
と、第５の目的は、多重化／多重分離部の初期設定が完
了していない場合に不正なデータが端末から送信される
のを防止すること、等である。

【００１１】

【課題を解決するための手段】この発明に係るループ式
データ伝送装置は、伝送路に伝送されるＳＤＨ方式の多
重化フレーム信号にアクセスし、所定の信号が割り当て
られているタイムスロットから信号を選択的に抽出して
多重分離し前記端末装置に向けて送り出し、または前記
端末装置からの信号を取り込んで前記多重化フレーム信
号の割り当てられた所定タイムスロットへ選択的に配置
して多重化し前記伝送路へ送り出す多重化／多重分離手
段をノード装置に備えた構成とし、伝送速度が６４Ｋｂ
／ｓのような低速信号でも、段階的な多重化を経ること
なく直接ＳＴＭ−１のフレームへ多重化し、構成の単純
化と回線の使用効率を高めることができるようにした。

【００１２】また、ノード装置としては、第１の伝送路
からの光信号を電気信号に変換してノード装置の内部回
路へ導くとともにノード装置の内部回路からの電気信号
を光信号に変換して第２の伝送路に送り出す第１の終端
部と、前記第２の伝送路からの光信号を電気信号に変換
してノード装置の内部回路へ導くとともにノード装置の
内部回路からの電気信号を光信号に変換して第１の伝送
路に送り出す第２の終端部と、前記第１または第２の伝
送路のうち予め設定された一方の伝送路からの信号を選
択して取り込み、同方向に向う他方の伝送路、または同
方向に向かう一方の伝送路へ信号の送出を行う系選択回
路と、前記端末装置からの伝送信号を多重化フレーム信
号の所定のタイムスロット位置に配置して多重化を行う
と共に、前記系選択回路から送り込まれた多重化フレー
ム信号の所定のタイムスロット位置から伝送信号を抽出
して多重分離を行う多重化／多重分離部と、共通の信号
路で構成され、前記多重化／多重分離部と前記端末装置
との間の信号の受け渡しをする多重／分離バスと、前記
端末装置と多重分離バスの間のインタフェースをとる回
線インタフェース部と、ノード管理バスを経てノード内
各装置の動作状態の管理を行うノード管理プロセッサ部
とを備えた構成とした。

【００１３】また、多重化／多重分離部としては、伝送
路からのデジタル受信信号を再び伝送路へ送り出すまで
の間一時記憶する受信中継メモリと、端末装置から送り
込まれる多重化のためのデジタル信号を一時記憶する多
重メモリと、前記受信中継メモリから読み出される内容
を前記多重メモリから読み出される内容に部分的に入替
えるための多重化フレーム上のタイムスロットのアドレ
スの指定と、この入替えを制御する信号を発生する多重
メモリアドレス変換部と、前記受信中継メモリの内容と
前記多重メモリの内容とを前記多重メモリアドレス変換
部からの制御に基ずいて切り替えるセレクタ部とを備え
た構成とし、受信中継信号と多重化信号の入替えを可能
とした。

【００１４】また、多重化／多重分離部は、伝送路から
のデジタル受信信号を再び伝送路へ送り出すまでの間一
時記憶する受信中継メモリと、端末装置から送り込まれ
る多重化のためのデジタル信号を一時記憶する多重メモ
リと、前記多重メモリから読み出される内容を前記受信
中継メモリから読み出される内容に入替える部分の多重
化フレーム上のタイムスロットのアドレスの指定と、こ
の入替えを制御する信号を発生する多重メモリアドレス
変換部と、前記受信メモリの内容と前記多重メモリの内
容を前記多重メモリアドレス変換部からの制御に基ずい
て切り替えるセレクタ部、前記デジタル受信信号を多重
分離するために一時記憶する分離メモリと、前記端末装
置から送り込まれる多重化のためのデジタル信号を一時
記憶する局内交換メモリと、前記局内交換メモリから読
み出される内容を前記分離メモリから読み出される内容
に入替える部分の多重化フレーム上のタイムスロットの
アドレスの指定と、この入替えを制御する信号を発生す
る分離メモリアドレス変換部と、前記分離メモリアドレ
ス変換部の制御にしたがって前記分離メモリの内容と前
記局内交換メモリの内容を前記分離メモリアドレス変換
部からの制御に基ずいて切り替えるセレクタとを備えた
構成とし、受信中継信号と多重化信号の入替えおよび局
内交換を可能とした。

【００１５】また、多重化／多重分離部は２ポートメモ
リで構成された多重メモリアドレス変換部と分離アドレ
ス変換部を備え、ノード管理バスを経てノード管理プロ
セッサから、これらメモリの設定を行えるようにしてい
る。

【００１６】また、多重化／多重分離部は各回線インタ
フェース部毎に付与された固有のポート番号と対応ずけ
て多重分離バスへの入力信号にポート番号を付与する手
段を備え、多重分離バスへの入力信号に付された固有の
ポート番号により、多重分離バス上の信号を回線インタ
フェース部が抽出するようにしている。

【００１７】多重化／多重分離部は、分離メモリまたは
局内交換メモリから多重分離バスへの読み出しを、予め
設定された所属の回線インタフェースの分離バス上のポ
ート番号を付して行うリード制御回路を備え、このポー
ト番号に基ずいて前記回線インタフェース部が前記多重
分離バスからの読み出しを行うようにしている。

【００１８】また、多重化／多重分離部は、多重分離バ
ス上に設定されるアドレス信号を生成して所定の回線イ
ンタフェース部へ送るとともに、このアドレス信号によ
る制御で、分離メモリまたは局内交換メモリの多重分離
バスへの読み出しを行うリード制御回路を備え、前記リ
ード制御回路から送られてきた前記多重分離バス上のア
ドレス信号に基ずき、前記回線インタフェース部が前記
多重分離バスからの信号の読み出しを行うようにし、分
離メモリアドレス部のメモリ容量の削減、設定回数の削
減を図っている。

【００１９】また、多重化／多重分離部は、回線インタ
フェース部からの信号に付された多重化要求信号と、多
重メモリに記憶された信号の多重／中継ビットのＡＮＤ
条件が論理“１”のときに、受信中継信号に代え多重メ
モリのデータを選択して送出する様にし、回線インタフ
ェース部が実装されていない場合や実装されていない場
合に、不正なデータの発信を出来ないようにしている。

【００２０】また、多重化／多重分離部は、多重化／多
重分離部の各回路に初期化を指示するとともに、初期化
完了状態を保持する記憶回路を備え、多重メモリに記憶
された信号の多重／中継ビットと初期化完了を示す記憶
回路出力のＡＮＤ条件が論理“１”のときに多重メモリ
のデータを選択し、出力するようにしノード装置が多重
化を完了していない場合でも、不正なデータが多重化さ
れるのを防止するようにしたものである。

【００２１】

【発明の実施の形態】

実施の形態１．図１は、本発明に係るループ式データ伝
送装置の構成図である。図において、２はノード装置
（Ｎ１〜Ｎ６）、３は各々これらノード装置２に接続さ
れた端末装置、１は反時計方向の光伝送路を構成する０
系伝送路１０と、時計方向の光伝送路を構成する１系伝
送路１１とからなる伝送路である。また、伝送路１で
は、先に説明したＳＤＨ方式にかかるフレーム構造を有
するＳＴＭ−１相当の広帯域デジタル信号の伝送が行わ
れている。

【００２２】図２は、上記ループ式データ伝送装置のノ
ード装置２の構成図である。ここで、各ノード装置２は
ともに同じ構成になっている。２０ａはＡ系ＳＴＭ−１
終端部、２０ｂはＢ系ＳＴＭ−１終端部で、それぞれ光
伝送路１０、１１からの光信号を電気信号に変換する光
／電気変換部２１１、電気信号を光信号に変換して光伝
送路へ送り出す電気／光変換部２１２、ＳＴＭ−１終端
部２２から構成される。

【００２３】このループ式データ伝送装置では、０系伝
送路１０からの光信号はＡ系ＳＴＭ−１終端部２０ａに
入力され、Ａ系ＳＴＭ−１終端部２０ａから出力された
光信号は、１系伝送路１１に送り出される。また、１系
伝送路１１からの光信号は、Ｂ系ＳＴＭ−１終端部２０
ｂへ入力され、Ｂ系ＳＴＭ−１終端部２０ｂから出力し
た光信号は０系伝送路１０へ送り出される。

【００２４】０系伝送路１０から入力された光信号はＡ
系ＳＴＭ−１終端部２０ａにおいて、また１系伝送路１
１から入力された光信号はＢ系ＳＴＭ−１終端部２０ｂ
において、それぞれの光／電気変換部２１１でシリアル
な電気信号に変換された後、それぞれのＳＴＭ−１終端
部２２でＳＯＨ部分（セクションオーバヘッド部分）が
取り除かれ、系選択回路部２３へ出力される。

【００２５】２３は上記Ａ系とＢ系の選択を行う系選択
回路部、２４は多重化フレーム上の所定のタイムスロッ
トへデータ信号を多重化し、あるいは多重化フレーム上
の所定のタイムスロットからデータ信号を抽出して多重
分離を行う多重分離化を行う多重化／多重分離部、２６
は多重化／多重分離部と回線インタフェース部との間の
信号のやり取りを行う多重／分離バスである。２５はノ
ード装置２と端末装置３との間のインタフェースをとる
回線インタフェース部、３は端末装置である。２７はノ
ード管理バス２８を介してノード内の各回路と接続し各
回路が所望の動作を行うようデータを設定したり監視を
行うノード管理プロセッサー部である。

【００２６】通常は系選択回路部２３は０系伝送路１０
側から信号を選択して、多重化／多重分離部２４へ出力
する。また多重化／多重分離部２４から出力された信号
は系選択回路部２３へ出力される。通常は系選択回路部
２３では多重化／多重分離部２４からの信号をＢ系ＳＴ
Ｍ−１終端部２０ｂへ出力し、Ｂ系ＳＴＭ−１終端部２
０ｂでＳＯＨを付加した後、電気／光変換部２１２に出
力し光信号に変換後、０系伝送路１０へ送出される。ま
た、多重化／多重分離部２４は多重／分離バス２６を制
御して、複数の回線インタフェース部２５を介してそれ
ぞれの端末装置３との間の接続を行っている。具体的に
は、各回線インタフェース部２５に付された固有のポー
ト番号と、多重／分離バス２６の入出力信号に付された
固有のポート番号とにより、多重分離バス２６上の信号
と回線インタフェース部２５との対応関係を特定し信号
の受け渡しを制御するようにしている。

【００２７】また、このループ式伝送装置で扱われる光
信号の多重化フレーム構造は、ＳＤＨの基本構造である
ＳＴＭ−１に相当する構造となっている。ＳＴＭ−１の
多重化フレーム構造は、１フレーム１２５μｓ（音声情
報の符号化の基本周期）に９列２７０行のタイムスロッ
トを持つ構造になっている。ここで、１タイムスロット
は６４Ｋｂ／ｓ相当の伝送容量を有する。このフレーム
構造において、９列目以降の２６１列は各種情報を収容
するタイムスロットであり、ペイロードと呼ばれる。ま
た最初の９行×９列は各種情報を伝達する際のネットワ
ーク管理情報を収容するセクションオーバヘッド（Ｓ．
Ｏ．Ｈ）と、ペイロードに収容される多重化情報の先頭
位置を指定するポインターに割り当てられている。この
ようなフレーム構造において、低速信号を含めた効率よ
く多重化フレームのタイムスロット上に割り付けるた
め、本発明では上記ビット配列を９ビット（＝９タイム
スロット）を１単位としてブロック化する。図３は、こ
のようにブロック化したペイロード部分を示している。
このブロック化によってペイロード部分のブロック化数
（パスペイロード）は０から２５９迄の２６０ブロック
となる。

【００２８】図４は、このブロック化した１ブロックに
含まれるタイムスロットの構成内容を説明する図であ
る。１つのブロックはデータスロット８個と信号スロッ
ト１個の計９個のタイムスロットから構成されている。
そして、データスロットと信号スロットの各１スロット
は８ビットで構成されていて、データスロット１個で６
４Ｋｂ／ｓの伝送速度を有するデータの伝送を行うこと
ができる。また、信号スロットは、収容する端末回線に
応じてデータ以外のダイヤリング情報等の付加情報を伝
送するためのエリアである。また、信号スロットは８ビ
ット構成であり、最下位ビットがこの信号スロットの８
個分前のデータスロットの信号ビットに割り当てられて
おり、以下順番にデータスロット１スロット毎、信号１
ビットを対応ずけて割り当てている。

【００２９】ＳＤＨの基本構造であるＳＴＭ−１に相当
するフレーム構造（以下ＳＴＭー１フレームと呼ぶ）で
は、１．５４４Ｍｂ／ｓを最小のハンドリング単位とし
ているため、伝送情報を一旦１．５４４Ｍｂ／ｓに対応
するフレーム信号に変換した上で、ＳＴＭ−１フレーム
にマッピングする（多重化する）必要があったが、上記
のように９タイムスロット毎のグループ化を行うことに
よって、この１グループの中の所定のデータスロット１
個または複数個を利用する形を取ることができるので、
６４Ｋｂ／ｓの伝送速度の信号を前記ＳＴＭ−１フレー
ムに直接マッピングすることができる。

【００３０】図５は、各種伝送速度の信号をＳＴＭ−１
フレームのペイロードへ割付（マッピング）した例を示
す。ここには、９タイムスロットを１単位としたブロッ
ク毎の桝目で区切った上に、１．５Ｍｂ／ｓ（以下１．
５４４Ｍｂ／ｓ信号を１．５Ｍｂ／ｓと簡略して書く）
の伝送速度の信号３回線分（１．５Ｍ−＃１、−＃２、
−＃３）と６Ｍｂ／ｓの伝送速度の信号３回線分（６Ｍ
−＃１、−＃２、−＃３）および６４Ｋｂ／ｓの伝送速
度の信号８回線分（６４Ｋ×８）のマッピング状態を示
している。

【００３１】なお、図５の中の空欄部分は、ペイロード
上のタイムスロット中、割り当てがされていない状態を
示しているが、先に述べたように本発明に係るループ式
データ伝送では６４Ｋｂ／ｓの伝送速度に相当するタイ
ムスロットを１ビットとして表した９ビットを１単位と
してグループ化し、処理するようにしたので、端末側か
らは、この６４Ｋｂ／ｓ×８ＣＨの中で、１ＣＨまたは
複数ＣＨにインタフェースすることによって、直接ＳＴ
Ｍ−１フレームへの多重化が可能となる。なお、図５で
は１行目から詰めた割り当て例を示しているが、ＳＴＭ
−１フレームの任意のスロットを使った結果途中に空き
スロットが生じることがあっても問題は起きない。

【００３２】次に具体的な割り当てと信号処理の例を説
明する。例えばノード装置（Ｎ１）２の端末装置３とノ
ード装置（Ｎ２）２の端末装置３の間で伝送速度１．５
Ｍｂ／ｓの端末間通信が行われる場合では、この端末間
通信用として、ＳＴＭ−１フレームのペイロードの１行
目の最初の２７列のタイムスロット（図５の１．５Ｍ−
＃１で示す領域、ブロック数では、３ブロック、タイム
スロット数では２７）を割り当てる。ノード装置（Ｎ
１）に接続された端末装置３からの１．５Ｍｂ／ｓの信
号は、ノード装置２内の回線インタフェース部２５でパ
ラレル信号に変換され、多重化／多重分離部２４の制御
するタイミングで多重／分離バス２６へ出力される。多
重化／多重分離部２４は、多重／分離バス２６へ出力さ
れたデータを所定の時間保持したのち、図５の１．５Ｍ
−＃１で示すペイロード上のタイムスロットにデータと
付加情報を配置する。他に、ノード装置（Ｎ１）２から
他のノード装置２へ伝送するデータが無ければ、ノード
装置（Ｎ１）２の多重化／多重分離部２４では、１．５
Ｍ−＃１以外のスロットへは、受信信号のＳＴＭ−１フ
レーム上の同じ位置にあるデータおよび信号（前記：多
重化／多重分離部２４に一時保持）を乗せかえる。多重
化された信号は、ＳＴＭ−１終端部２２でＳＯＨが付加
され、光信号に変換されて、下流ノード装置２へ送信さ
れる。０系伝送路１０を使用して運用している場合は、
ノード装置（Ｎ１）２からの信号はノード装置（Ｎ２）
２へ送信される。

【００３３】ノード装置（Ｎ２）２では、０系伝送路１
０から受信した信号は、ＳＴＭ−１終端部２２でＳＯＨ
が取り除かれて、系選択回路部２３を経由して、多重化
／多重分離部２４へ出力される。多重化／多重分離部２
４では、予め割り当てられているＳＴＭ−１フレームの
ペイロードの割り当てられたスロット（図５−１．５Ｍ
−♯１）のデータおよび信号を多重分離して抽出し、多
重／分離バス２６を介して回線インタフェース部２５へ
出力する。回線インタフェース部２５ではこの信号をシ
リアル信号に変換し、付加信号の状態にもとづいて端末
へ出力する信号を生成して端末３へ出力する。このよう
にしてノード装置（Ｎ１）２に接続された端末装置３の
データがノード装置（Ｎ２）２に接続された端末装置３
へ伝送される。逆に、ノード装置（Ｎ２）２に接続され
た端末装置３からの送信も上記と同じスロット（図５の
１．５Ｍ−＃１）を使用して同様の手順を経て伝送され
る。

【００３４】以上のように、ノード装置に、伝送路に伝
送されるＳＤＨ方式の多重化フレーム信号にアクセス
し、所定の信号が割り当てられているタイムスロットか
ら信号を選択的に抽出して多重分離し前記端末装置に向
けて送り出し、または前記端末装置からの信号を取り込
んで前記多重化フレーム信号の割り当てられた所定タイ
ムスロットへ選択的に配置して多重化し前記伝送路へ送
り出す多重化／多重分離手段とを備えたので、６４Ｋｂ
／ｓのような低い伝送速度の信号でも、段階的な多重化
処理を行うことなく直接、ＳＴＭー１フレームへ多重化
を行うことができる。

【００３５】実施の形態２．つぎに、この発明に係るル
ープ式データ伝送装置の実施の形態２に係る多重化／多
重分離部の詳細について説明する。実施の形態２は、実
施の形態１における多重化／多重分離部２４を具体化し
たものの一つである。したがって、以下では多重化／多
重分離部２４の構成とその関連事項に主眼を置いて説明
する。図６は多重化／多重分離部２４の構成図である。
図において、２４０１は系選択回路部２３から入力した
データを中継して再度系選択回路部２３へ出力する迄の
間一時的に保持する受信中継メモリ、２４０２は系選択
回路２３から入力したデータを多重／分離バス２６へ出
力するまでの間一時的に保持する分離メモリで、２４０
３は受信中継メモリ２４０１および分離メモリ２４０２
へのデータ書き込み制御を行うライト制御部、２４０４
ａは多重／分離バス２６から入力したデータを系選択回
路部２３へ出力するまでの間一時的に保持する多重メモ
リ、２４０５は多重／分離バス２６から入力したデータ
を再度多重／分離バス２６へ出力するまでの間一時的に
保持する局内交換メモリ、２４０６は多重メモリ２４０
４Ａおよび局内交換メモリ２４０５へのデータ書き込み
を制御するライト制御部、２４０７は受信中継メモリ２
４０１または多重メモリ２４０４Ａからデータを読み出
すときのアドレス信号を生成するリード゛制御部、２４
０８はリード制御部２４０７から出力される信号を予め
設定されたアドレスに変換する多重メモリアドレス変換
部、２４０９は受信中継メモリ２４０１のリードデータ
と多重メモリ２４０４Ａのリードデータを選択するセレ
クタ部、２４１０Ａは分離メモリ２４０２または局内交
換メモリ２４０５からデータを読み出すときの基準信号
等を生成するリード制御部、２４１１Ａはリード制御部
２４１０Ａから出力される信号を予め設定されたアドレ
スに変換するための分離メモリアドレス変換部、２４１
２は分離メモリ２４０２のリードデータと局内交換メモ
リ２４０５のリードデータを選択するセレクタ部、２４
１３は多重／分離バス２６の基準信号および制御信号の
生成を行う多重分離バス制御部である。

【００３６】また、多重メモリアドレス変換部２４０８
の構造を図７に示す。図７において、アドレスと記載さ
れたもの（０００〜２０７９）は、多重アドレス変換部
２４０８のアドレスを示し、ＳＴＭ−１フレームのペイ
ロードのタイムスロット番号に対応する。ビットＤ１２
は多重／中継ビットである。このＤ１２のビットが、
“１”か“０”かにより、図６のセレクタ部２４０９に
於いて選択する信号が決定され、“１”の場合には多重
メモリ２４０４Ａからのリードデータを選択し、“０”
の場合は受信中継メモリ２４０１からのリードデータを
選択するようになっている。Ｄ１〜Ｄ１１には多重メモ
リ２４０４Ａのリードアドレス（Ａ１〜Ａ１１）が設定
される。

【００３７】分離メモリアドレス変換部２４１１Ａは、
リード制御部２４１０Ａから出力される基準信号をもと
に、分離メモリ２４０２および局内交換メモリ２４０５
のリードアドレスを作成する機能を有しており、ＲＯＭ
や２ポートメモリで構成される。本例では２ポートメモ
リを用いており、ノード管理バス２８を介して内部デー
タを設定変更することが可能になっている。

【００３８】分離メモリアドレス変換部２４１１Ａの構
造を図８に示す。図８において、アドレスと記載された
もの（０００〜２０７９）は分離メモリアドレス変換部
２４１１Ａのアドレスを示し、多重／分離バス２６のア
ドレスに対応する。ビットＤ１６は局内／分離ビットで
あり、このＤ１６のビットが“１”か“０”かにより、
図６のセレクタ部２４１２によって選択される信号が決
定され、“１”の場合には局内交換メモリ２４０５から
のリードデータを選択し、“０”の場合は分離メモリ２
４０２のリードデータを選択するする。Ｄ１１〜Ｄ０に
は分離メモリ２４０２または局内交換メモリ２４０５か
らのリードアドレス（Ａ１１〜Ａ０）が設定される。ま
た、Ｄ１７〜Ｄ２３はポートＩＤであり、多重分離バス
２６を介して入出力するデータに対応する回線インタフ
ェース部のポート番号が設定される。

【００３９】次に図６、図７、図８に基ずき動作につい
て説明する。系選択回路部２３から入力される信号は連
続する複数のタイムスロットからなり、ブロック０のデ
ータスロットＤ０に始まりブロック２５０の信号スロッ
トを最後とする２３４０個のタイムスロットが順番に入
力され、ライト制御部２４０３によって制御されて受信
中継メモリ２４０１および分離メモリ２４０２へ順番に
書き込まれる。

【００４０】多重分離バス制御部２４１３は、多重／分
離バス２６を介して、回線インタフェース部２５と入出
力をするために必要な基準信号を生成しており、多重分
離バス２６から入力される信号も、複数の連続するタイ
ムスロットデータの構造を有する。そしてライト制御部
２４０６によって制御されて多重メモリ２４０４Ａおよ
び局内交換メモリ２４０５へ順番に書き込まれる。

【００４１】リード制御部２４０７はライト制御部２４
０３の書き込み動作から少し遅れた位相でリードアドレ
スを生成する。このリードアドレスにもとづいて、受信
中継メモリ２４０１にすでに書き込まれているデータが
順番に読み出される。多重メモリアドレス変換部２４０
８ではリード制御部２４０７からのリードアドレスにも
とづいて多重メモリ２４０４のリードアドレスを生成
し、このリードアドレスによって多重メモリ２４０４Ａ
にすでに書き込まれているデータを読み出す。受信中継
メモリ２４０１および多重メモリ２４０４Ａから読み出
されたデータはセレクタ２４０９で選択された後、系選
択回路部２３へ出力される。この時、セレクタ部２４０
９における選択は多重メモリアドレス変換部２４０８か
らの多重／中継ビットにもとづいて行われる。セレクタ
部２４０９から系選択回路部２３へ出力されるデータ
は、ブロック０のデータスロットＤ０に始まり、ブロッ
ク２５０の信号スロットを最後とする２３４０個のタイ
ムスロットが順番に出力される。以上のように動作して
いるので、系選択回路部２３へ出力するタイムスロット
データは、系選択回路部２３から入力したタイムスロッ
トデータと多重／分離バス２６から入力したデータとの
間で１タイムスロットの単位で入替えが可能である。

【００４２】また、リード制御部２４１０Ａはライト制
御部２４０６の書き込み動作から少し遅れた位相で基準
信号を生成する。分離メモリアドレス変換部２４１１Ａ
では、リード制御部２４１０Ａからの基準信号にもとづ
いて分離メモリ２４０２および局内交換メモリ２４０５
のリードアドレスを生成する。このリードアドレスにも
とづいて、分離メモリ２４０２および局内交換メモリ２
４０５にすでに書き込まれているデータが読み出され
る。分離メモリ２４０２および局内交換メモリ２４０５
から読み出されたデータはセレクタ部２４１２で選択さ
れ、多重／分離バス２６へ出力される。この時セレクタ
部２４１２では分離メモリアドレス変換部２４１１Ａか
らの局内／分離ビット（図８参照）にもとづいて分離メ
モリ２４０２からのデータと局内交換メモリ２４０５か
らのデータの選択が行われる。セレクタ部２４１２から
出力するデータは複数の連続するタイムスロットデータ
の構造を有している。以上のようにして、多重／分離バ
ス２６へ出力するデータは系選択回路部２３から入力し
たタイムスロットのデータと多重／分離バス２６から入
力したデータとの間で１タイムスロット単位での入替え
が可能である。

【００４３】また分離メモリアドレス変換部２４１１か
らは、多重分離バス２６を介して入出力するデータに対
応する回線インタフェース部２５のポート番号が出力さ
れる。回線インタフェース部２５では多重分離バス２６
上で固有のポート番号が予め設定されており、このポー
ト番号が一致した回線のデータが多重分離バス２６を介
して入出力される。

【００４４】なお、ここでは、局内交換メモリを設けた
ものを示したが、局内交換が必要ない場合は設けなくて
もよい。また信号スロットとデータスロットの取り扱い
の詳細について説明を省略したが、受信中継メモリ、多
重メモリ、分離メモリ、局内交換メモリは、データスロ
ットと信号スロットとに対応する構成である事は言うま
でもない。

【００４５】さらに、多重分離バス２６を介してデータ
他が入出力される様子を図９のタイミングチャートに示
す。タイムスロット番号は、図６に示したリード制御部
２４１０Ａから出力されるリードアドレスに相当する信
号であり、多重分離バス２６に直接出力されていない
が、このタイムスロット番号を基準として各信号の入出
力が行われる。多重分離バス２６に出力される分離デー
タ、分離信号およびポートＩＤはタイムスロット番号に
対応して出力される。一方多重データと多重信号につい
ては、回線インタフェース部２５の側において、ポート
ＩＤの一致等の処理時間を必要とするため、バイトクロ
ックで４．５クロックの時間差を設けている。

【００４６】以上説明したように実施の形態２に係るル
ープ式データ伝送装置では、伝送路からの受信信号と回
線インタフェース部を経て端末装置からの信号とを保持
する各メモリと、これらタイムスロット毎のデータを相
互に入れ替えるための多重メモリアドレス変換部、分離
メモリアドレス変換部およびセレクタを設けた構成とし
たので、１タイムスロット毎のデータの入替えが可能で
ある。つまり、６４Ｋｂ／ｓを最小単位とするデータの
入替えが可能である。また局内交換メモリを設けた構成
としたので、ノード装置内で、局内交換可能である。ま
た、多重メモリアドレス変換部および分離メモリアドレ
ス変換部を２ポートメモリで構成し、ノード管理バスか
らの設定を可能にしたので、端末装置の増設や変更が必
要な場合でも、ノード装置を稼動させたままオンライン
変更が可能である。さらに分離アドレス変換部から回線
インタフェース部のポート番号を出力する構成としたの
で、回線インタフェース部に特殊な設定機構を設けなく
ても複数のタイムスロットが使用出来る等、回線インタ
フェース部の回路構成を簡略化する事が可能である。

【００４７】なお、上記実施の形態では局内交換メモリ
を設けたものを示したが局内交換が必要ない場合は設け
なくてもよい、また、信号スロットとデータスロットの
取り扱いの詳細につては説明を省略したが受信中継メモ
リ、多重メモリ、分離メモリ、局内交換メモリは、デー
タスロットと信号スロットに対応する構成である事は言
うまでもない。

【００４８】実施の形態３．つぎに、この発明に係るル
ープ式データ伝送装置の実施の形態３に係る多重化／多
重分離部の詳細について説明する。実施の形態３は、多
重化／多重分離部２４を除き実施の形態１と同じ構成に
なっている。また、実施の形態２との関係では、多重化
／多重分離部２４の一部の構成を変更している。以上の
関係を考慮して、以下では実施の形態３の多重化／多重
分離部２４の構成について、実施の態様２からの変更部
分を中心に説明する。図１０は、実施の形態３に係る多
重化／多重分離部２４の構成図である。図において、２
４１０Ｂは分離メモリ２４０２または局内交換メモリ２
４０５からのデータを読み出す時の基準信号と、多重分
離バス２６を介して回線インタフェース部２５に多重分
離バスアドレス信号を生成するリード制御部、１１１２
はリード制御部１１０２から出力される信号を予め設定
されたアドレスに変換する分離メモリアドレス変換部、
である。なお、図６に付した符号と同じ符号のものまた
は部分は、実施の形態２におけるものと基本的に同じ機
能のものである。

【００４９】また、図１１は実施の形態３に係る分離メ
モリアドレス変換部２４１１Ｂの構造である。なお、実
施の形態３における多重メモリアドレス変換部２４０８
の構造は図７と同様である。

【００５０】次に動作を説明する。なお、系選択回路部
２３から入力される信号を受信中継メモリ２４０１およ
び分離メモリ２４０２へ書き込む動作、多重／分離バス
２６から入力される信号を多重メモリ２４０４Ａおよび
局内交換メモリ２４０５へ書き込む動作、受信中継メモ
リ２４０１からの読み出し動作とこれら読み出されたデ
ータを選択して系選択回路部２３へ出力する動作につい
ては実施の形態２の場合と同じなので説明を省略する。

【００５１】リード制御部２４１０Ｂはライト制御部２
４０６の書き込み動作から少し遅れた位相で基準信号を
生成する。分離メモリアドレス変換部２４１１Ｂではリ
ード制御部２４１０Ｂからの基準信号から分離メモリ２
４０２および局内交換メモリ２４０５のリードアドレス
を出力し、このリードアドレスに基ずいて、すでに書き
込まれたデータが読み出される。分離メモリ２４０２お
よび局内交換メモリ２４０５から読み出されたデータは
セレクタ部２４１２で選択され、多重／分離バス２６に
出力される。この時セレクタ部２４１２では分離メモリ
アドレス変換部２４１１Ｂからの局内／分離ビットにも
とづいて選択する。セレクタ部２４１２から出力するデ
ータは複数の連続するタイムスロットデータの構造を有
している。以上のようにして、系選択回路部２３から入
力したタイムスロトデータと多重／分離バス２６から入
力したデータとを入替えて、多重／分離バス２６へ出力
することが可能となる。

【００５２】また、リード制御部２４１０Ｂからは、多
重／分離バス２６を介して入出力するデータに対応する
多重分離アドレス信号が出力される。回線インタフェー
ス部２５には使用するタイムスロット番号およびタイム
スロット数に応じて対応する多重分離アドレスが予め設
定されており、多重／分離バス２６上の多重分離バスア
ドレスが一致した回線のデータを多重／分離バス２６を
介して入出力される。なお、ここでは、局内交換メモリ
を設けたものを示したが、局内交換が必要ない場合は設
けなくてもよい。また信号スロットとデータスロットの
取り扱いの詳細について説明を省略したが、受信中継メ
モリ、多重メモリ、分離メモリ局内交換メモリは、デー
タスロットと信号スロットと対応する構成である事は言
うまでもない。

【００５３】以上説明したように、本実施の形態による
ループ式データ伝送装置では、リード制御部から多重分
離バスアドレス信号を出力し、予め回線インタフェース
部に設定された多重分離バスアドレスと一致した回線の
データを多重分離バスを介して入出力する構成としたの
で、多重化／多重分離部の分離メモリアドレス変換部の
メモリ容量の削減および分離メモリアドレス変換部への
設定回数の削減が可能であるという効果が得られる。

【００５４】実施の形態４．つぎに、この発明に係るル
ープ式データ伝送装置の実施の形態４に係る多重化／多
重分離部の詳細について説明する。実施の形態４は、多
重化／多重分離部２４を除き実施の形態２または実施の
形態３と同じ構成になっている。また、実施の形態２ま
たは実施の形態３との関係では、多重化／多重分離部２
４の一部の構成を変更している。以上の関係を考慮し
て、以下では実施の態様４の多重化／多重分離部２４の
構成について、実施の態様２または実施の形態３からの
変更部分を中心に説明する。図１２は、実施の形態４に
係る多重化／多重分離部２４の構成図である。図におい
て２４０４Ｂは多重／分離バス２６から入力したデータ
を系選択回路部２３へ出力する迄の期間一時的に保持す
るとともに多重／分離バス２６からのデータ多重要求信
号を前記データと同様保持する多重メモリ、２４１４は
多重メモリアドレス変換部２４０８から出力される多重
／中継ビットと多重メモリ２４０４Ｂから出力されるデ
ータ多重要求信号の論理積をとるＡＮＤゲートである。
なお、他の部分の構成は実施の形態２または、実施の形
態３と基本的に同じであるので説明は省略する。

【００５５】次に動作について説明する。なお、系選択
回路部２３から入力される信号を受信中継メモり２４０
１および分離メモリ２４０２へ書き込む動作、分離メモ
リ２４０３からの読み出し動作、局内交換メモリ２４０
５からの読み出し動作とこれら読み出されたデータを選
択して多重分離バス２６へ出力する動作については、実
施の形態１と基本的に同じである。

【００５６】多重分離バス制御部２４１３は多重／分離
バス２６を介して回路インタフェース部２５と入出力す
るために必要な基準信号を生成しており、多重／分離バ
ス２６から入力される信号も複数の連続するタイムスロ
ットデータの構造を有する。そしてライト制御部２４０
６によって制御されて多重メモリ２４０４Ｂおよび局内
交換メモリ２４０５へ順番に書き込まれる。このとき、
多重メモリ２４０４Ｂへは多重データ／多重信号および
データ多重要求信号が書き込まれ、局内交換メモリ２４
０５へは多重データ／多重信号が書き込まれる。

【００５７】リード制御部２４０７はライト制御部２４
０３の書き込み動作から少し遅れた位相でリードアドレ
スを作成する。このリードアドレスに基ずいて受信中継
メモリ２４０１からはすでに書き込まれたタイムスロッ
トデータが順番に読み出される。多重メモリアドレス変
換部２４０８では、リード制御部２４０７からのリード
アドレス多重メモリ２４０４Ｂのリードアドレスを出力
し、このリードアドレスにもとづいて書き込まれたデー
タが読み出される。受信中継メモリ２４０１および多重
メモリ２４０４Ｂから読み出されたデータはセレクタ部
２４０９で選択され、系選択回路部２３へ出力される。
また多重メモリ２４０４Ｂからデータが読み出されると
同時にデータ多重要求信号が読み出される。このデータ
多重要求信号は多重メモリアドレス変換部２４０８から
の多重／中継ビットとＡＮＤゲート２４１４にて論理積
がとられる。そして、ＡＮＤゲート２４１４の出力はセ
レクタ２４０９へ接続されており、セレクタ部２４０９
ではＡＮＤ条件成立時すなわち、データ多重要求信号が
論理“１“でかつ多重／中継ビットが論理”１“の時の
み多重メモリ２４０４Ｂからのデータを選択する。セレ
クタ部２４０９はＡＮＤ条件が成立しない場合は、受信
中継メモリ２４０１のデータを選択する。そして、セレ
クタ部２４０９から系選択回路２３へ出力される。な
お、上記実施の形態では局内交換メモリを設けたものを
示したが、局内交換が必要でない場合は設けなくてもよ
い。また、信号スロットとデータスロットの取り扱いの
詳細につては説明を省略したが受信中継メモリ、多重メ
モリ、分離メモリ、局内交換メモリは、データスロット
と信号スロットに対応する構成であることは言うまでも
ない。

【００５８】以上説明したように、本実施の形態による
ループ式データ伝送装置はデータ多重要求信号を設け、
多重メモリへデータとともにデータ多重要求信号を書き
込むように構成し、さらに多重メモリ及び受信中継メモ
リから読み出したデータを選択するとき、多重中継ビッ
トとデータ多重要求信号のＡＮＤ条件で多重メモリのデ
ータを選択するようにしたので、ノード装置の初期化が
完了していない場合でも不正データを多重する事を防止
できる。その結果、ノード装置に接続された端末へ不正
なデータを送信する事が防止できる効果がある。

【００５９】実施の形態５．つぎに、この発明に係るル
ープ式データ伝送装置の実施の形態５に係る多重化／多
重分離部の詳細について説明する。実施の形態５は、多
重化／多重分離部２４を除き実施の形態２と同じ構成に
なっている。また、実施の形態２との関係では、多重化
／多重分離部２４の一部の構成を変更している。以上の
関係を考慮して、以下では実施の形態３の多重化／多重
分離部２４の構成について、実施の形態２からの変更部
分を中心に説明する。図１３において、２４１６はノー
ド管理プロセッサ部２７がノード管理バス２８を介して
多重化／多重分離部２４へ初期化が完了したことを指示
し保持しておくための初期化完了フリップフロップ回
路、２４１５は多重メモリアドレス変換部２４０８から
出力される多重／中継ビットと初期化完了フリップフロ
ップ回路２４１６の出力の論理積をとるＡＮＤゲート、
である。また、多重メモリアドレス変換部２４０８の構
造は図７と同様であり、分離メモリアドレス変換部２４
１１Ａの構造は図９と同様である。

【００６０】次に動作について説明する。なお、系選択
回路部２３から入力される信号を受信中継メモリ２４０
１および分離メモリ２４０２へ書き込む動作、多重分離
バスから入力される信号を多重メモリ２４０４および局
内交換メモリ２４０５へ書き込む動作、さらに分離メモ
リ２４０２からの読み出し動作、局内交換メモリ２４０
５からの読み出し動作とこれから読み出されたデータを
選択して多重分離バス２６へ出力する動作については実
施の形態１と同じである。

【００６１】ノード管理プロセッサ部２７は、ノード装
置を立ちあげる際にはノード装置２の各部を初期化す
る。その一連の処理の一つとして、多重化／多重分離部
２４の多重メモリアドレス変換部２４０８、分離メモリ
アドレス変換部２４１１ａの初期設定を行う。初期化完
了フリップフロップ回路２４１６はノード装置２へ電源
を投入した直後など初期化完了以前はリセットされた状
態でであり、その出力は論理“１”である。そしてノー
ド管理プロセッサ部２７は前記初期化設定が完了した時
点で、初期化完了フリップフロップ回路２４１６をセッ
トする。そしてその出力は論理“１”となる。

【００６２】受信中継メモリ２４０１および多重メモリ
２４０４から読み出されたデータはセレクタ部２４０９
で選択された後系選択回路部２３へ出力されるが、この
選択条件として、前記初期化完了フリップフロップ回路
２４１６の出力と多重メモリアドレス変換部２４０８か
らの多重／中継ビットとがＡＮＤゲート２４１５にて論
理積がとられる。そして、ＡＮＤゲート２４１５の出力
はセレクタ部２４０９へ接続されており、セレクタ部２
４０９ではＡＮＤ条件成立時、すなわち初期化完了フリ
ップフロップ回路２４１６の出力が論理“１”で、かつ
多重／中継ビットが論理“１”のときのみ、多重メモリ
２４０４からのデータを選択する。セレクタ部２４０９
はＡＮＤ条件が成立しない場合は受信中継メモリ２４０
１のデータを選択する。そしてセレクタ部２４０９から
系選択回路部２３へ出力される。なお、上記実施例では
局内交換メモリを設けたものを示しているが、局内交換
が必要でない場合は設けなくてもよい。また、信号スロ
ットとデータスロットの取り扱いの詳細につては説明を
省略したが受信中継メモリ、多重メモリ、分離メモリ、
局内交換メモリは、データスロットと信号スロットに対
応する構成である事は言うまでもない。

【００６３】以上説明したように、本実施の形態５によ
るループ式データ伝送装置は初期化完了フリップフロッ
プを設け多重メモリ及び受信中継メモリから読み出した
でデータを選択するとき、多重／中継ビットと初期化完
了フリップフロップの出力信号のＡＮＤ条件で多重メモ
リのデータを選択するようにしているので、例えばノー
ド装置の初期化が完了していない場合でも不正データを
多重する事を防止できる。その結果、ノード装置に接続
された端末へ不正なデータを送信する事が防止できる効
果がある。

【００６４】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００６５】伝送路に伝送されるＳＤＨ方式の多重化フ
レーム信号にアクセスして多重化フレームの所定のタイ
ムスロットから信号を選択的に抽出して多重分離し、ま
たは端末装置からの信号を取り込んで前記多重化フレー
ム信号の所定タイムスロットへ選択的に配置して多重化
するように構成したので、伝送速度の低い信号でも段階
的な多重化処理を行うことなく直接、ＳＴＭー１フレー
ムへアクセスして多重化を行える効果がある。

【００６６】また、伝送路からの受信データ信号と回線
インタフェース部を経て端末装置から送り込まれる多重
データを保持する各メモリと、これらの信号のタイムス
ロット毎のデータを相互に入れ替えるための多重メモリ
アドレス変換部、分離メモリアドレス変換部およびセレ
クタを設けた構成としたので、１タイムスロット毎のデ
ータの入替えが可能となり、ノード装置で直接低速信号
（６４Ｋｂ／ｓ）のデータの多重化／多重分離を行える
効果がある。また、端末装置からのデータのタイムスロ
ットを別のタイムスロットへ入れ替える事が出来る構成
としたので、ノード装置内で局内交換を行う事が出来る
効果がある。

【００６７】また、多重メモリアドレス変換部および分
離メモリアドレス変換部を２ポートメモリで構成し、ノ
ード管理バスからの設定を可能にしたので、端末装置の
増設や変更が必要な場合でも、ノード装置を稼動させた
ままオンラインで増設や変更が可能である。

【００６８】さらに、分離アドレス変換部から回線イン
タフェースのポート番号を出力する構成としたので、回
線インタフェース部に特殊な設定機構を設けなくても複
数のタイムスロットが使用出来、回線インタフェースの
回路構成を簡略化する事が可能である。

【００６９】また、リード制御部からの多重分離バスア
ドレス信号にもとづいて、多重／分離バスを介してデー
タを入出力する構成としたので、多重化／多重分離部の
分離メモリアドレス変換部のメモリ容量の削減および分
離メモリアドレス変換部への設定回数の削減が可能とな
る効果が得られる。

【００７０】さらに、データ多重要求信号の存在する事
を条件としてデータの送り出し制御をするように構成し
たので、回線インタフェース部にトラブルがあるときに
ノード装置に接続された端末へ不正なデータを送信する
事が防止できる効果がある。

【００７１】さらに、ノード装置の初期化完了情報にも
とづいてデータの送り出しを制御するように構成したの
で、初期化完了前の不正データが送信されるのを防止で
きる効果がある。

【図面の簡単な説明】

【図１】この発明に係るループ式データ伝送装置の構
成図である。

【図２】この発明の実施の形態１にかかるループ式デ
ータ伝送装置のノード装置の構成図である。

【図３】この発明のノード装置間で使用される（９つ
のタイムスロットを１ブロックとしてブロック化したブ
ロック化構成の）ＳＴＭ−１フレームのペイロード部分
の構成図である。

【図４】図３に示すブロック化信号の構成を示す図で
ある。

【図５】ＳＴＭ−１フレーム信号のペイロード部分へ
のマッピングを説明する図である。

【図６】この発明の実施の形態２に係るループ式デー
タ伝送装置のノード装置に使われる多重化／多重化分離
部の構成図である。

【図７】この発明の実施の形態２の多重アドレス変換
部の構造を示す図である。

【図８】この発明の実施の形態２の分離アドレスメモ
リの構造を示す図である。

【図９】この発明の実施の形態２の多重分離バスのタ
イミングチャートである。

【図１０】この発明の実施の形態３に係るループ式デ
ータ伝送装置のノード装置に使われる多重化／多重化分
離部の構成図である。

【図１１】この発明の実施の形態３の多重アドレス変
換部の構造を示す図である。

【図１２】この発明の実施の形態４に係るループ式デ
ータ伝送装置のノード装置に使われる多重化／多重化分
離部の構成図である。

【図１３】この発明の実施の形態５に係るループ式デ
ータ伝送装置のノード装置に使われる多重化／多重化分
離部の構成図である。

【図１４】従来のループ式伝送装置の構成図である。

【図１５】従来のループ式伝送装置のノード装置の構
成図である。

【図１６】従来のループ式伝送装置のノード装置の多
重化構造を説明する図である。

【図１７】ＳＤＨのＳＴＭ−１フレーム構成の説明図
である。

【符号の説明】

１伝送路、１００系伝送路、１１１系伝送
路、２ノード装置、２０ａＡ系ＳＴＭ−１終端部、
２０ｂＢ系ＳＴＭ−１終端部、２１信号変換部、
２１１光／電気変換回路、２１２電気／光変換回
路、２２ＳＴＭ−１終端部、２３系選択回路部、
２４多重化／多重分離部、２５回線インタフェース
部、２６多重分離バス、２７ノード管理プロセッ
サ部、２８ノード管理バス３端末装置、２４０１受信中継メモリ部、２４０
２分離メモリ、２４０３ライト制御部、２４０４
Ａ多重メモリ、２４０４ｂ多重メモリＢ、２４０
５局内交換メモリ、２４０６ライト制御部、２４
０７リード制御部、２４０８多重メモリアドレス変
換部、２４０９セレクタ部、２４１０リード制御
部、２４１１Ａ分離アドレス変換部、２４１１Ｂ
分離アドレス変換部、２４１２Ａセレクタ部、２４
１２Ｂセレクタ部、２４１３多重分離バス制御
部、２４１４ＡＮＤ回路、２４１５ＡＮＤ回路、
２４１６初期化完了ＦＦ回路。

Claims

【特許請求の範囲】

【請求項１】デジタル化多重信号を所定方向に伝送す
る第１の伝送路と所定方向とは反対方向に伝送する第２
の伝送路とからなるループ状の伝送路と、前記ループ状
の伝送路を介して相互に信号のやり取りを行う複数の端
末装置と、前記伝送路の途中に配置され、前記伝送路に
伝送される信号のうち、所定のタイムスロットの信号を
抽出して多重分離し前記端末装置に向けて送り出し、ま
たは前記端末装置からの信号を取り込んで多重化し、前
記伝送路へ送り出すノード装置とからなるループ式デー
タ伝送装置において、前記ノード装置は、前記伝送路に
伝送されるＳＤＨ方式の多重化フレーム信号にアクセス
し、割り当てられたタイムスロットから信号を選択的に
抽出して多重分離し、前記端末装置に向けて送り出し、
または前記端末装置からの信号を取り込んで割り当てら
れたタイムスロットへ選択的に配置し、多重化して前記
伝送路へ送り出す多重化／多重分離部を備えたことを特
徴とするループ式データ伝送装置。
【請求項２】デジタル化光多重信号を所定方向に伝送
する第１の伝送路と所定方向とは反対方向に伝送する第
２の伝送路とからなるループ状の伝送路と、前記ループ
状の伝送路を介して相互に信号のやり取りを行う複数の
端末装置と、前記ループ状の伝送路の途中に配置され、
前記伝送路に伝送される多重化フレーム信号のうち所定
のタイムスロットの信号を抽出して多重分離し、前記端
末装置に向けて送り出し、または前記端末装置からの信
号を取り込んで前記多重化フレーム信号の所定タイムス
ロットへ配置して多重化し前記伝送路へ送り出すノード
装置とからなるループ式データ伝送装置において、前記
ノード装置は、前記第１の伝送路からの光信号を電気信
号に変換して前記ノード装置の内部回路へ導くとともに
前記ノード装置の内部回路からの電気信号を光信号に変
換して第２の伝送路に送り出す第１の終端部と、前記第
２の伝送路からの光信号を電気信号に変換して前記ノー
ド装置の内部回路へ導くとともに前記ノード装置の内部
回路からの電気信号を光信号に変換して第１の伝送路に
送り出す第２の終端部と、前記第１または第２の伝送路
のうち予め設定された一方の伝送路からの信号を選択し
て取り込み、同方向に向う他方の伝送路、または同方向
に向かう一方の伝送路へ信号の送出を行う系選択回路
と、前記端末装置からの伝送信号を多重化フレーム信号
の所定のタイムスロット位置に配置して多重化を行うと
共に、前記系選択回路から送り込まれた多重化フレーム
信号の所定のタイムスロット位置から伝送信号を抽出し
て多重分離を行う多重化／多重分離部と、共通の信号路
で構成され、前記多重化／多重分離部と前記端末装置と
の間の信号の受け渡しをする多重／分離バスと、前記端
末装置と前記多重／分離バスの間のインタフェースをと
る回線インタフェース部と、ノード管理バスを経てノー
ド内各装置の動作状態の管理を行うノード管理プロセッ
サ部とを備えたことを特徴とするループ式データ伝送装
置。
【請求項３】多重化／多重分離部は伝送路からのデジ
タル受信信号を再び伝送路へ送り出すまでの間一時記憶
する受信中継メモリと、端末装置から送り込まれた多重
化のためのデジタル多重化信号を一時記憶する多重メモ
リと、前記受信中継メモリから読み出される内容を前記
多重メモリから読み出される内容に部分的に入替えるた
めの多重化フレーム上のタイムスロットのアドレスの指
定と、この入替えを制御する信号を発生する多重メモリ
アドレス変換部と、前記受信中継メモリの内容と前記多
重メモリの内容とを前記多重メモリアドレス変換部から
の制御に基ずいて切り替えるセレクタ部とを備え、前記
デジタル化受信中継信号と前記デジタル多重化信号の入
替えを可能としたことを特徴とする請求項１または請求
項２に記載のループ式データ伝送装置。
【請求項４】多重化／多重分離部は伝送路からのデジ
タル受信信号を再び伝送路へ送り出すまでの間一時記憶
する受信中継メモリと、端末装置から送り込まれる多重
化のためのデジタル多重化信号を一時記憶する多重メモ
リと、前記多重メモリから読み出される内容を前記受信
中継メモリから読み出される内容に入替える部分の多重
化フレーム上のタイムスロットのアドレスの指定と、こ
の入替えを制御する信号を発生する多重メモリアドレス
変換部と、前記受信中継メモリの内容と前記多重メモリ
の内容を前記多重メモリアドレス変換部からの制御に基
ずいて切り替えるセレクタ部と、前記デジタル受信信号
を多重分離するために一時記憶する分離メモリと、前記
端末装置から送り込まれる多重化のためのデジタル多重
化信号を一時記憶する局内交換メモリと、前記局内交換
メモリから読み出される内容を前記分離メモリから読み
出される内容に入替える部分の多重化フレーム上のタイ
ムスロットのアドレスの指定と、この入替えを制御する
信号を発生する分離メモリアドレス変換部と、前記分離
メモリの内容と前記局内交換メモリの内容を前記分離メ
モリアドレス変換部からの制御に基ずいて切り替えるセ
レクタとを備え、デジタル受信信号とデジタル多重化信
号の入替え、および前記分離メモリの内容と前記局内交
換メモリの内容の入替えによる局内交換を可能としたこ
とを特徴とする請求項１または請求項２に記載のループ
式データ伝送装置。
【請求項５】多重化／多重分離部は、２ポートメモリ
で構成された多重メモリアドレス変換部および分離アド
レス変換部と、ノード管理バスを経てこれらメモリの設
定を行うノード管理プロセッサ部とを備えたことを特徴
とする請求項１または請求項２に記載のループ式データ
伝送装置。
【請求項６】多重化／多重分離部と端末装置の間に、
デジタル信号のやり取りをバス形式の通信路を介して行
う多重／分離バスと、端末装置と前記多重／分離バスの
間のインタフェースをとる回線インタフェース部とを備
えたことを特徴とする請求項１または請求項２に記載の
ループ式データ伝送装置。
【請求項７】多重化／多重分離部は、各回線インタフ
ェース部に付与された固有のポート番号と対応ずけたポ
ート番号を多重／分離バスへの入力信号に付与する手段
を備え、多重／分離バスへの入力信号に付された固有の
ポート番号により、前記多重／分離バス上の信号を回線
インタフェース部が抽出するようにしたことを特徴とす
る請求項１または請求項２に記載のループ式データ伝送
装置。
【請求項８】多重化／多重分離部は、分離メモリまた
は局内交換メモリから多重／分離バスへの読み出し信号
に、予め設定された所属の回線インタフェースの分離バ
ス上のポート番号を付すリード制御回路を備え、このポ
ート番号に基ずいて前記回線インタフェース部が前記多
重／分離バスからの読み出し信号を選別して抽出するよ
うにしたことを特徴とする請求項１または請求項２に記
載のループ式データ伝送装置。
【請求項９】多重化／多重分離部は、多重／分離バス
上に設定されるアドレス信号を生成して所定の回線イン
タフェース部へ送るとともに、このアドレス信号による
制御で、分離メモリまたは局内交換メモリの多重／分離
バスへの読み出しを行うリード制御回路を備え、前記リ
ード制御回路から送られてきた前記多重／分離バス上の
アドレス信号に基ずき、前記回線インタフェース部が前
記多重／分離バスからの信号の読み出しを行うようにし
たことを特徴とする請求項１ないし請求項７の何れか１
項に記載のループ式データ伝送装置。
【請求項１０】多重化／多重分離部は、回線インタフ
ェース部からの信号に付された多重化要求信号と、多重
メモリに記憶された信号の多重／中継ビットのＡＮＤ条
件が論理“１”のときに、受信中継信号に代え多重メモ
リのデータを選択して送出するセレクタを備えたことを
特徴とする請求項１または請求項２に記載のループ式デ
ータ伝送装置。
【請求項１１】多重化／多重分離部は、多重化／多重
分離部の各回路に初期化を指示するとともに、初期化完
了状態を保持する記憶回路を備え、多重メモリに記憶さ
れた信号の多重／中継ビットと初期化完了を示す前記記
憶回路の出力とによって、多重メモリのデータを選択し
出力するようにしたことを特徴とする請求項１または請
求項２に記載のループ式データ伝送装置。