JPH11112753A

JPH11112753A - 画像処理装置

Info

Publication number: JPH11112753A
Application number: JP26944497A
Authority: JP
Inventors: Hirofumi Sakagami; 弘文阪上
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1997-10-02
Filing date: 1997-10-02
Publication date: 1999-04-23

Abstract

(57)【要約】【課題】カラー複写機を構成する画像処理部の開発期
間を短縮すると共に、内部論理の変更を容易にする。【解決手段】入力され、Ｌｏｇ変換後の画像データを
複数のバンドに分割して、記憶手段７、８に交互に書き
込む。読み出すとき、各バンドの画像データを主走査方
向に分割し、論理演算手段（ＦＰＧＡ）３〜６は、各分
割されたデータをパイプライン処理し、１バンド分のデ
ータを記憶手段９に書き出す。記憶手段９から１バンド
分のデータがプリンタに出力されると同時に、次のパイ
プライン処理された分割データが記憶手段１０に書き出
される。複写機を実現する場合には、蓄積手段１２から
フィルタ回路、色補正回路などを実現する論理情報を論
理演算手段に設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置に関
し、特に、デジタルカラー複写機において、スキャナか
ら入力した画像デー夕をプリンタに出力するときに必要
な画像処理を行い、またスキャナから入力した画像デー
タをカラー複写機に接続したコンピュータに伝送すると
き、あるいはコンピュータから伝送された画像データを
プリンタに出力するときに必要な画像処理を行う画像処
理装置に関する。

【０００２】

【従来の技術】カラー複写機などの画像処理装置におい
て行われる画像処理は、通常、専用ＬＳＩによって実行
される。例えば、像域分離機能などを専用ＬＳＩに組み
込んだ画像処理装置（特開平８−３０７７１７号公報を
参照）などを挙げることができる。このようなＬＳＩの
開発には相当の期間を要するのに対し、画像処理方法に
ついて種々の改善や変更が頻繁に行われるために、製品
の寿命が短くなり、製品開発の効率も悪い。

【０００３】また、上記したカラー複写機を、ネットワ
ークに接続されたコンピュータ用のスキャナやプリンタ
としても使用されているが、この場合には、外付けの装
置が必要になり、ハード量が多くなり、コストが増加す
る。

【０００４】そこで、ハード量を増やすことなく処理信
号数を多くすることができる信号処理方法が提案されて
いる（特開平３−３２０９２６号公報を参照）。この方
法では、論理演算素子として内部論理が変更可能である
素子を使用し、複数の画像処理用の回路を設けずに、論
理演算素子の内部を適宜変更することによって、設定さ
れた論理演算を実行させ、ハード量を少なくするもので
ある。

【０００５】

【発明が解決しようとする課題】しかしながら、カラー
複写機やスキャナ、プリンタで処理される画像データ量
は大量のデータ量であり、特に８ビット×５０００ワー
ド相当の容量を持つ多数のラインメモリが使用されてい
ることから、上記した論理演算素子にラインメモリを内
蔵することができない。このため、上記した信号処理方
法は、大量の画像データを処理するカラー複写機などに
は適用が難しい。

【０００６】本発明は上記した背景を考慮してなされた
もので、本発明の目的は、カラー複写機を構成する画像
処理部の開発期間を短縮すると共に、内部論理の変更を
容易にした画像処理装置を提供することにある。

【０００７】本発明の他の目的は、カラー複写機を、ネ
ットワークに接続されたコンピュータ用のスキャナ、プ
リンタとして使用する場合に、外付けの装置を不要にし
た画像処理装置を提供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明では、原稿を読み取り画像を入
力する手段と、該入力手段によって得られた画像データ
を交互に書き込む第１、第２の記憶手段と、該第１、第
２の記憶手段から前記画像データを主走査方向に分割し
て交互に読み出しパイプライン処理することにより、設
定された論理演算を実行する手段と、該演算実行後の画
像データを交互に書き込む第３、第４の記憶手段と、該
第３、第４の記憶手段から交互に画像データを読み出
し、前記分割前の画像データを出力する手段と、前記論
理演算手段に設定するための所定の論理情報を蓄積する
手段と、該蓄積手段から前記論理情報を読み出し、前記
実行手段に設定する手段とを備えたことを特徴としてい
る。

【０００９】請求項２記載の発明では、前記画像データ
を主走査方向に分割して交互に読み出すとき、前記分割
された境界部分の所定数の画素を重複して読み出すこと
を特徴としている。

【００１０】請求項３記載の発明では、前記第１、第２
の記憶手段に交互に画像データを書き込むとき、所定数
の画素を両方の記憶手段に重複して書き込むことを特徴
としている。

【００１１】請求項４記載の発明では、コンピュータと
接続手段を介して接続され、請求項１記載の入力手段か
ら得られた画像データを前記コンピュータに出力するた
めの所定の画像処理を実行する手段と、該実行後のデー
タを前記接続手段を介して前記コンピュータに出力する
手段を備えた画像処理装置であって、前記画像処理を行
うための所定の論理情報を蓄積する手段と、該蓄積手段
から前記論理情報を読み出し、前記実行手段に設定する
手段とを備えたことを特徴としている。

【００１２】請求項５記載の発明では、コンピュータと
接続手段を介して接続され、該コンピュータから出力さ
れたプリント出力用データに対して所定の画像処理を実
行する手段と、該実行後のデータを出力する請求項１記
載の出力手段を備えた画像処理装置であって、前記画像
処理を行うための所定の論理情報を蓄積する手段と、該
蓄積手段から前記論理情報を読み出し、前記実行手段に
設定する手段とを備えたことを特徴としている。

【００１３】

【発明の実施の形態】以下、本発明の一実施例を図面を
用いて具体的に説明する。図１は、本発明の実施例の構
成を示す。入力手段１は、原稿を読み取って画像を入力
する例えばスキャナである。Ｌｏｇ変換手段２は、前掲
した公報（特開平８−３０７７１７）に記載のＬｏｇ変
換回路に相当し、反射率リニアな信号を濃度リニアな信
号に変換する。図６は、該公報の図１に示される画像処
理装置の構成を示す。

【００１４】論理演算手段３〜６は、制御手段によって
設定された内部の論理によって画像データを処理し、そ
の内部論理は適宜、置き換え可能なＦＰＧＡ（Ｆｉｅｌ
ｄＰｒｏｇｒａｍａｂｌｅＧａｔｅＡｒｒａｙ）に
よって構成されている。記憶手段７〜１０は、画像デー
タを一時的に記憶するＲＡＭなどのバッファメモリであ
る。制御手段１１は、蓄積手段から論理情報を取り出
し、論理演算手段３〜６に入力して、内部論理を設定す
る、ＣＰＵコアおよびそれに関連するＲＯＭやＲＡＭか
らなる。

【００１５】蓄積手段１２は、論理演算手段３〜６に設
定する複数の論理情報などを蓄積するＲＯＭである。接
続手段１３は、コンピュータとのデータの入出力を行う
インターフェースである。出力手段１４は、画像デー夕
を出力するプリンタである。像域分離手段１５は、図６
に示すエッジ分離回路、網点分離回路、色分離回路、記
憶装置、マルチプレクサ、判定回路を１つの回路にまと
めたものである。

【００１６】本実施例では、論理演算手段３〜６の内部
論理を置き換えることにより、複写機、コンピュータ用
スキャナ、コンピュータ用プリンタとして動作する。以
下にそれぞれの場合の実施例を説明する。

【００１７】（１）複写機としての実施例；一例とし
て、図６に示すカラー複写機を実現する場合を説明す
る。図６におけるフィルタ回路（３）、色補正回路
（４）、ＵＣＲ回路（５）、ディザ回路（６）を、本発
明の論理演算手段３〜６によって以下のように実現す
る。

【００１８】例えば、フィルタ回路では、図７（ａ）、
（ｂ）に示されるようなフィルタ係数が使用される。こ
の場合、通常、フィルタ回路は、図２に示すように原稿
画像データの主走査方向の画素数を記憶できるラインメ
モリを使用して構成される。例えば、Ａ４サイズの原稿
の長手方向を主走査方向とし、４００ｄｐｉの解像度で
画像を読み込むと、１ラインは約５０００画素からな
る。従って、使用するラインメモリの容量は、１画素を
８ビットデータとすると、８ビット×５０００画素×２
本×３色分＝２４００００ビットとなる。

【００１９】一方、論理演算手段３〜６の一例として、
プログラマブル・ロジックデータブック（１９９７Ｖ
３ザイリンクス株式会社）の４〜６ページに示される
最大規模のＦＰＧＡ（ＸＣ４０６２ＸＬ）の内蔵可能な
ＲＡＭの容量は、７３７２８ビットであるため、複数個
のＦＰＧＡを使用する必要があり、回路規模が増大し、
コストが上昇する。

【００２０】そこで、この問題を回避するために、本発
明では、ＦＰＧＡに内蔵可能な小容量のラインメモリを
使用して画像処理を行う。一例として、ここでは、ライ
ンメモリの記憶画素数を３２とする。つまり、主走査方
向の画素数が３２の画像であるとして、パイプライン処
理を行う。その結果、使用するラインメモリの容量は、
８ビット×３２画素×２本×３色分＝１５３６ビットと
なり、１個のＦＰＧＡに充分内蔵可能となる。

【００２１】Ｌｏｇ変換手段２から出力された画像デー
タを、記憶手段７の容量以下（記憶手段７と８の容量は
同じとする）の所定量で、図３に示すように副走査方向
に分割し、それぞれをバンド１、バンド２、．・・、バ
ンドｎ（ｎは２以上の整数）と呼ぶ。各バンドの画像デ
ータは、記憶手段７と８に交互に入力される。フィルタ
演算時は、連続する３ライン上の５画素（合計１５画
素）にそれぞれの位置に対応した係数を掛けて加算する
必要がある。したがって、スキャナ画像をバンクに分け
た場合、その上端と下端で１ライン分の画像が不足す
る。この不足を補うため、図４に示すように、バンドｉ
（ｉ＝２…ｎ−１）の画像データの先頭にバンドｉ‐１
の最終ラインを追加し、バンドｉの画像データの最後に
バンドｉ＋１の先頭ラインを追加する。このように、記
憶手段７と８で、画像データ入力を切り換える時に、２
ライン分の画像データを重複して入力する。

【００２２】記憶手段７または８に入力された画像デー
タは、図５に示すように、主走査方向の３２画素毎に分
割して出力する。まず、記憶手段の第１ラインの最初の
３２画素を出力した後、次に第２ラインの最初の３２画
素を出力する。以下同様にして、記憶手段に記憶された
最終ラインの最初の３２画素を出力する。

【００２３】その後再び、第１ラインに戻り、次の３２
画素を出力する。バンド境界の２ライン分の画像データ
を重複したのと同様に、この時も、主走査方向の分割境
界で画素を重複して出力する。フィルタ演算時は、注目
画素の主走査方向の両側２画素が同時に必要であるた
め、既に出力した第１ラインの最初の３２画素の後部の
４画素を重複して３２画素を出力する。以下同様にし
て、記憶手段内の最終ラインまで出力する。

【００２４】このようにして、Ｌｏｇ変換回路から出力
された画像データを、一旦記憶手段に記憶し、主走査方
向の画素数が３２の画像に分割してパイプライン処理を
行う。この時、主走査および副走査方向の分割境界の画
素を重複させることにより、フィルタ演算処理が円滑に
実行できる。

【００２５】論理演算手段内部に内蔵できる小容量のラ
インメモリを使用したフィルタ回路、色補正回路、ＵＣ
Ｒ回路、デイザ回路によって処理された画像データは、
記憶手段９、１０に交互に入力される。入力が終了した
記憶手段から、再び主走査方向が５０００画素の画像と
してプリンタに出力される。

【００２６】このような工夫が施されたフィルタ回路、
色補正回路、ＵＣＲ回路、ディザ回路を論理演算手段３
〜６で実現するための論理情報を予め蓄積手段１２に蓄
積しておく。

【００２７】まず、論理演算手段３〜６に、上記論理を
制御手段１１により設定する。次に、スキャナで原稿を
読み取り、その出力画像データがＬｏｇ変換され、記憶
手段７に所定量が入力される。記憶手段７に画像データ
を入力し終える前に、所定の重複画素量が記憶手段８に
も入力され、記憶手段８への画像データ入力を続行す
る。

【００２８】記憶手段８への画像データ入力中に、記憶
手段７に入力された画像データを主走査方向に分割して
出力し、論理演算手段３〜６によって所定のパイプライ
ン処理がなされる。処理後の分割された画像データは、
記憶手段９に入力され、１バンド分のプリンタへの出力
画像データが完成する。その後、再び主走査方向が５０
００画素の画像として記憶手段９からプリンタに出力す
る。同時に、記憶手段１０へ、パイプライン処理後の分
割された画像データ入力が始まる。

【００２９】このようにして、前記公報におけるカラー
複写機と等価な回路を、内部論理が変更可能な論理演算
手段（ＦＰＧＡ）を一部使用して実現できる。以上、説
明したようにして、図１の実施例は複写機として動作す
る。

【００３０】（２）コンピュータ用スキヤナとしての実
施例；ここでは一例として、スキャナから出力された画
像データに対してフィルタ回路の処理までを行って、接
続されたコンピュータに出力する場合を説明する。

【００３１】論理演算手段３には、前述した複写機
（１）の実施例と同様の論理を設定する。論理演算手段
４、５には、画像データが内部を通過する論理を設定す
る。論理演算手段６には、論理演算手段３によって分割
処理された画像データを記憶手段９と１０に交互に入力
し、再び主走査方向が５０００画素の画像としてコンピ
ュータに出力する論理を設定する。

【００３２】論理演算手段３〜６に上記論理を設定する
ための論理情報を予め蓄積手段１２に蓄積しておく。制
御手段１１により上記論理情報を蓄積手段１２から読み
出し、論理演算手段３〜６に上記論理を設定する。スキ
ャナ１で原稿を読みとり、論理演算手段３〜６により、
上記画像処理が行われ、記憶手段９と１０に交互に画像
データが入力される。その後、記憶手段９又は１０から
接続手段１３を介して、接続されたコンピュータに画像
データを出力する。このようにして、図１の実施例はコ
ンピュータ用スキャナとして動作する。

【００３３】（３）コンピュータ用プリンタとしての実
施例；ここでは一例として、トリケップスＷＳ１３
３ページプリンタコントローラ技術のｐ．４３に記載
されているようなページプリンタとして動作する場合を
説明する。図８は、上記文献に示されるページプリンタ
の構成例である。

【００３４】図８に示されるブロック図の内、画像処理
に関する構成要素は、以下の通りである。ａ．ＣＰＵ部：ページプリンタコントローラ全体を制御
する。ｂ．フォント部：文字パターン用データを格納する。ｃ．描画制御部：コンピュータから伝送されたプリント
出力用データを画像データに変換し、メモリに記憶す
る。

【００３５】また、図８に示されるエンジンインタフェ
ース制御部は、ここに接続されるプリンタエンジンを制
御し、画像データを出力する部分である。既に、本実施
例が複写機として動作する場合に、各記憶手段からプリ
ンタへ画像データを出力する機能が実現されているの
で、エンジンインタフェース制御部の説明は省略する。

【００３６】ＣＰＵ部は、本実施例の制御手段１１に相
当する。フォント部を構成する文字パターンデータは、
予め蓄積手段１２に蓄積しておく。

【００３７】論理演算手段４にグラフィック描画機能を
持たせ、論理演算手段５に描画制御機能を持たせる。こ
の時、両論理演算手段は、記憶手段７、８、９、１０を
フレームバッファとしてアクセスできるようにする。つ
まり、論理演算手段４から、論理演算手段３を経由して
記憶手段７、８にデータをアクセスしたり、論理演算手
段５、６を経由して記憶手段９、１０にデータをアクセ
スできるようにする。また、論理演算手段５から、論理
演算手段３、４を経由して記憶手段７、８にデータをア
クセスしたり、論理演算手段６を経由して記憶手段９、
１０にデータをアクセスできるようにする。

【００３８】さらに、論理演算手段３、６は、論理演算
手段４、５の内部の上記のデータアクセス用経路を切り
換えて使用して、記憶手段７、８、９、１０内のデータ
をプリンタに出力する機能も備えている。上記の機能を
論理演算手段３〜６の内部に設定するための論理情報を
蓄積手段１２に蓄積しておく。

【００３９】まず、制御手段１１により上記の論理を論
理演算手段３〜６に設定する。次に、コンピュータから
接続手段１３を介して入力されたプリント出力用データ
を一旦、制御手段１１内のＲＡＭに入力する。制御手段
１１内のＣＰＵがこのデータを識別し、文字コードであ
れば、対応する文字パターンを蓄積手段１２内のフォン
ト部から読み出し、論理演算手段４にデータを送る。論
理演算手段４は、送られたデータを画像データとして記
憶手段（フレームバッファ）に書き込む。ＲＡＭ内のデ
ー夕がラスタイメージデータであれば、論理演算手段４
にデータを送り、論理演算手段４によってデータが復号
化され、画像データが記憶手段（フレームバッファ）に
書き込まれる。又、ＲＡＭ内のデータが図形データであ
れば、論理演算手段５にデータを送り、そのコマンドを
ドット展開し、記憶手段（フレームバッファ）に書き込
む。

【００４０】このように、ＣＰＵがデータを識別し、該
当する論理演算手段にデータを送った後は、論理演算手
段が記憶手段に書き込む処理を行う。このようにして、
１ページ分のプリント出力用データを処理した後、各記
憶手段内の画像データをプリンタに出力する。以上に述
べたようにして、図１の実施例はコンピュータ用プリン
タとして動作する。

【００４１】

【発明の効果】以上、説明したように、請求項１記載の
発明によれば、内部論理を変更できる論理演算手段（Ｆ
ＰＧＡ）を使用しているため、専用ＬＳＩを使用するよ
りも開発期間が短縮され、論理変更が容易である。ま
た、パイプライン処理部の一部をＦＰＧＡで実現してい
るため、全体をＦＰＧＡで構成するよりも、高価なＦＰ
ＧＡの使用個数を減らせるため、コスト上昇を抑えるこ
とができる。

【００４２】請求項２記載の発明によれば、画像データ
の主走査方向の分割境界部分の画素を重複して出力して
いるので、主走査方向に連続する複数の画素を同時に処
理するフィルタ演算を効率良く実行することができる。

【００４３】請求項３記載の発明によれば、画像データ
の副走査方向の分割境界部分の画素を重複して記憶手段
に入力しているので、副走査方向に連続する複数の画素
を同時に処理するフィルタ演算を効率良く実行すること
ができる。

【００４４】請求項４記載の発明によれば、他のコンピ
ュータとの接続手段を有し、読み取った原稿画像を処理
して他のコンピュータに出力できるため、コンピュータ
用のスキャナとして使用する場合に外付けの装置が不要
になる。

【００４５】請求項５記載の発明によれば、他のコンピ
ュータとの接続手段を有し、論理演算手段に、コンピュ
ータから出力されたプリント出力用データをプリンタに
出力するための画像処理論理を設定して、画像処理を行
うので、コンピュータ用のプリンタとして使用する場合
に外付けの装置が不要になる。

【図面の簡単な説明】

【図１】本発明の実施例の構成を示す。

【図２】フィルタ回路の一部を構成するラインメモリを
示す。

【図３】Ｌｏｇ変換後の画像データをバンドに分割した
図である。

【図４】バンドデータの記憶手段への書き出しを説明す
る図である。

【図５】バンドｉの主走査方向の分割を説明する図であ
る。

【図６】本発明が適用されるカラー複写機の構成例を示
す。

【図７】（ａ）、（ｂ）は、フィルタ回路例を示す。

【図８】本発明が適用されるページプリンタの構成例を
示す。

【符号の説明】

１入力手段２Ｌｏｇ変換手段３、４、５、６論理演算手段７、８、９、１０記憶手段１１制御手段１２蓄積手段１３接続手段１４出力手段１５像域分離手段

Claims

【特許請求の範囲】

【請求項１】原稿を読み取り画像を入力する手段と、
該入力手段によって得られた画像データを交互に書き込
む第１、第２の記憶手段と、該第１、第２の記憶手段か
ら前記画像データを主走査方向に分割して交互に読み出
しパイプライン処理することにより、設定された論理演
算を実行する手段と、該演算実行後の画像データを交互
に書き込む第３、第４の記憶手段と、該第３、第４の記
憶手段から交互に画像データを読み出し、前記分割前の
画像データを出力する手段と、前記論理演算手段に設定
するための所定の論理情報を蓄積する手段と、該蓄積手
段から前記論理情報を読み出し、前記実行手段に設定す
る手段とを備えたことを特徴とする画像処理装置。
【請求項２】前記画像データを主走査方向に分割して
交互に読み出すとき、前記分割された境界部分の所定数
の画素を重複して読み出すことを特徴とする請求項１記
載の画像処理装置。
【請求項３】前記第１、第２の記憶手段に交互に画像
データを書き込むとき、所定数の画素を両方の記憶手段
に重複して書き込むことを特徴とする請求項１記載の画
像処理装置。
【請求項４】コンピュータと接続手段を介して接続さ
れ、請求項１記載の入力手段から得られた画像データを
前記コンピュータに出力するための所定の画像処理を実
行する手段と、該実行後のデータを前記接続手段を介し
て前記コンピュータに出力する手段を備えた画像処理装
置であって、前記画像処理を行うための所定の論理情報
を蓄積する手段と、該蓄積手段から前記論理情報を読み
出し、前記実行手段に設定する手段とを備えたことを特
徴とする画像処理装置。
【請求項５】コンピュータと接続手段を介して接続さ
れ、該コンピュータから出力されたプリント出力用デー
タに対して所定の画像処理を実行する手段と、該実行後
のデータを出力する請求項１記載の出力手段を備えた画
像処理装置であって、前記画像処理を行うための所定の
論理情報を蓄積する手段と、該蓄積手段から前記論理情
報を読み出し、前記実行手段に設定する手段とを備えた
ことを特徴とする画像処理装置。