JPH11118875A - バーンイン基板及びそれを用いたバーンイン方法 - Google Patents

Abstract

(57)【要約】 【目的】安価で、かつ良好に半導体装置のバーンイン試
験を行うことができるバーンイン技術を提供する。 【構成】前記半導体装置２２を位置決めする位置決め溝
４と、前記位置決め溝４内に設けられ前記半導体装置２
２と電気的に接続される電極５とからなる基板２と、前
記基板２上に搭載された前記半導体装置２２を押圧する
押圧部８と、前記押圧部８に沿って形成される放熱孔９
とからなる押さえ蓋３とを有するバーンイン基板１を用
いることにより、ソケットを使用せずに、前記半導体装
置２２を前記バーンイン基板１の電極５と良好に接触さ
せることができ、信頼性の高いバーンイン試験を行うこ
とができる。また前記バーンイン基板１にソケットを使
用しないため、前記バーンイン基板の製造コストを低減
することができ、前記半導体装置の製造コストを低減す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置のバーン
イン技術に利用して特に有効な技術に関するものであ
る。

【０００２】

【従来の技術】半導体装置は例えばＳｉウエハに多数個
形成され、これを切断・成形して分離された半導体チッ
プをパッケージングした後、電気的負荷を加えて製造プ
ロセス上の欠陥を完全不良化にするためにバーンイン試
験が行われている。

【０００３】一般にバーンイン試験は、バーンイン基板
上に設けられた複数個のソケットそれぞれに半導体装置
を搭載し、前記バーンイン基板上のソケットに搭載され
た半導体装置に対し、一定の高温下で規格電圧の1.2倍
程度の電圧を印加することによって加速的に電気的に負
荷を加え、製造プロセス上の欠陥を完全不良化されてい
る。

【０００４】しかし、このようなバーンイン基板では、
ソケットが製品或いは品種毎に対応して形成されてお
り、バーンイン基板の品種別の共用化は難しいものであ
った。しかもバーンイン基板の製造コストにおける約７
〜８割程度がソケットのコストであり、バーンイン基板
に対して前記ソケットは非常に高価なものであった。

【０００５】さらに、前記ソケットを用いたバーンイン
基板は一定の高温下で通常の1.2倍程度の電圧を長時間
加えており、バーンイン試験中に前記ソケットに搭載さ
れた半導体装置が自己発熱により壊れてしまい、この半
導体装置を搭載するソケットも溶けだし、ソケットの形
状が変形してしまう恐れもあった。このような前記ソケ
ット形状の変形に伴い、次の半導体装置を搭載する際に
前記変形したソケットへ良好に搭載できず、前記半導体
装置のリードを変形させてしまう問題も発生する。

【０００６】また、ソケットを使用することなく、半導
体装置のバーンイン試験を行うことを目的としたバーン
イン技術については、例えば特開平３−１４６８８４号
公報に記載されている。その概要としては、半導体装置
の保持手段である凸部に吸引孔が設けられたバーンイン
基板を、排気手段を有するバーンイン装置へ接続するこ
とにより、前記凸部に搭載された半導体装置を真空吸着
することにより固定しバーンイン試験を行う技術であ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
たようなバーンイン技術においては、前記バーンイン基
板に設けられた吸引孔より前記半導体装置を吸引するた
めに、前記バーンイン基板を接続する前記バーンイン装
置への排気手段の追加或いは改良が必要となってしま
い、前記半導体装置の製造コストが高くなってしまう。

【０００８】また、前記半導体装置の保持手段である凸
部に吸引孔が設けられたバーンイン基板においては、前
記バーンイン基板の凸部へ半導体装置を位置決め搭載し
た後に、前記バーンイン装置の排気手段で前記バーンイ
ン基板の凸部に形成された吸引孔から真空吸着すること
により前記バーンイン基板に搭載された半導体装置を固
定するものである。そのため前記バーンイン基板の凸部
へ位置決め搭載された半導体装置は固定されていず、前
記半導体装置の位置決め搭載されたバーンイン基板をバ
ーンイン装置まで搬送する際、或いは、前記バーンイン
基板をバーンイン装置の処理室へ載置する際等の振動に
より、前記バーンイン基板上に位置決め搭載された半導
体装置が移動してしまい、前記半導体装置のリードが変
形してしまう恐れもあった。

【０００９】そこで、本発明の目的は、上記問題点を解
決し、安価で良好に半導体装置のバーンイン試験を行う
ことができるバーンイン技術を提供するものである。

【００１０】尚、本発明の前記並びにそのほかの目的と
新規な特徴は、本明細書の記述及び添付図面から明らか
になるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１２】すなわち、複数の半導体装置を電気的に接
続し、該半導体装置に電気的負荷を加えるバーンイン技
術において、前記半導体装置を位置決めする位置決め溝
と、前記位置決め溝内に設けられ前記半導体装置と電気
的に接続される電極とからなる基板と、前記基板上に搭
載された前記半導体装置を押圧する押圧部と、前記押圧
部に沿って設けられた放熱孔とからなる押さえ蓋とを有
するバーンイン基板を用いる半導体装置のバーンイン技
術である。

【００１３】前記位置決め溝が、前記半導体装置の角部
近傍の少なくとも４つの外部端子（リード）をガイドす
るように構成されるものである。

【００１４】前記位置決め溝が、前記半導体装置のパッ
ケージをガイドするように構成されるものである。

【００１５】前記位置決め溝内に設けられた電極の表面
が、前記半導体装置の外部端子（リード）と多点接触す
るように構成されるものである。

【００１６】前記電極が、前記基板の厚さ方向に導電性
を有する異方導電層（異方導電マット）を介して多点接
触されるものである。

【００１７】上述した手段によれば、前記半導体装置を
位置決めする位置決め溝と、前記位置決め溝内に設けら
れ前記半導体装置と電気的に接続される電極とからなる
基板と、前記基板上に搭載された前記半導体装置を押圧
する押圧部と、前記押圧部に沿って設けられた放熱孔と
からなる押さえ蓋とを有するバーンイン基板を用いるこ
とにより、ソケットを使用せずに、前記バーンイン基板
の位置決め溝の所定位置に前記半導体装置を位置決めし
た状態で前記押さえ蓋の押圧部により押圧され、前記半
導体装置を前記バーンイン基板の位置決め溝の電極と確
実に電気的に接続させると共に所定位置に固定すること
ができる。さらにソケットを使用しないバーンイン基板
を用いることにより製造コストを安価にすることができ
る。

【００１８】また前記位置決め溝を前記半導体装置の角
部近傍の少なくとも４つの外部端子をガイドするように
構成、或いは前記半導体装置のパッケージをガイドする
ように構成することにより、リード間隔の狭い前記半導
体装置に対しても良好に位置決めすることができる。

【００１９】また前記位置決め溝内に設けられた電極の
表面を前記半導体装置の外部端子と多点接触するように
構成することにより、前記バーンイン基板の前記電極表
面の磨耗を低減することができ、前記バーンイン基板の
長寿命化を図ることができる。さらに前記電極の表面を
前記基板の厚さ方向に導電性を有する異方導電層を介し
て多点接触するように構成したことにより、前記異方導
電層が前記半導体装置の高さのバラツキを吸収すること
ができ、前記半導体装置と前記電極とを良好に接触させ
ることができる。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。尚、発明の実施形態を説明す
るための全図において、同一機能を有するものは同一記
号を付けその繰り返しの説明は省略する。

【００２１】（実施形態１）本実施形態では、例えばＳ
ＯＰ（Small Outline Package）構造の半導体装置のバ
ーンイン技術に適用した場合について以下説明する。

【００２２】本実施形態であるバーンイン技術の被処理
物である半導体装置２２は、図１４に示すように外観的
には略四角形で樹脂からなるパッケージ２３と、前記パ
ッケージ２３の対向する２辺から突出する複数のリード
２４から構成されている。そして前記リード２４は前記
パッケージ２３の内外に延在すると共に、ガルウイング
型に成形されている。前記パッケージ２３の内部には図
示しないタブが配置されており、所定の回路が形成され
た図示しない半導体チップが固定されている。前記半導
体チップは前記パッケージ２３内に延在するリードの先
端は導電性のワイヤを介して電気的に接続されている。
このように半導体装置に対して、一般に電気的負荷を加
えて製造プロセス上の欠陥を完全不良にするためにバー
ンイン試験が行われる。

【００２３】次に、前記バーンイン試験に用いられる本
発明の一実施形態であるバーンイン基板について説明す
る。バーンイン基板１は図１に示すように略四角形の板
状に形成された基板２と前記基板２に対応した押さえ蓋
３と重ね合わせることにより基板２上に搭載された半導
体装置は固定し電気的負荷を加えるように構成されてい
る。前記基板２は図２及び図３に示すように、該基板２
の一面上にバーンイン試験の被処理物である半導体装置
２２を位置決め搭載する位置決め溝４が記半導体装置２
２に対応した形状で設けられている。本実施形態では複
数の位置決め溝４が、前記半導体装置のリードそれぞれ
に対応して一体的に構成されており、そして前記一つの
半導体装置に対応し一体的に形成された複数の位置決め
溝４は、前記半導体装置２２の各リード２４をそれぞれ
ガイドするように構成される。尚、前記位置決め溝４の
深さ及び形状はバーンイン試験を行う前記半導体装置の
パッケージ外径等の条件により適宜選定される。また前
記位置決め溝４の内部にはそれぞれ電極５が埋め込まれ
ており、前記位置決め溝４に位置決め搭載された半導体
装置２２のリード２４と接触することにより電気的に接
続される。また前記電極５は前記基板２上の配線等を通
じて前記基板２の側部に設けられた電極端子部６へ電気
的に接続されており、後述するバーンイン装置により電
極端子部から前記基板２を通して前記半導体装置へ電気
的負荷を加えることができるように構成されている。こ
のように前記一つの半導体装置２２に対応した一体的な
位置決め溝４は、一定の間隔を取りながら前記基板２上
に複数配列されている。また前記基板部２の例えば４つ
の角部近傍の所定位置には、前記押さえ蓋３を所定位置
へ位置決めするための凸部７が形成されている。

【００２４】また前記押さえ蓋３は、図４及び図５に示
すように、前記基板２と重ね合わせた際に、前記基板２
上に位置決め搭載された半導体装置２２を前記電極５に
押圧することにより固定するための押圧部８が形成され
ている。前記押圧部８は前記基板２に搭載される半導体
装置２２の例えばパッケージ２３表面を押圧するように
設けられている。尚、前記押圧部８は前記半導体装置２
２を電極５に押圧できればどのような材料を用いてもよ
く、例えば金属等の剛性材料、或いはゴム板等の弾性材
料等を用いてもよい。また前記押圧部８は前記半導体装
置２２のリード２４を押圧するように構成してもよい。
また前記押さえ蓋３には前記基板２に搭載される半導体
装置２２に対応して、所定の大きさの放熱孔９が複数形
成されている。この放熱孔９により前記半導体装置のバ
ーンイン試験中に発生する熱を逃がすように構成してい
る。また前記押さえ蓋３の角部、つまりは前記基板２の
前記凸部に対応した位置に該凸部を係合する孔部１０が
形成されており、前記押圧部８の位置等を正確に前記基
板２に対応させて重ね合わせることができる。そして前
記押さえ蓋３の側部にはロック機構１１が設けられてお
り、前記基板２と前記押さえ蓋３を重ね合わせた状態を
保持するように構成している。

【００２５】次に本発明の一実施形態である半導体装置
のバーンイン方法について簡単に説明する。前述したよ
うに組立の完了した半導体装置２２は、図６に示すよう
に、例えば自動詰め抜き機等を用いて前記バーンイン基
板１の基板２上に形成された位置決め溝４に搭載され
る。この時、前記基板２上に搭載された半導体装置２２
は該半導体装置２２のリード２４をガイドされ所定の位
置に搭載される。そして前記基板２に搭載された半導体
装置２２のリード２４は前記位置決め溝４内に設けられ
た電極５に位置決め搭載される。このように所定個数の
半導体装置２２の搭載された前記バーンイン基板１は、
前記基板２の凸部７と前記押さえ蓋３の孔部１０を係合
した状態で重ね合わされる。この時、前記バーンイン基
板１に位置決め搭載された半導体装置２２は図７に示す
ように前記押さえ蓋３の押圧部８により前記半導体装置
２２のパッケージ２３上面を押圧される。このように前
記半導体装置２２は前記バーンイン基板１の位置決め溝
４の所定位置に位置決めされた状態で押圧部８により押
圧することにより、前記半導体装置２２のリード２４を
前記バーンイン基板１の位置決め溝４に設けられた電極
５と確実に電気的に接続させると共に固定することがで
きる。そして前記バーンイン基板１は前記押さえ蓋３の
前記ロック機構１１により前記半導体装置を電気的に接
続した状態で保持される。このように前記半導体装置２
２の保持固定されたバーンイン基板１は後述するように
構成されたバーンイン装置１２により電気的負荷が加え
られる。

【００２６】このバーンイン基板１を処理するためのバ
ーンイン装置１２は図８に示すように例えば箱状の基体
１３、前記バーンイン基板１のバーンイン試験を行う処
理部１４及び制御部１５とから構成されている。前記処
理部１４には前記バーンイン基板１の出し入れを行うた
めの出し入れ口１６を有している。そして前記出し入れ
口１６にはシャッター機構１７が設けられており、前記
半導体装置のバーンイン試験の際に前記処理部１４内を
高温状態等に維持することができる。また前記処理部１
４の内部には複数のガイドレール１８が設けられてお
り、前記バーンイン基板１を処理部１４の内部の所定位
置に複数保持するように構成している。さらに、前記処
理部１４内の奥側には、前記バーンイン基板１のガイド
レール１８に対応してそれぞれコネクタ１９が設けられ
ており、前記処理部１４のガイドレール１８に保持され
たバーンイン基板１の電極端子部６が前記コネクタ１９
に接続するように構成されている。

【００２７】そして、前記半導体装置２２を搭載した前
記バーンイン基板１は前記バーンイン装置１２の処理室
１４に設けられた前記ガイドレール１８に保持されると
共に、前記バーンイン基板１の電極端子部６は前記処理
室１４の奥側に設けられた前記コネクタ１９と接続され
る。同様に前記バーンイン基板１が複数個、前記処理室
１４内のガイドレール１８にセットされて、前記バーン
イン装置１２のシャッター機構１８により前記処理室１
４が密閉される。その後、前記バーンイン装置１２によ
り処理室１４内は高温、例えば１２０゜Ｃ程度に維持さ
れ、前記バーンイン基板１に搭載された半導体装置に
は、前記バーンイン基板１を介して通常の1.2倍程度の
電圧が付加され、その状態のまま１２時間程度処理室内
に放置される。

【００２８】前記バーンイン試験の終了した前記バーン
イン基板１については前記半導体装置２２の所定のテス
トが行われ、前記半導体装置が良品と不良品に判定され
る。そして前記バーンイン基板１は前記処理室１４内か
ら取り出され、前記押さえ蓋３が基板２から取り外され
る。そして前記バーンイン基板１は自動詰め抜き機等に
よりバーンイン試験後の半導体装置２２は収納治具に移
し替えられる。この前記バーンイン基板１から前記半導
体装置２２を抜き取る際には前記バーンイン試験の結果
により前記良品の半導体装置と不良品の半導体装置とは
選別される。そして良品の半導体装置２２はマーキング
等の処理を行われ、信頼性の高い半導体装置が形成され
る。

【００２９】そのため、本実施形態ではソケットを使用
せずに基板２上に形成された位置決め溝４に半導体装置
を搭載し、前記半導体装置に対応した押圧部８を有する
押さえ蓋３により前記半導体装置を前記基板２に押さえ
つけるように構成したバーンイン基板１を用いたことに
より、前記バーンイン装置１３への機構の追加或いは改
良等することなく、バーンイン基板１の製造コストを低
減させることができる。また前記押圧部８を有する前記
押さえ蓋３により前記バーンイン基板１に半導体装置が
確実に位置決め固定された状態で、前記バーンイン基板
１を搬送しているため、バーンイン基板の搬送に伴い発
生する半導体装置のリードの変形を防止できる。

【００３０】さらに本実施形態であるバーンイン基板１
では、前記半導体装置のリード２４と前記基板２の位置
決め溝４に形成された電極５とが面接触により接触され
ており、安定した接触が可能となる。

【００３１】また、本実施形態ではソケットを使用しな
い構成のバーンイン基板１を用いたことにより、バーン
イン試験中の半導体装置の自己発熱等に起因するソケッ
ト形状の変形、及びソケット形状の変形に伴う半導体装
置のリードの変形等の発生を低減することができ、かつ
前記バーンイン基板への半導体装置の搭載間隔を詰める
ことができ、一つの前記バーンイン基板に搭載される半
導体装置の個数、つまりは同時測定個数を多くすること
ができる。

【００３２】（実施形態２）図９は本発明の他の実施形
態であるバーンイン基板１の要部を示す断面図である。

【００３３】本発明の他の実施形態であるバーンイン基
板１では、前記半導体装置を位置決め搭載する位置決め
溝４内に設けられた電極５の表面を多点接触させるよう
に構成したものであり、例えば前記バーンイン基板１の
電極５表面に異方導電マット２０を設ける。前記異方導
電マット２０は例えばシリコーンゴムに金線を埋め込む
ように構成したものであり、前記基板の厚さ方向に導電
性を有している。尚、前記バーンイン基板１の電極５表
面をダイヤモンド粉等により多点接触、或いは前記バー
ンイン基板１の電極５の表面にＡＣＦ（Anisotropic Co
nductive Film）等を用いて多点接触させるように構成
しても良い。

【００３４】このように前記バーンイン基板１の電極５
表面を多点接触させるように構成することにより、前記
バーンイン基板１の電極５の磨耗が低減し、耐久性を向
上させることができる。さらには前記異方導電マット２
０により半導体装置２２のリードの高さのばらつきをあ
る程度吸収し、前記バーンイン基板１の前記電極５と前
記半導体装置２２のリード２４とをさらに良好に電気的
に接触させることができる。

【００３５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。例え
ば、本実施形態では前記バーンイン基板１の位置決め溝
４を、前記バーンイン基板１に搭載する半導体装置２２
のリードをそれぞれガイドするように構成したが、図１
０（ａ）及び（ｂ）に示すように前記半導体装置２２の
少なくとも角部近傍の４つのリード２４をガイドする位
置決め溝４を設け、かつ他のリード２４を配置する溝２
１を設け、半導体装置をガイドするように構成しても良
い。また図１１（ａ）及び（ｂ）に示すように前記半導
体装置２２のパッケージ２３をガイドするように形成さ
れた位置決め溝４により前記半導体装置をガイドしても
良い。このように前記位置決め溝４を前記半導体装置２
２の角部近傍の少なくとも４つのリード２４を、或いは
前記半導体装置２２のパッケージ２３をガイドするよう
に構成することにより、リード間隔の狭い前記半導体装
置に対しても良好に位置決めすることができる。

【００３６】また前記バーンイン基板１の位置決め溝４
は前記バーンイン基板に搭載されるＳＯＰ構造の半導体
装置２２のリード２４それぞれに対応するように形成さ
れているが、図１２に示すように前記バーンイン基板１
の位置決め溝４をリード２４の延在方向に長く溝を形成
することにより、同ピン数で同様なリードピッチで有れ
ばＳＯＰ構造の半導体装置とＳＯＪ（Small Outline J-
leaded Package）構造の半導体装置を一つのバーンイン
基板１で共用化することも可能である。さらに本実施形
態ではＳＯＰ構造の半導体装置に適用した場合のバーン
イン基板１について説明したが、例えばＱＦＰ（Quad F
lat Package）、ＢＧＡ（Ball Grid Array）等の面実装
タイプの半導体装置で有れば種々適用可能である。

【００３７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００３８】すなわち、前記半導体装置を位置決めする
位置決め溝と、前記位置決め溝内に設けられ前記半導体
装置と電気的に接続される電極とを備えた基板と、前記
基板上に搭載された前記半導体装置を押圧する押圧部
と、前記押圧部に沿って形成される放熱孔とからなる押
さえ蓋とを有するバーンイン基板を用いることにより、
ソケットを使用せずに、前記半導体装置を前記バーンイ
ン基板の電極と良好に接触させることができ、信頼性の
高いバーンイン試験を行うことができる。また前記バー
ンイン基板にソケットを用いていないため、前記バーン
イン基板の製造コストを低減することができ、前記半導
体装置の製造コストを低減することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態である半導体装置のバーン
イン基板の全体構造を示す斜視図である。

【図２】本発明の一実施形態であるバーンイン基板を示
す概略平面図である。

【図３】本発明の一実施形態であるバーンイン基板の被
処理物である半導体装置の搭載部位を示す要部平面図で
ある。

【図４】本発明の一実施形態であるバーンイン基板の押
さえ蓋を示す概略平面図である。

【図５】本発明の一実施形態であるバーンイン基板の半
導体装置の搭載部位と押さえ蓋との関係を示す要部断面
図である。

【図６】本発明の一実施形態である前記バーンイン基板
と半導体装置との関係を示す平面図である。

【図７】本発明の一実施形態である前記バーンイン基板
と半導体装置との関係を示す断面図である。

【図８】本発明の一実施形態であるバーンイン基板の処
理を行うバーンイン装置の概略構成図である。

【図９】本発明の他の実施形態であるバーンイン基板を
示す断面図である。

【図１０】本発明である半導体装置のバーンイン基板の
位置決め溝の他の形状を示す平面図である。

【図１１】本発明である半導体装置のバーンイン基板の
位置決め溝の他の形状を示す平面図である。

【図１２】本発明の一実施例であるバーンイン基板にＳ
ＯＪ構造の半導体装置を搭載した断面図である。

【図１３】本発明であるバーンイン装置の被処理物であ
る半導体装置を示す斜視図である。

【符号の説明】

１…バーンイン基板、２…基板、３…押さえ蓋、４…位
置決め溝、５…電極、６…電極端子部、７…凸部、８…
押圧部、９…放熱孔、１０…孔部、１１…ロック機構、
１２…バーンイン装置、１３…基体、１４…処理部、１
５…制御部、１６…出し入れ口、１７…シャッター機
構、１８…ガイドレール、１９…コネクタ、２０…異方
導電マット（異方導電層）、２１…溝、２２…半導体装
置、２３…パッケージ、２４…リード（外部端子）。

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数の半導体装置を電気的に接続し、該半
   導体装置に電気的負荷を加えるバーンイン基板におい
   て、前記半導体装置を位置決めする位置決め溝と、前記
   位置決め溝内に設けられ前記半導体装置と電気的に接続
   される電極とからなる基板と、前記基板上に搭載された
   前記半導体装置を押圧する押圧部と、前記押圧部に沿っ
   て設けられた放熱孔とからなる押さえ蓋とを有すること
   を特徴とする半導体装置のバーンイン基板。
2. 【請求項２】前記位置決め溝が、前記半導体装置の角部
   近傍の少なくとも４つの外部端子をガイドするように構
   成されていることを特徴とする請求項１記載の半導体装
   置のバーンイン基板。
3. 【請求項３】前記位置決め溝が、前記半導体装置のパッ
   ケージをガイドするように構成されていることを特徴と
   する請求項１記載の半導体装置のバーンイン基板。
4. 【請求項４】前記位置決め溝内に設けられた電極の表面
   が、前記半導体装置の外部端子と多点接触するように構
   成されていることを特徴とする請求項１記載の半導体装
   置のバーンイン基板。
5. 【請求項５】前記電極が、前記基板の厚さ方向に導電性
   を有する異方導電層を介して多点接触されることを特徴
   とする請求項４記載の半導体装置のバーンイン基板。
6. 【請求項６】複数の半導体装置を電気的に接続し、該半
   導体装置に電気的負荷を加えるバーンイン方法におい
   て、前記半導体装置を位置決めする位置決め溝と、前記
   位置決め溝内に設けられ前記半導体装置と電気的に接続
   される電極とからなる基板と、前記基板上に搭載された
   前記半導体装置を押圧する押圧部と、前記押圧部に沿っ
   て設けられた放熱孔とからなる押さえ蓋とを有するバー
   ンイン基板を準備する工程と、前記バーンイン基板の前
   記位置決め溝に半導体装置を搭載する工程と、前記位置
   決め溝に搭載された半導体装置を前記押さえ蓋で前記基
   板に保持固定する工程と、前記半導体装置を保持固定し
   た前記バーンイン基板を介して該半導体装置に電気的負
   荷を加える工程とを有することを特徴とする半導体装置
   のバーンイン方法。