JPH11119742A - マトリクス表示装置 - Google Patents
マトリクス表示装置Info
- Publication number
- JPH11119742A JPH11119742A JP28325897A JP28325897A JPH11119742A JP H11119742 A JPH11119742 A JP H11119742A JP 28325897 A JP28325897 A JP 28325897A JP 28325897 A JP28325897 A JP 28325897A JP H11119742 A JPH11119742 A JP H11119742A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- gate bus
- circuit
- circuits
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 垂直走査回路の動作時の電源変動が、ゲート
バスラインの駆動回路の電源ラインに進入し、それが要
因となって均一な表示画像が得られなかった。 【解決手段】 ゲートバスライン１１を直接駆動する駆
動回路であるゲートバス出力バッファ回路２５ａ，２５
ｂの電源電圧Ｖｄｄ２，Ｖｓｓ２を、垂直走査回路であ
る垂直シフトレジスタ回路２３ａ，２３ｂの電源電圧Ｖ
ｄｄ１，Ｖｓｓ１とは別電源から供給することにより、
ゲートバス出力バッファ回路２５ａ，２５ｂの電源電圧
Ｖｄｄ２，Ｖｓｓ２が垂直シフトレジスタ回路２４ａ，
２４ｂの電源電圧Ｖｄｄ１，Ｖｓｓ１の変動の影響を受
けないようにし、ゲートバスライン１１の電位の安定化
を図る。
バスラインの駆動回路の電源ラインに進入し、それが要
因となって均一な表示画像が得られなかった。 【解決手段】 ゲートバスライン１１を直接駆動する駆
動回路であるゲートバス出力バッファ回路２５ａ，２５
ｂの電源電圧Ｖｄｄ２，Ｖｓｓ２を、垂直走査回路であ
る垂直シフトレジスタ回路２３ａ，２３ｂの電源電圧Ｖ
ｄｄ１，Ｖｓｓ１とは別電源から供給することにより、
ゲートバス出力バッファ回路２５ａ，２５ｂの電源電圧
Ｖｄｄ２，Ｖｓｓ２が垂直シフトレジスタ回路２４ａ，
２４ｂの電源電圧Ｖｄｄ１，Ｖｓｓ１の変動の影響を受
けないようにし、ゲートバスライン１１の電位の安定化
を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示装
置に関し、特に画素ごとにスイッチング素子を備えたア
クティブマトリクス表示装置に関する。
置に関し、特に画素ごとにスイッチング素子を備えたア
クティブマトリクス表示装置に関する。
【０００２】
【従来の技術】液晶表示装置、ＥＬ(Electro Luminesce
nt) 表示装置あるいはプラズマ表示装置等のマトリクス
表示装置では、マトリクス状に２次元配置された画素を
選択的に駆動することにより、画面上に表示パターンを
形成するようになっている。すなわち、選択された画素
において、画素電極とこれに対向する対向電極との間に
電圧が印加されることにより、これら電極間に介在する
表示媒体の光学的変調が行われ、この光学的変調が表示
パターンとして認識される。
nt) 表示装置あるいはプラズマ表示装置等のマトリクス
表示装置では、マトリクス状に２次元配置された画素を
選択的に駆動することにより、画面上に表示パターンを
形成するようになっている。すなわち、選択された画素
において、画素電極とこれに対向する対向電極との間に
電圧が印加されることにより、これら電極間に介在する
表示媒体の光学的変調が行われ、この光学的変調が表示
パターンとして認識される。
【０００３】このマトリクス表示装置の駆動方式とし
て、画素ごとに設けられたスイッチング素子によって各
画素の画素電極を駆動するアクティブマトリクス駆動方
式が知られている。また、スイッチング素子としては、
ＴＦＴ（薄膜トランジスタ）、ＭＩＭ（金属‐絶縁層‐
金属）素子、ＭＯＳトランジスタ、ダイオード等が知ら
れている。
て、画素ごとに設けられたスイッチング素子によって各
画素の画素電極を駆動するアクティブマトリクス駆動方
式が知られている。また、スイッチング素子としては、
ＴＦＴ（薄膜トランジスタ）、ＭＩＭ（金属‐絶縁層‐
金属）素子、ＭＯＳトランジスタ、ダイオード等が知ら
れている。
【０００４】かかるアクティブマトリクス表示装置のう
ち、例えば、表示媒体として液晶を用い、かつスイッチ
ング素子としてＴＦＴを用いたアクティブマトリクス液
晶表示装置の構成の概略を図６に、その画素部の等価回
路を図７にそれぞれ示す。なお、図６においては、画素
部の構成を簡略化して示している。
ち、例えば、表示媒体として液晶を用い、かつスイッチ
ング素子としてＴＦＴを用いたアクティブマトリクス液
晶表示装置の構成の概略を図６に、その画素部の等価回
路を図７にそれぞれ示す。なお、図６においては、画素
部の構成を簡略化して示している。
【０００５】このアクティブマトリクス液晶表示装置で
は、垂直シフトレジスタ回路１０６の垂直走査に基づい
てゲートバス出力バッファ回路１０７からゲートバスラ
イン１０４に走査信号が印加されると、画素ＴＦＴ１０
１のドレイン電極とソース電極の間が低抵抗になり、水
平駆動回路１０８から信号ライン１０５に入力された画
像信号に応じた電圧が液晶セル１０２の画素電極とその
付加容量１０３に印加される。この電圧の印加により、
画素電極と対向電極との間に封止された液晶の光学的特
性の変調が行われる。
は、垂直シフトレジスタ回路１０６の垂直走査に基づい
てゲートバス出力バッファ回路１０７からゲートバスラ
イン１０４に走査信号が印加されると、画素ＴＦＴ１０
１のドレイン電極とソース電極の間が低抵抗になり、水
平駆動回路１０８から信号ライン１０５に入力された画
像信号に応じた電圧が液晶セル１０２の画素電極とその
付加容量１０３に印加される。この電圧の印加により、
画素電極と対向電極との間に封止された液晶の光学的特
性の変調が行われる。
【０００６】一方、ゲートバスライン１０４に印加され
ていた走査信号が消滅すると、画素ＴＦＴ１０１のソー
ス電極とドレイン電極との間が高抵抗となり、液晶セル
１０２および付加容量１０３に充電された電荷は、ゲー
トバスライン１０４上に次の走査信号が印加されるまで
の一周期の間保持される。ここで、液晶セル１０２に保
持された電荷の減衰速度は、表示媒体である液晶材料の
電気特性と画素ＴＦＴ１０１のリーク電流に依存する。
このように付加容量１０３は、充電された電荷を一周期
の間保持し、液晶セル１０２を高電圧の状態を維持する
ために設けられている。
ていた走査信号が消滅すると、画素ＴＦＴ１０１のソー
ス電極とドレイン電極との間が高抵抗となり、液晶セル
１０２および付加容量１０３に充電された電荷は、ゲー
トバスライン１０４上に次の走査信号が印加されるまで
の一周期の間保持される。ここで、液晶セル１０２に保
持された電荷の減衰速度は、表示媒体である液晶材料の
電気特性と画素ＴＦＴ１０１のリーク電流に依存する。
このように付加容量１０３は、充電された電荷を一周期
の間保持し、液晶セル１０２を高電圧の状態を維持する
ために設けられている。
【０００７】しかしながら、透明絶縁基板上に作成され
るＴＦＴにおいては、ＴＦＴ作成工程のバラツキに起因
してトランジスタの閾値電圧Ｖｔｈが変動する。特に、
画素ＴＦＴ１０１としてＮチャネルＴＦＴを用いた場合
において、画素ＴＦＴ１０１がオフ状態では先に述べた
ように、液晶セル１０２および付加容量１０３に充電さ
れた電荷を、ゲートバスライン１０４上に次の走査信号
が印加されるまでの一周期の間保持する必要があるが、
トランジスタ特性がデプレッションである場合にはこの
電荷を保持できないことになる。
るＴＦＴにおいては、ＴＦＴ作成工程のバラツキに起因
してトランジスタの閾値電圧Ｖｔｈが変動する。特に、
画素ＴＦＴ１０１としてＮチャネルＴＦＴを用いた場合
において、画素ＴＦＴ１０１がオフ状態では先に述べた
ように、液晶セル１０２および付加容量１０３に充電さ
れた電荷を、ゲートバスライン１０４上に次の走査信号
が印加されるまでの一周期の間保持する必要があるが、
トランジスタ特性がデプレッションである場合にはこの
電荷を保持できないことになる。
【０００８】このため、液晶をＴＮ(Twisted Nematic)
型のノーマリーホワイトで表示している液晶表示装置に
おいては、黒信号を入力しても、デプレッションによる
オフ電流のリークにより、維持した電圧は低下し、画素
電極に誘起された電荷は消滅してしまう。図８に、画素
ＴＦＴのデプレッション特性を示す。その結果、黒信号
の入力にも拘らず白の表示をしてしまう。これが面内で
ばらつくために、従来は、図９に示すように、画素の信
号電圧の一番低い電圧（信号ライン電位のローレベル）
よりもゲート電位（ゲートバスライン電位のローレベ
ル）を低く抑えるようにしている。
型のノーマリーホワイトで表示している液晶表示装置に
おいては、黒信号を入力しても、デプレッションによる
オフ電流のリークにより、維持した電圧は低下し、画素
電極に誘起された電荷は消滅してしまう。図８に、画素
ＴＦＴのデプレッション特性を示す。その結果、黒信号
の入力にも拘らず白の表示をしてしまう。これが面内で
ばらつくために、従来は、図９に示すように、画素の信
号電圧の一番低い電圧（信号ライン電位のローレベル）
よりもゲート電位（ゲートバスライン電位のローレベ
ル）を低く抑えるようにしている。
【０００９】
【発明が解決しようとする課題】しかしながら、これ
は、画素ＴＦＴ１０１のソース電圧をＶｓ、ゲート電圧
をＶｇとすると、Ｖｔｈ＞｜Ｖｓ−Ｖｇ｜が成り立つ場
合であり、したがって画素ＴＦＴ１０１の閾値電圧Ｖｔ
ｈは、Ｖｓ−Ｖｇよりもできるだけ大きい方が望まし
い。
は、画素ＴＦＴ１０１のソース電圧をＶｓ、ゲート電圧
をＶｇとすると、Ｖｔｈ＞｜Ｖｓ−Ｖｇ｜が成り立つ場
合であり、したがって画素ＴＦＴ１０１の閾値電圧Ｖｔ
ｈは、Ｖｓ−Ｖｇよりもできるだけ大きい方が望まし
い。
【００１０】ところで、垂直シフトレジスタ回路１０６
においては、その動作時に電源電圧ＶＤＤ，ＶＳＳが変
動する。そして、従来のアクティブマトリクス液晶表示
装置では、垂直シフトレジスタ回路１０６の電源とゲー
トバス出力バッファ回路１０７の電源とを共通にしてい
たため、垂直シフトレジスタ回路１０６の電源電圧ＶＤ
Ｄ，ＶＳＳの変動がゲートバス出力バッファ回路１０７
の電源ラインに進入する。これに伴い、図３に示すよう
にゲートバスラインの電位が変動し、画素ＴＦＴがＶｔ
ｈ＜｜Ｖｓ−Ｖｇ｜の状態になるため、画素電極に誘起
された電荷がリークし、白表示不良に伴う画像のちらつ
きが発生し、均一な液晶表示画像が得られないことにな
る。
においては、その動作時に電源電圧ＶＤＤ，ＶＳＳが変
動する。そして、従来のアクティブマトリクス液晶表示
装置では、垂直シフトレジスタ回路１０６の電源とゲー
トバス出力バッファ回路１０７の電源とを共通にしてい
たため、垂直シフトレジスタ回路１０６の電源電圧ＶＤ
Ｄ，ＶＳＳの変動がゲートバス出力バッファ回路１０７
の電源ラインに進入する。これに伴い、図３に示すよう
にゲートバスラインの電位が変動し、画素ＴＦＴがＶｔ
ｈ＜｜Ｖｓ−Ｖｇ｜の状態になるため、画素電極に誘起
された電荷がリークし、白表示不良に伴う画像のちらつ
きが発生し、均一な液晶表示画像が得られないことにな
る。
【００１１】一方、アクティブマトリクス液晶表示装置
の駆動方法の一つとして、対向電極の電位を反転させる
コモン反転駆動法がある。このコモン反転駆動法は、コ
モン電圧Ｖｃｏｍを１Ｈ（Ｈは水平期間）ごとに反転さ
せて駆動を行うことから、実効的な駆動電圧を下げて駆
動できるため、水平駆動回路の低電圧化を図ることがで
きる。
の駆動方法の一つとして、対向電極の電位を反転させる
コモン反転駆動法がある。このコモン反転駆動法は、コ
モン電圧Ｖｃｏｍを１Ｈ（Ｈは水平期間）ごとに反転さ
せて駆動を行うことから、実効的な駆動電圧を下げて駆
動できるため、水平駆動回路の低電圧化を図ることがで
きる。
【００１２】しかしながら、コモン反転駆動法を用いる
と、駆動電圧が全体的に下がるために、図１０に示すよ
うに、Ｖｃｏｍ反転なし（Ａ）でのＶｓ−Ｖｇ（＝ΔＶ
１）に比べてＶｃｏｍ反転あり（Ｂ）でのＶｓ−Ｖｇ
（＝ΔＶ２）が小さく（ΔＶ２＜ΔＶ１）、したがって
コモン反転駆動法を用いたアクティブマトリクス液晶表
示装置では特に、ＶｔｈとＶｓ−Ｖｇのマージンが小さ
くなるため、白表示不良が発生し易くなる。
と、駆動電圧が全体的に下がるために、図１０に示すよ
うに、Ｖｃｏｍ反転なし（Ａ）でのＶｓ−Ｖｇ（＝ΔＶ
１）に比べてＶｃｏｍ反転あり（Ｂ）でのＶｓ−Ｖｇ
（＝ΔＶ２）が小さく（ΔＶ２＜ΔＶ１）、したがって
コモン反転駆動法を用いたアクティブマトリクス液晶表
示装置では特に、ＶｔｈとＶｓ−Ｖｇのマージンが小さ
くなるため、白表示不良が発生し易くなる。
【００１３】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、垂直走査回路の動作
に伴う電源変動によるゲートバスライン電位への影響を
なくし、均一な表示画像を得ることを可能としたマトリ
クス表示装置を提供することにある。
であり、その目的とするところは、垂直走査回路の動作
に伴う電源変動によるゲートバスライン電位への影響を
なくし、均一な表示画像を得ることを可能としたマトリ
クス表示装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明では、複数行のゲ
ートラインの各々と複数列の信号ラインの各々の交差部
に複数個の画素を２次元配置してなるマトリクス表示装
置において、ゲートラインを直接駆動する駆動回路の電
源を、垂直走査回路の電源と別電源とした構成を採って
いる。
ートラインの各々と複数列の信号ラインの各々の交差部
に複数個の画素を２次元配置してなるマトリクス表示装
置において、ゲートラインを直接駆動する駆動回路の電
源を、垂直走査回路の電源と別電源とした構成を採って
いる。
【００１５】上記構成のマトリクス表示装置において、
ゲートラインの駆動回路の電源を垂直走査回路に対して
独立に設けることで、垂直走査回路の動作時に発生する
電源電圧の変動が、ゲートラインの駆動回路の電源ライ
ンに進入しなくなる。その結果、垂直走査回路の電源変
動に起因してゲートラインの電位が変動することがなく
なるため、電源変動に伴う画素における電荷のリークが
なくなり、よってノーマリーホワイト表示における白表
示不良に伴う画像のちらつきがなくなる。
ゲートラインの駆動回路の電源を垂直走査回路に対して
独立に設けることで、垂直走査回路の動作時に発生する
電源電圧の変動が、ゲートラインの駆動回路の電源ライ
ンに進入しなくなる。その結果、垂直走査回路の電源変
動に起因してゲートラインの電位が変動することがなく
なるため、電源変動に伴う画素における電荷のリークが
なくなり、よってノーマリーホワイト表示における白表
示不良に伴う画像のちらつきがなくなる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、例えばアク
ティブマトリクス液晶表示装置に適用された本発明の一
実施形態を示すブロック図である。
て図面を参照して詳細に説明する。図１は、例えばアク
ティブマトリクス液晶表示装置に適用された本発明の一
実施形態を示すブロック図である。
【００１７】図１において、複数行のゲートバスライン
１１の各々と複数列の信号ライン１２の各々の交差部に
は複数個の画素１３が２次元配置され、これら２次元配
置の画素１３によってマトリクス表示部１４が構成され
ている。なお、図１には簡単のため、画素１３として、
ゲートバスライン１１にゲート電極が、信号ライン１２
にソース電極がそれぞれ接続された画素ＴＦＴ１５およ
びこの画素ＴＦＴ１５のドレイン電極に画素電極が接続
された液晶セル１６からなる構成のものを示している
が、実際には、図７に示すように、画素ＴＦＴ１５のリ
ークの許容性を高めるための付加容量も設けられてい
る。
１１の各々と複数列の信号ライン１２の各々の交差部に
は複数個の画素１３が２次元配置され、これら２次元配
置の画素１３によってマトリクス表示部１４が構成され
ている。なお、図１には簡単のため、画素１３として、
ゲートバスライン１１にゲート電極が、信号ライン１２
にソース電極がそれぞれ接続された画素ＴＦＴ１５およ
びこの画素ＴＦＴ１５のドレイン電極に画素電極が接続
された液晶セル１６からなる構成のものを示している
が、実際には、図７に示すように、画素ＴＦＴ１５のリ
ークの許容性を高めるための付加容量も設けられてい
る。
【００１８】複数個の画素１３を列単位で選択して駆動
するための水平駆動回路１７は、水平走査パルスを順次
出力する水平シフトレジスタ回路１８と、デジタル画像
データを取り込む配線部１９と、この取り込んだデジタ
ル画像データを順次格納するデジタルデータメモリ回路
２０と、データのレベル変換をなすレベル変換回路２１
と、デジタルデータをアナログデータに変換するデジタ
ルアナログ変換回路２２とから構成されている。
するための水平駆動回路１７は、水平走査パルスを順次
出力する水平シフトレジスタ回路１８と、デジタル画像
データを取り込む配線部１９と、この取り込んだデジタ
ル画像データを順次格納するデジタルデータメモリ回路
２０と、データのレベル変換をなすレベル変換回路２１
と、デジタルデータをアナログデータに変換するデジタ
ルアナログ変換回路２２とから構成されている。
【００１９】複数個の画素１３を行単位で選択して駆動
するための垂直駆動回路２３ａ，２３ｂは、マトリクス
表示部１４の左右両側に配置されており、各々、垂直走
査することによって垂直走査パルスを順次出力する垂直
シフトレジスタ回路２４ａ，２４ｂと、これら垂直シフ
トレジスタ回路２４ａ，２４ｂから順次出力される垂直
走査パルスに応答してゲートバスライン１１を直接駆動
するゲートバス出力バッファ回路２５ａ，２５ｂとから
構成されている。
するための垂直駆動回路２３ａ，２３ｂは、マトリクス
表示部１４の左右両側に配置されており、各々、垂直走
査することによって垂直走査パルスを順次出力する垂直
シフトレジスタ回路２４ａ，２４ｂと、これら垂直シフ
トレジスタ回路２４ａ，２４ｂから順次出力される垂直
走査パルスに応答してゲートバスライン１１を直接駆動
するゲートバス出力バッファ回路２５ａ，２５ｂとから
構成されている。
【００２０】そして、垂直シフトレジスタ回路２４ａ，
２４ｂには電源電圧Ｖｄｄ１，Ｖｓｓ１が供給され、ゲ
ートバス出力バッファ回路２５ａ，２５ｂには電源電圧
Ｖｄｄ１，Ｖｓｓ１とは別の電源（図示せず）から電源
電圧Ｖｄｄ２，Ｖｓｓ２が供給されるようになってい
る。すなわち、垂直シフトレジスタ回路２４ａ，２４ｂ
とゲートバス出力バッファ回路２５ａ，２５は各々、独
立した電源から電源電圧Ｖｄｄ１，Ｖｓｓ１とＶｄｄ
２，Ｖｓｓ２が供給されるようになっている。
２４ｂには電源電圧Ｖｄｄ１，Ｖｓｓ１が供給され、ゲ
ートバス出力バッファ回路２５ａ，２５ｂには電源電圧
Ｖｄｄ１，Ｖｓｓ１とは別の電源（図示せず）から電源
電圧Ｖｄｄ２，Ｖｓｓ２が供給されるようになってい
る。すなわち、垂直シフトレジスタ回路２４ａ，２４ｂ
とゲートバス出力バッファ回路２５ａ，２５は各々、独
立した電源から電源電圧Ｖｄｄ１，Ｖｓｓ１とＶｄｄ
２，Ｖｓｓ２が供給されるようになっている。
【００２１】上記構成のアクティブマトリクス液晶表示
装置において、垂直シフトレジスタ回路２４ａ，２４ｂ
では、その動作時に貫通電流が流れることにより、その
貫通電流がアルミ配線の抵抗で電圧降下を起こし、電源
配線の電位が変動するため、電源電圧Ｖｄｄ１，Ｖｓｓ
１が変動する。ところが、ゲートバス出力バッファ回路
２５ａ，２５ｂの電源電圧Ｖｄｄ２，Ｖｓｓ２が垂直シ
フトレジスタ回路２４ａ，２４ｂの電源電圧Ｖｄｄ１，
Ｖｓｓ１とは独立しているため、当該電源電圧Ｖｄｄ
１，Ｖｓｓ１の変動はゲートバス出力バッファ回路２５
ａ，２５ｂの電源ラインに進入することはない。
装置において、垂直シフトレジスタ回路２４ａ，２４ｂ
では、その動作時に貫通電流が流れることにより、その
貫通電流がアルミ配線の抵抗で電圧降下を起こし、電源
配線の電位が変動するため、電源電圧Ｖｄｄ１，Ｖｓｓ
１が変動する。ところが、ゲートバス出力バッファ回路
２５ａ，２５ｂの電源電圧Ｖｄｄ２，Ｖｓｓ２が垂直シ
フトレジスタ回路２４ａ，２４ｂの電源電圧Ｖｄｄ１，
Ｖｓｓ１とは独立しているため、当該電源電圧Ｖｄｄ
１，Ｖｓｓ１の変動はゲートバス出力バッファ回路２５
ａ，２５ｂの電源ラインに進入することはない。
【００２２】このように、ゲートバスライン１１を直接
駆動する駆動回路であるゲートバス出力バッファ回路２
５ａ，２５ｂの電源を、垂直走査回路である垂直シフト
レジスタ回路２３ａ，２３ｂの電源と別電源とし、ゲー
トバスライン１１の低電位を垂直シフトレジスタ回路２
３ａ，２３ｂとは独立に変動できるようにしたことによ
り、図２に示すように、ゲートバス出力バッファ回路２
５ａ，２５ｂの電源電圧Ｖｄｄ２，Ｖｓｓ２は垂直シフ
トレジスタ回路２４ａ，２４ｂの電源変動の影響を受け
ず、ゲートバスライン１１の電位が安定する。
駆動する駆動回路であるゲートバス出力バッファ回路２
５ａ，２５ｂの電源を、垂直走査回路である垂直シフト
レジスタ回路２３ａ，２３ｂの電源と別電源とし、ゲー
トバスライン１１の低電位を垂直シフトレジスタ回路２
３ａ，２３ｂとは独立に変動できるようにしたことによ
り、図２に示すように、ゲートバス出力バッファ回路２
５ａ，２５ｂの電源電圧Ｖｄｄ２，Ｖｓｓ２は垂直シフ
トレジスタ回路２４ａ，２４ｂの電源変動の影響を受け
ず、ゲートバスライン１１の電位が安定する。
【００２３】したがって、本発明に係るアクティブマト
リクス液晶表示装置では、画素ＴＦＴ１３の閾値電圧を
Ｖｔｈ、ソース電圧をＶｓ、ゲート電圧をＶｇとする
と、電源変動の影響を受ける従来装置に比べてＶｔｈ＞
｜Ｖｓ−Ｖｇ｜のマージンを大きくとれる。その結果、
白表示不良に伴う画像のちらつきが軽減され、均一な液
晶表示画像が得られる。
リクス液晶表示装置では、画素ＴＦＴ１３の閾値電圧を
Ｖｔｈ、ソース電圧をＶｓ、ゲート電圧をＶｇとする
と、電源変動の影響を受ける従来装置に比べてＶｔｈ＞
｜Ｖｓ−Ｖｇ｜のマージンを大きくとれる。その結果、
白表示不良に伴う画像のちらつきが軽減され、均一な液
晶表示画像が得られる。
【００２４】ところで、特にゲートバスライン１１は、
途中、信号ライン１２と交差する場所が非常に多くあ
り、この交差部での容量がそのカップリングによってゲ
ートバスライン１１への画像信号の進入を招いているの
が現状である。そこで、本実施形態においては、上述し
たように、垂直駆動回路２３ａ，２３ｂをマトリクス表
示部１４の左右両側に設け、ゲートバスライン１１に対
して両側からゲート信号を入力するようにしている。
途中、信号ライン１２と交差する場所が非常に多くあ
り、この交差部での容量がそのカップリングによってゲ
ートバスライン１１への画像信号の進入を招いているの
が現状である。そこで、本実施形態においては、上述し
たように、垂直駆動回路２３ａ，２３ｂをマトリクス表
示部１４の左右両側に設け、ゲートバスライン１１に対
して両側からゲート信号を入力するようにしている。
【００２５】このように、各画素１３をマトリクス画素
部１４の左右両側から駆動するようにすることにより、
従来装置のように片側からゲート信号を入力して駆動す
るのに比べて、ゲート信号の応答性を向上できるととも
に、高い電圧、低い電圧の長時間に亘る安定性を得るこ
とができる。これにより、水平方向での画像品質が改善
され、再現性の良い色合い、輝度が得られる。
部１４の左右両側から駆動するようにすることにより、
従来装置のように片側からゲート信号を入力して駆動す
るのに比べて、ゲート信号の応答性を向上できるととも
に、高い電圧、低い電圧の長時間に亘る安定性を得るこ
とができる。これにより、水平方向での画像品質が改善
され、再現性の良い色合い、輝度が得られる。
【００２６】なお、上記実施形態では、垂直シフトレジ
スタ回路２３ａ，２３ｂへの電源電圧Ｖｄｄ１，Ｖｓｓ
１の供給およびゲートバス出力バッファ回路２４ａ，２
４ｂへの電源Ｖｄｄ２，Ｖｓｓ２の供給を、マトリクス
表示部１４の図の下側に配線した電源ライン２６を介し
て行うとしたが、図４に示すように、マトリクス表示部
１４の図の上側にも電源ライン２７を配線し、電源ライ
ン２６，２７を介して左右の垂直シフトレジスタ回路２
３ａ，２３ｂ間およびゲートバス出力バッファ回路２４
ａ，２４ｂ間で相互に電源供給を行うようにしても良
い。
スタ回路２３ａ，２３ｂへの電源電圧Ｖｄｄ１，Ｖｓｓ
１の供給およびゲートバス出力バッファ回路２４ａ，２
４ｂへの電源Ｖｄｄ２，Ｖｓｓ２の供給を、マトリクス
表示部１４の図の下側に配線した電源ライン２６を介し
て行うとしたが、図４に示すように、マトリクス表示部
１４の図の上側にも電源ライン２７を配線し、電源ライ
ン２６，２７を介して左右の垂直シフトレジスタ回路２
３ａ，２３ｂ間およびゲートバス出力バッファ回路２４
ａ，２４ｂ間で相互に電源供給を行うようにしても良
い。
【００２７】さらに、図５に示すように、左右の垂直シ
フトレジスタ回路２３ａ，２３ｂおよびゲートバス出力
バッファ回路２４ａ，２４ｂの各々において、電源電圧
Ｖｄｄ１，Ｖｓｓ１およびＶｄｄ２，Ｖｓｓ２の各電源
ラインを各回路に対して平行に、即ち行方向（垂直方
向）に沿って配線し、各回路に対してその両側から電源
供給を行う構成とすることも可能である。
フトレジスタ回路２３ａ，２３ｂおよびゲートバス出力
バッファ回路２４ａ，２４ｂの各々において、電源電圧
Ｖｄｄ１，Ｖｓｓ１およびＶｄｄ２，Ｖｓｓ２の各電源
ラインを各回路に対して平行に、即ち行方向（垂直方
向）に沿って配線し、各回路に対してその両側から電源
供給を行う構成とすることも可能である。
【００２８】また、上記実施形態においては、表示媒体
として液晶材料を用いた液晶表示装置に適用した場合に
ついて説明したが、ＥＬ表示装置やプラズマ表示装置な
どの他のマトリクス表示装置にも同様に適用可能であ
る。さらに、スイッチング素子として、ＴＦＴに限ら
ず、ＭＩＭ素子、ＭＯＳトランジスタあるいはダイオー
ド等を用いることも可能である。
として液晶材料を用いた液晶表示装置に適用した場合に
ついて説明したが、ＥＬ表示装置やプラズマ表示装置な
どの他のマトリクス表示装置にも同様に適用可能であ
る。さらに、スイッチング素子として、ＴＦＴに限ら
ず、ＭＩＭ素子、ＭＯＳトランジスタあるいはダイオー
ド等を用いることも可能である。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ゲートバスラインを直接駆動する駆動回路の電源を、垂
直走査回路の電源と別電源とし、ゲートバスラインの低
電位を垂直走査回路とは独立に変動できるようにしたこ
とにより、駆動回路の電源電圧は垂直走査回路の電源変
動の影響を受けず、当該駆動回路によって直接駆動され
るゲートバスラインの電位が安定するため、画像のちら
つきが軽減され、均一な表示画像が得られる。
ゲートバスラインを直接駆動する駆動回路の電源を、垂
直走査回路の電源と別電源とし、ゲートバスラインの低
電位を垂直走査回路とは独立に変動できるようにしたこ
とにより、駆動回路の電源電圧は垂直走査回路の電源変
動の影響を受けず、当該駆動回路によって直接駆動され
るゲートバスラインの電位が安定するため、画像のちら
つきが軽減され、均一な表示画像が得られる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】本発明に係るゲートバスライン電位の安定性を
説明する波形図である。
説明する波形図である。
【図３】従来例に係るゲートバスライン電位の安定性を
説明する波形図である。
説明する波形図である。
【図４】本発明の変形例（その１）を示すブロック図で
ある。
ある。
【図５】本発明の変形例（その２）を示すブロック図で
ある。
ある。
【図６】従来例を示すブロック図である。
【図７】画素部の等価回路図である。
【図８】画素ＴＦＴのデプレッション特性の説明図であ
る。
る。
【図９】画素ＴＦＴでの電圧印加状態を示す波形図であ
る。
る。
【図１０】コモン電圧Ｖｃｏｍに対する信号ライン電位
およびゲートバス信号の関係を示す波形図であり、
（Ａ）はＶｃｏｍ反転なしの場合を、（Ｂ）はＶｃｏｍ
反転ありの場合をそれぞれ示している。
およびゲートバス信号の関係を示す波形図であり、
（Ａ）はＶｃｏｍ反転なしの場合を、（Ｂ）はＶｃｏｍ
反転ありの場合をそれぞれ示している。
１１…ゲートバスライン、１２…信号ライン、１３…画
素、１４…マトリクス表示部、１５…画素ＴＦＴ、１６
…液晶セル、１７…水平駆動回路、２３ａ，２３ｂ…垂
直駆動回路、２４ａ，２４ｂ…垂直シフトレジスタ回
路、２５ａ，２５ｂ…ゲートバス出力バッファ回路
素、１４…マトリクス表示部、１５…画素ＴＦＴ、１６
…液晶セル、１７…水平駆動回路、２３ａ，２３ｂ…垂
直駆動回路、２４ａ，２４ｂ…垂直シフトレジスタ回
路、２５ａ，２５ｂ…ゲートバス出力バッファ回路
Claims (2)
- 【請求項１】 複数行のゲートラインの各々と複数列の
信号ラインの各々の交差部に複数個の画素を２次元配置
してなるマトリクス表示装置において、 前記複数個の画素を行方向に順次走査する垂直走査回路
と、 前記垂直走査回路による走査に基づいて前記ゲートライ
ンを直接駆動する駆動回路とを備え、 前記駆動回路の電源を前記垂直走査回路の電源と別電源
としたことを特徴とするマトリクス表示装置。 - 【請求項２】 前記垂直走査回路および前記駆動回路
を、２次元配置の画素からなる表示部の両側に配置した
ことを特徴とする請求項１記載のマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28325897A JPH11119742A (ja) | 1997-10-16 | 1997-10-16 | マトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28325897A JPH11119742A (ja) | 1997-10-16 | 1997-10-16 | マトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11119742A true JPH11119742A (ja) | 1999-04-30 |
Family
ID=17663133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28325897A Pending JPH11119742A (ja) | 1997-10-16 | 1997-10-16 | マトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11119742A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002083772A1 (en) * | 2001-04-11 | 2002-10-24 | Toyo Kasei Kogyo Company Limited | Coating composition for polyolefin resin and process for producing the same |
| JP2005208449A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2005351921A (ja) * | 2004-06-08 | 2005-12-22 | Hitachi Displays Ltd | 表示装置 |
| JP2007272162A (ja) * | 2005-05-27 | 2007-10-18 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
| KR101261607B1 (ko) | 2006-07-25 | 2013-05-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US8963911B2 (en) | 2012-07-04 | 2015-02-24 | Seiko Epson Corporation | Electro-optic device and electronic apparatus |
| EP3865941A1 (en) | 2020-02-17 | 2021-08-18 | FUJIFILM Business Innovation Corp. | Resin particle |
-
1997
- 1997-10-16 JP JP28325897A patent/JPH11119742A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002083772A1 (en) * | 2001-04-11 | 2002-10-24 | Toyo Kasei Kogyo Company Limited | Coating composition for polyolefin resin and process for producing the same |
| JP2005208449A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2005351921A (ja) * | 2004-06-08 | 2005-12-22 | Hitachi Displays Ltd | 表示装置 |
| JP2007272162A (ja) * | 2005-05-27 | 2007-10-18 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
| KR101261607B1 (ko) | 2006-07-25 | 2013-05-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US8786536B2 (en) | 2006-07-25 | 2014-07-22 | Samsung Display Co., Ltd. | Liquid crystal display having line drivers with reduced need for wide bandwidth switching |
| US8963911B2 (en) | 2012-07-04 | 2015-02-24 | Seiko Epson Corporation | Electro-optic device and electronic apparatus |
| EP3865941A1 (en) | 2020-02-17 | 2021-08-18 | FUJIFILM Business Innovation Corp. | Resin particle |
| US11884816B2 (en) | 2020-02-17 | 2024-01-30 | Fujifilm Business Innovation Corp. | Resin particle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798746A (en) | Liquid crystal display device | |
| US6169532B1 (en) | Display apparatus and method for driving the display apparatus | |
| US7903072B2 (en) | Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size | |
| KR100757766B1 (ko) | 표시 장치 및 주사선용 드라이버 회로 | |
| KR100519468B1 (ko) | 평면표시장치 | |
| EP0617398A1 (en) | Method for driving active matrix liquid crystal display panel | |
| US8232932B2 (en) | Display device | |
| US7215310B2 (en) | Liquid crystal display device | |
| US20060221033A1 (en) | Display device | |
| US6788282B2 (en) | Driving method for electro-optical device, driving circuit therefor, electro-optical device, and electronic apparatus | |
| KR20020052137A (ko) | 액정표시장치 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| KR100508050B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| KR100465472B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| US7145543B2 (en) | Image display unit | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| US7528813B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| EP0526713A2 (en) | Liquid crystal display with active matrix | |
| JP3481349B2 (ja) | 画像表示装置 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| KR100761612B1 (ko) | 전기 광학 장치 및 전자 기기 | |
| US20050017937A1 (en) | Active matrix driver | |
| JP2008096915A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| US6219018B1 (en) | Active matrix type display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041207 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050111 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050517 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |