JPH11120118A - 複数回路によるシリアルバスへの多重アクセス方法 - Google Patents

複数回路によるシリアルバスへの多重アクセス方法

Info

Publication number
JPH11120118A
JPH11120118A JP10214737A JP21473798A JPH11120118A JP H11120118 A JPH11120118 A JP H11120118A JP 10214737 A JP10214737 A JP 10214737A JP 21473798 A JP21473798 A JP 21473798A JP H11120118 A JPH11120118 A JP H11120118A
Authority
JP
Japan
Prior art keywords
circuit boards
serial bus
address
bus
unique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10214737A
Other languages
English (en)
Inventor
John Day
デイ ジョン
Nathan John
ジョン ネーサン
Bruce Negley
ネグレー ブルース
Shannon Poulin
ポーリン シャノン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of JPH11120118A publication Critical patent/JPH11120118A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 複数の回路基板がシリアル・バスに柔軟に
多重接続できるようにする方法。 【解決手段】 回路基板を共通シリアル・バス上で他の
回路基板と共に使用できるようになる前に、各回路基板
に独自のソフトウェア・アドレスを割り当てなければな
らない。独自のソフトウェア・アドレスは、バス・マス
ター装置からアドレス割り当てコマンドを出させること
によって割り当てられ、該コマンドは、各回路基板に記
憶されている独自の通し番号を利用する。このアドレス
割り当てコマンドは、シリアル・バスに結合されている
各回路基板に問い合わせをして、完全に応答する各回路
基板に独自のソフトウェア・アドレスを割り当てる。シ
リアル・バス上の全ての回路基板に独自のソフトウェア
・アドレスが割り当てられるまで、シリアル・バス上の
各回路基板のためにアドレス割り当てコマンドが繰り返
し発せられる。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、シリアル・バスに
関し、特に、複数の回路基板によるシリアル・バスへの
多重接続を可能にする方法に関する。
【従来の技術】現在広く使われているシリアル通信プロ
トコルには、システムで個々の基板をアドレス指定する
方法が２つ、即ち（１）個別チップ選択と、（２）ソフ
トウェア・アドレス指定とがある。この両方の方法に潜
在的な欠点がある。個別チップ選択方法を使用するとき
には、シリアル・バス上の全ての基板が個別チップ選択
ラインに直接接続される。その結果として、個別チップ
選択ラインのために使用される基板面積が大きくなる。
このライン用基板面積は、バス上の基板の数が増えるに
従って大きくなる。ソフトウェアアドレス指定方法を使
用するときには、個々の基板をアドレス指定するために
とって置かれるビット数は限られている（即ち、３ビッ
ト）。その結果として、同じバス上に存在することので
きる回路基板の総数は８個に制限される。上記の両方の
方法には、システムが設計されるときに全てのアドレス
指定を正しい場所に設定しなければならないという制約
もある。その結果として、システムの中で回路基板同士
を交換することのできる柔軟なシステムを設計すること
は不可能である。従って、システム内の回路基板を識別
できるようにする改良された方法を提供する必要があ
る。その方法は、ほんの数個の回路基板を有するシステ
ムから無数の回路基板を有するシステムまで、いろいろ
なシステムにおいて回路基板を識別できるものでなけれ
ばならない。その方法は、複数の回路基板によるシリア
ル・バスへ柔軟に多重接続できる。その方法は、シリア
ル・バス上の回路基板の容易なホットプラギングもでき
る。
【発明が解決しようとする課題】本発明の一実施形態に
よれば、システム内の回路基板を識別できる改良された
方法を提供することが本発明の目的である。本発明の他
の目的は、ほんの数個の回路基板を有するシステムから
無数の回路基板を有するシステムまで、いろいろなシス
テムにおける回路基板を識別できる改良された方法を提
供することである。本発明の他の目的は、複数の回路基
板によりシリアル・バスへ柔軟に多重接続できる改良さ
れた方法を提供することである。本発明の他の目的は、
シリアル・バス上で、回路基板の容易なホットプラギン
グができる改良された方法を提供することである。
【課題を解決するための手段】本発明の一実施形態は、
複数の回路基板がシリアル・バスに柔軟に多重接続でき
るようにする方法である。この方法は、独自の通し番号
と、アドレス・データを記憶するレジスターとを各々有
する少なくとも２つの回路基板を設け、前記の少なくと
も２つの回路基板に結合されて前記の少なくとも２つの
回路基板とデータのやりとりをするシリアル・バスを設
け、そして、該シリアル・バスに結合されて該シリアル
・バスで前記の少なくとも２つの回路基板へのデータ転
送を開始するバス・マスター装置を設けるステップと、
該バス・マスター装置が前記の少なくとも２つの回路基
板へのデータ転送を実行できるように前記の少なくとも
２つの回路基板の各々に独自のソフトウェア・アドレス
を割り当てるステップとを含んでなり、前記の少なくと
も２つの回路基板の各々は、その特定の回路基板に個別
的に関連している独自のソフトウェア・アドレスを含む
コマンドにのみ応答する。本発明の上記、及び、その他
の目的、特徴、及び、利点は、添付図面に示されている
本発明の好ましい実施形態についての以下のより詳しい
解説から明らかとなろう。
【発明の実施の形態】図１にシステム１０が示されてい
る。システム１０は複数の回路基板１２を有する。各回
路基板１２に通し番号がローディングされ、それは不揮
発性通し番号レジスター１４に記憶される。通し番号
は、特定の回路基板１２を識別するのに使われる独自の
番号である。全ての回路基板１２が同種の回路基板であ
ってもよいが、各回路基板１２は独自の通し番号を有す
る。本発明の好ましい実施形態では、通し番号は４８ビ
ットの通し番号であって、製造者によってローディング
される。末端使用者が通し番号を変更することはできな
い。通し番号は、システム１０のパワーアップ時に各回
路基板１２に独自のソフトウェア・アドレスを配分する
ために使用され、このソフトウェア・アドレスはアドレ
ス・レジスター１６に記憶される。この独自のソフトウ
ェア・アドレスは、その特定の回路基板１２への全ての
標準的読み出しコマンド及び書き込みコマンドに使用さ
れる。各回路基板１２はシリアル・バス１８に結合され
ている。シリアル・バス１８は、各回路基板１２とデー
タをやりとりするために使用される。本発明の好ましい
実施形態では、シリアル・バスは集積回路間（Ｉ２Ｃ）
バス・プロトコルに適合する。Ｉ２Ｃバスは任意の集積
回路（ＩＣ）製造プロセス（即ち、ＮＭＯＳ、ＣＭＯ
Ｓ、バイポーラ、等）を支援するように設計された低速
シリアル・バスである。Ｉ２Ｃバスは２つの信号ライ
ン、すなわち、シリアル・データ・ライン、及び、シリ
アル・クロック・ラインから成っており、それは、Ｉ２
Ｃバスに結合されている回路基板１２間で（すなわち、
各回路基板１２は、マイクロコントローラ、ＬＣＤドラ
イバ、メモリー、キーボード・インターフェース、等の
複数のＩＣデバイスから成る）情報を伝送する。Ｉ２Ｃ
バス上の各回路基板１２は、その独自のソフトウェア・
アドレスによって見分けられ、回路基板１２の機能に応
じて送信装置又は受信装置として動作することができ
る。バス・マスター装置２０もシリアル・バス１８に結
合されている。バス・マスター装置２０は、シリアル・
バス１８でのデータ転送を開始するために使用される。
バス・マスター装置２０は、さらにデータ転送を可能に
するクロック信号を作る。シリアル・バス１８上に多数
の回路基板１２があるならば、回路基板内でのデータの
伝送が始まる前に各回路基板１２に独自のソフトウェア
・アドレスを割り当てなければならない。前述したよう
に、各回路基板１２は、独自のソフトウェア・アドレス
を保持しているアドレス・レジスター１６を有する。本
発明の好ましい実施形態では、ソフトウェア・アドレス
は８ビットの識別アドレス・バイトである。特定の回路
基板１２への全ての読み出しコマンド及び書き込みコマ
ンドは、その回路基板１２の識別アドレス・バイトを含
んでいる。パワーアップ時に、複数の回路基板１２の各
々のアドレス・レジスター１６はデフォルト・ロケーシ
ョンに初期化される。本発明の好ましい実施形態では、
複０数の回路基板１２の各々は００ｈのデフォルト・ア
ドレス・ロケーションに初期化される。デフォルト・ア
ドレス・ロケーションを使用する回路基板との通信は、
通常は、回路基板１２の試験又はプログラミングの時に
だけ行われ、２つ以上の回路基板１２がシリアル・バス
１８に結合されているときには行われない。回路基板１
２を他の回路基板１２を伴う共通シリアル・バス１２上
で使用できるようになる前に、独自のソフトウェア・ア
ドレスを全ての回路基板に割り当てなければならない。
各回路基板１２に記憶されている独自の通し番号を利用
するアドレス割り当てコマンドをバス・マスター装置２
０から出させることによって、独自のソフトウェア・ア
ドレスが割り当てられる。アドレス割り当てコマンド
は、シリアル・バス１８に結合されている各回路基板１
２に問い合わせをして、応答した各回路基板に独自のソ
フトウェア・アドレスを割り当てる。全ての回路基板１
２に独自のソフトウェア・アドレスが割り当てられるま
で、アドレス割り当てコマンドが各回路基板１２に対し
て繰り返し発せられる。バス・マスター装置２０がアド
レス割り当てコマンドを送ると、シリアル・バス１８上
の各回路基板１２は自分の独白の通し番号を送信し始め
る。そのシリアル・アドレスの各ビットがクロックアウ
トされてゆくとき、各回路基板１２は、シリアル・バス
１８を監視して、他の回路基板も自分独自の通し番号を
送信しつつあるか否か調べる。もし或る回路基板１２が
シリアル・バス１８に論理’１’を出力していて、且
つ、シリアル・バス１８が論理’０’状熊であることを
発見したならば、その回路基板１２は他の回路基板１２
がシリアル・バス１８を制御していると推定する。いず
れかの回路基板１２が、バスを制御しているのは自分で
はないと知ったならば、その回路基板１２は自分独自の
通し番号を送信するのを直ちにやめて待機モードに戻
る。ある回路基板１２がシリアル・バス１８を他の回路
基板１２に解放せずに自分の通し番号の全体を送信する
ならば、そのコマンドで送信された独自のソフトウェア
・アドレスは、完全に応答するこの回路基板１２のアド
レス・レジスター１６に転送される。この特定の回路基
板１２は、その後、この独自のソフトウェア・アドレス
を含んでいるコマンドにだけ応答するようになる。回路
基板１２に独自のソフトウェア・アドレスが割り当てら
れると、その回路基板は、電力が循環させられ、あるい
は、クリアー・アドレス・コマンドが送られるまでは最
早アドレス割り当てコマンドに対して応答しなくなる。
どの回路基板１２もアドレス割り当てコマンドに応答し
なくなるまでバス・マスター装置２０はこのプロセスを
繰り返す。この時点で、シリアル・バス１８上の回路基
板１２への独自のソフトウェア・アドレスの割り当てが
終わり、標準的読み書きコマンドを各回路基板１２に対
してその独自のソフトウェア・アドレスを使って実行す
ることができるようになる。独自のソフトウェア・アド
レスは、各々、各回路基板１２の揮発性メモリー・アド
レス・レジスター１６に記憶される。もし回路基板１２
への給電が停止され、あるいは、クリアー・アドレス・
コマンドが送られたならば、独自のソフトウェア・アド
レスを割り当てるプロセスを反復しなければならない。
本発明をその好ましい実施形態に関して具体的に図示し
説明したけれども、本発明の精神及び範囲から逸脱する
ことなく、それらの形や細部に、上記、及び、その他の
変更ができることは、当業者により理解されるであろ
う。
【図面の簡単な説明】
【図１】本発明の方法を適用して利益を得るデータ転送
システムの略機能ブロック図である。
【符号の説明】
１０ システム １２ 回路基板 １４ 不揮発性通し番号レジスタ １６ アドレス・レジスター １８ シリアル・バス ２０ バス・マスター装置
フロントページの続き (72)発明者 ネーサン ジョン アメリカ合衆国，85225アリゾナ州，チャ ンドラー，ノースベレロストリート 108 (72)発明者 ブルース ネグレー アメリカ合衆国，85048アリゾナ州，フェ ニックス，イーストビッグホーンアベニュ ー2647 (72)発明者 シャノン ポーリン アメリカ合衆国，85283アリゾナ州，テン プ，イーストエッジウォータードライブ 1541

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 複数の回路基板がシリアル・バスに柔軟
    に多重接続できるようにする方法であり、 独自の通し番号と、アドレス・データを記憶するレジス
    ターとを各々有する少なくとも２つの回路基板を設け、 前記の少なくとも２つの回路基板に結合されて前記の少
    なくとも２つの回路基板の各々に前記データを転送する
    シリアル・バスを設け、そして、 前記シリアル・バスに結合されて該シリアル・バスで前
    記の少なくとも２つの回路基板の各々へのデータ転送を
    開始するバス・マスター装置を設けるステップと、 該バス・マスター装置が前記の少なくとも２つの回路基
    板への前記データ転送を実行できるように前記の少なく
    とも２つの回路基板の各々に独自のソフトウェア・アド
    レスを割り当てるステップとを含んでなり、前記の少な
    くとも２つの回路基板の各々は、その特定の回路基板に
    個別的に関連している独自のソフトウェア・アドレスを
    含むコマンドにのみ応答することを特徴とする複数の回
    路基板がシリアル・バスに柔軟に多重接続できるように
    する方法。
  2. 【請求項２】 前記の少なくとも２つの回路基板の各々
    の前記アドレス・レジスターをデフォルト・ロケーショ
    ンに初期化するステップをさらに含んでなることを特徴
    とする請求項１に記載の複数の回路基板がシリアル・バ
    スに柔軟に多重接続できるようにする方法。
  3. 【請求項３】 前記の少なくとも２つの回路基板の各々
    に前記の独自のソフトウェア・アドレスを割り当てる前
    記ステップが、 前記回路基板の各々に問い合わせをするために前記バス
    ・マスター装置によってアドレス割り当てコマンドを送
    るステップと、 完全に応答する前記の少なくとも２つの回路基板の各々
    に前記の独自のソフトウェア・アドレスを割り当てるス
    テップと、 前記シリアル・バスに結合され、完全に応答する前記の
    ２つの回路基板の各々に、前記の少なくとも２つの回路
    基板の各々に個別的に関連している前記の独自のソフト
    ウェア・アドレスが割り当てられるまで、前記の少なく
    とも２つの回路基板の各々に問い合わせをするために前
    記バス・マスター装置によって前記アドレス割り当てコ
    マンドを送り続けるステップとをさらに含んでなること
    を特徴とする請求項１に記載の複数の回路基板がシリア
    ル・バスに柔軟に多重接続できるようにする方法。
  4. 【請求項４】 完全に応答する前記の少なくとも２つの
    回路基板の各々に前記の独自のソフトウェア・アドレス
    を割り当てる前記ステップが、 前記回路基板の各々に問い合わせをするために前記バス
    ・マスター装置が前記アドレス割り当てコマンドを送っ
    たことに応答して、前記シリアル・バスに結合されてい
    る前記の少なくとも２つの回路基板の各々によって前記
    の独自の通し番号を送るステップと、 前記の少なくとも２つの回路基板のうちの他の回路基板
    が前記シリアル・バスを制御しているか否かを検出する
    ために、前記シリアル・バスに結合されている前記の少
    なくとも２つの回路基板の各々により前記シリアル・バ
    スを監視するステップと、 独自の通し番号の全体を完全に送信する前記の少なくと
    も２つの回路基板のうちの第１の回路基板の前記レジス
    ターに、前記の少なくとも２つの回路基板のうちの他の
    回路基板に前記シリアル・バスを解放することなく、前
    記の独自のソフトウェア・アドレスを転送するステップ
    とをさらに含んでなることを特徴とする請求項３に記載
    の複数の回路基板がシリアル・バスに柔軟に多重接続で
    きるようにする方法。
  5. 【請求項５】 前記バス・マスター装置が前記アドレス
    割り当てコマンドを送ったことに応答して、前記シリア
    ル・バスに結合され、前記の独自のソフトウェア・アド
    レスが既に割り当てられている前記の少なくとも２つの
    回路基板の各々から前記の独自の通し番号を送ることを
    やめるステップをさらに含んでなることを特徴とする請
    求項４に記載の複数の回路基板がシリアル・バスに柔軟
    に多重接続できるようにする方法。
  6. 【請求項６】 前記バス・マスター装置が前記アドレス
    割り当てコマンドを送ったことに応答して前記の独自の
    通し番号を送るのをやめる前記ステップは、電力が循環
    させられること、及び、クリアー・アドレス・コマンド
    が送られることのうちの少なくとも一方の事象が起こる
    まで、前記バス・マスター装置が前記アドレス割り当て
    コマンドを送ったことに応答して、前記シリアル・バス
    に結合され、前記の独自のソフトウェア・アドレスが既
    に割り当てられている前記の少なくとも２つの回路基板
    の各々から前記の独自の通し番号を送ることをやめるス
    テップをさらに含んでなることを特徴とする請求項４に
    記載の複数の回路基板がシリアル・バスに柔軟に多重接
    続できるようにする方法。
  7. 【請求項７】 前記の少なくとも２つの回路基板のうち
    の他の回路基板が前記シリアル・バスを制御しているか
    否かを検出するために前記シリアル・バスに結合されて
    いる前記の少なくとも２つの回路基板の各々によって前
    記シリアル・バスを監視する前記ステップが、 前記の少なくとも２つの回路基板のうちの他の回路基板
    が前記シリアル・バスを制御していることを前記の少な
    くとも２つの回路基板のうちの各々が検出したならば、
    前記の少なくとも２つの回路基板の各々から前記の独自
    の通し番号を送ることをやめるステップと、 待機モードに戻るステップとをさらに含んでなることを
    特徴とする請求項４に記載の複数の回路基板がシリアル
    ・バスに柔軟に多重接続できるようにする方法。
  8. 【請求項８】 複数の回路基板がシリアル・バスに柔軟
    に多重接続できるようにする方法であり、 独自の通し番号と、アドレス・データを記憶するレジス
    ターとを各々有する少なくとも２つの回路基板を設け、 前記の少なくとも２つの回路基板に結合されて前記の少
    なくとも２つの回路基板の各々に前記データを転送する
    シリアル・バスを設け、そして、 前記シリアル・バスに結合されて該シリアル・バスで前
    記の少なくとも２つの回路基板の各々へのデータ転送を
    開始するバス・マスター装置を設けるステップと、 前記回路基板の各々に問い合わせをするために前記バス
    ・マスター装置によってアドレス割り当てコマンドを送
    るステップと、 該バス・マスター装置が前記の少なくとも２つの回路基
    板への前記データ転送を実行できるように、完全に応答
    する前記の少なくとも２つの回路基板の各々に独自のソ
    フトウェア・アドレスを割り当てるステップとを含んで
    なり、前記の少なくとも２つの回路基板の各々は、前記
    の少なくとも２つの回路基板の各々に個別的に関連して
    いる前記の独自のソフトウェア・アドレスを含むコマン
    ドにのみ応答するようになっており、独自のソフトウェ
    ア・アドレスを割り当てる前記ステップは、 前記回路基板の各々に問い合わせをするために前記バス
    ・マスター装置が前記アドレス割り当てコマンドを送っ
    たことに応答して前記シリアル・バスに結合されている
    前記の少なくとも２つの回路基板の各々から前記の独自
    の通し番号を送出し、 前記の少なくとも２つの回路基板のうちの他の回路基板
    が前記シリアル・バスを制御しているか否か検出するた
    めに、前記シリアル・バスに結合されている前記の少な
    くとも２つの回路基板の各々によって前記シリアル・バ
    スを監視し、そして、 前記の少なくとも２つの回路基板のうちの、独自の通し
    番号の全体を完全に送信する第１の回路基板の前記レジ
    スターに、前記の少なくとも２つの回路基板のうちの他
    の回路基板に前記シリアル・バスを解放することなく、
    前記の独自のソフトウェア・アドレスを転送するステッ
    プと、 前記バス・マスター装置が前記アドレス割り当てコマン
    ドを送ったことに応答して、前記シリアル・バスに結合
    され、前記の独自のソフトウェア・アドレスが既に割り
    当てられている前記の少なくとも２つの回路基板の各々
    から前記の独自の通し番号を送ることをやめるステップ
    と、 前記シリアル・バスに結合されている前記の２つの回路
    基板のうちの、完全に応答する回路基板の各々に、前記
    の少なくとも２つの回路基板の各々に個別的に関連して
    いる前記の独自のソフトウェア・アドレスが割り当てら
    れるまで、前記の少なくとも２つの回路基板の各々に問
    い合わせをするために前記バス・マスター装置によって
    前記アドレス割り当てコマンドを送り続けるステップと
    をさらに含んでなることを特徴とする複数の回路基板が
    シリアル・バスに柔軟に多重接続できるようにする方
    法。
  9. 【請求項９】 前記の少なくとも２つの回路基板の各々
    の前記アドレス・レジスターをデフォルト・ロケーショ
    ンに初期化するステップをさらに含んでなることを特徴
    とする請求項８に記載の複数の回路基板がシリアル・バ
    スに柔軟に多重接続できるようにする方法。
  10. 【請求項１０】 前記バス・マスター装置が前記アドレ
    ス割り当てコマンドを送ったことに応答して前記の独自
    の通し番号を送るのをやめる前記ステップは、電力が循
    環させられること、及び、クリアー・アドレス・コマン
    ドが送られることのうちの少なくとも一方の事象が起こ
    るまで、前記バス・マスター装置が前記アドレス割り当
    てコマンドを送ったことに応答して、前記シリアル・バ
    スに結合され、前記の独自のソフトウェア・アドレスが
    既に割り当てられている前記の少なくとも２つの回路基
    板の各々から前記の独自の通し番号を送ることをやめる
    ステップをさらに含んでなることを特徴とする請求項８
    に記載の複数の回路基板がシリアル・バスに柔軟に多重
    接続できるようにする方法。
  11. 【請求項１１】 前記の少なくとも２つの回路基板のう
    ちの他の回路基板が前記シリアル・バスを制御している
    か否かを検出するために前記シリアル・バスに結合され
    ている前記の少なくとも２つの回路基板の各々によって
    前記シリアル・バスを監視する前記ステップが、 前記の少なくとも２つの回路基板のうちの他の回路基板
    が前記シリアル・バスを制御していることを前記の少な
    くとも２つの回路基板のうちの各々が検出したならば、
    前記の少なくとも２つの回路基板の各々から前記の独自
    の通し番号を送出するのをやめるステップと、 待機モードに戻るステップとをさらに含んでなることを
    特徴とする請求項８に記載の複数の回路基板がシリアル
    ・バスに柔軟に多重接続できるようにする方法。
JP10214737A 1997-06-24 1998-06-24 複数回路によるシリアルバスへの多重アクセス方法 Pending JPH11120118A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/881,757 US5974475A (en) 1997-06-24 1997-06-24 Method for flexible multiple access on a serial bus by a plurality of boards
US08/881,757 1997-06-24

Publications (1)

Publication Number Publication Date
JPH11120118A true JPH11120118A (ja) 1999-04-30

Family

ID=25379148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10214737A Pending JPH11120118A (ja) 1997-06-24 1998-06-24 複数回路によるシリアルバスへの多重アクセス方法

Country Status (5)

Country Link
US (1) US5974475A (ja)
EP (1) EP0893767A3 (ja)
JP (1) JPH11120118A (ja)
KR (1) KR19990007295A (ja)
TW (1) TW451135B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204072B2 (en) 2010-09-30 2019-02-12 Robert Bosch Gmbh Method for automatically allocating addresses to similar bus users

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4054451B2 (ja) * 1997-08-26 2008-02-27 キヤノン株式会社 通信装置
US6629172B1 (en) * 1998-12-14 2003-09-30 Micron Technology, Inc. Multi-chip addressing for the I2C bus
US6363437B1 (en) * 1999-01-07 2002-03-26 Telefonaktiebolaget Lm Ericsson (Publ) Plug and play I2C slave
US6804232B1 (en) 2000-03-27 2004-10-12 Bbnt Solutions Llc Personal area network with automatic attachment and detachment
DE10052627A1 (de) * 2000-10-24 2002-05-08 Abb Patent Gmbh Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems
US6745270B1 (en) * 2001-01-31 2004-06-01 International Business Machines Corporation Dynamically allocating I2C addresses using self bus switching device
US6912361B2 (en) * 2002-10-08 2005-06-28 Finisar Corporation Optical transceiver module with multipurpose internal serial bus
US7111100B2 (en) * 2002-04-26 2006-09-19 The Boeing Company Systems and methods for assigning an address to a network device added to an existing network
EP1390855B1 (en) * 2001-04-26 2009-04-01 The Boeing Company Systems and methods for assigning an address to a network device added to an existing network
DE60210725T2 (de) * 2001-10-15 2007-04-05 Lg Electronics Inc. Klimaanlage und zugehoeriges Steuerungsverfahren
US7139839B2 (en) * 2001-11-26 2006-11-21 Schneider Automation Inc. Method and apparatus for assigning a network node address
JP2005515547A (ja) * 2001-12-28 2005-05-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 通信システム
GB0227526D0 (en) * 2002-11-26 2002-12-31 Melexis Nv Auto-configured lin bus nodes
DE10319561B4 (de) * 2003-04-30 2005-05-04 Siemens Ag Verfahren zum Betreiben einer digitalen Schnittstellenanordnung sowie digitale Schnittstellenanordnung zum Austausch von Daten
US7610063B2 (en) * 2003-05-09 2009-10-27 Alcatel-Lucent Usa Inc. System for determining information for circuit packs connected by a single line bus
AT500350B8 (de) * 2003-10-03 2007-02-15 Bernecker & Rainer Ind Elektro Anlage zum übertragen von daten in einem seriellen, bidirektionalen bus
DE10354602A1 (de) * 2003-11-21 2005-06-16 Robert Bosch Gmbh Verbindungselemente, Verfahren zur Buskommunikation zwischen einem Steuergerät zur Ansteuerung von Personenschutzmitteln als Master und wenigstens einem Verbindungselement zur Gewichtsmessung in einem Sitz als Slave und Bus-System
US20080270654A1 (en) * 2004-04-29 2008-10-30 Koninklijke Philips Electronics N.V. Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
DE102005034598A1 (de) * 2005-07-25 2007-02-01 Robert Bosch Gmbh Verfahren zum Betreiben mehrerer an einen seriellen Bus angeschlossener Teilnehmer
DE602006007778D1 (de) * 2005-08-31 2009-08-27 St Microelectronics Pvt Ltd System zum Zugriff auf mehrere Datenpuffer eines Geräts zum Festhalten und Verarbeiten von Daten
JP2008062802A (ja) * 2006-09-07 2008-03-21 Denso Corp 通信システム及びアドレス割り当て方法
TW201001289A (en) * 2008-06-27 2010-01-01 Silicon Motion Inc Embedded system and hardware setting method
US8227944B2 (en) * 2009-01-06 2012-07-24 O2Micro Inc Vertical bus circuits
US8022669B2 (en) 2009-01-06 2011-09-20 O2Micro International Limited Battery management system
CN102255978B (zh) * 2010-05-20 2014-08-13 凹凸电子（武汉）有限公司 地址配置装置、方法以及系统
EP2391095A1 (en) 2010-05-31 2011-11-30 Fluke Corporation Automatic addressing scheme for 2 wire serial bus interface
US8525477B2 (en) * 2010-07-15 2013-09-03 O2Micro, Inc. Assigning addresses to multiple cascade battery modules in electric or electric hybrid vehicles
US8015452B2 (en) 2010-08-31 2011-09-06 O2Micro International, Ltd. Flexible bus architecture for monitoring and control of battery pack
EP3432150B1 (en) 2010-12-13 2021-01-20 Nokia Technologies Oy Method and apparatus for 3d capture synchronisation
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
US9946679B2 (en) 2011-10-05 2018-04-17 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
EP3048536B1 (en) 2011-10-05 2020-02-19 Analog Devices, Inc. Two-wire communication system for high-speed data and power distribution
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
CN105278413B (zh) * 2015-10-30 2017-12-22 广西柳工机械股份有限公司 上位机与同类can设备的通信方法
TW201737103A (zh) * 2015-12-31 2017-10-16 模組化智慧穿戴公司 模組化通訊架構
BE1025127B1 (de) * 2017-04-10 2018-11-16 Phoenix Contact Gmbh & Co Kommunikationssystem zur seriellen Kommunikation zwischen Kommunikationsgeräten
CN107566543B (zh) * 2017-08-28 2021-02-05 东软医疗系统股份有限公司 一种节点标识设置方法和装置
EP3567442B1 (de) 2018-05-08 2021-10-06 Schneider Electric Industries SAS Transportsystem
CN111077813B (zh) * 2019-09-26 2021-04-27 深圳市东深电子股份有限公司 一种大坝安全监测数据自动采集系统及方法
CN110932915B (zh) * 2019-12-18 2022-07-12 北京中企智造科技有限公司 一种多模块拼装自动识别拓扑网络的方法
CN114546931A (zh) * 2022-02-21 2022-05-27 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 基于fpga的多路信号选择方法、系统、电子装置及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
DE3683778D1 (de) * 1986-10-30 1992-03-12 Ibm Datenverarbeitungsanordnung mit vorrichtungen zur automatischen adresszuordnung zur adressierung von schnittstellenmodulen.
US5675830A (en) * 1994-02-28 1997-10-07 Eaton Corporation Addressing scheme for control network having remote address request device
US5787306A (en) * 1994-05-18 1998-07-28 National Semiconductor Corporation Automatic assignment of I/O addresses in a computer system
US5655148A (en) * 1994-05-27 1997-08-05 Microsoft Corporation Method for automatically configuring devices including a network adapter without manual intervention and without prior configuration information
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5799203A (en) * 1996-05-17 1998-08-25 Advanced Micro Devices, Inc. System for receiving peripheral device capability information and selectively disabling corresponding processing unit function when the device failing to support such function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204072B2 (en) 2010-09-30 2019-02-12 Robert Bosch Gmbh Method for automatically allocating addresses to similar bus users

Also Published As

Publication number Publication date
EP0893767A2 (en) 1999-01-27
US5974475A (en) 1999-10-26
KR19990007295A (ko) 1999-01-25
TW451135B (en) 2001-08-21
EP0893767A3 (en) 2000-02-02

Similar Documents

Publication Publication Date Title
JPH11120118A (ja) 複数回路によるシリアルバスへの多重アクセス方法
US6629172B1 (en) Multi-chip addressing for the I2C bus
US7028209B2 (en) I2C repeater with voltage translation
EP1788487B1 (en) Card identification compatibility
US5420987A (en) Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units
JP3226930B2 (ja) 従局および少なくとも１つの従局を有する通信システム
US7774511B2 (en) Addressing multiple devices on a shared bus
CN1063564A (zh) 可泊接便携式计算机的自动设备配置
US6189059B1 (en) Communications system with a master station and at least one slave station
JP5364036B2 (ja) 接続バス、電子装置及びシステム
US11409679B2 (en) System component and use of a system component
EP0919926B1 (en) Method and apparatus for robust data broadcast on a peripheral component interconnect bus
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US5978853A (en) Address administration for 100BASE-T PHY devices
US5452424A (en) Work station and method for serially providing configuration data to functional units contained therein
WO2024183455A1 (zh) 单总线系统的通信方法
JPS63116258A (ja) デ−タ処理システム
US20040162956A1 (en) System and method for implementing a hidden address in a communication module
KR100910944B1 (ko) 제어 신호를 공유하는 플래시 메모리 제어 장치 및 방법
CN120560732A (zh) 一种配备iic接口的标签芯片及其设计方法
KR19980026617A (ko) 직렬 데이터 통신 시스템
CN118982993A (zh) Sas基地址的确定方法、装置、设备、存储介质及程序产品
JPH01283652A (ja) 情報処理システム
KR19980055014A (ko) ISA PnP 시스템의 리소스 램 제어장치