JPH11120902A5 - - Google Patents

Claims (5)

1. マトリクス状に配線された複数の表面伝導型電子放出素子を有する電子源の製造方法であって、
   基板上に複数の導電性薄膜を配置し、前記複数の導電性薄膜を、複数の行方向配線と列方向配線とによりマトリクス状に配線する工程と、
   前記複数の行方向配線を順次選択し、各行方向配線に所定の電位を印加し、更に、前記複数の列方向配線のそれぞれに所定の電位を印加して、前記複数の導電性薄膜に電子放出部を形成する電圧印加工程とを有し、
   前記電圧印加工程は、前記行方向配線の、前記所定の電位が印加される端部から、より遠くに位置する、当該行方向配線に接続された導電性薄膜へ、より近くに位置する、当該行方向配線に接続された導電性薄膜へよりも小さな電圧が印加されるサブ工程を有することを特徴とする電子源の製造方法。
2. マトリクス状に配線された複数の表面伝導型電子放出素子を有する電子源の製造方法であって、
   基板上に複数の導電性薄膜を配置し、前記複数の導電性薄膜を、複数の行方向配線と複数の列方向配線とによりマトリクス状に配線する工程と、
   前記複数の行方向配線を順次選択し、各行方向配線に所定の電位を印加し、更に、前記複数の列方向配線のそれぞれに所定の電位を印加することにより、各行方向配線に接続された導電性薄膜に電圧を印加して、前記複数の導電性薄膜に電子放出部を形成する電圧印加工程とを有し、
   前記電圧印加工程における前記複数の列方向配線のそれぞれに印加される所定の電位は、選択された前記行方向配線に接続された複数の導電性薄膜に順次電子放出部が形成されることにより上昇する、当該行方向配線に接続された導電性薄膜の電圧の上昇分を打ち消すための電位を有することを特徴とする電子源の製造方法。
3. 前記各行方向配線への所定の電位の印加は、当該行方向配線の両端から行われることを特徴とする請求項１又は２に記載の電子源の製造方法。
4. 前記各行方向配線に印加される所定の電位は、徐々に昇圧するものであることを特徴とする請求項１〜３のいずれかに記載の電子源の製造方法。
5. 前記選択された行方向配線に接続され、当該行方向配線の、前記所定の電位が印加される端部からｋ + １番目に位置する導電性薄膜の前記電圧の上昇分は、
   Ｖ1k+1＞Ｖformのとき：Ｖyk+1＝Ｖ1k+1−Ｖform
   Ｖ1k+1＜Ｖformのとき：Ｖyk+1＝０
   より求まるＶyk+1であることを特徴とする請求項２に記載の電子源の製造方法。ここで、Ｖ 1k+1 は、前記端部からｋ + １番目に位置する導電性薄膜に印加される電圧であり、Ｖformは、前記端部からｋ + １番目に位置する導電性薄膜に電子放出部が形成される電圧である。