JPH11121683A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH11121683A JPH11121683A JP9275741A JP27574197A JPH11121683A JP H11121683 A JPH11121683 A JP H11121683A JP 9275741 A JP9275741 A JP 9275741A JP 27574197 A JP27574197 A JP 27574197A JP H11121683 A JPH11121683 A JP H11121683A
- Authority
- JP
- Japan
- Prior art keywords
- bonding wire
- power transistor
- integrated circuit
- semiconductor integrated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】過電流検知回路を備えたパワートランジスタの
集積回路において、過電流検知用に別個のシャント抵抗
を設ける必要がなく、主電流路の抵抗増加を抑制するこ
との出来る半導体集積回路を提供する。 【解決手段】半導体チップ３０２を実装しようとする場
合に必ず必要となるボンディングワイヤ３１７を過電流
検知回路の検出抵抗として用いる。このように構成すれ
ば、新たにシャント抵抗を主電流路に直列に挿入する必
要がないため、半導体集積回路全体のオン抵抗を増大さ
せることがなく、また複雑な製造工程を必要とするとい
う問題も解決することができ、かつシャント抵抗分だけ
集積回路の面積を小さくできる。
集積回路において、過電流検知用に別個のシャント抵抗
を設ける必要がなく、主電流路の抵抗増加を抑制するこ
との出来る半導体集積回路を提供する。 【解決手段】半導体チップ３０２を実装しようとする場
合に必ず必要となるボンディングワイヤ３１７を過電流
検知回路の検出抵抗として用いる。このように構成すれ
ば、新たにシャント抵抗を主電流路に直列に挿入する必
要がないため、半導体集積回路全体のオン抵抗を増大さ
せることがなく、また複雑な製造工程を必要とするとい
う問題も解決することができ、かつシャント抵抗分だけ
集積回路の面積を小さくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、外部負荷を駆動す
るパワートランジスタに過電流検知回路を備えた半導体
集積回路に関する。
るパワートランジスタに過電流検知回路を備えた半導体
集積回路に関する。
【０００２】
【従来の技術】従来の外部負荷を駆動するパワートラン
ジスタに過電流検知回路を備えた半導体集積回路として
は、例えば特開平７−７７５４６号公報に記載されたも
のがある。上記の従来装置においては、外部負荷とパワ
ートランジスタと電源とを経由する主電流路の途中にシ
ャント抵抗を挿入し、比較回路を用いて該シャント抵抗
の両端に生じる電位差と所定の基準値とを比較し、上記
電位差が基準値以上になった場合に、シャント抵抗に流
れる電流値、すなわち負荷やパワートランジスタに流れ
る負荷電流が基準値を越えたものと判断し、パワートラ
ンジスタをオフにするように構成されている。
ジスタに過電流検知回路を備えた半導体集積回路として
は、例えば特開平７−７７５４６号公報に記載されたも
のがある。上記の従来装置においては、外部負荷とパワ
ートランジスタと電源とを経由する主電流路の途中にシ
ャント抵抗を挿入し、比較回路を用いて該シャント抵抗
の両端に生じる電位差と所定の基準値とを比較し、上記
電位差が基準値以上になった場合に、シャント抵抗に流
れる電流値、すなわち負荷やパワートランジスタに流れ
る負荷電流が基準値を越えたものと判断し、パワートラ
ンジスタをオフにするように構成されている。
【０００３】
【発明が解決しようとする課題】上記のように従来の装
置においては、負荷やパワートランジスタと直列にシャ
ント抵抗が挿入されるので、シャント抵抗の分だけオン
抵抗が大きくなる。そしてシャント抵抗の両端の電位差
を比較器で基準値と比較するためには、電位差として少
なくとも２００ｍＶ程度は必要なので、通常、シャント
抵抗値は数十ｍΩ程度の値が必要となる。この値はパワ
ートランジスタのオン抵抗と同程度なので、全体のオン
抵抗が２倍弱になる。上記のように全体のオン抵抗が大
きくなると、負荷に流れる電流が小さくなるという問題
がある。また、ソレノイド負荷ではＬＲの直列回路とな
るので、時定数が大きくなって立上りも悪くなるという
問題も生じる。さらに、チップに集積する際に、シャン
ト抵抗の分だけチップ面積が大きくなる。特に、シャン
ト抵抗は低抵抗であり、かつ大電流が流れるので、大き
な面積が必要となるため、全体の面積が大きくなり、か
つ集積回路にシャント抵抗を組み込むために複雑な製造
工程を必要とするという問題もある。
置においては、負荷やパワートランジスタと直列にシャ
ント抵抗が挿入されるので、シャント抵抗の分だけオン
抵抗が大きくなる。そしてシャント抵抗の両端の電位差
を比較器で基準値と比較するためには、電位差として少
なくとも２００ｍＶ程度は必要なので、通常、シャント
抵抗値は数十ｍΩ程度の値が必要となる。この値はパワ
ートランジスタのオン抵抗と同程度なので、全体のオン
抵抗が２倍弱になる。上記のように全体のオン抵抗が大
きくなると、負荷に流れる電流が小さくなるという問題
がある。また、ソレノイド負荷ではＬＲの直列回路とな
るので、時定数が大きくなって立上りも悪くなるという
問題も生じる。さらに、チップに集積する際に、シャン
ト抵抗の分だけチップ面積が大きくなる。特に、シャン
ト抵抗は低抵抗であり、かつ大電流が流れるので、大き
な面積が必要となるため、全体の面積が大きくなり、か
つ集積回路にシャント抵抗を組み込むために複雑な製造
工程を必要とするという問題もある。
【０００４】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、別個のシャント抵抗
を設ける必要がなく、主電流路の抵抗増加を抑制するこ
との出来る半導体集積回路を提供することを目的とす
る。
決するためになされたものであり、別個のシャント抵抗
を設ける必要がなく、主電流路の抵抗増加を抑制するこ
との出来る半導体集積回路を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、半導体チップを実装しようとする場合に必ず必
要となるボンディングワイヤを過電流検知回路の検出抵
抗として用いるように構成している。ボンディングワイ
ヤは半導体チップと実装部材の接続部（例えばパッケー
ジのパッド）とを接続する金属線であり、その抵抗値は
小さいが、主電流路（例えば、電源−外部負荷−パワー
トランジスタ−接地）には大電流が流れるので、その経
路に接続されたボンディングワイヤの両端の電圧降下は
比較器で十分検出できる程度の値となる。なお、比較器
は入力インピーダンスが大きいので殆ど電流が流れず、
そのため比較器に接続されたボンディングワイヤの電圧
降下は無視できる。したがって主電流路に流れる電流を
正確に検出することが出来る。上記のように構成すれ
ば、新たにシャント抵抗を主電流路に直列に挿入する必
要がないため、半導体集積回路全体のオン抵抗を増大さ
せることがなく、また複雑な製造工程を必要とするとい
う問題も解決することができ、かつシャント抵抗分だけ
集積回路の面積を小さくできる。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、半導体チップを実装しようとする場合に必ず必
要となるボンディングワイヤを過電流検知回路の検出抵
抗として用いるように構成している。ボンディングワイ
ヤは半導体チップと実装部材の接続部（例えばパッケー
ジのパッド）とを接続する金属線であり、その抵抗値は
小さいが、主電流路（例えば、電源−外部負荷−パワー
トランジスタ−接地）には大電流が流れるので、その経
路に接続されたボンディングワイヤの両端の電圧降下は
比較器で十分検出できる程度の値となる。なお、比較器
は入力インピーダンスが大きいので殆ど電流が流れず、
そのため比較器に接続されたボンディングワイヤの電圧
降下は無視できる。したがって主電流路に流れる電流を
正確に検出することが出来る。上記のように構成すれ
ば、新たにシャント抵抗を主電流路に直列に挿入する必
要がないため、半導体集積回路全体のオン抵抗を増大さ
せることがなく、また複雑な製造工程を必要とするとい
う問題も解決することができ、かつシャント抵抗分だけ
集積回路の面積を小さくできる。
【０００６】また、請求項２に記載の発明は、請求項１
のより具体的な構成を示すものであり、パワートランジ
スタの二つの主端子のうちの第１の主端子と実装部材の
接続部とを接続する第１のボンディングワイヤの他に、
制御手段の電源端子と実装部材の接続部とを接続する第
２のボンディングワイヤを別個に設けたものである。上
記パワートランジスタの二つの主端子とは、例えばバイ
ポーラトランジスタではコレクタとエミッタ、ＭＯＳト
ランジスタではドレインとソースに相当する。また、第
１の主端子とは、上記二つの主端子のどちらでも可能で
ある。なお、この構成は、例えば後記図１〜図６に示す
実施の形態に相当する。
のより具体的な構成を示すものであり、パワートランジ
スタの二つの主端子のうちの第１の主端子と実装部材の
接続部とを接続する第１のボンディングワイヤの他に、
制御手段の電源端子と実装部材の接続部とを接続する第
２のボンディングワイヤを別個に設けたものである。上
記パワートランジスタの二つの主端子とは、例えばバイ
ポーラトランジスタではコレクタとエミッタ、ＭＯＳト
ランジスタではドレインとソースに相当する。また、第
１の主端子とは、上記二つの主端子のどちらでも可能で
ある。なお、この構成は、例えば後記図１〜図６に示す
実施の形態に相当する。
【０００７】また、請求項３に記載の発明は、第１、第
２の二つのボンディングワイヤの他に、一端が前記実装
部材の接続部に接続された第３のボンディングワイヤを
設け、第３のボンディングワイヤの他端の電位と第１の
ボンディングワイヤのパワートランジスタ側端部の電位
との差の電位を、過電流検知用の電位差として検出する
ように構成したものである。なお、この構成は、例えば
後記図３、図４、図６に示す実施の形態に相当する。こ
のように構成することにより、第３のボンディングワイ
ヤには実質的に電流が流れないので、制御手段の消費電
流に関わりなく、常に正確に過電流検知用の電位差を検
出することが出来る。
２の二つのボンディングワイヤの他に、一端が前記実装
部材の接続部に接続された第３のボンディングワイヤを
設け、第３のボンディングワイヤの他端の電位と第１の
ボンディングワイヤのパワートランジスタ側端部の電位
との差の電位を、過電流検知用の電位差として検出する
ように構成したものである。なお、この構成は、例えば
後記図３、図４、図６に示す実施の形態に相当する。こ
のように構成することにより、第３のボンディングワイ
ヤには実質的に電流が流れないので、制御手段の消費電
流に関わりなく、常に正確に過電流検知用の電位差を検
出することが出来る。
【０００８】また、請求項４に記載の発明は、パワート
ランジスタを流れる電流の１／Ｎの電流が流れるモニタ
用トランジスタと、該モニタ用トランジスタの二つの主
端子のうちの第１の主端子と実装部材の接続部とを接続
する第４のボンディングワイヤを設け、いわゆるミラー
回路を用いたものである。なお、この構成は、例えば後
記図５、図６の実施の形態に相当する。このように構成
することにより、過電流の検出電流値の設計自由度を増
すことができるので、過電流の検出電流値を製造ばらつ
き等にあまり左右されない精度のよい設計とすることが
できる。
ランジスタを流れる電流の１／Ｎの電流が流れるモニタ
用トランジスタと、該モニタ用トランジスタの二つの主
端子のうちの第１の主端子と実装部材の接続部とを接続
する第４のボンディングワイヤを設け、いわゆるミラー
回路を用いたものである。なお、この構成は、例えば後
記図５、図６の実施の形態に相当する。このように構成
することにより、過電流の検出電流値の設計自由度を増
すことができるので、過電流の検出電流値を製造ばらつ
き等にあまり左右されない精度のよい設計とすることが
できる。
【０００９】
【発明の効果】上記のように本発明においては、半導体
チップを実装しようとする場合に必ず必要となるボンデ
ィングワイヤを過電流検知回路の検出抵抗として用いる
ように構成したことにより、新たに検出用のシャント抵
抗を直列に挿入する必要がないので、半導体集積回路全
体のオン抵抗が高くなるという問題を解決することがで
き、また半導体チップにシャント抵抗を組み込む必要が
ないので、複雑な製造工程も不要になると共に、シャン
ト抵抗分だけ集積回路の面積を小さくできる、という効
果が得られる。
チップを実装しようとする場合に必ず必要となるボンデ
ィングワイヤを過電流検知回路の検出抵抗として用いる
ように構成したことにより、新たに検出用のシャント抵
抗を直列に挿入する必要がないので、半導体集積回路全
体のオン抵抗が高くなるという問題を解決することがで
き、また半導体チップにシャント抵抗を組み込む必要が
ないので、複雑な製造工程も不要になると共に、シャン
ト抵抗分だけ集積回路の面積を小さくできる、という効
果が得られる。
【００１０】また、請求項３においては、上記の効果に
加えて、制御手段の消費電流に関わりなく、常に正確に
過電流検知用の電位差を検出することが出来る、という
効果が得られる。また、請求項４においては、過電流の
検出電流値の設計自由度を増すことができるので、過電
流の検出電流値を製造ばらつき等にあまり左右されない
精度のよい設計とすることができる、という効果が得ら
れる。
加えて、制御手段の消費電流に関わりなく、常に正確に
過電流検知用の電位差を検出することが出来る、という
効果が得られる。また、請求項４においては、過電流の
検出電流値の設計自由度を増すことができるので、過電
流の検出電流値を製造ばらつき等にあまり左右されない
精度のよい設計とすることができる、という効果が得ら
れる。
【００１１】
（第１の実施の形態）図１は、本発明によるパワートラ
ンジスタに過電流検知回路を備えた半導体集積回路の第
１の実施の形態を示す回路図である。まず、構成を説明
する。破線で囲んだ部分３０１は半導体集積回路のパッ
ケージ実装範囲を示している。また破線で囲んだ部分３
０２は、パワートランジスタ１００と処理回路３０３を
集積した半導体集積回路の半導体チップの部分である。
処理回路３０３（破線で囲んだ部分）は、制御回路３０
４と比較回路３０５と基準電圧回路３０６からなってい
る。また３０８〜３１２は、それぞれ半導体チップ３０
２のボンディングパッドであり、３１３〜３１６は、そ
れぞれパッケージのボンディングパッドである。３１７
〜３２１は、それぞれ半導体チップのボンディングパッ
ド３０８〜３１２とパッケージのボンディングパッド３
１３〜３１６とを接続するボンディングワイヤである。
また、３３０はパワートランジスタ１００に駆動される
外部負荷である。
ンジスタに過電流検知回路を備えた半導体集積回路の第
１の実施の形態を示す回路図である。まず、構成を説明
する。破線で囲んだ部分３０１は半導体集積回路のパッ
ケージ実装範囲を示している。また破線で囲んだ部分３
０２は、パワートランジスタ１００と処理回路３０３を
集積した半導体集積回路の半導体チップの部分である。
処理回路３０３（破線で囲んだ部分）は、制御回路３０
４と比較回路３０５と基準電圧回路３０６からなってい
る。また３０８〜３１２は、それぞれ半導体チップ３０
２のボンディングパッドであり、３１３〜３１６は、そ
れぞれパッケージのボンディングパッドである。３１７
〜３２１は、それぞれ半導体チップのボンディングパッ
ド３０８〜３１２とパッケージのボンディングパッド３
１３〜３１６とを接続するボンディングワイヤである。
また、３３０はパワートランジスタ１００に駆動される
外部負荷である。
【００１２】次に作用を説明する。通常動作時は、パワ
ートランジスタ１００は、制御回路３０４によって入力
端子３１０の信号に対応してオンオフ制御され、外部負
荷３３０を駆動する。また、パワートランジスタ１００
のソース端子に接続されたボンディングワイヤ３１７の
両端の電位差と基準電圧回路３０６の基準電圧とを比較
回路３０５で比較している。そして異常時、例えば外部
負荷３３０がショートするなど、パワートランジスタ１
００に過電流が流れた場合には、ボンディングワイヤ３
１７の両端の電位差が基準電圧より大きくなったことを
比較回路３０５で検出し、制御回路３０４により入力端
子３１０の信号の如何にかかわらず、パワートランジス
タ１００をオフさせ、過電流によるパワートランジスタ
１００やボンディングワイヤ３１７、３２１の焼損など
の故障を防止する。
ートランジスタ１００は、制御回路３０４によって入力
端子３１０の信号に対応してオンオフ制御され、外部負
荷３３０を駆動する。また、パワートランジスタ１００
のソース端子に接続されたボンディングワイヤ３１７の
両端の電位差と基準電圧回路３０６の基準電圧とを比較
回路３０５で比較している。そして異常時、例えば外部
負荷３３０がショートするなど、パワートランジスタ１
００に過電流が流れた場合には、ボンディングワイヤ３
１７の両端の電位差が基準電圧より大きくなったことを
比較回路３０５で検出し、制御回路３０４により入力端
子３１０の信号の如何にかかわらず、パワートランジス
タ１００をオフさせ、過電流によるパワートランジスタ
１００やボンディングワイヤ３１７、３２１の焼損など
の故障を防止する。
【００１３】上記のように、ボンディングワイヤ３１７
は、過電流の検出を行う検出抵抗となっている。すなわ
ち、処理回路３０３の接地用パッド３０９は、パワート
ランジスタ１００用のボンディングワイヤ３１７とは別
個に設けられたボンディングワイヤ３１８によってパッ
ケージのボンディングパッド３１３と接続されている。
そして処理回路３０３からボンディングワイヤ３１８を
介して流れる電流は、パワートランジスタ１００からボ
ンディングワイヤ３１７を介して流れる電流に比較して
大幅に小さい。例えば、ボンディングワイヤ３１７を介
して流れる電流は数Ａ〜数十Ａ程度であるのに対し、ボ
ンディングワイヤ３１８を介して流れる電流は一般に数
ｍＡ程度である。そのためボンディングワイヤ３１７の
両端の電位差は数百ｍＶになるのに対し、ボンディング
ワイヤ３１８の両端の電位差はその１０００分の１程度
であり、それによる誤差は無視できる。
は、過電流の検出を行う検出抵抗となっている。すなわ
ち、処理回路３０３の接地用パッド３０９は、パワート
ランジスタ１００用のボンディングワイヤ３１７とは別
個に設けられたボンディングワイヤ３１８によってパッ
ケージのボンディングパッド３１３と接続されている。
そして処理回路３０３からボンディングワイヤ３１８を
介して流れる電流は、パワートランジスタ１００からボ
ンディングワイヤ３１７を介して流れる電流に比較して
大幅に小さい。例えば、ボンディングワイヤ３１７を介
して流れる電流は数Ａ〜数十Ａ程度であるのに対し、ボ
ンディングワイヤ３１８を介して流れる電流は一般に数
ｍＡ程度である。そのためボンディングワイヤ３１７の
両端の電位差は数百ｍＶになるのに対し、ボンディング
ワイヤ３１８の両端の電位差はその１０００分の１程度
であり、それによる誤差は無視できる。
【００１４】例えば、ボンディングワイヤ３１７を、直
径３８μｍで長さ３ｍｍのＡｕワイヤを３本並列で構成
すると、その抵抗値は２１ｍΩであり、過電流の検出電
流値が１０Ａの場合には、基準電圧値を０.２１Ｖとす
ればよい。このとき比較回路３０５の入力インピーダン
スは極めて大きいため、処理回路用のボンディングワイ
ヤ３１８に流れる電流は一般的に数ｍＡなので、ボンデ
ィングワイヤ３１８の両端に生じる電位差による誤差は
無視できる。
径３８μｍで長さ３ｍｍのＡｕワイヤを３本並列で構成
すると、その抵抗値は２１ｍΩであり、過電流の検出電
流値が１０Ａの場合には、基準電圧値を０.２１Ｖとす
ればよい。このとき比較回路３０５の入力インピーダン
スは極めて大きいため、処理回路用のボンディングワイ
ヤ３１８に流れる電流は一般的に数ｍＡなので、ボンデ
ィングワイヤ３１８の両端に生じる電位差による誤差は
無視できる。
【００１５】なお、ボンディングワイヤ３１７の抵抗の
温度係数を考慮して、基準電圧回路３０６に温度係数を
持たせるように設計すれば、過電流の検出電流値の温度
特性を補償することも可能である上記のように、本発明
によるパワートランジスタに過電流検知回路を備えた半
導体集積回路によれば、半導体チップを実装しようとす
る場合に必ず必要となるボンディングワイヤを過電流検
知回路の検出抵抗として用いるように構成したことによ
り、新たに検出用のシャント抵抗を直列に挿入する必要
がないので、半導体集積回路全体のオン抵抗が高くなる
という問題を解決することができ、また半導体チップに
シャント抵抗を組み込む必要がないので、複雑な製造工
程も不要になると共に、シャント抵抗分だけ集積回路の
面積を小さくできる。
温度係数を考慮して、基準電圧回路３０６に温度係数を
持たせるように設計すれば、過電流の検出電流値の温度
特性を補償することも可能である上記のように、本発明
によるパワートランジスタに過電流検知回路を備えた半
導体集積回路によれば、半導体チップを実装しようとす
る場合に必ず必要となるボンディングワイヤを過電流検
知回路の検出抵抗として用いるように構成したことによ
り、新たに検出用のシャント抵抗を直列に挿入する必要
がないので、半導体集積回路全体のオン抵抗が高くなる
という問題を解決することができ、また半導体チップに
シャント抵抗を組み込む必要がないので、複雑な製造工
程も不要になると共に、シャント抵抗分だけ集積回路の
面積を小さくできる。
【００１６】次に、図２は、図１の回路のより具体的な
構成を示す回路図である。なお、ボンディングワイヤは
電気的に有意なもののみを示している。また、抵抗の形
で示したボンディングワイヤ１０６、１０７以外の結線
は実効的に電気抵抗がないものとして説明する。
構成を示す回路図である。なお、ボンディングワイヤは
電気的に有意なもののみを示している。また、抵抗の形
で示したボンディングワイヤ１０６、１０７以外の結線
は実効的に電気抵抗がないものとして説明する。
【００１７】図２において、１００はパワートランジス
タ、１０１は外部負荷となるソレノイド（図１の３３０
に相当）、１０２は信号入力端子（３１０に相当）、１
０３はアンド回路（３０４に相当）、１０４は比較器
（３０５に相当）、１０５は基準電圧回路（３０６に相
当）、１０６はパワートランジスタ１００の電流が流れ
るボンディングワイヤ（３１７に相当）、１０７は処理
回路の電流が流れるボンディングワイヤ（３１８に相
当）である。
タ、１０１は外部負荷となるソレノイド（図１の３３０
に相当）、１０２は信号入力端子（３１０に相当）、１
０３はアンド回路（３０４に相当）、１０４は比較器
（３０５に相当）、１０５は基準電圧回路（３０６に相
当）、１０６はパワートランジスタ１００の電流が流れ
るボンディングワイヤ（３１７に相当）、１０７は処理
回路の電流が流れるボンディングワイヤ（３１８に相
当）である。
【００１８】図２の回路において、ボンディングワイヤ
１０６のパワートランジスタ１００側の電位（ボンディ
ングワイヤ１０６両端の電位差）と基準電圧回路１０５
の基準電圧とを比較器１０４で比較し、ボンディングワ
イヤ１０６の電位が基準電圧以上になると比較器１０４
の出力が“Ｌｏｗ”になり、入力端子１０２の入力信号
に関わりなく、アンド回路１０３の出力は“Ｌｏｗ”に
なる。そのためパワートランジスタ１００はオフにな
り、過電流による故障を防止することが出来る。ここ
で、比較器１０５の入力インピーダンスは極めて高いの
で、処理回路側のボンディングワイヤ１０７に流れる電
流は非常に小さく、したがってこの抵抗による誤差は無
視できる程度である。
１０６のパワートランジスタ１００側の電位（ボンディ
ングワイヤ１０６両端の電位差）と基準電圧回路１０５
の基準電圧とを比較器１０４で比較し、ボンディングワ
イヤ１０６の電位が基準電圧以上になると比較器１０４
の出力が“Ｌｏｗ”になり、入力端子１０２の入力信号
に関わりなく、アンド回路１０３の出力は“Ｌｏｗ”に
なる。そのためパワートランジスタ１００はオフにな
り、過電流による故障を防止することが出来る。ここ
で、比較器１０５の入力インピーダンスは極めて高いの
で、処理回路側のボンディングワイヤ１０７に流れる電
流は非常に小さく、したがってこの抵抗による誤差は無
視できる程度である。
【００１９】（第２の実施の形態）図３は、本発明によ
るパワートランジスタに過電流検知回路を備えた半導体
集積回路の第２の実施の形態を示す回路図である。第２
の実施の形態の構成や作用のうち前記第１の実施の形態
と異なる点は、半導体チップ３０２のボンディングパッ
ド４０１とボンディングワイヤ４０２を追加し、パッケ
ージ３０１の接地用ボンディングパッド３１３の電位を
半導体チップ３０２に入力するようにし、ボンディング
ワイヤ３１７のパワートランジスタ側電位（ボンディン
グパッド３０８の電位）とボンディングパッド４０１か
ら入力されるボンディングパッド３１３の電位との差電
圧を基準電圧と比較させるように構成した点である。
るパワートランジスタに過電流検知回路を備えた半導体
集積回路の第２の実施の形態を示す回路図である。第２
の実施の形態の構成や作用のうち前記第１の実施の形態
と異なる点は、半導体チップ３０２のボンディングパッ
ド４０１とボンディングワイヤ４０２を追加し、パッケ
ージ３０１の接地用ボンディングパッド３１３の電位を
半導体チップ３０２に入力するようにし、ボンディング
ワイヤ３１７のパワートランジスタ側電位（ボンディン
グパッド３０８の電位）とボンディングパッド４０１か
ら入力されるボンディングパッド３１３の電位との差電
圧を基準電圧と比較させるように構成した点である。
【００２０】第１の実施の形態で得られた効果は、第２
の実施の形態でも同様に得ることができる。さらに第２
の実施の形態においては、次のごとき作用、効果があ
る。
の実施の形態でも同様に得ることができる。さらに第２
の実施の形態においては、次のごとき作用、効果があ
る。
【００２１】第１の実施の形態では、処理回路の消費電
流がボンディングワイヤ３１８に流れ、その両端に電位
差が生じる。前記のごとく、一般的にはこの電位差によ
る誤差は無視できる程度であるが、第２の実施の形態に
おいては、ボンディングワイヤ３１８に流れる電流によ
る誤差もなくし、より正確な過電流検知を行なうように
したものである。すなわち、ボンディングワイヤ４０２
には実質的に電流が流れないので、その両端には電位差
が生じることがなく、ボンディングパッド４０１から入
力される電位はボンディングパッド３１３の電位と一致
する。したがって、この値とボンディングワイヤ３１７
のパワートランジスタ側電位との差の電位を求めれば、
ボンディングワイヤ３１７の両端の電位差を正確に検出
することが出来、処理回路の消費電流によってボンディ
ングワイヤ３１８の両端に生じる電位差に関わりなく、
正確に過電流検知を行なうことが出来る。
流がボンディングワイヤ３１８に流れ、その両端に電位
差が生じる。前記のごとく、一般的にはこの電位差によ
る誤差は無視できる程度であるが、第２の実施の形態に
おいては、ボンディングワイヤ３１８に流れる電流によ
る誤差もなくし、より正確な過電流検知を行なうように
したものである。すなわち、ボンディングワイヤ４０２
には実質的に電流が流れないので、その両端には電位差
が生じることがなく、ボンディングパッド４０１から入
力される電位はボンディングパッド３１３の電位と一致
する。したがって、この値とボンディングワイヤ３１７
のパワートランジスタ側電位との差の電位を求めれば、
ボンディングワイヤ３１７の両端の電位差を正確に検出
することが出来、処理回路の消費電流によってボンディ
ングワイヤ３１８の両端に生じる電位差に関わりなく、
正確に過電流検知を行なうことが出来る。
【００２２】なお、図３においては、ボンディングワイ
ヤ３１７のパワートランジスタ側電位とボンディングパ
ッド４０１から入力されるボンディングパッド３１３の
電位とを直接に比較回路３０５に入力するように記載し
ているが、実際には、後記図４で説明するように、差動
増幅器等を用いて上記両電位の差の電位を求め、それを
比較回路３０５に入力する。
ヤ３１７のパワートランジスタ側電位とボンディングパ
ッド４０１から入力されるボンディングパッド３１３の
電位とを直接に比較回路３０５に入力するように記載し
ているが、実際には、後記図４で説明するように、差動
増幅器等を用いて上記両電位の差の電位を求め、それを
比較回路３０５に入力する。
【００２３】次に、図４は、図３の回路のより具体的な
構成を示す回路図である。なお、ボンディングワイヤは
電気的に有意なもののみを示している。また、抵抗の形
で示したボンディングワイヤ１０６、１０７、１０８以
外の結線は実効的に電気抵抗がないものとして説明す
る。
構成を示す回路図である。なお、ボンディングワイヤは
電気的に有意なもののみを示している。また、抵抗の形
で示したボンディングワイヤ１０６、１０７、１０８以
外の結線は実効的に電気抵抗がないものとして説明す
る。
【００２４】図４において、１０８はパッケージの接地
用パッドに接続されたボンディングワイヤ（図３の４０
２に相当）、１０９は差動増幅器（図３の３０５の一部
に相当）である。差動増幅器１０９は、例えば演算増幅
器と抵抗とによって構成する。この差動増幅器でボンデ
ィングワイヤ１０６のパワートランジスタ１００側の電
位とボンディングワイヤ１０８の電位との差を検出し、
それを比較器１０４に与え、基準電圧と比較する。ここ
で、ボンディングワイヤ１０８には実質的に電流が流れ
ないので、この両端には電位差が生じない。したがって
この電位とボンディングワイヤ１０６のパワートランジ
スタ１００側の電位との差を求めることにより、パワー
トランジスタ１００を流れる電流によってボンディング
ワイヤ１０６の両端に生じた電位差を正確に検出するこ
とが出来る。そして、この関係はボンディングワイヤ１
０７を流れる処理回路の消費電流に影響されないので、
処理回路の消費電流に関わりなく、正確な過電流検知を
行なうことが出来る。
用パッドに接続されたボンディングワイヤ（図３の４０
２に相当）、１０９は差動増幅器（図３の３０５の一部
に相当）である。差動増幅器１０９は、例えば演算増幅
器と抵抗とによって構成する。この差動増幅器でボンデ
ィングワイヤ１０６のパワートランジスタ１００側の電
位とボンディングワイヤ１０８の電位との差を検出し、
それを比較器１０４に与え、基準電圧と比較する。ここ
で、ボンディングワイヤ１０８には実質的に電流が流れ
ないので、この両端には電位差が生じない。したがって
この電位とボンディングワイヤ１０６のパワートランジ
スタ１００側の電位との差を求めることにより、パワー
トランジスタ１００を流れる電流によってボンディング
ワイヤ１０６の両端に生じた電位差を正確に検出するこ
とが出来る。そして、この関係はボンディングワイヤ１
０７を流れる処理回路の消費電流に影響されないので、
処理回路の消費電流に関わりなく、正確な過電流検知を
行なうことが出来る。
【００２５】なお、これまでの説明においては、パワー
トランジスタのソース端子に接続したボンディングワイ
ヤを検出抵抗として用いた例を説明してきたが、ドレイ
ン端子側のボンディングワイヤ３２１を検出抵抗として
用いても構わない。
トランジスタのソース端子に接続したボンディングワイ
ヤを検出抵抗として用いた例を説明してきたが、ドレイ
ン端子側のボンディングワイヤ３２１を検出抵抗として
用いても構わない。
【００２６】また、半導体集積回路としては、パワート
ランジスタと処理回路が１個の例で説明してきたが、パ
ワートランジスタと処理回路が複数個集積していても構
わない。また、パワートランジスタとして電界効果トラ
ンジスタを用いた例で説明してきたが、パイポーラトラ
ンジスタなど他のパワートランジスタ用デバイスでも構
わない。また、半導体集積回路をパッケージ実装した例
で示したが、ペアチップ実装でも構わない。何れにして
もパワートランジスタの主電流が流れる端子と実装部材
の接続部とを接続するボンディングワイヤを検出抵抗と
するように構成すればよい。
ランジスタと処理回路が１個の例で説明してきたが、パ
ワートランジスタと処理回路が複数個集積していても構
わない。また、パワートランジスタとして電界効果トラ
ンジスタを用いた例で説明してきたが、パイポーラトラ
ンジスタなど他のパワートランジスタ用デバイスでも構
わない。また、半導体集積回路をパッケージ実装した例
で示したが、ペアチップ実装でも構わない。何れにして
もパワートランジスタの主電流が流れる端子と実装部材
の接続部とを接続するボンディングワイヤを検出抵抗と
するように構成すればよい。
【００２７】（第３の実施の形態）図５は、本発明によ
るパワートランジスタに過電流検知回路を備えた半導体
集積回路の第３の実施の形態を示す回路図である。第３
の実施の形態の構成のうち第１の実施の形態との異なる
点は、パワートランジスタ１００の代わりに、面積が
１：Ｎの比になっているモニタ用パワートランジスタ５
０２とメインパワートランジスタ５０１を設け、モニタ
用パワートランジスタ５０２のソース用ボンディングパ
ッド５０３とボンディングワイヤ５０４を追加し、モニ
タ用パワートランジスタ５０２のソース電位（ボンディ
ングワイヤ５０４のモニタ用パワートランジスタ側の電
位）を比較回路３０５で基準電圧と比較するように構成
した点である。
るパワートランジスタに過電流検知回路を備えた半導体
集積回路の第３の実施の形態を示す回路図である。第３
の実施の形態の構成のうち第１の実施の形態との異なる
点は、パワートランジスタ１００の代わりに、面積が
１：Ｎの比になっているモニタ用パワートランジスタ５
０２とメインパワートランジスタ５０１を設け、モニタ
用パワートランジスタ５０２のソース用ボンディングパ
ッド５０３とボンディングワイヤ５０４を追加し、モニ
タ用パワートランジスタ５０２のソース電位（ボンディ
ングワイヤ５０４のモニタ用パワートランジスタ側の電
位）を比較回路３０５で基準電圧と比較するように構成
した点である。
【００２８】次に作用を説明する。本回路において、モ
ニタ用パワートランジスタ５０２には、メインパワート
ランジスタ５０１を流れる電流の１／Ｎの電流が流れて
いる。この１／Ｎの電流でボンディングワイヤ５０４に
生じる電位が予め定められた基準電圧より大きくなった
ことを比較回路３０５で検出する。その他の作用は前記
図１と同様である。
ニタ用パワートランジスタ５０２には、メインパワート
ランジスタ５０１を流れる電流の１／Ｎの電流が流れて
いる。この１／Ｎの電流でボンディングワイヤ５０４に
生じる電位が予め定められた基準電圧より大きくなった
ことを比較回路３０５で検出する。その他の作用は前記
図１と同様である。
【００２９】前記第１の実施の形態で得られた効果は、
第３の実施の形態でも同様に得ることができる。さら
に、第３の実施の形態では、メインパワートランジスタ
５０１を流れる電流の１／Ｎの電流が流れるモニタ用パ
ワートランジスタ５０２を設け、モニタ用パワートラン
ジスタ５０２に接続されたボンディングワイヤの電位を
検出電位とするように構成したので、過電流の検出電流
値の設計自由度を増すことができる。すなわち、第１の
実施の形態では、過電流の検出電流値を設計する場合、
ボンディングワイヤ３１７の直径や長さはパワートラン
ジスタ１００のレイアウトや流す電流値によりほぼ決定
されてしまう。したがって過電流の検出値を設定するに
は基準電圧値で調整するしかない。その点、第３の実施
の形態では、過電流の検出電流値を設計する場合には、
モニタ用パワートランジスタ５０２とメインパワートラ
ンジスタ５０１の面積比１：Ｎや、モニタ用パワートラ
ンジスタ５０２のレイアウトにも自由度があるので、ボ
ンディングワイヤ５０４の直径や長さも、設計用パラメ
ータとして用いることができる。
第３の実施の形態でも同様に得ることができる。さら
に、第３の実施の形態では、メインパワートランジスタ
５０１を流れる電流の１／Ｎの電流が流れるモニタ用パ
ワートランジスタ５０２を設け、モニタ用パワートラン
ジスタ５０２に接続されたボンディングワイヤの電位を
検出電位とするように構成したので、過電流の検出電流
値の設計自由度を増すことができる。すなわち、第１の
実施の形態では、過電流の検出電流値を設計する場合、
ボンディングワイヤ３１７の直径や長さはパワートラン
ジスタ１００のレイアウトや流す電流値によりほぼ決定
されてしまう。したがって過電流の検出値を設定するに
は基準電圧値で調整するしかない。その点、第３の実施
の形態では、過電流の検出電流値を設計する場合には、
モニタ用パワートランジスタ５０２とメインパワートラ
ンジスタ５０１の面積比１：Ｎや、モニタ用パワートラ
ンジスタ５０２のレイアウトにも自由度があるので、ボ
ンディングワイヤ５０４の直径や長さも、設計用パラメ
ータとして用いることができる。
【００３０】上記の構成においては、過電流の検出電流
値の設計自由度を増すことができるので、過電流の検出
電流値を製造ばらつき等にあまり左右されない精度のよ
い設計とすることができる、という効果が得られる。
値の設計自由度を増すことができるので、過電流の検出
電流値を製造ばらつき等にあまり左右されない精度のよ
い設計とすることができる、という効果が得られる。
【００３１】（第４実施の形態）図６は、本発明による
パワートランジスタに過電流検知回路を備えた半導体集
積回路の第４の実施の形態を示す回路図である。第４の
実施の形態の構成および作用は、第２の実施の形態と第
３の実施の形態とを合わせたものである。そして第４の
実施の形態では、第２の実施の形態および第３の実施の
形態で得られた効果を両方得ることができる。
パワートランジスタに過電流検知回路を備えた半導体集
積回路の第４の実施の形態を示す回路図である。第４の
実施の形態の構成および作用は、第２の実施の形態と第
３の実施の形態とを合わせたものである。そして第４の
実施の形態では、第２の実施の形態および第３の実施の
形態で得られた効果を両方得ることができる。
【図１】本発明の第１の実施の形態を示す回路図。
【図２】第１の実施の形態のより具体的な回路図。
【図３】本発明の第２の実施の形態を示す回路図。
【図４】第２の実施の形態のより具体的な回路図。
【図５】本発明の第３の実施の形態を示す回路図。
【図６】本発明の第４の実施の形態を示す回路図。
１００…パワートランジスタ １０１…外部
負荷となるソレノイド １０２…信号入力端子 １０３…アン
ド回路 １０４…比較器 １０５…基準
電圧回路 １０６…パワートランジスタ１００の電流が流れるボン
ディングワイヤ １０７…処理回路の電流が流れるボンディングワイヤ １０８…パッケージの接地用パッドに接続されたボンデ
ィングワイヤ １０９…差動増幅器 ３０１…半導体集積回路のパッケージ実装範囲 ３０２…半導体集積回路の半導体チップ ３０３…処理回路 ３０４…制御
回路 ３０５…比較回路 ３０６…基準
電圧回路 ３０８〜３１２、４０１、５０３…半導体チップのボン
ディングパッド ３１３〜３１６…パッケージのボンディングパッド ３１７〜３２１、４０２、５０４…ボンディングワイヤ ３３０…外部負荷 ５０１…メインパワートランジスタ ５０２…モニ
タ用トランジスタ
負荷となるソレノイド １０２…信号入力端子 １０３…アン
ド回路 １０４…比較器 １０５…基準
電圧回路 １０６…パワートランジスタ１００の電流が流れるボン
ディングワイヤ １０７…処理回路の電流が流れるボンディングワイヤ １０８…パッケージの接地用パッドに接続されたボンデ
ィングワイヤ １０９…差動増幅器 ３０１…半導体集積回路のパッケージ実装範囲 ３０２…半導体集積回路の半導体チップ ３０３…処理回路 ３０４…制御
回路 ３０５…比較回路 ３０６…基準
電圧回路 ３０８〜３１２、４０１、５０３…半導体チップのボン
ディングパッド ３１３〜３１６…パッケージのボンディングパッド ３１７〜３２１、４０２、５０４…ボンディングワイヤ ３３０…外部負荷 ５０１…メインパワートランジスタ ５０２…モニ
タ用トランジスタ
Claims (4)
- 【請求項１】外部の負荷を駆動するパワートランジスタ
と、 前記パワートランジスタに流れる電流、もしくはそれに
比例した電流が流れる検出抵抗と、 前記検出抵抗の両端に生じた電位差を検出し、該電位差
が所定の値以上になった場合に前記パワートランジスタ
をオフにする制御手段と、 を備えた半導体集積回路であって、 前記検出抵抗として、前記半導体集積回路を形成した半
導体チップと実装部材の接続部とを接続するボンディン
グワイヤを用いたことを特徴とする半導体集積回路。 - 【請求項２】前記パワートランジスタの二つの主端子の
うちの第１の主端子と前記実装部材の接続部とを接続す
る第１のボンディングワイヤと、前記制御手段の電源端
子と前記実装部材の接続部とを接続する第２のボンディ
ングワイヤとを別個に設け、前記第１のボンディングワ
イヤの前記パワートランジスタの第１の主端子側端部の
電位と前記実装部材の接続部の電位との電位差を検出す
るように構成したことを特徴とする請求項１に記載の半
導体集積回路。 - 【請求項３】前記第１、第２の二つのボンディングワイ
ヤの他に、一端が前記実装部材の接続部に接続された第
３のボンディングワイヤを設け、前記第３のボンディン
グワイヤの他端の電位と前記第１のボンディングワイヤ
の前記パワートランジスタの第１の主端子側端部の電位
との差の電位を、前記過電流検知用の電位差として検出
するように構成したことを特徴とする請求項２に記載の
半導体集積回路。 - 【請求項４】前記パワートランジスタを流れる電流の１
／Ｎの電流が流れるモニタ用トランジスタと、該モニタ
用トランジスタの二つの主端子のうちの第１の主端子と
前記実装部材の接続部とを接続する第４のボンディング
ワイヤを設け、該第４のボンディングワイヤを前記検出
抵抗として用いるように構成したことを特徴とする請求
項１乃至請求項３の何れかに記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9275741A JPH11121683A (ja) | 1997-10-08 | 1997-10-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9275741A JPH11121683A (ja) | 1997-10-08 | 1997-10-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121683A true JPH11121683A (ja) | 1999-04-30 |
Family
ID=17559753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9275741A Pending JPH11121683A (ja) | 1997-10-08 | 1997-10-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121683A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033965A (ja) * | 2003-07-11 | 2005-02-03 | Mitsubishi Electric Corp | 半導体パワーモジュールおよび該モジュールの主回路電流値を計測する主回路電流計測システム |
| JP2006109665A (ja) * | 2004-10-08 | 2006-04-20 | Denso Corp | 過電流検出機能を有する集積回路装置 |
| WO2006114883A1 (ja) * | 2005-04-22 | 2006-11-02 | Renesas Technology Corp. | 半導体装置 |
| EP1973229A1 (en) | 2007-03-22 | 2008-09-24 | NEC Electronics Corporation | Overcurrent detecting circuit and semiconductor device |
| JP2011100828A (ja) * | 2009-11-05 | 2011-05-19 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| JP2011200035A (ja) * | 2010-03-19 | 2011-10-06 | Aisin Seiki Co Ltd | 車両用過電流検出装置 |
| JP2013242245A (ja) * | 2012-05-22 | 2013-12-05 | Rohm Co Ltd | 電流検出回路、スイッチ回路、およびイグナイタ |
| JP2023076717A (ja) * | 2013-11-20 | 2023-06-01 | ローム株式会社 | 電子回路 |
-
1997
- 1997-10-08 JP JP9275741A patent/JPH11121683A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033965A (ja) * | 2003-07-11 | 2005-02-03 | Mitsubishi Electric Corp | 半導体パワーモジュールおよび該モジュールの主回路電流値を計測する主回路電流計測システム |
| JP2006109665A (ja) * | 2004-10-08 | 2006-04-20 | Denso Corp | 過電流検出機能を有する集積回路装置 |
| WO2006114883A1 (ja) * | 2005-04-22 | 2006-11-02 | Renesas Technology Corp. | 半導体装置 |
| JP4756557B2 (ja) * | 2005-04-22 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| EP1973229A1 (en) | 2007-03-22 | 2008-09-24 | NEC Electronics Corporation | Overcurrent detecting circuit and semiconductor device |
| JP2008236528A (ja) * | 2007-03-22 | 2008-10-02 | Nec Electronics Corp | 過電流検出回路および半導体装置 |
| US7660091B2 (en) | 2007-03-22 | 2010-02-09 | Nec Electronics Corporation | Overcurrent detecting circuit and semiconductor device |
| US9040358B2 (en) | 2009-11-05 | 2015-05-26 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2011100828A (ja) * | 2009-11-05 | 2011-05-19 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| CN102097409A (zh) * | 2009-11-05 | 2011-06-15 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| US8846455B2 (en) | 2009-11-05 | 2014-09-30 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2011200035A (ja) * | 2010-03-19 | 2011-10-06 | Aisin Seiki Co Ltd | 車両用過電流検出装置 |
| JP2013242245A (ja) * | 2012-05-22 | 2013-12-05 | Rohm Co Ltd | 電流検出回路、スイッチ回路、およびイグナイタ |
| JP2023076717A (ja) * | 2013-11-20 | 2023-06-01 | ローム株式会社 | 電子回路 |
| JP2023076715A (ja) * | 2013-11-20 | 2023-06-01 | ローム株式会社 | スイッチングデバイス |
| EP4220708A1 (en) * | 2013-11-20 | 2023-08-02 | Rohm Co., Ltd. | Switching device and electronic circuit |
| US11728801B2 (en) | 2013-11-20 | 2023-08-15 | Rohm Co., Ltd. | Switching device and electronic circuit |
| US11936369B2 (en) | 2013-11-20 | 2024-03-19 | Rohm Co., Ltd. | Switching device and electronic circuit |
| US12063030B2 (en) | 2013-11-20 | 2024-08-13 | Rohm Co., Ltd. | Switching device and electronic circuit |
| US12068741B2 (en) | 2013-11-20 | 2024-08-20 | Rohm Co., Ltd. | Switching device and electronic circuit |
| US12316307B2 (en) | 2013-11-20 | 2025-05-27 | Rohm Co., Ltd. | Switching device and electronic circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399905A (en) | Resin sealed semiconductor device including multiple current detecting resistors | |
| US7692492B2 (en) | Operational amplifier | |
| JP3587300B2 (ja) | 集積回路装置 | |
| CA2016918A1 (en) | Transistor provided with a current detecting function | |
| US20100045328A1 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
| US5909112A (en) | Configuration and test process for semiconductor overcurrent detecting circuit | |
| US5804859A (en) | Power semiconductor device having over-current protection | |
| JP2871661B1 (ja) | 半導体装置 | |
| EP2137764B1 (en) | Semiconductor body and method for voltage regulation | |
| US5672997A (en) | Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit | |
| US12292469B2 (en) | Current measuring circuit | |
| CN101160654B (zh) | 半导体集成电路器件和使用该器件的调节器 | |
| KR20060101469A (ko) | 집적 회로에 전력을 공급하는 방법, 전력을 공급하는시스템 및 집적 회로 | |
| CN100501630C (zh) | 具有电压反馈电路的半导体器件 | |
| JP3606994B2 (ja) | 出力電流制限回路及び出力電流制限回路における出力電流調整方法 | |
| EP0836273A1 (en) | Semiconductor device | |
| JP3973491B2 (ja) | 半導体装置 | |
| TWI903821B (zh) | 使用感測電晶體用於電池保護模組的方法及電路 | |
| JP2824360B2 (ja) | 電流検出用半導体装置 | |
| JP3300651B2 (ja) | 安定化電源装置 | |
| JP7392533B2 (ja) | 検査システム | |
| TWI442487B (zh) | 於積體電路封裝之外部接頭上之信號削弱補償 | |
| JP3157733B2 (ja) | 集積回路内蔵大電力モノリシック半導体装置の検査方法 | |
| JP2715603B2 (ja) | 半導体装置 | |
| JPH021868Y2 (ja) |