JPH11122280A - スイッチングハブ - Google Patents
スイッチングハブInfo
- Publication number
- JPH11122280A JPH11122280A JP9280637A JP28063797A JPH11122280A JP H11122280 A JPH11122280 A JP H11122280A JP 9280637 A JP9280637 A JP 9280637A JP 28063797 A JP28063797 A JP 28063797A JP H11122280 A JPH11122280 A JP H11122280A
- Authority
- JP
- Japan
- Prior art keywords
- address
- switching hub
- correspondence table
- port
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 転送先ポートの決定を高速化するスイッチン
グハブを提供する。 【解決手段】 端末アドレスを接続ポートに対応付けて
登録する対応表を有し、この対応表を受信フレームの宛
先アドレスで検索して受信フレームの転送先ポートを決
定するスイッチングハブにおいて、受信フレームの宛先
アドレスを予め決められたアドレスと比較する比較回路
７４を設け、この比較が一致したら予め決められたポー
トを転送先ポートに決定し、不一致のときに前記対応表
を検索して転送先ポートを決定するようにした。
グハブを提供する。 【解決手段】 端末アドレスを接続ポートに対応付けて
登録する対応表を有し、この対応表を受信フレームの宛
先アドレスで検索して受信フレームの転送先ポートを決
定するスイッチングハブにおいて、受信フレームの宛先
アドレスを予め決められたアドレスと比較する比較回路
７４を設け、この比較が一致したら予め決められたポー
トを転送先ポートに決定し、不一致のときに前記対応表
を検索して転送先ポートを決定するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチングハブ
に係り、特に、転送先ポートの決定を高速化するスイッ
チングハブに関するものである。
に係り、特に、転送先ポートの決定を高速化するスイッ
チングハブに関するものである。
【０００２】
【従来の技術】スイッチングハブは、ネットワークの高
速化の手段として、現在最も注目を集めているネットワ
ーク機器である。図５に示されるように、スイッチング
ハブは、スイッチ部５１、ポートＩ／Ｆ（インタフェー
ス）部５２１〜５２６、アドレス検索部５３から構成さ
れている。アドレス検索部５３には、スイッチングハブ
に接続されている端末のアドレスと、その端末が接続さ
れているポートとが対応付けて登録されている対応表が
設けられている。各ポートにおいて、フレームが受信さ
れたら、ポートＩ／Ｆ部５２１〜５２６で受信フレーム
から宛先アドレスを抽出してアドレス検索部５３に送
る。アドレス検索部５３では、宛先アドレスで対応表を
検索して転送先ポートを決定する。
速化の手段として、現在最も注目を集めているネットワ
ーク機器である。図５に示されるように、スイッチング
ハブは、スイッチ部５１、ポートＩ／Ｆ（インタフェー
ス）部５２１〜５２６、アドレス検索部５３から構成さ
れている。アドレス検索部５３には、スイッチングハブ
に接続されている端末のアドレスと、その端末が接続さ
れているポートとが対応付けて登録されている対応表が
設けられている。各ポートにおいて、フレームが受信さ
れたら、ポートＩ／Ｆ部５２１〜５２６で受信フレーム
から宛先アドレスを抽出してアドレス検索部５３に送
る。アドレス検索部５３では、宛先アドレスで対応表を
検索して転送先ポートを決定する。
【０００３】図６に対応表の例を示す。イーサネットの
場合、端末のＭＡＣアドレスは４８ビットであり、対応
表にはＭＡＣアドレスが登録される。この対応表によれ
ば、アドレス“０００００００００００１ｈ”（ｈは１
６進表示を示す）の端末はポート１に、アドレス“００
０００００００００２ｈ”の端末はポート２に、アドレ
ス“１０００００００００００ｈ”の端末はポート３に
それぞれ接続されていることになる。
場合、端末のＭＡＣアドレスは４８ビットであり、対応
表にはＭＡＣアドレスが登録される。この対応表によれ
ば、アドレス“０００００００００００１ｈ”（ｈは１
６進表示を示す）の端末はポート１に、アドレス“００
０００００００００２ｈ”の端末はポート２に、アドレ
ス“１０００００００００００ｈ”の端末はポート３に
それぞれ接続されていることになる。
【０００４】例えば、ポート１において宛先アドレス
“０００００００００００２ｈ”のフレームが受信され
た場合、アドレス検索部５３では対応表を検索してポー
ト２が転送先ポートであることを応答する。スイッチ部
５１ではアドレス検索部からの応答を受けて受信フレー
ムをポート２に転送する。
“０００００００００００２ｈ”のフレームが受信され
た場合、アドレス検索部５３では対応表を検索してポー
ト２が転送先ポートであることを応答する。スイッチ部
５１ではアドレス検索部からの応答を受けて受信フレー
ムをポート２に転送する。
【０００５】端末アドレスと接続ポートとの対応表は情
報量が多いので、その内容の保持にメモリ（以下、アド
レス登録メモリという）を使用するのが一般的であり、
そのアドレス登録メモリには、ＣＡＭ(Content Address
Memory)と呼ばれる特殊なメモリ素子を使用する場合
と、ＳＲＡＭなどの汎用メモリ素子を使用する場合との
２通りがある。いずれのメモリ素子を使用する場合で
も、１回のアドレス検索に数百ｎｓ程度の時間がかか
る。
報量が多いので、その内容の保持にメモリ（以下、アド
レス登録メモリという）を使用するのが一般的であり、
そのアドレス登録メモリには、ＣＡＭ(Content Address
Memory)と呼ばれる特殊なメモリ素子を使用する場合
と、ＳＲＡＭなどの汎用メモリ素子を使用する場合との
２通りがある。いずれのメモリ素子を使用する場合で
も、１回のアドレス検索に数百ｎｓ程度の時間がかか
る。
【０００６】図７にアドレス検索部５３の内部構成を示
す。アドレス検索部５３は、要求受付・応答回路７１、
アドレス登録メモリ検索回路７２、アドレス登録メモリ
７３から構成されている。対応表はアドレス登録メモリ
７３内に設けられている。フレーム受信時、要求受付・
応答回路は７１、宛先アドレスを用い、アドレス登録メ
モリ検索回路７２を介してアドレス登録メモリ７３内の
対応表を検索し、転送先ポートを決定する。
す。アドレス検索部５３は、要求受付・応答回路７１、
アドレス登録メモリ検索回路７２、アドレス登録メモリ
７３から構成されている。対応表はアドレス登録メモリ
７３内に設けられている。フレーム受信時、要求受付・
応答回路は７１、宛先アドレスを用い、アドレス登録メ
モリ検索回路７２を介してアドレス登録メモリ７３内の
対応表を検索し、転送先ポートを決定する。
【０００７】また、対応表の作成方法としては、受信フ
レームの送信元アドレスを元に自動的に作成するアドレ
ス自動学習という方法がある。これは、送信元アドレス
が対応表に登録されているかどうかを調べて、登録され
ていない場合に、対応表にそのアドレスを追加する方法
である。
レームの送信元アドレスを元に自動的に作成するアドレ
ス自動学習という方法がある。これは、送信元アドレス
が対応表に登録されているかどうかを調べて、登録され
ていない場合に、対応表にそのアドレスを追加する方法
である。
【０００８】図８にアドレス自動学習機能を持ったアド
レス検索部５３の内部構成を示す。アドレス検索部５３
は、転送先ポート検索制御部８１、アドレス自動学習制
御部８２、アドレス登録メモリ制御部８３、アドレス登
録メモリ８４から構成されている。対応表はアドレス登
録メモリ８４内に設けられている。転送先ポート検索制
御部８１は、宛先アドレスを用い、アドレス登録メモリ
制御部８３を介してアドレス登録メモリ８４内の対応表
を検索し、転送先ポートを決定する。一方、アドレス自
動学習制御部８２は、送信元アドレスを用い、アドレス
登録メモリ制御部８３を介してアドレス登録メモリ８４
内の対応表を検索し、未登録であればその送信元アドレ
スを対応表に登録する。
レス検索部５３の内部構成を示す。アドレス検索部５３
は、転送先ポート検索制御部８１、アドレス自動学習制
御部８２、アドレス登録メモリ制御部８３、アドレス登
録メモリ８４から構成されている。対応表はアドレス登
録メモリ８４内に設けられている。転送先ポート検索制
御部８１は、宛先アドレスを用い、アドレス登録メモリ
制御部８３を介してアドレス登録メモリ８４内の対応表
を検索し、転送先ポートを決定する。一方、アドレス自
動学習制御部８２は、送信元アドレスを用い、アドレス
登録メモリ制御部８３を介してアドレス登録メモリ８４
内の対応表を検索し、未登録であればその送信元アドレ
スを対応表に登録する。
【０００９】
【発明が解決しようとする課題】現在、最も普及してい
るＬＡＮは、伝送速度１０Ｍｂｐｓのイーサネットであ
るが、ネットワーク高速化に対する要求に呼応して、最
近では伝送速度１００Ｍｂｐｓの高速イーサネットが普
及しはじめ、さらに伝送速度１Ｇｂｐｓのギガビットイ
ーサネット対応のＬＡＮ機器も製品化されはじめてい
る。
るＬＡＮは、伝送速度１０Ｍｂｐｓのイーサネットであ
るが、ネットワーク高速化に対する要求に呼応して、最
近では伝送速度１００Ｍｂｐｓの高速イーサネットが普
及しはじめ、さらに伝送速度１Ｇｂｐｓのギガビットイ
ーサネット対応のＬＡＮ機器も製品化されはじめてい
る。
【００１０】単純に伝送速度が１０倍になると、受信フ
レームの到着間隔が１／１０になり、スイッチングハブ
はスイッチ部５１ばかりでなく、アドレス検索部５３も
１０倍の処理能力が必要となる。例えば、高速イーサネ
ット８ポートのスイッチングハブにおいて、受信フレー
ムを１００％処理するために必要なアドレス検索部５３
の性能は、１受信フレーム当たりの検索時間が８４０ｎ
ｓである。これに対して、ギガビットイーサネット８ポ
ートのスイッチングハブでは、必要なアドレス検索部５
３の性能は、１受信フレーム当たりの検索時間が８４ｎ
ｓとなる。
レームの到着間隔が１／１０になり、スイッチングハブ
はスイッチ部５１ばかりでなく、アドレス検索部５３も
１０倍の処理能力が必要となる。例えば、高速イーサネ
ット８ポートのスイッチングハブにおいて、受信フレー
ムを１００％処理するために必要なアドレス検索部５３
の性能は、１受信フレーム当たりの検索時間が８４０ｎ
ｓである。これに対して、ギガビットイーサネット８ポ
ートのスイッチングハブでは、必要なアドレス検索部５
３の性能は、１受信フレーム当たりの検索時間が８４ｎ
ｓとなる。
【００１１】また、前述のようにアドレス検索部５３で
は、フレーム受信時に、転送先ポートを決定するために
宛先アドレスによる検索を行い、対応表を学習するため
に送信元アドレスによる検索を行う。即ち、２回の検索
が行われる。１回の検索に必要な検索時間をｔとする
と、従来技術では１受信フレームについて２回の検索が
行われるので、アドレス検索部５３の性能は、単位時間
当たりの受信フレーム処理件数が１／（２ｔ）である。
は、フレーム受信時に、転送先ポートを決定するために
宛先アドレスによる検索を行い、対応表を学習するため
に送信元アドレスによる検索を行う。即ち、２回の検索
が行われる。１回の検索に必要な検索時間をｔとする
と、従来技術では１受信フレームについて２回の検索が
行われるので、アドレス検索部５３の性能は、単位時間
当たりの受信フレーム処理件数が１／（２ｔ）である。
【００１２】メモリのアクセス速度には限界があり、前
述のように１回のアドレス検索に数百ｎｓ程度の時間が
かかる。これをアドレス検索部５３の性能要求に合わせ
て２倍ないし１０倍にするのは困難である。従って、１
つのアドレス検索部５３だけでは上記のような性能を実
現することができない。そこで、アドレス検索部５３を
複数設けて並列に使用することにより、アドレス検索の
性能を向上させる方法がある。しかし、アドレス検索部
５３を複数設けると、コスト高になると共に、各アドレ
ス検索部５３の対応表の登録内容を同一にさせる仕組み
が新たに必要になる。
述のように１回のアドレス検索に数百ｎｓ程度の時間が
かかる。これをアドレス検索部５３の性能要求に合わせ
て２倍ないし１０倍にするのは困難である。従って、１
つのアドレス検索部５３だけでは上記のような性能を実
現することができない。そこで、アドレス検索部５３を
複数設けて並列に使用することにより、アドレス検索の
性能を向上させる方法がある。しかし、アドレス検索部
５３を複数設けると、コスト高になると共に、各アドレ
ス検索部５３の対応表の登録内容を同一にさせる仕組み
が新たに必要になる。
【００１３】そこで、本発明の目的は、上記課題を解決
し、転送先ポートの決定を高速化するスイッチングハブ
を提供することにある。
し、転送先ポートの決定を高速化するスイッチングハブ
を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に本発明は、端末アドレスを接続ポートに対応付けて登
録する対応表を有し、この対応表を受信フレームの宛先
アドレスで検索して受信フレームの転送先ポートを決定
するスイッチングハブにおいて、受信フレームの宛先ア
ドレスを予め決められたアドレスと比較する比較回路を
設け、この比較が一致したら予め決められたポートを転
送先ポートに決定し、不一致のときに前記対応表を検索
して転送先ポートを決定するようにしたものである。
に本発明は、端末アドレスを接続ポートに対応付けて登
録する対応表を有し、この対応表を受信フレームの宛先
アドレスで検索して受信フレームの転送先ポートを決定
するスイッチングハブにおいて、受信フレームの宛先ア
ドレスを予め決められたアドレスと比較する比較回路を
設け、この比較が一致したら予め決められたポートを転
送先ポートに決定し、不一致のときに前記対応表を検索
して転送先ポートを決定するようにしたものである。
【００１５】前記予め決められたアドレスは、ブロード
キャストフレームのアドレスであってもよい。
キャストフレームのアドレスであってもよい。
【００１６】前記予め決められたアドレスは、スイッチ
ングハブ自身のアドレスであってもよい。
ングハブ自身のアドレスであってもよい。
【００１７】前記予め決められたアドレスは、スイッチ
ングハブの動作中に変更可能であってもよい。
ングハブの動作中に変更可能であってもよい。
【００１８】また、端末アドレスを接続ポートに対応付
けて登録する対応表を有し、この対応表を受信フレーム
の送信元アドレスで検索し、未登録であればその送信元
アドレスを前記対応表に登録するという学習を行うスイ
ッチングハブにおいて、受信フレームの送信元アドレス
を一旦保存するメモリを設け、複数の受信フレームの送
信元アドレスを同じ送信元アドレスは重複させずに保存
し、一定間隔毎に保存されている送信元アドレスをまと
めて前記学習に用いるようにしたものである。
けて登録する対応表を有し、この対応表を受信フレーム
の送信元アドレスで検索し、未登録であればその送信元
アドレスを前記対応表に登録するという学習を行うスイ
ッチングハブにおいて、受信フレームの送信元アドレス
を一旦保存するメモリを設け、複数の受信フレームの送
信元アドレスを同じ送信元アドレスは重複させずに保存
し、一定間隔毎に保存されている送信元アドレスをまと
めて前記学習に用いるようにしたものである。
【００１９】
【発明の実施の形態】以下、本発明の一実施形態を添付
図面に基づいて詳述する。
図面に基づいて詳述する。
【００２０】図１に本発明によるアドレス検索部５３の
内部構成を示す。アドレス検索部５３は、要求受付・応
答回路７１、アドレス登録メモリ検索回路７２、アドレ
ス登録メモリ７３、アドレス比較回路７４から構成され
ている。図７の従来構成と異なるのは、要求受付・応答
回路７１に接続されるアドレス比較回路７４を加えたこ
とである。
内部構成を示す。アドレス検索部５３は、要求受付・応
答回路７１、アドレス登録メモリ検索回路７２、アドレ
ス登録メモリ７３、アドレス比較回路７４から構成され
ている。図７の従来構成と異なるのは、要求受付・応答
回路７１に接続されるアドレス比較回路７４を加えたこ
とである。
【００２１】アドレス比較回路７４は、受信フレームの
宛先アドレスを予め決められたアドレスと比較するもの
である。そして、このアドレス検索部５３では、アドレ
ス登録メモリ検索回路７２による対応表の検索を行う前
に、まず、アドレス比較回路７４による比較を行うよう
になっている。この比較が一致したら予め決められたポ
ートを転送先ポートに決定し、不一致のときにアドレス
登録メモリ検索回路７２により対応表を検索して転送先
ポートを決定する。アドレス比較回路７４は、１つのア
ドレスが予め決められているアドレス比較部を複数持
ち、それぞれのアドレス比較部で宛先アドレスとの比較
を行う。このうち１つが一致すれば、そのアドレス比較
部に対して予め決められているポートが転送先ポートに
決定され、全てが不一致のときに対応表の検索を行うこ
とになる。
宛先アドレスを予め決められたアドレスと比較するもの
である。そして、このアドレス検索部５３では、アドレ
ス登録メモリ検索回路７２による対応表の検索を行う前
に、まず、アドレス比較回路７４による比較を行うよう
になっている。この比較が一致したら予め決められたポ
ートを転送先ポートに決定し、不一致のときにアドレス
登録メモリ検索回路７２により対応表を検索して転送先
ポートを決定する。アドレス比較回路７４は、１つのア
ドレスが予め決められているアドレス比較部を複数持
ち、それぞれのアドレス比較部で宛先アドレスとの比較
を行う。このうち１つが一致すれば、そのアドレス比較
部に対して予め決められているポートが転送先ポートに
決定され、全てが不一致のときに対応表の検索を行うこ
とになる。
【００２２】図２に本発明によるアドレス比較回路７４
の内部構成を示す。アドレス比較回路７４は、複数のア
ドレス比較部２１、比較アドレス設定回路２２、判定回
路２３から構成されている。ここではアドレス比較部２
１が３つ設けられており、それぞれの符号を２１ａ，２
１ｂ，２１ｃとする。
の内部構成を示す。アドレス比較回路７４は、複数のア
ドレス比較部２１、比較アドレス設定回路２２、判定回
路２３から構成されている。ここではアドレス比較部２
１が３つ設けられており、それぞれの符号を２１ａ，２
１ｂ，２１ｃとする。
【００２３】アドレス比較部２１ａは、ブロードキャス
トフレームを転送するために、宛先アドレスをブロード
キャストアドレス“ｆｆｆｆｆｆｆｆｆｆｆｆｈ”と比
較するものである。アドレス比較部２１ｂは、ＳＮＭＰ
フレームなどのスイッチングハブ宛てのフレームを受信
するために、宛先アドレスを自局アドレスと比較するも
のである。アドレス比較部２１ｃは、予め決められたア
ドレスをダイナミックに変更できるように、宛先アドレ
スを比較アドレス設定回路２２により設定されるアドレ
スと比較するものである。
トフレームを転送するために、宛先アドレスをブロード
キャストアドレス“ｆｆｆｆｆｆｆｆｆｆｆｆｈ”と比
較するものである。アドレス比較部２１ｂは、ＳＮＭＰ
フレームなどのスイッチングハブ宛てのフレームを受信
するために、宛先アドレスを自局アドレスと比較するも
のである。アドレス比較部２１ｃは、予め決められたア
ドレスをダイナミックに変更できるように、宛先アドレ
スを比較アドレス設定回路２２により設定されるアドレ
スと比較するものである。
【００２４】判定回路２３は、各アドレス比較部２１
ａ，２１ｂ，２１ｃの比較結果をまとめて要求受付・応
答回路７１に応答するようになっている。
ａ，２１ｂ，２１ｃの比較結果をまとめて要求受付・応
答回路７１に応答するようになっている。
【００２５】アドレス比較回路７４を含むアドレス検索
部５３の動作を説明する。
部５３の動作を説明する。
【００２６】要求受付・応答回路７１は、フレーム受信
時に宛先アドレスを抽出したら、まず、アドレス比較回
路７４で比較を行う。宛先アドレスが、ブロードキャス
トアドレス、自局アドレス、比較アドレス設定回路２２
により設定されたアドレスのいずれかであった場合、要
求受付・応答回路７１は、アドレス比較回路７４の比較
結果に従い転送先ポートを応答し、対応表の検索は行わ
ない。
時に宛先アドレスを抽出したら、まず、アドレス比較回
路７４で比較を行う。宛先アドレスが、ブロードキャス
トアドレス、自局アドレス、比較アドレス設定回路２２
により設定されたアドレスのいずれかであった場合、要
求受付・応答回路７１は、アドレス比較回路７４の比較
結果に従い転送先ポートを応答し、対応表の検索は行わ
ない。
【００２７】宛先アドレスがブロードキャストアドレス
の場合は、全ポートを転送先ポートにする。宛先アドレ
スが自局アドレスの場合は、転送先ポートは無く、スイ
ッチングハブ自身の内部にある自局フレーム処理部が転
送先になる。宛先アドレスが比較アドレス設定回路２２
により設定されたアドレスの場合は、そのアドレスに対
応して設定されているポートを転送先ポートにする。
の場合は、全ポートを転送先ポートにする。宛先アドレ
スが自局アドレスの場合は、転送先ポートは無く、スイ
ッチングハブ自身の内部にある自局フレーム処理部が転
送先になる。宛先アドレスが比較アドレス設定回路２２
により設定されたアドレスの場合は、そのアドレスに対
応して設定されているポートを転送先ポートにする。
【００２８】宛先アドレスがアドレス比較回路７４の全
ての比較で不一致の場合、要求受付・応答回路７１は、
従来通り対応表の検索によって転送先ポートを決定す
る。
ての比較で不一致の場合、要求受付・応答回路７１は、
従来通り対応表の検索によって転送先ポートを決定す
る。
【００２９】以上の動作において、アドレス比較回路７
４がアドレス一致の判定に要する時間は数十ｎｓであ
り、アドレス登録メモリ７３内の対応表の検索時間に比
べると約１／１０である。従って、アドレス比較回路７
４によって転送先ポートが決まる場合は、所要時間を従
来の１／１０に短縮することができる。アドレス比較回
路７４はアドレス比較部毎に比較するアドレスを設ける
構成なので、全ての宛先アドレスに対して転送先ポート
を決めることはできないが、予め決めるアドレスとして
通信頻度の高いアドレスを採用すれば、短時間で転送先
ポートが決まる確率が高くなり、アドレス検索部５３の
性能を向上させることができる。
４がアドレス一致の判定に要する時間は数十ｎｓであ
り、アドレス登録メモリ７３内の対応表の検索時間に比
べると約１／１０である。従って、アドレス比較回路７
４によって転送先ポートが決まる場合は、所要時間を従
来の１／１０に短縮することができる。アドレス比較回
路７４はアドレス比較部毎に比較するアドレスを設ける
構成なので、全ての宛先アドレスに対して転送先ポート
を決めることはできないが、予め決めるアドレスとして
通信頻度の高いアドレスを採用すれば、短時間で転送先
ポートが決まる確率が高くなり、アドレス検索部５３の
性能を向上させることができる。
【００３０】なお、図２のアドレス比較回路７４には、
比較アドレス設定回路２２により設定されるアドレス比
較部が１つだけ設けられているが、複数設けることによ
りアドレス比較回路７４によって転送先ポートが決まる
確率が高くなり、アドレス検索部５３の性能をより向上
させることができる。
比較アドレス設定回路２２により設定されるアドレス比
較部が１つだけ設けられているが、複数設けることによ
りアドレス比較回路７４によって転送先ポートが決まる
確率が高くなり、アドレス検索部５３の性能をより向上
させることができる。
【００３１】また、スイッチングハブでは、同一端末か
らのフレームが連続して受信される場合が多い。このフ
レームを送信した同一端末に対して１又は複数の受信端
末から応答のフレームが送信されると、スイッチングハ
ブには前記同一端末宛てのフレームが連続して受信され
ることになる。このように、一時的にある端末の通信頻
度が高くなることもあるので、比較アドレス設定回路２
２により設定されるアドレスは、一元的に設定するので
はなく、最近の受信フレームの宛先アドレス又は送信元
アドレスにダイナミックに変更すれば、アドレス比較回
路７４によって転送先ポートが決まる確率がいっそう高
くなり、アドレス検索部５３の性能をより向上させるこ
とができる。
らのフレームが連続して受信される場合が多い。このフ
レームを送信した同一端末に対して１又は複数の受信端
末から応答のフレームが送信されると、スイッチングハ
ブには前記同一端末宛てのフレームが連続して受信され
ることになる。このように、一時的にある端末の通信頻
度が高くなることもあるので、比較アドレス設定回路２
２により設定されるアドレスは、一元的に設定するので
はなく、最近の受信フレームの宛先アドレス又は送信元
アドレスにダイナミックに変更すれば、アドレス比較回
路７４によって転送先ポートが決まる確率がいっそう高
くなり、アドレス検索部５３の性能をより向上させるこ
とができる。
【００３２】次に、本発明の他の実施形態を添付図面に
基づいて詳述する。
基づいて詳述する。
【００３３】図３にアドレス自動学習機能を持った本発
明によるアドレス検索部５３の内部構成を示す。アドレ
ス検索部５３は、転送先ポート検索制御部８１、アドレ
ス自動学習制御部８２、アドレス登録メモリ制御部８
３、アドレス登録メモリ８４、送信元仮格納メモリ８５
から構成されている。図７の従来構成と異なるのは、ア
ドレス自動学習制御部８２に接続される送信元仮格納メ
モリ８５を加えたことである。
明によるアドレス検索部５３の内部構成を示す。アドレ
ス検索部５３は、転送先ポート検索制御部８１、アドレ
ス自動学習制御部８２、アドレス登録メモリ制御部８
３、アドレス登録メモリ８４、送信元仮格納メモリ８５
から構成されている。図７の従来構成と異なるのは、ア
ドレス自動学習制御部８２に接続される送信元仮格納メ
モリ８５を加えたことである。
【００３４】送信元仮格納メモリ８５は、受信フレーム
の送信元アドレスを一旦保存するメモリである。そし
て、このアドレス検索部５３では、フレーム受信時に直
ちにアドレス自動学習を行うのではなく、送信元アドレ
スを一旦、送信元仮格納メモリ８５に保存し、一定間隔
毎、例えば一定時間毎に、送信元仮格納メモリ８５に保
存されている送信元アドレスを取り出して、まとめて学
習に用いる。ただし、送信元アドレスを送信元仮格納メ
モリ８５に保存する際に、同じ送信元アドレスが重複し
て保存されないようにする。学習後は、送信元仮格納メ
モリ８５を空にして、次の間隔における保存に備えても
よい。
の送信元アドレスを一旦保存するメモリである。そし
て、このアドレス検索部５３では、フレーム受信時に直
ちにアドレス自動学習を行うのではなく、送信元アドレ
スを一旦、送信元仮格納メモリ８５に保存し、一定間隔
毎、例えば一定時間毎に、送信元仮格納メモリ８５に保
存されている送信元アドレスを取り出して、まとめて学
習に用いる。ただし、送信元アドレスを送信元仮格納メ
モリ８５に保存する際に、同じ送信元アドレスが重複し
て保存されないようにする。学習後は、送信元仮格納メ
モリ８５を空にして、次の間隔における保存に備えても
よい。
【００３５】図４のフローチャートを用いてアドレス検
索部５３の動作を説明する。
索部５３の動作を説明する。
【００３６】本発明によるアドレス検索部５３は、図４
（ａ）に示すフレーム到着毎の処理と、図４（ｂ）に示
す一定時間毎の処理とを行う。
（ａ）に示すフレーム到着毎の処理と、図４（ｂ）に示
す一定時間毎の処理とを行う。
【００３７】まず、フレーム到着毎の処理では、受信フ
レームより送信元アドレスを抽出する（ステップＳ
１）。その送信元アドレスが送信元仮格納メモリ８５に
既に保存されているかどうかチェックする（Ｓ２）。送
信元アドレスが送信元仮格納メモリ８５に既に保存され
ていれば何もしない。送信元アドレスが送信元仮格納メ
モリ８５に未だ保存されていなければ、その送信元アド
レスを送信元仮格納メモリ８５に追加して保存する（Ｓ
３）。
レームより送信元アドレスを抽出する（ステップＳ
１）。その送信元アドレスが送信元仮格納メモリ８５に
既に保存されているかどうかチェックする（Ｓ２）。送
信元アドレスが送信元仮格納メモリ８５に既に保存され
ていれば何もしない。送信元アドレスが送信元仮格納メ
モリ８５に未だ保存されていなければ、その送信元アド
レスを送信元仮格納メモリ８５に追加して保存する（Ｓ
３）。
【００３８】一定時間毎の処理では、送信元仮格納メモ
リ８５に保存されている全てのデータ（送信元アドレ
ス）を取り出し、全てのデータについて学習処理、即ち
アドレス登録メモリ８４内の対応表を各データにより検
索し、未登録であればそのデータを対応表に登録する処
理を行う（Ｓ５）。取り出した全てのデータについて学
習処理が終了したら、送信元仮格納メモリ８５内のデー
タをクリアして新たなデータが保存できるようにする
（Ｓ６）。
リ８５に保存されている全てのデータ（送信元アドレ
ス）を取り出し、全てのデータについて学習処理、即ち
アドレス登録メモリ８４内の対応表を各データにより検
索し、未登録であればそのデータを対応表に登録する処
理を行う（Ｓ５）。取り出した全てのデータについて学
習処理が終了したら、送信元仮格納メモリ８５内のデー
タをクリアして新たなデータが保存できるようにする
（Ｓ６）。
【００３９】以上の動作において、１回の一定時間内に
同じ送信元アドレスを持つ複数のフレームが受信された
場合、その送信元アドレスは送信元仮格納メモリ８５に
重複して保存されることがないので、学習処理におい
て、その送信元アドレスによる対応表の検索は１回しか
行われないことになる。スイッチングハブでは、同一端
末からのフレームが連続して受信される場合が多いが、
従来では送信元アドレスに関係なく、１フレーム受信に
ついて宛先アドレス、送信元アドレスの２回の検索が必
要であった。本発明では、ほとんどのフレームについて
宛先アドレスだけの１回の検索ですむ。この結果、アド
レス検索部５３の性能は、単位時間当たりの受信フレー
ム処理件数が１／ｔにかなり近くなり、従来の２倍近く
性能が向上する。
同じ送信元アドレスを持つ複数のフレームが受信された
場合、その送信元アドレスは送信元仮格納メモリ８５に
重複して保存されることがないので、学習処理におい
て、その送信元アドレスによる対応表の検索は１回しか
行われないことになる。スイッチングハブでは、同一端
末からのフレームが連続して受信される場合が多いが、
従来では送信元アドレスに関係なく、１フレーム受信に
ついて宛先アドレス、送信元アドレスの２回の検索が必
要であった。本発明では、ほとんどのフレームについて
宛先アドレスだけの１回の検索ですむ。この結果、アド
レス検索部５３の性能は、単位時間当たりの受信フレー
ム処理件数が１／ｔにかなり近くなり、従来の２倍近く
性能が向上する。
【００４０】
【発明の効果】本発明は次の如き優れた効果を発揮す
る。
る。
【００４１】（１）アドレス比較回路の処理時間が短い
ので、アドレス検索性能が大幅に向上する。
ので、アドレス検索性能が大幅に向上する。
【００４２】（２）アドレス比較回路の分だけコスト増
になるが、アドレス検索部を複数設けるよりはコストを
低くすることができる。また、複数のアドレス検索部の
対応表の登録内容を同一にさせる仕組みも必要ない。
になるが、アドレス検索部を複数設けるよりはコストを
低くすることができる。また、複数のアドレス検索部の
対応表の登録内容を同一にさせる仕組みも必要ない。
【００４３】（３）送信元アドレスの検索が省かれるの
で、アドレス検索性能が大幅に向上する。
で、アドレス検索性能が大幅に向上する。
【図１】本発明の一実施形態を示すスイッチングハブの
アドレス検索部の内部構成図である。
アドレス検索部の内部構成図である。
【図２】図１のアドレス検索部中のアドレス比較回路の
内部構成図である。
内部構成図である。
【図３】本発明の他の実施形態を示すスイッチングハブ
のアドレス検索部の内部構成図である。
のアドレス検索部の内部構成図である。
【図４】図３のアドレス検索部におけるアドレス自動学
習の流れ図である。
習の流れ図である。
【図５】スイッチングハブの構成図である。
【図６】対応表の構成図である。
【図７】従来のアドレス検索部の内部構成図である。
【図８】従来のアドレス検索部の内部構成図である。
２１，２１ａ，２１ｂ，２１ｃ アドレス比較部 ２２ 比較アドレス設定回路 ２３ 判定回路 ５３ アドレス検索部 ７１ 要求受付・応答回路 ７２ アドレス登録メモリ検索回路 ７３，８４ アドレス登録メモリ ７４ アドレス比較回路 ８１ 転送先ポート検索制御部 ８２ アドレス自動学習制御部 ８３ アドレス登録メモリ制御部 ８５ 送信元仮格納メモリ
Claims (5)
- 【請求項１】 端末アドレスを接続ポートに対応付けて
登録する対応表を有し、この対応表を受信フレームの宛
先アドレスで検索して受信フレームの転送先ポートを決
定するスイッチングハブにおいて、受信フレームの宛先
アドレスを予め決められたアドレスと比較する比較回路
を設け、この比較が一致したら予め決められたポートを
転送先ポートに決定し、不一致のときに前記対応表を検
索して転送先ポートを決定するようにしたことを特徴と
するスイッチングハブ。 - 【請求項２】 前記予め決められたアドレスは、ブロー
ドキャストフレームのアドレスであることを特徴とする
請求項１記載のスイッチングハブ。 - 【請求項３】 前記予め決められたアドレスは、スイッ
チングハブ自身のアドレスであることを特徴とする請求
項１又は２記載のスイッチングハブ。 - 【請求項４】 前記予め決められたアドレスは、スイッ
チングハブの動作中に変更可能であることを特徴とする
請求項１〜３いずれか記載のスイッチングハブ。 - 【請求項５】 端末アドレスを接続ポートに対応付けて
登録する対応表を有し、この対応表を受信フレームの送
信元アドレスで検索し、未登録であればその送信元アド
レスを前記対応表に登録するという学習を行うスイッチ
ングハブにおいて、受信フレームの送信元アドレスを一
旦保存するメモリを設け、複数の受信フレームの送信元
アドレスを同じ送信元アドレスは重複させずに保存し、
一定間隔毎に保存されている送信元アドレスをまとめて
前記学習に用いるようにしたことを特徴とするスイッチ
ングハブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280637A JPH11122280A (ja) | 1997-10-14 | 1997-10-14 | スイッチングハブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280637A JPH11122280A (ja) | 1997-10-14 | 1997-10-14 | スイッチングハブ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11122280A true JPH11122280A (ja) | 1999-04-30 |
Family
ID=17627839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9280637A Pending JPH11122280A (ja) | 1997-10-14 | 1997-10-14 | スイッチングハブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11122280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054983B2 (en) | 2001-11-21 | 2006-05-30 | Nec Electronics Corporation | USB-HUB device and its control method |
-
1997
- 1997-10-14 JP JP9280637A patent/JPH11122280A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054983B2 (en) | 2001-11-21 | 2006-05-30 | Nec Electronics Corporation | USB-HUB device and its control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0508886B1 (en) | Filtering and disposition of messages in a bridge using a single address and protocol table | |
| US6236658B1 (en) | Method and apparatus for message routing, including a content addressable memory | |
| US7512078B2 (en) | Flexible ethernet bridge | |
| CN101719877B (zh) | 一种报文转发装置、网络设备及方法 | |
| US6757279B1 (en) | Method for synchronizing databases in stacked network units | |
| CN108173691B (zh) | 一种跨设备聚合的方法及装置 | |
| JPH0685819A (ja) | コンピュータシステム | |
| JPH10262075A (ja) | スイッチングハブ | |
| CN108306835A (zh) | 一种以太网交换机的输入缓存结构及数据转发方法 | |
| US20060007917A1 (en) | Frame transfer method and edge switch | |
| US6965945B2 (en) | System and method for slot based ARL table learning and concurrent table search using range address insertion blocking | |
| US6009423A (en) | Search apparatus | |
| US20050013321A1 (en) | Gateway and control method thereof | |
| JP2000151709A (ja) | ルーティングアドレス検索システム | |
| JPH11122280A (ja) | スイッチングハブ | |
| CN111865801B (zh) | 一种基于Virtio端口传输数据的方法和系统 | |
| EP1253765A2 (en) | System and method for slot based ARL table learning and searching using write snoop | |
| KR20010047546A (ko) | 이더넷 스위치에서의 어드레스 서치 장치 및 방법 | |
| JP3315033B2 (ja) | ネットワークフレーム中継器 | |
| JP2005333220A (ja) | ネットワークノード装置 | |
| US20060274654A1 (en) | Range matching | |
| JP2004072160A (ja) | スイッチング方法及び装置並びにコンピュータプログラム | |
| CN113364891B (zh) | 网络通信装置以及网络映像表的操作方法 | |
| CN112910783B (zh) | 一种报文转发方法、装置及分布式设备 | |
| JP3508057B2 (ja) | レイヤ３スイッチ |