JPH11127219A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】 親機と子機の１対多数の対話型の通信システ
ムをハードウェアとソフトウェアの両面で容易かつ低コ
ストで構築することができるデータ転送装置を提供す
る。 【解決手段】 ループシステム用ＵＡＲＴ３０は、デー
タバス１１と、送信用バッファ１２、送信用シフトレジ
スタ１３及び送信用ピン１４からなるデータ送信部１５
と、受信用バッファ１６、受信用シフトレジスタ１７及
び受信用ピン１８からなるデータ受信部１９と、送信デ
ータを受信側にループバックさせる切替えを行うループ
スイッチ３１と、受信データの波形整形及び高速再送出
を行う波形整形回路３２と、ループスイッチ３１を制御
するためのコントロールレジスタ３３とを備えて構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送装置に
係り、詳細には、調歩同期方式によりビットシリアルな
データ転送を行う機能を備えたデータ転送装置に関す
る。

【０００２】

【従来の技術】現在のマイクロコンピュータ応用技術の
中で、コンピュータシステム間の接続方式としてのシリ
アルデータ転送は、重要なインターフェース技術の一つ
となっている。

【０００３】シリアルデータ転送の方式についてＩＣの
特性面からみると、古くはＵＡＲＴ（universal asynch
ronous receiver transmitter）やＵＳＲＴ（universal
synchronous receiver transmitter）があり、最近で
はインサーネット等のＬＡＮ用のＩＣがある。

【０００４】従来のこの種のＵＡＲＴの基本的構造は、
一般的には図４に示すようになっている。

【０００５】図４において、ＵＡＲＴは、データバス１
１と、送信用バッファ１２、送信用シフトレジスタ１３
及び送信用ピン１４からなるデータ送信部１５と、受信
用バッファ１６、受信用シフトレジスタ１７及び受信用
ピン１８からなるデータ受信部１９とにより構成され
る。

【０００６】データ送信部１５では、以下のような信号
の流れとなる。

【０００７】データバス１１を通してＣＰＵ（図示略）
により送信用バッファ１２に書き込まれた送信データ
は、パラレル・シリアル変換器である送信用シフトレジ
スタ１３でスタートビットやストップビット又はパリテ
ィビットが付加されてシリアル信号となり指定されたパ
ルス幅で送信ピン１４より出力される。

【０００８】また、データ受信部１９では、以下のよう
な信号の流れとなる。

【０００９】受信ピン１８に前もって指定されたパルス
幅のシリアルデータが入力されると、シリアル・パラレ
ル変換器である受信用シフトレジスタ１７に入り、受信
用シフトレジスタ１７でスタートビットやストップビッ
ト又はパリティビットが取り去られてパラレルデータと
して受信用バッファ１６に一時的にストアされる。そし
てＣＰＵは、このデータを受信データとして読み取るよ
うになっている。

【００１０】また、現存するＵＡＲＴの中には、図５に
示すようなループスイッチ付きのＵＡＲＴも存在する。

【００１１】図５はループスイッチ付きのＵＡＲＴの基
本構造を示すブロック図であり、図４に示すＵＡＲＴと
同一構成部分には同一符号を付している。

【００１２】図５において、ループスイッチ付きのＵＡ
ＲＴは、データバス１１と、送信用バッファ１２、送信
用シフトレジスタ１３及び送信用ピン１４からなるデー
タ送信部１５と、受信用バッファ１６、受信用シフトレ
ジスタ１７及び受信用ピン１８からなるデータ受信部１
９と、テスト・モード時、送信データを受信側にループ
バックさせる切替えを行うループスイッチ２０，２１
と、ループスイッチ２０，２１を制御するためのコント
ロールレジスタ２２とにより構成される。

【００１３】以上の構成において、コントロールレジス
タ２２によりループ不可としてループスイッチ２０，２
１をセットした時は、前記図４のＵＡＲＴの動作と同じ
になる。一方、コントロールレジスタ２２によりループ
可としてループスイッチ２０，２１をセットした時は、
送信用バッファ１２に書き込まれた送信データは、送信
用シフトレジスタ１３でシリアル信号として出力され、
ループスイッチ２０とループスイッチ２１を通り、受信
用シフトレジスタ１７に入力されてパラレルデータとな
り受信データとして受信用バッファ１６にストアされ
る。このループバック機能は、ＩＣのテスト用機能であ
る。

【００１４】

【発明が解決しようとする課題】現在のマイクロコンピ
ュータ応用システムでは、一台の親機が多数の子機に対
してデータリクエストやコマンドを送出し、多数の子機
がリクエストに応じてデータを親機に送ったりコマンド
に応じた振る舞いをするようなシリアル転送システムが
多数存在する。これには現在では、インサーネットやア
ークネットと言ったＬＡＮ−ＩＣが利用されることが多
い。しかし、これらはハードウェア面のコストが高かっ
たりソフトウェアの制御が難しいという問題点があっ
た。

【００１５】すなわち、上述したようにＵＡＲＴやＵＳ
ＲＴは１対１の対話型であり、多数の接続を行う場合に
は、ハードウェアやソフトウェアの負担は大きくなる。
また、インサーネットやアークネット等のＬＡＮ−ＩＣ
を利用した場合には、すべての親機及び子機の相互通信
はできるものの、子機間の通信ができる分がオーバース
ペックとなり、制御すべきハードウェアやソフトウェア
が複雑高価となってしまう。

【００１６】例えば、前記図４に示すＵＡＲＴの場合、
受信ピン１８と送信ピン１４を接続する経路が存在しな
いので、図６のようなループ状の結線で利用することは
容易でなくなる。すなわち、ＣＰＵが受信データを一度
読み取り、再び送信データとして送信用バッファ１２に
書き込むこととなりシステム効率が悪くなる。

【００１７】また、前記図５に示すループスイッチ付き
のＵＡＲＴの場合でもＩＣのテスト用ループバック機能
が付加されただけであり同様の問題点がある。

【００１８】さらに、図６に示すようなループシステム
では、データをループさせながら受信する必要がある。
この場合、波形整形をせずに単に多段の送受信を行う
と、シリアルデータのパルス波形が大きく歪み、データ
エラーとなることがあり、安易なループ回路では問題が
生ずる。

【００１９】何れにしても従来のＵＡＲＴは１対１の接
続を基本としているため、図６に示すような親機と多数
の子機をループ状に接続するループシステムへの適用
は、特にコスト面、運用面で問題があった。

【００２０】本発明は、親機と子機の１対多数の対話型
の通信システムをハードウェアとソフトウェアの両面で
容易かつ低コストで構築することができるデータ転送装
置を提供することを目的とする。

【００２１】

【課題を解決するための手段】請求項１に記載のデータ
転送装置は、調歩同期方式によりビットシリアルなデー
タ転送を行うデータ転送手段を備えたデータ転送装置で
あって、受信データを受信するとともに、送信データと
して送信側にループさせるループ経路を有し、ループ経
路上に設置され、受信データの波形を整形する波形整形
手段と、ループ経路上に設置され、ループ可否を切り替
えるスイッチ手段と、スイッチ手段を切り替えることに
よって、受信データを波形整形手段を通して送信側にル
ープさせることを可能にする制御手段とを備えたことを
特徴とする。

【００２２】上記波形整形手段は、入力データを最小ク
ロックタイミングで出力可能なレジスタを備え、ループ
時にレジスタを経由して受信データを送信側に高速再送
出するものであってもよい。

【００２３】上記データ転送手段は、調歩同期式シリア
ル転送方式を用いたＵＡＲＴ（universal asynchronous
receiver transmitter）であってもよい。

【００２４】上記データ転送装置は、自己を識別する識
別符号（ＩＤ番号）が付加されており、識別符号を読み
取り、該当するデータのみを処理する識別手段と、送受
信データを一時的に格納するデータ保持手段とを備えた
ものであってもよい。

【００２５】

【発明の実施の形態】本発明に係るデータ転送装置は、
シリアルデータを転送するシリアルデータ転送装置に適
用することができる。

【００２６】図１は本発明の実施形態に係るシリアルデ
ータ転送装置の基本構成を示すブロック図である。な
お、本実施形態に係るシリアルデータ転送装置の説明に
あたり前記図４に示すＵＡＲＴと同一構成部分には同一
符号を付している。

【００２７】図１において、ループシステム用ＵＡＲＴ
（データ転送装置）３０は、データバス１１と、送信用
バッファ１２、送信用シフトレジスタ１３及び送信用ピ
ン１４からなるデータ送信部１５と、受信用バッファ１
６、受信用シフトレジスタ１７及び受信用ピン１８から
なるデータ受信部１９と、送信データを受信側にループ
バックさせる切替えを行うループスイッチ３１（スイッ
チ手段）と、受信データの波形整形及び高速再送出を行
う波形整形回路３２（波形整形手段）と、ループスイッ
チ３１を制御するためのコントロールレジスタ３３（制
御手段）とにより構成される。

【００２８】上記受信用（ＲＸＤ）ピン１８から波形整
形回路３２、ループスイッチ３１を経て送信用（ＴＸ
Ｄ）ピン１４に至る経路は、全体としてループシステム
を構築するためのループ経路を構成する。

【００２９】上記コントロールレジスタ３３は、ＣＰＵ
等によりセットされ、受信動作、送信動作及びループ動
作などに対応してループスイッチ３１を制御する。ルー
プスイッチ３１の制御については詳細に後述する。

【００３０】上記波形整形回路３２は、受信した歪んだ
データの修正を行うものである。一般に、シリアル信号
は、ワイヤーや光ケーブル等で接続されたシステム上を
通過するが、この時に歪みが生じる。さらに、ループシ
ステム上で多段に再送することにより、歪みが大きくな
りデータエラーとなることが考えられる。本波形整形回
路３２は、波形整形を行うとともにノイズカットを行
う。すなわち、ケーブル上でシリアル信号に重畳した高
周波の幅の小さなノイズをカットするために、従来のＵ
ＡＲＴのスタートビット検出機能を備えているが、本波
形整形回路３２は、このスタートビット検出機能と類似
した機能として、入力と出力を１＋１／２ビット分の遅
れで再送出できる高速再送出の機能を有する。これらの
機能については図３により後述する。

【００３１】このように、ループシステム用ＵＡＲＴ３
０は、ループスイッチ３１、波形整形回路３２がループ
上に配置される構成となっている。波形整形回路３２
は、上述したようにループシステム構築のための大きな
特徴であり、波形整形、ノイズカット及び高速再送出の
機能を持っている。

【００３２】図２は上記ループスイッチ３１の詳細な構
成を示すブロック図である。

【００３３】図２において、４１はループスイッチ、４
２は受信入力（ＲＸＤ）、４３はデータアクティブ検出
回路、４４はループスイッチ４１を制御するためのスイ
ッチ制御回路、４５は送信出力（ＴＸＤ）、スイッチ制
御回路４４からの出力許可要求に従い出力リクエストを
発行してスイッチ制御回路４４を制御する制御部４６、
４７はデータアクティブ検出回路４３供給される受信用
クロック、１５はデータ送信部、１９はデータ受信部、
３２は波形整形回路である。

【００３４】図３は上記波形整形回路３２の詳細な構成
を示すブロック図である。

【００３５】図３において、５１はノイズ検出回路、５
２は入力データを最小クロックタイミングで出力可能な
シフトレジスタ、５３は制御レジスタ、５４は基本クロ
ック、４１はループスイッチ、４２は受信入力（ＲＸ
Ｄ）、４５は送信出力（ＴＸＤ）である。

【００３６】制御レジスタ５３の出力及び基本クロック
５４は、ノイズ検出回路５１及びシフトレジスタ５２に
それぞれ入力される。

【００３７】波形整形回路３２は、受信データの波形整
形動作を行うとともに、ループ時にシフトレジスタ５２
を経由して受信データを送信側に高速再送出するもので
ある。

【００３８】以下、上述のように構成されたループシス
テム用ＵＡＲＴ３０の動作を説明する。まず、ループシ
ステム用ＵＡＲＴ３０の全体動作について述べる。

【００３９】ループシステム用ＵＡＲＴ３０は、ループ
スイッチ３１、波形整形回路３２がループ上に配置さ
れ、ループスイッチ３１はコントロールレジスタ３３で
セットされ以下のような動作を行う。

【００４０】［ループスイッチ３１がループ可にセット
された時］ループスイッチ３１は、コントロールレジス
タ３３により基本的にはＢ側にセットされる。そして、
受信ピン１８より入力された受信データは、受信用シフ
トレジスタ１７に入力され、受信用バッファ１６を通し
て取り込まれて受信データとなるとともに、波形整形回
路３２を通り波形整形回路３２で歪んだ波形が修正され
て送信ピン１４より再送出される。

【００４１】但し、ループシステム用ＵＡＲＴ３０がデ
ータを送信しようとする場合、波形整形回路３２のデー
タがアクティブでない時（すなわち、受信データがなく
アイドリング状態の時）に、ループスイッチ３１は自動
的にＡ側に切り替わり、送信用バッファ１２に書き込ま
れた送信データを送信用シフトレジスタ１３を通してシ
リアル信号として送信ピン１４に出力する。

【００４２】このタイプの使い方は、前記図６に示すル
ープシステムでは、多数の子機に適用することができ
る。すなわち、親機から各子機へコマンド等を送る時に
適用して好適である。

【００４３】［ループスイッチ３１がループ不可にセッ
トされた時］ループスイッチ３１は、コントロールレジ
スタ３３によりＡ側にセットされる。この時には、受信
ピン１８より入力されたシリアル信号の受信データは、
受信用シフトレジスタ１７でシリアル・パラレル変換さ
れ、受信用バッファ１６にストアされる。そして、ＣＰ
Ｕにより受信データとして読み取られる。また、ＣＰＵ
により送信用バッファ１２に書き込まれた送信データ
は、送信用シフトレジスタ１３でパラレル・シリアル変
換され、シリアル信号となり送信ピン１４より出力され
る。

【００４４】このタイプの使い方は、前記図６に示すル
ープシステムでは、親機に適用する。この場合、ループ
システム上に送出された送信データの永久ループを阻止
するためであるとともに、送出された送信データがルー
プして親機まで到達すれば良いという、親機と多数の子
機の１対多数対話型のループシステムに適合させたもの
である。

【００４５】次に、図２及び図３を参照してループスイ
ッチ３１及び波形整形回路３２の動作についてさらに詳
細に説明する。

【００４６】ループスイッチ３１は、基本的な動作を上
述したようにループ可とループ不可とをコントロールレ
ジスタ３３の設定によりセットする。図２では、制御部
を図中左側にまとめて示しており、コントロールレジス
タ３３による制御は制御レジスタ部４８が実行する。

【００４７】（１）ループ不可の場合 制御レジスタ部４８のループ制御のビットをループ不可
とセットすると、スイッチ制御回路４４は、データアク
ティブ検出回路４３がデータ受信中でなくアイドリング
中であることを検出したときに、ループスイッチ４１を
ループスイッチ４１をＡ側にセットする。これは受信デ
ータのループ中に切り替えることによる回線のエラーを
防ぐための動作であり、データアクティブ検出回路４３
は、データの受信用クロック４７を利用して上記アイド
リング中かデータ受信中かをチェックしている。

【００４８】アイドリングの検出は、シリアルの調歩同
期式転送のフォーマットでは、スタートビットに必ずＬ
ｏｗレベルのタイミングがあるので、このＬｏｗレベル
のタイミングから１キャラクタ分以上のＨｉｇｈレベル
が続けばアイドリング中であると判断する。

【００４９】ループ不可のセットの時には、データ送信
部１５と送信出力４５が固定されて接続されて、データ
のループはない。

【００５０】このタイプは、ループシステムの例では、
親機に利用され、受信データはデータ受信部１９で受信
されるだけとなり、永久にループすることを防いでい
る。

【００５１】（２）ループ可の場合 制御レジスタ部４８のループ制御のビットをループ可と
セットすると、ループシステム用ＵＡＲＴ３０のデータ
受信部１９がデータを出力しようとしていない時に、ス
イッチ制御回路４４はデータアクティブ検出回路４３が
受信入力４２のアイドリング中を検出した時にループス
イッチ４１をＢ側にセットする。これにより、受信入力
４２に入力されたシリアルデータは、データ受信部１９
で受信されるとともに、波形整形回路３２を通して、送
信出力４２に再出力される。

【００５２】これがデータのループ状態である。

【００５３】ところでこの状態で、ループシステム用Ｕ
ＡＲＴ３０のデータ送信部１５がデータを出力しようと
すると、制御部４６はスイッチ制御回路４４に出力リク
エストを出力する。スイッチ制御回路４４は、データア
クティブ検出回路４３がアイドリングを検出した時にル
ープスイッチ４１をＡ側に切り替える。そして、データ
送信部１５に出力許可の信号を出力する。

【００５４】このタイプは、ループシステムの例では、
多数の子機に利用され、受信入力４２に入力されたデー
タは、データ受信部１９で受信されるとともに、波形整
形回路３２を通り、送信出力４５に再送出される。

【００５５】このように、親機のリクエストに子機を応
答させることができ、親機のリクエストと多数の子機の
１対１の応答に適している。

【００５６】次に、波形整形回路３２の動作について説
明する。

【００５７】波形整形回路３２の動作は、上述したよう
にループシステムの構築にあたって受信したデータを再
送信する時に波形の歪みを修正するとともに、回線に入
ってきた高周波ノイズの除去する。またこれら動作を行
いながら小さな時間遅延で受信データを再送出すること
によりループシステムの回線効率を上げることにある。

【００５８】図３に示すように、波形整形回路３２は、
ノイズ検出回路５１及びシフトレジスタ５２により構成
されている。

【００５９】ノイズ検出回路５１は、一般的なＵＡＲＴ
の受信部と同様に、受信入力４２の入力データの立ち下
がりをチェックする。入力データの立ち下がりを検出す
ると、１キャラクタクロックの半分の時間後にＬｏｗレ
ベルであるかを判別してＬｏｗレベルがあると、そのデ
ータをシフトレジスタ５２に送る。検出用のクロック
は、基本クロックを基に制御レジスタ５３によりセット
された分周値に応じて作られる。基本クロックは、シリ
アルデータの１ビット分の１／１６程度のクロックであ
り、立ち下がり検出から８クロック目でＬｏｗレベルか
否かを判別する中央サンプリングを行う。

【００６０】ノイズ検出回路５１では、一度Ｌｏｗの信
号を検出すると、次の立ち下がりまで同じ位相で信号を
検出し、中央サンプリングになるように検出を行う。す
なわち、多数のループシステム用ＵＡＲＴ３０を適用し
たループ回線では、同じパルス幅でデータを送っても、
多数のＵＡＲＴ３０の位相が異なっているので入力され
てくるデータの位相も異なる。そこで上述した検出方法
を行っている。

【００６１】シフトレジスタ５２は、ノイズ検出回路５
１からのデータを１ビット分のパルス幅で再出力するた
めのバッファである。このパルスは、ノイズ検出回路５
１の信号の位相に合うように位相可変となっている。ま
た、パルス幅は、制御レジスタ５３によりセットされた
された値で基本クロック５４を分周している。前述した
ように、基本クロックが１／１６の場合、セットされる
値は１６となる。

【００６２】また、時間的な遅延をみると、入力より１
／２クロック分遅れてノイズ検出回路５１から出力され
１クロック分遅れてシフトレジスタ５２より出力される
こととなる。すなわち、ループ出力のデータは、入力よ
り１＋１／２クロック遅れるだけで出力されることとな
る。

【００６３】以上説明したように、本実施形態に係るル
ープシステム用ＵＡＲＴ３０は、データバス１１と、送
信用バッファ１２、送信用シフトレジスタ１３及び送信
用ピン１４からなるデータ送信部１５と、受信用バッフ
ァ１６、受信用シフトレジスタ１７及び受信用ピン１８
からなるデータ受信部１９と、送信データを受信側にル
ープバックさせる切替えを行うループスイッチ３１と、
受信データの波形整形及び高速再送出を行う波形整形回
路３２と、ループスイッチ３１を制御するためのコント
ロールレジスタ３３とを備えて構成したので、ソフトウ
ェアの制御が容易でハードウェア面でも低コストな調歩
同期式シリアル転送方式を用いたループシステム用ＵＡ
ＲＴが実現できる。

【００６４】したがって、本ループシステム用ＵＡＲＴ
を、親機と多数の子機としてループ回線上に複数接続す
るようにすれば、極めて簡易な構成で自由度の高いルー
プシステムを構築することができる。

【００６５】ところで、本ループシステム用ＵＡＲＴに
おいて、受信や送信又はループ等の動作制御、及びルー
プ回線の効率をより高めるためには、以下のような点に
ついて付加機能を設ければよい。

【００６６】(1)受信の判定を自動化するために、この
ループシステム用ＵＡＲＴにＬＡＮ−ＩＣと同様のＩＤ
機能を追加する。

【００６７】(2)転送レートを上げた時のＣＰＵ制御を
容易にするために、数１０バイトから数１００バイト程
度の送信バッファ及び受信バッファを設ける。

【００６８】(3)送信完了や受信完了等の時に、割り込
み信号を発生させ、ＣＰＵによる各状態の検出を早くす
る。

【００６９】以上のような機能を追加して回線効率を上
げ、各制御を自動化するようにすれば更に使い易いシス
テムを実現することができる。

【００７０】なお、本実施形態では、調歩同期式シリア
ル転送方式を用いたＵＡＲＴに適用した例を説明した
が、これに限らず、ビットシリアルなデータ転送を行う
データ転送手段を有する装置であればどのような装置に
も適用することができる。

【００７１】また、上記ＵＲＡＴを構成する各種回路、
ループスイッチ、バッファ、レジスタ等の種類、数、接
続方法などは前述した実施形態に限られないことは言う
までもない。

【００７２】

【発明の効果】本発明に係るデータ転送装置では、受信
データを受信するとともに、送信データとして送信側に
ループさせるループ経路を有し、ループ経路上に設置さ
れ、受信データの波形を整形する波形整形手段と、ルー
プ経路上に設置され、ループ可否を切り替えるスイッチ
手段と、スイッチ手段を切り替えることによって、受信
データを波形整形手段を通して送信側にループさせるこ
とを可能にする制御手段とを備えて構成したので、ソフ
トウェアの制御が容易でハードウェア面でも低コストな
調歩同期式シリアル転送方式を用いたループシステム用
ＵＡＲＴが実現でき、親機と子機の１対多数の対話型の
通信システムをハードウェアとソフトウェアの両面で容
易かつ低コストで構築することができる。

【００７３】したがって、子機間の通信をほとんど必要
としない１対多数の対話型通信システムに適用して非常
に有効である。

【図面の簡単な説明】

【図１】本発明を適用した実施形態に係るデータ転送装
置の構成を示すブロック図である。

【図２】上記データ転送装置のループスイッチの詳細な
構成を示すブロック図である。

【図３】上記データ転送装置の波形整形回路の詳細な構
成を示すブロック図である。

【図４】従来のＵＡＲＴのブロック図である。

【図５】従来のテスト用ループスイッチ付きＵＡＲＴの
ブロック図である。

【図６】ループ・システムを説明するための図である。

【符号の説明】

１１ データバス、１２ 送信用バッファ、１３ 送信
用シフトレジスタ、１４ 送信用ピン、１５ データ送
信部、１６ 受信用バッファ、１７ 受信用シフトレジ
スタ、１８ 受信用ピン、１９ データ受信部、３０
ループシステム用ＵＡＲＴ（データ転送装置）、３１，
４１ ループスイッチ（スイッチ手段）、３２ 波形整
形回路（波形整形手段）、３３ コントロールレジスタ
（制御手段）、４２ 受信入力（ＲＸＤ）、４３ デー
タアクティブ検出回路、４４ スイッチ制御回路、４５
送信出力（ＴＸＤ）、４６ 制御部、４７ 受信用ク
ロック、５１ ノイズ検出回路、５２ シフトレジス
タ、５３ 制御レジスタ、５４ 基本クロック

Claims (4)

【特許請求の範囲】
1. 【請求項１】 調歩同期方式によりビットシリアルなデ
   ータ転送を行うデータ転送手段を備えたデータ転送装置
   であって、 受信データを受信するとともに、送信データとして送信
   側にループさせるループ経路を有し、 前記ループ経路上に設置され、受信データの波形を整形
   する波形整形手段と、 前記ループ経路上に設置され、ループ可否を切り替える
   スイッチ手段と、 前記スイッチ手段を切り替えることによって、受信デー
   タを前記波形整形手段を通して送信側にループさせるこ
   とを可能にする制御手段とを備えたことを特徴とするデ
   ータ転送装置。
2. 【請求項２】 前記波形整形手段は、入力データを最小
   クロックタイミングで出力可能なレジスタを備え、 ループ時に前記レジスタを経由して受信データを送信側
   に高速再送出することを特徴とする請求項１記載のデー
   タ転送装置。
3. 【請求項３】 前記データ転送手段は、 調歩同期式シリアル転送方式を用いたＵＡＲＴ（univer
   sal asynchronous receiver transmitter）であること
   を特徴とする請求項１記載のデータ転送装置。
4. 【請求項４】 請求項１記載のデータ転送装置におい
   て、 自己を識別する識別符号（ＩＤ番号）が付加されてお
   り、 前記識別符号を読み取り、該当するデータのみを処理す
   る識別手段と、 送受信データを一時的に格納するデータ保持手段とを備
   えたことを特徴とするデータ転送装置。