JPH11127241A - 市内交換テストにおける改良 - Google Patents
市内交換テストにおける改良Info
- Publication number
- JPH11127241A JPH11127241A JP10167390A JP16739098A JPH11127241A JP H11127241 A JPH11127241 A JP H11127241A JP 10167390 A JP10167390 A JP 10167390A JP 16739098 A JP16739098 A JP 16739098A JP H11127241 A JPH11127241 A JP H11127241A
- Authority
- JP
- Japan
- Prior art keywords
- line
- processor
- processing means
- data
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title abstract description 15
- 230000006872 improvement Effects 0.000 title description 2
- 238000012545 processing Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000004891 communication Methods 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 19
- 238000005259 measurement Methods 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 201000004283 Shwachman-Diamond syndrome Diseases 0.000 description 49
- 235000019333 sodium laurylsulphate Nutrition 0.000 description 49
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 6
- 238000013507 mapping Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 101150106709 ARC1 gene Proteins 0.000 description 1
- 101100013575 Arabidopsis thaliana FTSHI1 gene Proteins 0.000 description 1
- 101000777624 Homo sapiens Hsp90 co-chaperone Cdc37-like 1 Proteins 0.000 description 1
- 102100031587 Hsp90 co-chaperone Cdc37-like 1 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
- H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
- H04M3/32—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges
- H04M3/323—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges for the arrangements providing the connection (test connection, test call, call simulation)
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Telephonic Communication Services (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 電話線データを送信及び受信する市内交換エ
ミュレータ及び交差接続を確立する方法を提供する。 【解決手段】 複数個のシリアルデータシーケンサの各
々はグローバルシリアル通信手段とインターフェースさ
れている。各シリアルデータシーケンサは、使用中の複
数個の加入者とインターフェースする時分割多重型Ｉ／
Ｏポート及びエミュレータで処理されるデータと関連す
る測定を行なうデジタル信号処理手段を有する。デジタ
ル信号処理手段は第一及び第二シリアルＩ／Ｏラインを
有し、第一シリアルＩ／Ｏラインは直接データ転送用の
ためにＩ／Ｏポートへ接続され、且つ第二シリアルＩ／
Ｏラインはグローバルシリアル通信手段へ接続され、第
一シリアルＩ／Ｏラインの各々はＩ／Ｏポートと同一の
順番で時分割多重処理される。エミュレータは、Ｉ／Ｏ
ポート上で画定されているタイムスロットの全ての動作
が可能である。
ミュレータ及び交差接続を確立する方法を提供する。 【解決手段】 複数個のシリアルデータシーケンサの各
々はグローバルシリアル通信手段とインターフェースさ
れている。各シリアルデータシーケンサは、使用中の複
数個の加入者とインターフェースする時分割多重型Ｉ／
Ｏポート及びエミュレータで処理されるデータと関連す
る測定を行なうデジタル信号処理手段を有する。デジタ
ル信号処理手段は第一及び第二シリアルＩ／Ｏラインを
有し、第一シリアルＩ／Ｏラインは直接データ転送用の
ためにＩ／Ｏポートへ接続され、且つ第二シリアルＩ／
Ｏラインはグローバルシリアル通信手段へ接続され、第
一シリアルＩ／Ｏラインの各々はＩ／Ｏポートと同一の
順番で時分割多重処理される。エミュレータは、Ｉ／Ｏ
ポート上で画定されているタイムスロットの全ての動作
が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は市内交換テスト技術
の改良に関するものである。市内交換の性能をテストす
るためには、バルク発呼発生器を使用して複数個の発呼
を統合させることが可能である。次いで、これらの発呼
はエミュレータ上で取扱うことが可能である。
の改良に関するものである。市内交換の性能をテストす
るためには、バルク発呼発生器を使用して複数個の発呼
を統合させることが可能である。次いで、これらの発呼
はエミュレータ上で取扱うことが可能である。
【０００２】
【従来の技術】従来、ラインカードの性能をテストする
ために使用されていたエミュレータはシュルンベルジェ
社から入手可能なＳ７６５ＳＴエミュレータである。そ
の製品は４個のチャンネルを有しており、従ってＳ７６
５ＳＴエミュレータによって効果的に処理することが可
能であるよりも一層多数のタイムスロットを有するマル
チプレクス型即ち多重型Ｔ１／Ｅ１ラインのより高度の
能力をテストするために実時間で使用することは不可能
である。個々のタイムスロットのテストは時間がかか
り、テスト時間が増加するとテストデータが不正確なも
のとなる場合がある。
ために使用されていたエミュレータはシュルンベルジェ
社から入手可能なＳ７６５ＳＴエミュレータである。そ
の製品は４個のチャンネルを有しており、従ってＳ７６
５ＳＴエミュレータによって効果的に処理することが可
能であるよりも一層多数のタイムスロットを有するマル
チプレクス型即ち多重型Ｔ１／Ｅ１ラインのより高度の
能力をテストするために実時間で使用することは不可能
である。個々のタイムスロットのテストは時間がかか
り、テスト時間が増加するとテストデータが不正確なも
のとなる場合がある。
【０００３】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、効率的に且つ効果的に市内交換テストを実
施することを可能とする市内交換エミュレータ及び交差
接続確立方法を提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、効率的に且つ効果的に市内交換テストを実
施することを可能とする市内交換エミュレータ及び交差
接続確立方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明の第一の側面によ
れば、電話線データを送信及び受信するための市内交換
エミュレータ（ｌｏｃａｌ ｅｘｃｈａｎｇｅ ｅｍｕ
ｌａｔｏｒ）が提供され、本エミュレータは、複数個の
シリアルデータシーケンサ及びグローバルシリアル通信
手段を有しており、該複数個のシリアルデータシーケン
サの各々は該グローバルシリアル通信手段とインターフ
ェースされており、前記各データシーケンサは使用中の
複数の加入者とインターフェースするための時分割多重
型Ｉ／Ｏポート及び本エミュレータによって処理された
データと関連する測定を行なうためのデジタル信号処理
手段を具備しており、且つ該デジタル信号処理手段は第
一及び第二シリアルＩ／Ｏラインを具備しており、該第
一シリアルＩ／Ｏラインは直接的データ転送のために該
Ｉ／Ｏポートと接続しており、且つ前記第二シリアルＩ
／Ｏラインは該グローバルシリアル通信手段と接続して
おり、該第一シリアルＩ／Ｏラインの各々は該Ｉ／Ｏポ
ートと同一の順番で時分割多重処理される。このよう
に、本エミュレータはＩ／Ｏポート上に画定されたタイ
ムスロットの全てに関して動作することが可能である。
そのことは、市内交換におけるものと同様の態様で本エ
ミュレータの完全な実時間動作を行なうことを可能とす
る。
れば、電話線データを送信及び受信するための市内交換
エミュレータ（ｌｏｃａｌ ｅｘｃｈａｎｇｅ ｅｍｕ
ｌａｔｏｒ）が提供され、本エミュレータは、複数個の
シリアルデータシーケンサ及びグローバルシリアル通信
手段を有しており、該複数個のシリアルデータシーケン
サの各々は該グローバルシリアル通信手段とインターフ
ェースされており、前記各データシーケンサは使用中の
複数の加入者とインターフェースするための時分割多重
型Ｉ／Ｏポート及び本エミュレータによって処理された
データと関連する測定を行なうためのデジタル信号処理
手段を具備しており、且つ該デジタル信号処理手段は第
一及び第二シリアルＩ／Ｏラインを具備しており、該第
一シリアルＩ／Ｏラインは直接的データ転送のために該
Ｉ／Ｏポートと接続しており、且つ前記第二シリアルＩ
／Ｏラインは該グローバルシリアル通信手段と接続して
おり、該第一シリアルＩ／Ｏラインの各々は該Ｉ／Ｏポ
ートと同一の順番で時分割多重処理される。このよう
に、本エミュレータはＩ／Ｏポート上に画定されたタイ
ムスロットの全てに関して動作することが可能である。
そのことは、市内交換におけるものと同様の態様で本エ
ミュレータの完全な実時間動作を行なうことを可能とす
る。
【０００５】本発明の好適実施例においては、グローバ
ルシリアル通信手段が複数個のタイムスロットと時分割
多重されている。その時分割多重動作は本エミュレータ
全体にわたり一貫したものとすることが可能であり、デ
ータ処理を簡単化することを可能としている。
ルシリアル通信手段が複数個のタイムスロットと時分割
多重されている。その時分割多重動作は本エミュレータ
全体にわたり一貫したものとすることが可能であり、デ
ータ処理を簡単化することを可能としている。
【０００６】このように、タイムスロットの交差接続を
管理することが可能であり、従って多数のライン接続を
エミュレーションすることが可能である。Ｉ／Ｏポート
の全てのタイムスロットは実時間でアクセスすることが
可能であり、従って実時間で実施すべきテストルーチン
をセットアップするためにバルク発呼（ｂｕｌｋ ｃａ
ｌｌ）発生を使用することが可能である。
管理することが可能であり、従って多数のライン接続を
エミュレーションすることが可能である。Ｉ／Ｏポート
の全てのタイムスロットは実時間でアクセスすることが
可能であり、従って実時間で実施すべきテストルーチン
をセットアップするためにバルク発呼（ｂｕｌｋ ｃａ
ｌｌ）発生を使用することが可能である。
【０００７】各デジタル信号処理手段は第一及び第二信
号プロセサを有することが可能である。
号プロセサを有することが可能である。
【０００８】グローバルシリアル通信手段は第一及び第
二チャンネルを有することが可能であり、その場合に各
デジタル信号処理手段の第一デジタル信号プロセサは第
一チャンネルへ接続され且つ各デジタル信号処理手段の
第二信号プロセサは第二チャンネルへ接続される。
二チャンネルを有することが可能であり、その場合に各
デジタル信号処理手段の第一デジタル信号プロセサは第
一チャンネルへ接続され且つ各デジタル信号処理手段の
第二信号プロセサは第二チャンネルへ接続される。
【０００９】各デジタル信号処理手段の第一デジタル信
号プロセサ及び第二デジタル信号プロセサは、好適に
は、接続されている。
号プロセサ及び第二デジタル信号プロセサは、好適に
は、接続されている。
【００１０】各Ｉ／Ｏポートはデジタル信号処理手段の
第一Ｉ／Ｏラインと接続するＴ１／Ｅ１ラインを画定す
ることが可能である。グローバルシリアル通信手段は、
好適には、ＰＣＭフォーマットのものである。
第一Ｉ／Ｏラインと接続するＴ１／Ｅ１ラインを画定す
ることが可能である。グローバルシリアル通信手段は、
好適には、ＰＣＭフォーマットのものである。
【００１１】本発明の第二の側面によれば、交差接続を
確立する方法が提供され、本方法は、複数個の時分割多
重型Ｉ／Ｏラインを用意し、前記Ｉ／Ｏラインの各々と
関連している複数個の局所的処理手段を用意し、グロー
バルシリアル通信手段を用意し、且つ前記Ｉ／Ｏライン
のうちの第一ラインと前記Ｉ／Ｏラインのうちの第二ラ
インとの間で交差接続を形成する要求に応答して、デー
タ転送のために前記第一Ｉ／Ｏライン上に第一タイムス
ロットをリザーブし、データ受信のために前記第一Ｉ／
Ｏライン上に第二タイムスロットをリザーブし、データ
転送のために前記第二Ｉ／Ｏライン上に第三タイムスロ
ットをリザーブし、データ受信のために前記第二Ｉ／Ｏ
ライン上に第四タイムスロットをリザーブし、且つ前記
第一及び第四タイムスロット間のデータ転送リンクと前
記第二及び第三タイムスロット間のデータ転送リンクを
確立する、上記各ステップを有している。
確立する方法が提供され、本方法は、複数個の時分割多
重型Ｉ／Ｏラインを用意し、前記Ｉ／Ｏラインの各々と
関連している複数個の局所的処理手段を用意し、グロー
バルシリアル通信手段を用意し、且つ前記Ｉ／Ｏライン
のうちの第一ラインと前記Ｉ／Ｏラインのうちの第二ラ
インとの間で交差接続を形成する要求に応答して、デー
タ転送のために前記第一Ｉ／Ｏライン上に第一タイムス
ロットをリザーブし、データ受信のために前記第一Ｉ／
Ｏライン上に第二タイムスロットをリザーブし、データ
転送のために前記第二Ｉ／Ｏライン上に第三タイムスロ
ットをリザーブし、データ受信のために前記第二Ｉ／Ｏ
ライン上に第四タイムスロットをリザーブし、且つ前記
第一及び第四タイムスロット間のデータ転送リンクと前
記第二及び第三タイムスロット間のデータ転送リンクを
確立する、上記各ステップを有している。
【００１２】好適には、本方法は、前記Ｉ／Ｏラインを
対形態に配列し且つ前記Ｉ／Ｏラインの各対に対し前記
局所的処理手段のうちの夫々の１つを用意する上記各ス
テップを有している。
対形態に配列し且つ前記Ｉ／Ｏラインの各対に対し前記
局所的処理手段のうちの夫々の１つを用意する上記各ス
テップを有している。
【００１３】前記第一Ｉ／Ｏライン及び前記第二Ｉ／Ｏ
ラインが共通の局所的処理手段を共用するものではない
場合には、本方法は、前記グローバルシリアル通信手段
によって前記データ転送リンクを確立するステップを有
することが可能である。
ラインが共通の局所的処理手段を共用するものではない
場合には、本方法は、前記グローバルシリアル通信手段
によって前記データ転送リンクを確立するステップを有
することが可能である。
【００１４】本発明の好適実施例においては、前記グロ
ーバルシリアル通信手段が時分割多重処理され、且つ本
方法は、更に、前記データ転送リンクを確立するために
前記グローバルシリアル通信手段の２つのタイムスロッ
トをリザーブするステップを有している。
ーバルシリアル通信手段が時分割多重処理され、且つ本
方法は、更に、前記データ転送リンクを確立するために
前記グローバルシリアル通信手段の２つのタイムスロッ
トをリザーブするステップを有している。
【００１５】各局所的処理手段は、好適には、第一及び
第二プロセサを有しており、各プロセサは前記一対のＩ
／Ｏラインのうちの夫々の１つと関連しており、且つ前
記グローバルシリアル通信手段は、好適には、第一及び
第二チャンネルを有しており、本方法は、前記各局所的
処理手段の前記第一プロセサを前記第一チャンネルと関
連させ且つ前記各局所的処理手段の第二プロセサを前記
第二チャンネルと関連させるステップを有しており、前
記データ転送リンクを確立するステップが、前記第一Ｉ
／Ｏラインが前記第二Ｉ／Ｏラインと同一である場合に
は、そのＩ／Ｏラインと関連するプロセサにおいて交差
接続を画定し、前記第一Ｉ／Ｏライン及び第二Ｉ／Ｏラ
インが同一の局所的処理手段のプロセサと関連している
場合には、その局所的処理手段において交差接続を画定
し、前記第一Ｉ／Ｏラインが第一プロセサと関連してお
り且つ前記第二Ｉ／Ｏラインが別の第一プロセサと関連
している場合には、前記第一バスを介して前記交差接続
を画定し、前記第一Ｉ／Ｏラインが第二プロセサと関連
しており且つ前記第二Ｉ／Ｏラインが別の第二プロセサ
と関連している場合には、前記第二バスを介して前記交
差接続を画定し、且つ前記第二Ｉ／Ｏラインが前記第一
Ｉ／Ｏラインから異なる局所的処理手段及び前記第一及
び第二プロセサのうちの異なるものと関連している場合
には、前記バスのうちの１つ及び中間プロセサを介して
交差接続を確立する、上記各ステップを有している。
第二プロセサを有しており、各プロセサは前記一対のＩ
／Ｏラインのうちの夫々の１つと関連しており、且つ前
記グローバルシリアル通信手段は、好適には、第一及び
第二チャンネルを有しており、本方法は、前記各局所的
処理手段の前記第一プロセサを前記第一チャンネルと関
連させ且つ前記各局所的処理手段の第二プロセサを前記
第二チャンネルと関連させるステップを有しており、前
記データ転送リンクを確立するステップが、前記第一Ｉ
／Ｏラインが前記第二Ｉ／Ｏラインと同一である場合に
は、そのＩ／Ｏラインと関連するプロセサにおいて交差
接続を画定し、前記第一Ｉ／Ｏライン及び第二Ｉ／Ｏラ
インが同一の局所的処理手段のプロセサと関連している
場合には、その局所的処理手段において交差接続を画定
し、前記第一Ｉ／Ｏラインが第一プロセサと関連してお
り且つ前記第二Ｉ／Ｏラインが別の第一プロセサと関連
している場合には、前記第一バスを介して前記交差接続
を画定し、前記第一Ｉ／Ｏラインが第二プロセサと関連
しており且つ前記第二Ｉ／Ｏラインが別の第二プロセサ
と関連している場合には、前記第二バスを介して前記交
差接続を画定し、且つ前記第二Ｉ／Ｏラインが前記第一
Ｉ／Ｏラインから異なる局所的処理手段及び前記第一及
び第二プロセサのうちの異なるものと関連している場合
には、前記バスのうちの１つ及び中間プロセサを介して
交差接続を確立する、上記各ステップを有している。
【００１６】
【発明の実施の形態】図１は簡単な電話システム１０の
概略図であって、市内交換器（米国における市内局）１
２が多数のライン１４を介してアクセスノード即ちネッ
トワーク１６へ結合されており、ネットワーク１６に対
して多数の電話加入者１８，２０，２２が接続されてい
る。市内交換器は、例えば調整試験期間中であって使用
中でない場合に、アクセスノード１６をテストするため
の自動テスト装置を有している。
概略図であって、市内交換器（米国における市内局）１
２が多数のライン１４を介してアクセスノード即ちネッ
トワーク１６へ結合されており、ネットワーク１６に対
して多数の電話加入者１８，２０，２２が接続されてい
る。市内交換器は、例えば調整試験期間中であって使用
中でない場合に、アクセスノード１６をテストするため
の自動テスト装置を有している。
【００１７】本発明を組込んだＳ７６５ＳＴシステムテ
スターは市内交換器に位置されており且つ多数のＳＤＳ
（シリアルデータシーケンサ）モジュールを有してお
り、それに対して又はそれから電話データが電話線１４
に沿って送信及び受信され、ＳＤＳはＴ１／Ｅ１ドータ
ーボードを介して電話線とインターフェースする。図２
は本発明に基づくＤＳＰ（デジタル信号プロセサ）モジ
ュールを具備するＳＤＳボード及びＴ１／Ｅ１ドーター
ボードの模式的概略図である。図２はＤＳＰサブシステ
ムと既存の装置との間の関係を示してある。
スターは市内交換器に位置されており且つ多数のＳＤＳ
（シリアルデータシーケンサ）モジュールを有してお
り、それに対して又はそれから電話データが電話線１４
に沿って送信及び受信され、ＳＤＳはＴ１／Ｅ１ドータ
ーボードを介して電話線とインターフェースする。図２
は本発明に基づくＤＳＰ（デジタル信号プロセサ）モジ
ュールを具備するＳＤＳボード及びＴ１／Ｅ１ドーター
ボードの模式的概略図である。図２はＤＳＰサブシステ
ムと既存の装置との間の関係を示してある。
【００１８】図３はＤＳＰサブシステムのブロック図で
ある。それは２つのＳＨＡＲＣプロセサ即ちＳＨＡＲＣ
１及びＳＨＡＲＣ２を有しており、尚ＳＨＡＲＣは汎用
デジタル信号プロセサである。これらのプロセサの各々
は、入って来る及び出ていくシリアルデータストリーム
の実時間処理を行なう能力を有しており、一方その他の
操作をマルチタスクとして処理する能力を有している。
各ＳＨＡＲＣプロセサは第一及び第二シリアルポート２
４，２６を有しており、それらは最大で３２個の時分割
多重型チャンネルと共に動作すべく設定することが可能
であり、そのことは６４個の時分割チャンネルに対して
多重化されるＴ１／Ｅ１インターフェースに対するデー
タの発生及び解析において使用するのに理想的に適した
ものとしている。単一のＳＨＡＲＣプロセサをその２つ
のシリアルポートを介してＳＤＳ上の両方のＴ１／Ｅ１
ラインとインターフェースさせることが可能であるが、
ホスト通信を維持し且つ可能な場合にはその他のデジタ
ル信号プロセサのタスクを実行しながら、送信及び受信
の両方に対し６４個のアクティブなデータ資源の同時的
な適切な管理を確保するために２個設けられている。従
って、各ＳＨＡＲＣプロセサはＳＤＳボードの夫々のＴ
１／Ｅ１インターフェースと関連している。従って、各
ＳＨＡＲＣの第二シリアルポート２６は、タイムスロッ
トのＳＤＳ間交差接続を実現する場合に使用することが
可能である。
ある。それは２つのＳＨＡＲＣプロセサ即ちＳＨＡＲＣ
１及びＳＨＡＲＣ２を有しており、尚ＳＨＡＲＣは汎用
デジタル信号プロセサである。これらのプロセサの各々
は、入って来る及び出ていくシリアルデータストリーム
の実時間処理を行なう能力を有しており、一方その他の
操作をマルチタスクとして処理する能力を有している。
各ＳＨＡＲＣプロセサは第一及び第二シリアルポート２
４，２６を有しており、それらは最大で３２個の時分割
多重型チャンネルと共に動作すべく設定することが可能
であり、そのことは６４個の時分割チャンネルに対して
多重化されるＴ１／Ｅ１インターフェースに対するデー
タの発生及び解析において使用するのに理想的に適した
ものとしている。単一のＳＨＡＲＣプロセサをその２つ
のシリアルポートを介してＳＤＳ上の両方のＴ１／Ｅ１
ラインとインターフェースさせることが可能であるが、
ホスト通信を維持し且つ可能な場合にはその他のデジタ
ル信号プロセサのタスクを実行しながら、送信及び受信
の両方に対し６４個のアクティブなデータ資源の同時的
な適切な管理を確保するために２個設けられている。従
って、各ＳＨＡＲＣプロセサはＳＤＳボードの夫々のＴ
１／Ｅ１インターフェースと関連している。従って、各
ＳＨＡＲＣの第二シリアルポート２６は、タイムスロッ
トのＳＤＳ間交差接続を実現する場合に使用することが
可能である。
【００１９】ＤＳＰモジュールは、更に、データを格納
するために使用されるＤＲＡＭを有している。ＳＤＳモ
ジュールに対するインターフェースは２個のポートを介
しており、且つ該接続は必要な信号の全てがシリアルデ
ータをＤＳＰモジュールへ及びそれからＳＤＳモジュー
ルへ経路付けさせることを可能としている。各ＳＨＡＲ
Ｃからの第一シリアルポート２４は、それがＳＤＳ Ｔ
１／Ｅ１モジュールに対するデータ源として作用するよ
うに接続されており、そのことは、ＩＭＰ（集積化マル
チプロトコルプロセサ）へ転送する必要性なしに、直接
的にＤＳＰモジュールからＳＤＳモジュールへデータを
送給することを可能としている。このことは、各ＳＨＡ
ＲＣが、最初にどこか他でバッファさせる必要性なし
に、データが到着するとそのデータを処理することを可
能としている。
するために使用されるＤＲＡＭを有している。ＳＤＳモ
ジュールに対するインターフェースは２個のポートを介
しており、且つ該接続は必要な信号の全てがシリアルデ
ータをＤＳＰモジュールへ及びそれからＳＤＳモジュー
ルへ経路付けさせることを可能としている。各ＳＨＡＲ
Ｃからの第一シリアルポート２４は、それがＳＤＳ Ｔ
１／Ｅ１モジュールに対するデータ源として作用するよ
うに接続されており、そのことは、ＩＭＰ（集積化マル
チプロトコルプロセサ）へ転送する必要性なしに、直接
的にＤＳＰモジュールからＳＤＳモジュールへデータを
送給することを可能としている。このことは、各ＳＨＡ
ＲＣが、最初にどこか他でバッファさせる必要性なし
に、データが到着するとそのデータを処理することを可
能としている。
【００２０】ＳＨＡＲＣ１上の第二シリアルポート２６
は、ＩＭＰ Ｃによって使用されるデータポートへ接続
しており、且つＳＨＡＲＣ２上の第二シリアルポート２
６はＩＭＰ Ｄ用のデータポートへ接続している。これ
ら２つのＳＨＡＲＣ装置は、更に、共用メモリを介して
接続されており、そのことはモジュール上の物理的ライ
ン間において動的なタイムスロットのマッピングを行な
うことを可能としている。取扱うことの可能なタイムス
ロットの実際の数は各タイムスロットに対する処理条件
に依存している。実時間処理は維持することの可能なタ
イムスロットの数を減少させる。
は、ＩＭＰ Ｃによって使用されるデータポートへ接続
しており、且つＳＨＡＲＣ２上の第二シリアルポート２
６はＩＭＰ Ｄ用のデータポートへ接続している。これ
ら２つのＳＨＡＲＣ装置は、更に、共用メモリを介して
接続されており、そのことはモジュール上の物理的ライ
ン間において動的なタイムスロットのマッピングを行な
うことを可能としている。取扱うことの可能なタイムス
ロットの実際の数は各タイムスロットに対する処理条件
に依存している。実時間処理は維持することの可能なタ
イムスロットの数を減少させる。
【００２１】特定のタイムスロットへ及びそれからのデ
ータの経路付けはソフトウエアによって制御され、従っ
てタイムスロットに対するＭＣＰデータの動的マッピン
グを達成することが可能である。
ータの経路付けはソフトウエアによって制御され、従っ
てタイムスロットに対するＭＣＰデータの動的マッピン
グを達成することが可能である。
【００２２】ＤＳＰを使用して入って来るタイムスロッ
トを出ていくタイムスロットに対し交差接続させること
が可能である。タイムスロットは、同一の物理的ＳＤＳ
上か又は別個のＳＤＳ上のライン上のスロットへ接続さ
せることが可能である。別個のＳＤＳモジュール上のＴ
１／Ｅ１インターフェース間でタイムスロットをマッピ
ングするためには、ＳＤＳモジュール間において直接的
な物理的接続を有することが必要である。ＶＸＩトリガ
ラインがＴＤＭバックプレーンとして使用されている。
これらのラインに沿って通過されるデータは、ＶＸＩバ
ス上の転送によって影響されることはなく、又ＳＤＳプ
ロセサの動作によって影響されることもない。
トを出ていくタイムスロットに対し交差接続させること
が可能である。タイムスロットは、同一の物理的ＳＤＳ
上か又は別個のＳＤＳ上のライン上のスロットへ接続さ
せることが可能である。別個のＳＤＳモジュール上のＴ
１／Ｅ１インターフェース間でタイムスロットをマッピ
ングするためには、ＳＤＳモジュール間において直接的
な物理的接続を有することが必要である。ＶＸＩトリガ
ラインがＴＤＭバックプレーンとして使用されている。
これらのラインに沿って通過されるデータは、ＶＸＩバ
ス上の転送によって影響されることはなく、又ＳＤＳプ
ロセサの動作によって影響されることもない。
【００２３】各ＳＨＡＲＣの第二シリアルポート２６は
バックプレーン接続のために使用される。ＳＨＡＲＣの
シリアルポート２６はＴＤＭモードとさせることが可能
である（クロックパルス、フレーム同期パルス、ＴＸデ
ータ、ＲＸデータを必要とする）。ＳＨＡＲＣはデータ
をＴＤＭフォーマットへフォーマット化させることが可
能であり且つそれをフレーム同期信号の検知によって画
定される位置においてバックプレーン上に配置させるこ
とが可能である。
バックプレーン接続のために使用される。ＳＨＡＲＣの
シリアルポート２６はＴＤＭモードとさせることが可能
である（クロックパルス、フレーム同期パルス、ＴＸデ
ータ、ＲＸデータを必要とする）。ＳＨＡＲＣはデータ
をＴＤＭフォーマットへフォーマット化させることが可
能であり且つそれをフレーム同期信号の検知によって画
定される位置においてバックプレーン上に配置させるこ
とが可能である。
【００２４】スロットへのアクセスは各ＳＤＳモジュー
ルに対して６個の信号を必要とする。これらは同期及び
クロック信号及びＴＤＭライン当たりのＴＸ及びＲＸ対
である。これは６４個のタイムスロットをアクセスさせ
るか、又は３２個の交差接続されたコール即ち発呼を経
路付けさせることが可能である。
ルに対して６個の信号を必要とする。これらは同期及び
クロック信号及びＴＤＭライン当たりのＴＸ及びＲＸ対
である。これは６４個のタイムスロットをアクセスさせ
るか、又は３２個の交差接続されたコール即ち発呼を経
路付けさせることが可能である。
【００２５】図４は各ＳＤＳのバックプレーントリガへ
の接続を示した概略図であり、一方図５はクロック信号
及び同期信号及びタイムスロットの間の関係を示したタ
イミング線図である。
の接続を示した概略図であり、一方図５はクロック信号
及び同期信号及びタイムスロットの間の関係を示したタ
イミング線図である。
【００２６】入って来るデータは真直とＳＨＡＲＣプロ
セサ内に入り、そこで、処理することが可能である。こ
のことは、例えば、バルク発呼適用例においてＤＴＭＦ
（デュアルトーンマルチフリークエンシィ）認識を行な
うことを可能とする。システム内の異なるＳＤＳへ取付
けられているライン間においてＴ１／Ｅ１タイムスロッ
トからのデータのスイッチングを可能とするために、４
個のバックプレーントリガラインを使用する。２本のト
リガラインは２．０４８ＭＨｚクロック及びフレーム同
期信号のために使用する。これらはシステムにおける第
一ＳＤＳによって発生される。他の２本のトリガライン
は、２つの時分割多重型バスを与えるために使用され、
各々は３２個の８ビットタイムスロットを担持し、クロ
ック及びフレーム同期信号に対して同期されている。こ
れら２本のラインは各ＳＨＡＲＣ上のシリアルポートの
うちの１つへ接続される。
セサ内に入り、そこで、処理することが可能である。こ
のことは、例えば、バルク発呼適用例においてＤＴＭＦ
（デュアルトーンマルチフリークエンシィ）認識を行な
うことを可能とする。システム内の異なるＳＤＳへ取付
けられているライン間においてＴ１／Ｅ１タイムスロッ
トからのデータのスイッチングを可能とするために、４
個のバックプレーントリガラインを使用する。２本のト
リガラインは２．０４８ＭＨｚクロック及びフレーム同
期信号のために使用する。これらはシステムにおける第
一ＳＤＳによって発生される。他の２本のトリガライン
は、２つの時分割多重型バスを与えるために使用され、
各々は３２個の８ビットタイムスロットを担持し、クロ
ック及びフレーム同期信号に対して同期されている。こ
れら２本のラインは各ＳＨＡＲＣ上のシリアルポートの
うちの１つへ接続される。
【００２７】任意の数のＳＤＳをシステム内に適合させ
ることが可能である（物理的限界内において）。各ＳＤ
Ｓは２本のＴ１／Ｅ１ライン及びバックプレーンインタ
ーフェースに対する２つの接続を与える。
ることが可能である（物理的限界内において）。各ＳＤ
Ｓは２本のＴ１／Ｅ１ライン及びバックプレーンインタ
ーフェースに対する２つの接続を与える。
【００２８】Ｔ１／Ｅ１ラインとバックプレーンインタ
ーフェースとの結合により、システム内の任意Ｔ１／Ｅ
１ライン上のタイムスロットを、互いに接続させること
が可能であり、バックプレーン上に担持することの可能
なタイムスロット数によってのみ制限される。これは現
在のところ６４個である。タイムスロットを互いに接続
することはＳ７６５ＳＴの既存の制御プロセサによって
制御され、該プロセサは各ＳＨＡＲＣに対して交差接続
のために関連するバックプレーンライン及びタイムスロ
ットに対して読取又は書込を行なうことを指示する。
ーフェースとの結合により、システム内の任意Ｔ１／Ｅ
１ライン上のタイムスロットを、互いに接続させること
が可能であり、バックプレーン上に担持することの可能
なタイムスロット数によってのみ制限される。これは現
在のところ６４個である。タイムスロットを互いに接続
することはＳ７６５ＳＴの既存の制御プロセサによって
制御され、該プロセサは各ＳＨＡＲＣに対して交差接続
のために関連するバックプレーンライン及びタイムスロ
ットに対して読取又は書込を行なうことを指示する。
【００２９】１つのＳＤＳはクロックを２．０４８ＭＨ
ｚで駆動するマスターであり、且つ３２個のタイムスロ
ット毎の１個のパルスであるフレーム同期である。各Ｓ
ＨＡＲＣはタイムスロットのうちの任意の１つを書込み
且つ読取るべくプログラムされている。
ｚで駆動するマスターであり、且つ３２個のタイムスロ
ット毎の１個のパルスであるフレーム同期である。各Ｓ
ＨＡＲＣはタイムスロットのうちの任意の１つを書込み
且つ読取るべくプログラムされている。
【００３０】各バックプレーンタイムスロットはＴＸ及
びＲＸの両方であり、即ち、１つのＳＤＳがクロックの
１つのエッジ上で１個のタイムスロット内にデータを書
込む場合に、別のＳＤＳは次のエッジ上で該データを読
取ることが可能である。
びＲＸの両方であり、即ち、１つのＳＤＳがクロックの
１つのエッジ上で１個のタイムスロット内にデータを書
込む場合に、別のＳＤＳは次のエッジ上で該データを読
取ることが可能である。
【００３１】交差接続プロセスはＳ７６５ＳＴに対して
適合された任意の１つのＴ１／Ｅ１ＳＤＳに関し入って
来るタイムスロットと出ていくタイムスロットの間で接
続を行なうことを可能としている。交差接続能力はユー
ザインターフェースを介してテストプログラマーへ使用
可能なものとされる。Ｓ７６５ＳＴは最大で１４個のＴ
１／Ｅ１ ＳＤＳボードを設けることが可能である（Ｔ
Ｒ３０３によって特定された２８本のＴ１ラインの最大
数を与える）。このことを図６に示してある。Ｖ５プロ
トコルの場合には、サポートすべきボードの最大数はよ
り低く、即ち８個のボード及び１６本のＥ１ラインであ
る。
適合された任意の１つのＴ１／Ｅ１ＳＤＳに関し入って
来るタイムスロットと出ていくタイムスロットの間で接
続を行なうことを可能としている。交差接続能力はユー
ザインターフェースを介してテストプログラマーへ使用
可能なものとされる。Ｓ７６５ＳＴは最大で１４個のＴ
１／Ｅ１ ＳＤＳボードを設けることが可能である（Ｔ
Ｒ３０３によって特定された２８本のＴ１ラインの最大
数を与える）。このことを図６に示してある。Ｖ５プロ
トコルの場合には、サポートすべきボードの最大数はよ
り低く、即ち８個のボード及び１６本のＥ１ラインであ
る。
【００３２】ＳＤＳボード間の交差接続の場合には、デ
ータが２つのバックプレーンインターフェースのうちの
１つの上にパスされる。各バックプレーンラインは最大
３２個のタイムスロットからのデータを担持することが
可能である。従って、全部で６４個のタイムスロット
は、最大で３２個の同時的な双方向タイムスロット交差
接続を可能としている。
ータが２つのバックプレーンインターフェースのうちの
１つの上にパスされる。各バックプレーンラインは最大
３２個のタイムスロットからのデータを担持することが
可能である。従って、全部で６４個のタイムスロット
は、最大で３２個の同時的な双方向タイムスロット交差
接続を可能としている。
【００３３】動作について説明すると、本システムは、
最初に、ユーザがダイヤルすべきある電話番号を予測す
ることにより形態が特定される。本システムは、これら
の電話番号を加入者に対する夫々のポートに対してユー
ザがマッピングすることによりプログラムされる。
最初に、ユーザがダイヤルすべきある電話番号を予測す
ることにより形態が特定される。本システムは、これら
の電話番号を加入者に対する夫々のポートに対してユー
ザがマッピングすることによりプログラムされる。
【００３４】初期的には、発呼プロセサが加入者がオフ
フック即ち受話器を取上げることを探す目的のために加
入者をモニタする。次いで、該発呼プロセサは既存のプ
ロトコルを使用して（ＴＲ３０３又はＶ５．２）該加入
者に対してタイムスロットを割当てる。そのプロトコル
がＶ５．１である場合には、そのタイムスロットは既に
予め割当てられており、発呼プロセサがタイムスロット
を割当てることの必要性は存在しない。
フック即ち受話器を取上げることを探す目的のために加
入者をモニタする。次いで、該発呼プロセサは既存のプ
ロトコルを使用して（ＴＲ３０３又はＶ５．２）該加入
者に対してタイムスロットを割当てる。そのプロトコル
がＶ５．１である場合には、そのタイムスロットは既に
予め割当てられており、発呼プロセサがタイムスロット
を割当てることの必要性は存在しない。
【００３５】次いで、発呼プロセサがダイヤルトーンを
発生し、それは加入者に対するタイムスロットにおいて
動作され、且つその加入者によるダイヤル動作に対しラ
インをモニタする。
発生し、それは加入者に対するタイムスロットにおいて
動作され、且つその加入者によるダイヤル動作に対しラ
インをモニタする。
【００３６】最初のダイヤル数字を受取ると、該プロセ
サはダイヤルトーンの発生を停止し且つ残りのダイヤル
される数字を待機する。該発呼プロセサはＤＴＭＦ又は
パルスダイヤル番号をデコードし且つ以前にユーザによ
って設定されているマッピングテーブルを使用してどの
ユーザポート、即ち加入者が最初の加入者によってダイ
ヤルされているかを決定する。次いで、該発呼プロセサ
は発呼された加入者（加入者Ｂ）に対してタイムスロッ
トを割当て且つ交差接続を実行する。加入者Ｂが使用中
であるか又はその番号が使用可能でない場合には、該発
呼プロセサは関連するトーンを加入者Ａに対して発生す
る。然しながら、加入者Ｂが使用可能である場合には、
該発呼プロセサはリンギングトーンを開始させ、それが
加入者Ａに対して動作される。
サはダイヤルトーンの発生を停止し且つ残りのダイヤル
される数字を待機する。該発呼プロセサはＤＴＭＦ又は
パルスダイヤル番号をデコードし且つ以前にユーザによ
って設定されているマッピングテーブルを使用してどの
ユーザポート、即ち加入者が最初の加入者によってダイ
ヤルされているかを決定する。次いで、該発呼プロセサ
は発呼された加入者（加入者Ｂ）に対してタイムスロッ
トを割当て且つ交差接続を実行する。加入者Ｂが使用中
であるか又はその番号が使用可能でない場合には、該発
呼プロセサは関連するトーンを加入者Ａに対して発生す
る。然しながら、加入者Ｂが使用可能である場合には、
該発呼プロセサはリンギングトーンを開始させ、それが
加入者Ａに対して動作される。
【００３７】発呼プロセサは、加入者Ｂがオフフック即
ち受話器をとることを待機し、オフフック状態を検知し
且つ加入者Ａに対するリンギング信号の動作を停止す
る。それは、更に、加入者Ｂに対するリンギング信号も
取除き且つ加入者Ａに対して一対のタイムスロットを及
び加入者Ｂに対して一対のタイムスロットを割当てる交
差接続を実施する。
ち受話器をとることを待機し、オフフック状態を検知し
且つ加入者Ａに対するリンギング信号の動作を停止す
る。それは、更に、加入者Ｂに対するリンギング信号も
取除き且つ加入者Ａに対して一対のタイムスロットを及
び加入者Ｂに対して一対のタイムスロットを割当てる交
差接続を実施する。
【００３８】加入者Ａ又はＢのいずれかがオンフック即
ち受話器を戻すと、該発呼プロセサはこのことをモニタ
し且つ交差接続をクリアさせる。
ち受話器を戻すと、該発呼プロセサはこのことをモニタ
し且つ交差接続をクリアさせる。
【００３９】実際には、バルク発呼発生器は、加入者を
シミュレーションするために殆どのアプリケーションに
対して使用される。
シミュレーションするために殆どのアプリケーションに
対して使用される。
【００４０】発呼プロセサの動作を制御するためのソフ
トウエアモジュールの相互関係について図７を参照して
説明する。中心的な調整機能をＸＣ−ＣＯＯＲＤは３個
のペリフェラルインターフェースモジュールを有してお
り、それらのうちの２つはこのタスクとＣＵＰ０３０上
で稼動しているその他のものとの間の通信を与え且つ３
番目のものは交差接続プロセスの主要な内部データ構造
へのアクセスを管理する。
トウエアモジュールの相互関係について図７を参照して
説明する。中心的な調整機能をＸＣ−ＣＯＯＲＤは３個
のペリフェラルインターフェースモジュールを有してお
り、それらのうちの２つはこのタスクとＣＵＰ０３０上
で稼動しているその他のものとの間の通信を与え且つ３
番目のものは交差接続プロセスの主要な内部データ構造
へのアクセスを管理する。
【００４１】図７の発呼インターフェースは交差接続プ
ロセスのテストプログラムに対する一般的なアクセスメ
カニズムを与えている。この一般的なインターフェース
によって与えられる機能は、ＳＴへ接続されている任意
のＴ１／Ｅ１インターフェースの任意の２つのタイムス
ロットの間の相互接続の設定及び除去を行なうことを可
能とする。
ロセスのテストプログラムに対する一般的なアクセスメ
カニズムを与えている。この一般的なインターフェース
によって与えられる機能は、ＳＴへ接続されている任意
のＴ１／Ｅ１インターフェースの任意の２つのタイムス
ロットの間の相互接続の設定及び除去を行なうことを可
能とする。
【００４２】発呼インターフェース機能への入力パラメ
ータが交差接続されるべき２つのタイムスロットを識別
する。第一対のパラメータが該タイムスロットのうちの
１つのライン番号及びタイムスロット位置を表わし、そ
れに続く２つのパラメータが２番目のものを識別する。
全ての接続は双方向性である。
ータが交差接続されるべき２つのタイムスロットを識別
する。第一対のパラメータが該タイムスロットのうちの
１つのライン番号及びタイムスロット位置を表わし、そ
れに続く２つのパラメータが２番目のものを識別する。
全ての接続は双方向性である。
【００４３】交差接続機能が接続番号範囲以外の値を返
すと、このことは接続の試みが失敗したこと及びその失
敗の理由を表わす。これらの値を以下の表１に示してあ
る。交差接続機能除去への入力パラメータは除去される
べき交差接続の接続識別番号である。この番号は交差接
続するための先の発呼によって割当てられていなければ
ならない。
すと、このことは接続の試みが失敗したこと及びその失
敗の理由を表わす。これらの値を以下の表１に示してあ
る。交差接続機能除去への入力パラメータは除去される
べき交差接続の接続識別番号である。この番号は交差接
続するための先の発呼によって割当てられていなければ
ならない。
【００４４】ＳＨＡＲＣインターフェースは交差接続の
実際の設定及びクリアに対する機能を与える。それは適
宜のＳＤＳボード上の関連性のあるＳＨＡＲＣプロセサ
を識別する要求を翻訳する。
実際の設定及びクリアに対する機能を与える。それは適
宜のＳＤＳボード上の関連性のあるＳＨＡＲＣプロセサ
を識別する要求を翻訳する。
【００４５】ＳＨＡＲＣ交差接続設定機能は、要求され
た交差接続を確立するために、どのＳＨＡＲＣプロセサ
へどのメッセージを送給するかを決定する。交差接続Ｉ
Ｄが与えられると、該機能は資源マネージャからその接
続に対するライン、タイムスロット及びバックプレーン
スロット情報を検索することが可能である。これらの値
から、ＳＨＡＲＣ交差接続設定機能は、更に、どのＳＤ
Ｓボード上のどのＳＨＡＲＣが関連性があるかを決定す
ることが可能である。
た交差接続を確立するために、どのＳＨＡＲＣプロセサ
へどのメッセージを送給するかを決定する。交差接続Ｉ
Ｄが与えられると、該機能は資源マネージャからその接
続に対するライン、タイムスロット及びバックプレーン
スロット情報を検索することが可能である。これらの値
から、ＳＨＡＲＣ交差接続設定機能は、更に、どのＳＤ
Ｓボード上のどのＳＨＡＲＣが関連性があるかを決定す
ることが可能である。
【００４６】いずれの交差接続の場合にも、常に、発生
源（第一）ＳＨＡＲＣと宛先（第二）ＳＲＡＲＣとがあ
る。宛先ＳＨＡＲＣは発生源ＳＨＡＲＣと同一である場
合もない場合もある。バックプレーンインターフェース
をトラバースする幾つかの接続の場合には（１つのＳＤ
Ｓ上の第一ＳＨＡＲＣから別のものの上の第二ＳＨＡＲ
Ｃへ移行するもの）、第三の中間のＳＨＡＲＣも関与す
る。中間のＳＨＡＲＣは該２つのＳＤＳボードのうちの
一方又は他方の上の他方のＳＨＡＲＣである。簡単化の
ために、中間のＳＨＡＲＣが必要とされる場合には、そ
れは、常に、そのＳＨＡＲＣが使用可能な容量を有する
ものでない限り、宛先ＳＨＡＲＣと共に該ＳＤＳ上に位
置されている他方のＳＨＡＲＣであり、尚、そのＳＨＡ
ＲＣが使用可能な容量を有するものでない場合には、供
給源ＳＨＡＲＣと共にＳＤＳボード上にあるＳＨＡＲＣ
が使用される。
源（第一）ＳＨＡＲＣと宛先（第二）ＳＲＡＲＣとがあ
る。宛先ＳＨＡＲＣは発生源ＳＨＡＲＣと同一である場
合もない場合もある。バックプレーンインターフェース
をトラバースする幾つかの接続の場合には（１つのＳＤ
Ｓ上の第一ＳＨＡＲＣから別のものの上の第二ＳＨＡＲ
Ｃへ移行するもの）、第三の中間のＳＨＡＲＣも関与す
る。中間のＳＨＡＲＣは該２つのＳＤＳボードのうちの
一方又は他方の上の他方のＳＨＡＲＣである。簡単化の
ために、中間のＳＨＡＲＣが必要とされる場合には、そ
れは、常に、そのＳＨＡＲＣが使用可能な容量を有する
ものでない限り、宛先ＳＨＡＲＣと共に該ＳＤＳ上に位
置されている他方のＳＨＡＲＣであり、尚、そのＳＨＡ
ＲＣが使用可能な容量を有するものでない場合には、供
給源ＳＨＡＲＣと共にＳＤＳボード上にあるＳＨＡＲＣ
が使用される。
【００４７】どの１つ又はそれ以上のＳＨＡＲＣが交差
接続に関与するかを決定するために使用されるアルゴリ
ズムは以下の通りである。
接続に関与するかを決定するために使用されるアルゴリ
ズムは以下の通りである。
【００４８】 第一ＳＤＳ＝ラインＡと関連しているＳＤＳ； 第二ＳＤＳ＝ラインＢと関連しているＳＤＳ； ラインＡが偶数である場合には、 第一ＳＨＡＲＣ＝ＳＨＡＲＣ１，そうでなければＳＨＡ
ＲＣ２； ラインＢが偶数である場合には、 第二ＳＨＡＲＣ＝ＳＨＡＲＣ１，そうでなければＳＨＡ
ＲＣ２； 第一ＳＨＡＲＣ！＝第二ＳＨＡＲＣである場合には、 第二ＳＨＡＲＣ＝＝ＳＨＡＲＣ１である場合には、 中間のＳＨＡＲＣ＝ＳＨＡＲＣ２，そうでなければＳＨ
ＡＲＣ１； 同一のＳＨＡＲＡＣ、同一のＳＤＳ 以下の条件が満足される。
ＲＣ２； ラインＢが偶数である場合には、 第二ＳＨＡＲＣ＝ＳＨＡＲＣ１，そうでなければＳＨＡ
ＲＣ２； 第一ＳＨＡＲＣ！＝第二ＳＨＡＲＣである場合には、 第二ＳＨＡＲＣ＝＝ＳＨＡＲＣ１である場合には、 中間のＳＨＡＲＣ＝ＳＨＡＲＣ２，そうでなければＳＨ
ＡＲＣ１； 同一のＳＨＡＲＡＣ、同一のＳＤＳ 以下の条件が満足される。
【００４９】第一ＳＨＡＲＣ＝＝第二ＳＨＡＲＣ； 第一ＳＤＳ＝＝第二ＳＤＳ 発生源及び宛先ＳＨＡＲＣが同一のＳＤＳ上における同
一のものである場合には、このことは、バックプレーン
資源が必要ではなく且つ中間のＳＨＡＲＣが関与するも
のでないことを意味している。単一のＳＨＡＲＣに対す
る単一のメッセージが交差接続を完成する。
一のものである場合には、このことは、バックプレーン
資源が必要ではなく且つ中間のＳＨＡＲＣが関与するも
のでないことを意味している。単一のＳＨＡＲＣに対す
る単一のメッセージが交差接続を完成する。
【００５０】異なるＳＨＡＲＣ、同一のＳＤＳ 以下の条件が満足される。
【００５１】第一ＳＨＡＲＣ！＝第二ＳＨＡＲＣ 第一ＳＤＳ＝＝第二ＳＤＳ 発生源及び宛先ＳＨＡＲＣが同一のＳＤＳボード上の別
々のＳＨＡＲＣである場合には、このことは、バックプ
レーン資源が必要ではなく且つ中間のＳＨＡＲＣが関与
するものでないことを意味する。２つのＳＨＡＲＣの各
々へのメッセージが交差接続を完成する。
々のＳＨＡＲＣである場合には、このことは、バックプ
レーン資源が必要ではなく且つ中間のＳＨＡＲＣが関与
するものでないことを意味する。２つのＳＨＡＲＣの各
々へのメッセージが交差接続を完成する。
【００５２】第一ＳＨＡＲＣのＴ１／Ｅ１接続からのタ
イムスロットＡがＳＤＳ上のこれら２つのＳＨＡＲＣ間
の接続における位置Ａへ接続される。それは、更に、内
部接続上の位置Ｂを第一ＳＨＡＲＣのＴ１／Ｅ１ライン
からのタイムスロットＡへ接続させる。
イムスロットＡがＳＤＳ上のこれら２つのＳＨＡＲＣ間
の接続における位置Ａへ接続される。それは、更に、内
部接続上の位置Ｂを第一ＳＨＡＲＣのＴ１／Ｅ１ライン
からのタイムスロットＡへ接続させる。
【００５３】異なるＳＨＡＲＣ、異なるＳＤＳ、中間の
ＳＨＡＲＣ無し 以下の条件が満足される。
ＳＨＡＲＣ無し 以下の条件が満足される。
【００５４】第一ＳＨＡＲＣ＝＝第二ＳＨＡＲＣ 第一ＳＤＳ！＝第二ＳＤＳ この場合には、供給源及び宛先ＳＨＡＲＣが別々のＳＤ
Ｓボード上にある。このことは、バックプレーン資源が
必要とされ且つ中間のＳＨＡＲＣが関与するものでない
ことを意味する。これら２つのＳＨＡＲＣの各々へのメ
ッセージが交差接続を完成する。局所的ＳＰＯＲＴ０
が、アドレスされている特定のＳＨＡＲＣ上のＴ１／Ｅ
１ラインへ参照するために使用され且つ局所的ＳＰＯＲ
Ｔ１は同一の装置上のバックプレーンラインを参照す
る。
Ｓボード上にある。このことは、バックプレーン資源が
必要とされ且つ中間のＳＨＡＲＣが関与するものでない
ことを意味する。これら２つのＳＨＡＲＣの各々へのメ
ッセージが交差接続を完成する。局所的ＳＰＯＲＴ０
が、アドレスされている特定のＳＨＡＲＣ上のＴ１／Ｅ
１ラインへ参照するために使用され且つ局所的ＳＰＯＲ
Ｔ１は同一の装置上のバックプレーンラインを参照す
る。
【００５５】異なるＳＨＡＲＣ、異なるＳＤＳ、中間の
ＳＨＡＲＣ有り 以下の条件が満足される。
ＳＨＡＲＣ有り 以下の条件が満足される。
【００５６】第一ＳＨＡＲＣ！＝第二ＳＨＡＲＣ 第一ＳＤＳ！＝第二ＳＤＳ 供給源及び宛先ＳＨＡＲＣが異なるＳＤＳボード上にあ
り且つ中間のＳＨＡＲＣが関与する。このことは、バッ
クプレーン資源が必要とされ且つ交差接続を完成するた
めに３個のＳＨＡＲＣの各々に対してメッセージが必要
とされることを意味している。
り且つ中間のＳＨＡＲＣが関与する。このことは、バッ
クプレーン資源が必要とされ且つ交差接続を完成するた
めに３個のＳＨＡＲＣの各々に対してメッセージが必要
とされることを意味している。
【００５７】資源マネージャー 交差接続プロセス内の資源マネージャーは現在の接続及
びバックプレーンインターフェース利用を追っかけるた
めに使用されるデータ構造を維持する。このモジュール
は既存のタイムスロットの利用及びバックプレーンイン
ターフェースの使用可能性に基づいて、交差接続要求を
受付けるか又は拒否するかを決定するためにＸＣ−ＣＯ
ＯＲＤモジュールによって必要とされる機能を提供す
る。
びバックプレーンインターフェース利用を追っかけるた
めに使用されるデータ構造を維持する。このモジュール
は既存のタイムスロットの利用及びバックプレーンイン
ターフェースの使用可能性に基づいて、交差接続要求を
受付けるか又は拒否するかを決定するためにＸＣ−ＣＯ
ＯＲＤモジュールによって必要とされる機能を提供す
る。
【００５８】ＸＣ−ＣＯＯＲＤ 交差接続調整モジュールが資源マネージャー及びＳＨＡ
ＲＣインターフェースによって与えられる機能を適宜使
用することによって発呼インターフェースからの動作に
応答する。発呼インターフェースを介して接続要求が受
信されると、ＸＣ−ＣＯＯＲＤモジュールは、必要とさ
れるタイムスロットが使用可能であるか及び充分なバッ
クプレーン資源が存在しているか否かを判別する。存在
している場合には、関与するＳＨＡＲＣに対して関連す
るデータを通信することにより且つ資源マネージャーを
使用して交差接続を記録し且つ発呼インターフェースへ
帰還されるべき接続番号を与えることによって交差接続
を実施する。接続を取除くための要求が受信された場合
に同様の動作が必要とされる。資源マネージャーへの発
呼は交差接続の記録を除去し且つバックプレーンタイム
スロットが解放される。ＳＨＡＲＣインターフェース機
能は、関連するＤＳＰモジュールに対してタイムスロッ
トを切断すべく支持を与える。
ＲＣインターフェースによって与えられる機能を適宜使
用することによって発呼インターフェースからの動作に
応答する。発呼インターフェースを介して接続要求が受
信されると、ＸＣ−ＣＯＯＲＤモジュールは、必要とさ
れるタイムスロットが使用可能であるか及び充分なバッ
クプレーン資源が存在しているか否かを判別する。存在
している場合には、関与するＳＨＡＲＣに対して関連す
るデータを通信することにより且つ資源マネージャーを
使用して交差接続を記録し且つ発呼インターフェースへ
帰還されるべき接続番号を与えることによって交差接続
を実施する。接続を取除くための要求が受信された場合
に同様の動作が必要とされる。資源マネージャーへの発
呼は交差接続の記録を除去し且つバックプレーンタイム
スロットが解放される。ＳＨＡＲＣインターフェース機
能は、関連するＤＳＰモジュールに対してタイムスロッ
トを切断すべく支持を与える。
【００５９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明に基づくシステムテスターを組込んだ
電話システムを示した概略図。
電話システムを示した概略図。
【図２】 図１の電話システムにおけるシステムテスタ
ーのシーケンサボードを示した概略図。
ーのシーケンサボードを示した概略図。
【図３】 図２に示したシーケンサボードのデジタル信
号プロセサモジュールを示した概略ブロック図。
号プロセサモジュールを示した概略ブロック図。
【図４】 図２のシーケンサボードのバックプレーント
リガへの接続態様を示した概略図。
リガへの接続態様を示した概略図。
【図５】 図４のバックプレーントリガにおける「クロ
ック同期」信号及びタイムスロットを示したタイミング
線図。
ック同期」信号及びタイムスロットを示したタイミング
線図。
【図６】 上述したシステムテスター内のシーケンサの
形態を示した概略ブロック図。
形態を示した概略ブロック図。
【図７】 システムテスターにおける発呼プロセサオプ
ション特徴を実現するソフトウエアの概略図。
ション特徴を実現するソフトウエアの概略図。
１０ 電話システム １２ 市内交換（器） １６ アクセスノード（ネットワーク） １８，２０，２２ 電話加入者
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステファン ボールド イギリス国， ドーセット ビーエイチ21 ２エイディー， ウィンボーン， オー ルド ハイウエイ ミューズ リー ロー ド ６ (72)発明者 ブレット ハンドレイ イギリス国， ハンプシャー エスオー40 ８ピーダブリュ， サザンプトン， ト ットン， オークデン 31 (72)発明者 シモン ロイ ホーリデイ イギリス国， ドーセット ビーエイチ12 ２ビーイー， プール， パークストー ン， ライブラリー ロード 13エイ
Claims (12)
- 【請求項１】 電話線データを送信及び受信するための
市内交換エミュレータにおいて、 複数個のシリアルデータシーケンサが設けられており、 グローバルシリアル通信手段が設けられており、前記複
数個のシリアルデータシーケンサの各々は前記グローバ
ルシリアル通信手段とインターフェースされており、 各シリアルデータシーケンサは使用中の複数の加入者と
インターフェースするための時分割多重型Ｉ／Ｏポート
及び本エミュレータによって処理されるデータに関連す
る測定を行なうためのデジタル信号処理手段を具備して
おり、 前記デジタル信号処理手段は第一及び第二シリアルＩ／
Ｏラインを具備しており、前記第一シリアルＩ／Ｏライ
ンは直接的データ転送を行なうために前記Ｉ／Ｏポート
へ接続しており、且つ第二シリアルＩ／Ｏラインは前記
グローバルシリアル通信手段へ接続しており、 前記第一シリアルＩ／Ｏラインの各々は前記Ｉ／Ｏポー
トと同一の順番で時分割多重処理される、ことを特徴と
する市内交換エミュレータ。 - 【請求項２】 請求項１において、前記グローバルシリ
アル通信手段が複数個のタイムスロットに時分割多重さ
れることを特徴とする市内交換エミュレータ。 - 【請求項３】 請求項２において、各デジタル信号処理
手段が第一及び第二信号プロセサ及びデータ格納手段を
有していることを特徴とする市内交換エミュレータ。 - 【請求項４】 請求項３において、前記グローバルシリ
アル通信手段が第一及び第二チャンネルを有しており、
且つ各デジタル信号処理手段の第一デジタル信号プロセ
サが前記第一チャンネルへ接続しており且つ各デジタル
信号処理手段の第二デジタル信号プロセサが前記第二チ
ャンネルへ接続していることを特徴とする市内交換エミ
ュレータ。 - 【請求項５】 請求項４において、各デジタル信号処理
手段の第一デジタル信号プロセサ及び第二デジタル信号
プロセサが接続されていることを特徴とする市内交換エ
ミュレータ。 - 【請求項６】 請求項１乃至５のうちのいずれか１項に
おいて、各シリアルデータシーケンサにおいて、前記Ｉ
／Ｏポートは前記デジタル信号処理手段の第一Ｉ／Ｏラ
インと接続するＴ１／Ｅ１ラインを画定していることを
特徴とする市内交換エミュレータ。 - 【請求項７】 請求項１乃至６のうちのいずれか１項に
おいて、前記グローバルシリアル通信手段がＰＣＭフォ
ーマットのものであることを特徴とする市内交換エミュ
レータ。 - 【請求項８】 交差接続を確立する方法において、 複数個の時分割多重型Ｉ／Ｏラインを用意し、 前記Ｉ／Ｏラインの各々と関連している複数個の局所的
処理手段を用意し、 グローバルシリアル通信手段を用意し、 前記Ｉ／Ｏラインのうちの第一ラインと前記Ｉ／Ｏライ
ンのうちの第二ラインとの間で交差接続を行なう要求に
応答して、 データ転送のために前記第一Ｉ／Ｏライン上の第一タイ
ムスロットをリザーブし、 データ受信のために前記第一Ｉ／Ｏライン上の第二タイ
ムスロットをリザーブし、 データ転送のために前記第二Ｉ／Ｏライン上の第三タイ
ムスロットをリザーブし、 データ受信のために前記第二Ｉ／Ｏライン上の第四タイ
ムスロットをリザーブし、 前記第一及び第四タイムスロットの間のデータ転送リン
ク及び前記第二及び第三タイムスロットの間のデータ転
送リンクを確立する、上記各ステップを有することを特
徴とする方法。 - 【請求項９】 請求項８において、前記Ｉ／Ｏラインを
対形態で配列し、且つ前記Ｉ／Ｏラインの各対に対して
前記局所的処理手段の夫々の１つを与える、上記各ステ
ップを有することを特徴とする方法。 - 【請求項１０】 請求項９において、前記第一Ｉ／Ｏラ
イン及び前記第二Ｉ／Ｏラインが共通の局所的処理手段
を共用するものでない場合には、本方法が、前記グロー
バルシリアル通信手段によって前記データ転送リンクを
確立するステップを有することを特徴とする方法。 - 【請求項１１】 請求項１０において、前記グローバル
シリアル通信手段が時分割多重型であり、本方法が、更
に、前記データ転送リンクを確立するために前記グロー
バルシリアル通信手段の２つのタイムスロットをリザー
ブするステップを有していることを特徴とする方法。 - 【請求項１２】 請求項９乃至１１のうちのいずれか１
項において、各局所的処理手段が第一及び第二プロセサ
を有しており、各プロセサが前記一対のＩ／Ｏラインの
夫々の１つと関連しており、前記グローバルシリアル通
信手段が第一及び第二バスを有しており、且つ本方法
が、前記各局所的処理手段の第一プロセサを前記第一バ
スと関連させるステップと、前記各局所的処理手段の第
二プロセサを前記第二バスと関連させるステップとを有
しており、前記データ転送リンクを確立するステップ
が、前記第一Ｉ／Ｏラインが前記第二Ｉ／Ｏラインと同
一である場合には、そのＩ／Ｏラインと関連するプロセ
サにおいて交差接続を画定し、前記第一Ｉ／Ｏラインと
第二Ｉ／Ｏラインが同一の局所的処理手段のプロセサと
関連している場合には、その局所的処理手段において交
差接続を画定し、前記第一Ｉ／Ｏラインが第一プロセサ
と関連しており且つ前記第二Ｉ／Ｏラインが別の第一プ
ロセサと関連している場合には、前記第一バスを介して
前記交差接続を画定し、前記第一Ｉ／Ｏラインが第二プ
ロセサと関連しており且つ前記第二Ｉ／Ｏラインが別の
第二プロセサと関連している場合には、前記第二バスを
介して前記交差接続を画定し、前記第二Ｉ／Ｏラインが
前記第一Ｉ／Ｏラインと異なる局所的処理手段及び前記
第一及び第二プロセサのうちの異なるものと関連してい
る場合には、前記バスのうちの１つ及び中間プロセサを
介して交差接続を確立する、上記各ステップを有するこ
とを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9712229.5 | 1997-06-13 | ||
| GB9712229A GB2326305A (en) | 1997-06-13 | 1997-06-13 | Local exchange testing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11127241A true JPH11127241A (ja) | 1999-05-11 |
Family
ID=10814039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10167390A Pending JPH11127241A (ja) | 1997-06-13 | 1998-06-15 | 市内交換テストにおける改良 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020021710A1 (ja) |
| EP (1) | EP0884883A3 (ja) |
| JP (1) | JPH11127241A (ja) |
| KR (1) | KR19990006958A (ja) |
| GB (1) | GB2326305A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304168A (ja) * | 2005-04-25 | 2006-11-02 | Nec Corp | 加入者回路試験装置、加入者回路試験システム、加入者回路試験方法および加入者回路試験プログラム |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044154A1 (fr) * | 1999-01-20 | 2000-07-27 | Fujitsu Limited | Systeme de controle d'abonne |
| US6946750B2 (en) | 2000-08-14 | 2005-09-20 | Aloys Wobben | Wind power plant having a power generation redundancy system |
| DE10040273A1 (de) | 2000-08-14 | 2002-02-28 | Aloys Wobben | Windenergieanlage |
| US7068756B2 (en) * | 2000-10-18 | 2006-06-27 | Empirix Inc. | Multi-interface telephony test system using separate interface cards |
| US20020091508A1 (en) * | 2001-01-10 | 2002-07-11 | Hadass Oded M. | Emulating exchange for multiple servers |
| CN103984659B (zh) * | 2014-05-15 | 2017-07-21 | 华为技术有限公司 | 分时使用串口的方法和装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917596B2 (ja) * | 1979-08-21 | 1984-04-21 | ケイディディ株式会社 | 時分割通話路スイッチ回路 |
| US4393491A (en) * | 1980-11-05 | 1983-07-12 | Anaconda-Ericsson | Automatic self-test system for a digital multiplexed telecommunication system |
| GB2128450B (en) * | 1982-10-04 | 1986-01-29 | Hitachi Ltd | Time-division switching unit |
| US4552997A (en) * | 1983-12-28 | 1985-11-12 | Gte Automatic Electric Incorporated | Arrangement for loop analysis testing for a digital switching system |
| US4601029A (en) * | 1984-09-21 | 1986-07-15 | Itt Corporation | Communication switching system |
| GB8601545D0 (en) * | 1986-01-22 | 1986-02-26 | Stc Plc | Data transmission equipment |
| FI79769C (fi) * | 1988-06-10 | 1991-01-14 | Heikki Malkki | Snabbtelefonsystem samt foerfarande foer uppkoppling i ett snabbtelefonsystem. |
| US5166925A (en) * | 1990-10-02 | 1992-11-24 | Ward Marvin W | T carrier network test apparatus and method |
| GB2248998A (en) * | 1990-10-15 | 1992-04-22 | * Gec Plessey Telecommunications Limited | Multiple HDLC processor |
| WO1992022165A1 (en) * | 1991-06-04 | 1992-12-10 | Telsis Holdings Limited | Voice services equipment |
| GB2260876B (en) * | 1991-10-24 | 1995-05-31 | Northern Telecom Ltd | Cross connect switch |
| IT1265134B1 (it) * | 1993-06-29 | 1996-10-31 | Alcatel Italia | Metodo e modulo per permettere il test di una centrale telefonica digitale |
| GB2285896B (en) * | 1994-01-22 | 1998-04-15 | Northern Telecom Ltd | Subscriber line testing |
-
1997
- 1997-06-13 GB GB9712229A patent/GB2326305A/en not_active Withdrawn
-
1998
- 1998-06-11 EP EP98401431A patent/EP0884883A3/en not_active Withdrawn
- 1998-06-13 KR KR1019980022157A patent/KR19990006958A/ko not_active Withdrawn
- 1998-06-15 JP JP10167390A patent/JPH11127241A/ja active Pending
-
2001
- 2001-04-24 US US09/841,892 patent/US20020021710A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304168A (ja) * | 2005-04-25 | 2006-11-02 | Nec Corp | 加入者回路試験装置、加入者回路試験システム、加入者回路試験方法および加入者回路試験プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0884883A2 (en) | 1998-12-16 |
| GB9712229D0 (en) | 1997-08-13 |
| EP0884883A3 (en) | 2003-11-12 |
| US20020021710A1 (en) | 2002-02-21 |
| GB2326305A (en) | 1998-12-16 |
| KR19990006958A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074072A (en) | Multiprocessor control of a partitioned switching network by control communication through the network | |
| JP3007907B2 (ja) | プログラム可能な通信サービスを提供する通信交換機構 | |
| EP0214178B1 (en) | Controlling multi-port hunt groups in a distributed control switching system | |
| US4686701A (en) | Processing sequence calls in a distributed control switching system | |
| EP0211890B1 (en) | Path hunting in a distributed control switching system | |
| US5136585A (en) | Digital key telephone system | |
| US5655149A (en) | System for identifying a primary processor and non-primary processors after system reboot independent of processor positions and without using default primary processor identification | |
| KR950003108B1 (ko) | 분배 제어 스위칭 시스템 | |
| US4893310A (en) | Digital key telephone system | |
| KR920004129B1 (ko) | 교환장치 및 이 장치내에서의 통신로 설정방법 | |
| EP0190198B1 (en) | Time division switching system control arrangement and method | |
| KR930011032B1 (ko) | 호 처리 장치 | |
| CA2390930C (en) | Audio conferencing system | |
| JPH0748749B2 (ja) | 電気通信交換システムにおける可変信頼性を提供するための方法および装置 | |
| KR920005224B1 (ko) | 교환장치 및 통신로 설정방법 | |
| EP0211891B1 (en) | Terminating port determination in a distributed control switching system using a distributed database | |
| JP3448174B2 (ja) | リモート端末に接続された電話加入者に対し、複数の電話サービスプロバイダーからサービスを提供する装置 | |
| JPH11127241A (ja) | 市内交換テストにおける改良 | |
| EP0331838B1 (en) | Digital key telephone system | |
| JPH07501917A (ja) | 地域的に分散配置され物理的リンクにより接続された複数のユニットを含むユニバーサル・スイッチ | |
| JPH0856394A (ja) | 切換え機能を有する集中ネットワーク交換機 | |
| JPH04287494A (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPH03500949A (ja) | 通信チャネルオーナーシップ構成 | |
| CA1106948A (en) | Electronic telephone switching system comprising a speech-path switching matrix and tone-connecting matrix and employing electronic crosspoint switching devices | |
| CA1097783A (en) | Electronic telephone switching system comprising a speech-path switching matrix and tone-connecting matrix and employing electronic crosspoint switching devices |