JPH11133456A

JPH11133456A - マトリクス基板と液晶表示装置とこれを用いた表示装置と液晶プロジェクター装置

Info

Publication number: JPH11133456A
Application number: JP29290297A
Authority: JP
Inventors: Hiroo Akahori; 博男赤堀; Katsumi Kurematsu; 榑松　　克巳; Osamu Koyama; 理小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】低消費電力およびチップ面積が小さく且つ信
頼性が高く、ビデオ線の容量を最小限に抑え、かつ信号
線へのサンプリングを高速にできるサンプリングトラン
ジスタを有する液晶プロジェクター装置を提供すること
を課題とする。【解決手段】半導体基板とこれに対向する基板とこれ
らの基板間に封入された液晶とを有してなる液晶表示部
で、前記半導体基板の前記液晶側の表面上には、マトリ
クス状に配置された画素電極が形成されており、前記画
素電極はそれぞれ、印加される液晶駆動電圧によって液
晶をオン、オフさせる液晶表示装置において、液晶表示
部を駆動する際に、外部から送られてくるビデオ信号を
画素電極のソースに繋がっている信号線に転送するスイ
ッチ（以下、サンプリングトランジスタと呼ぶ）のトラ
ンジスタのゲート長が液晶表示部を構成しているトラン
ジスタの中で、最小であるサンプリングトランジスタを
有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶を用いて画像
・文字などを表示する画素電極を有するマトリクス基板
と液晶装置及びこれを用いた表示装置に関し、特にビデ
オ信号をサンプリングして供給する手段に特徴を有する
マトリクス基板と液晶表示装置及びこの液晶表示装置を
用いた表示装置及び液晶プロジェクター装置に関する。

【０００２】

【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目されており、半導
体にならぶ基幹産業にまで成長している。液晶表示装置
は、現在、１０インチサイズのノートサイズのパソコン
に主に使用されている。そして、将来は、パソコンのみ
でなく、ワークステーションや家庭用のテレビとして、
さらに画面サイズの大きい液晶表示装置が使用されると
考えられる。しかし、画面サイズの大型化にともない、
製造装置が高価になるばかりでなく、大画面を駆動する
ためには、電気的に厳しい特性が要求される。このた
め、画面サイズの大型化とともに、製造コストがサイズ
の２〜３乗に比例するなど急激に増加する。

【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示するプロジェク
ション（投影）方式が注目されている。これは、半導体
の微細化にともない、性能やコストが良くなるスケーリ
ング則と同様に、サイズを小さくして、特性を向上さ
せ、同時に、低コスト化も図ることができるからであ
る。これらの点から、液晶表示パネルをＴＦＴ型とした
とき、小型で十分な駆動力を有するＴＦＴが要求され、
ＴＦＴもアモルファスＳｉを用いたものから多結晶Ｓｉ
を用いたものに移行しつつある。通常のテレビに使われ
るＮＴＳＣ規格などの解像度レベルの映像信号は、あま
り高速の処理を必要としない。

【０００４】このため、ＴＦＴのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array）、ＳＸ
ＧＡ（Super eXtended Graphics Array）クラスの表示
を実現しようとすると、シフトレジスタなどは複数に分
割配置せざるを得ない。この場合、分割のつなぎ目に相
当する表示領域にゴーストと呼ばれるノイズが発生し、
その問題を解決する対策がこの分野では望まれているま
た一方、多結晶Ｓｉの一体構造の表示装置より、駆動力
が極めて高い単結晶Ｓｉ基板を用いる表示装置も注目を
集めている。この場合、周辺駆動回路のトランジスタの
駆動力は申し分ないので、上述したような分割駆動をす
る必要はない。このため、表示装置と周辺駆動回路との
接続線間等のＳ／Ｎが高くなるためノイズの影響は小さ
くなり、ノイズなどの問題は解決できる。

【０００５】そして、同じ表示エリアでＸＧＡ，ＳＸＧ
Ａクラスの表示を実現しようとすると、画素ピッチが狭
くなり、それに伴いビデオ信号をサンプリングするスイ
ッチのピッチも狭くなり、製作上及び構成上厳しくな
る。その問題を解決する対策がこの分野では望まれてい
る。

【０００６】そこで、液晶表示装置の信号線をリセット
しながら駆動させることにより、上述した問題を解決で
きる。

【０００７】これらの多結晶Ｓｉでも、単結晶Ｓｉで
も、ＴＦＴのドレインと反射電極とを接続して、反射電
極と透明な共通電極との間に液晶を狭持して反射型液晶
素子を形成し、同一半導体基板上にその液晶素子を走査
のための水平・垂直シフトレジスタを形成し、さらに外
部からのビデオ信号をサンプリングするスイッチを形成
した反射型液晶表示装置が提供できる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記し
た従来技術には以下に示す問題点があった。外部からの
ビデオ信号をサンプリングする際、数十ｎｓオーダーの
高速サンプリングする必要があり、駆動力が要求され、
更にトランジスタの拡散層領域に高いオン、オフ耐圧を
持たせる必要がある。すると、サンプリングトランジス
タのサイズが大きくなり、画素電極のピッチに形成する
ことが出来なくなり、回路規模の増大、すなわちチップ
サイズが増大してしまうという問題があった。

【０００９】また、サンプリングトランジスタを駆動す
る回路にも負荷がかかり、これもまたチップサイズの増
大につながるという問題があった。

【００１０】さらに、ビデオ線の時定数に大きく起因し
ているサンプリングトランジスタの拡散層容量を含んだ
ビデオ線の容量が増えることにより、信号線への高速サ
ンプリングが難しくなってしまうという問題があった。

【００１１】本出願人は、上記多結晶Ｓｉ及び単結晶Ｓ
ｉを半導体基板とした反射型液晶装置の製造方法につい
て、特願平７−１８６４７３号を出願している。該出願
は以下の目的と解決手段と実施例を内包している。

【００１２】その目的として、従来の液晶画素の画素電
極に光が入射すると、表面の凹凸によって入射光が四方
八方に散乱され、光の反射効率が非常に小さくなり、ま
た、この表面凹凸は液晶実装工程の配向膜ラビング工程
において、配向不良の原因となり、その結果、液晶の配
向不良を引き起こし、コントラストの低下により表示画
像の画質を悪化され、また、各画素電極間の溝の部分は
ラビングされないため、液晶配向不良の原因になると同
時に、表面凹凸と相俟って、画素電極間の横方向電界を
発生し、輝線の原因となる。この輝線の発生は、表示画
像のコントラストを著しく悪化させ、画質が低下するの
で、本出願の目的は、上記問題を解決し、画素電極表面
の凹凸をなくし、該凹凸に由来する配向不良や乱反射を
防止し、高画質な表示を行なう液晶表示装置とその製造
方法を提供することにある。

【００１３】またその課題を解決する手段として、本出
願の液晶表示装置は、各画素毎にスイッチングトランジ
スタを配したアクティブマトリクス基板と、対向電極基
板間に液晶を挟持してなるアクティブマトリスク型の液
晶表示装置であって、全画素電極表面が同一平面でアク
ティブマトリクス基板に対して平行に位置し、各画素電
極の側壁の少なくとも一部が絶縁物に接していることを
特徴とする。本出願は、ケミカルメカニカルポリシング
（Chemical Mechanical Polishing、以下「ＣＭＰ」と
記す）利用することにより、画素電極表面を研磨によっ
て形成するため、該画素電極表面が鏡面状に平滑に形成
されると同時に、全画素電極表面を同一平面に形成する
ことができる。さらに、絶縁層を形成した上に画素電極
層を形成、或いは、ホールを形成した画素電極層上に絶
縁層を成膜し、上記研磨工程を行なうことにより、画素
電極間が絶縁層により良好に埋められ、完全に凹凸がな
くなる。よって、該凹凸によって生じた乱反射や配向不
良が防止され、高画質な画像表示が可能となる。

【００１４】さらにその一実施例として、図２６及び図
２７を参照しつつ説明する。第１の実施例として、反射
型の液晶表示装置について説明する。そのアクティブマ
トリクス基板の製造工程及び液晶素子の断面図を図２
６，図２７に示す。以下、順を追って本実施例を詳細に
説明する。尚、図２６，図２７には画素部を示している
が、画素部形成工程と同時に、画素部のスイッチングト
ランジスタを駆動するためのシフトレジスタ等周辺駆動
回路も同一基板上に形成することができる。

【００１５】不純物濃度が１０¹⁵ｃｍ^-3以下であるｎ形
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボ
ロンをドーズ量１０¹²ｃｍ^-2程度イオン注入し、不純物
濃度１０¹⁶ｃｍ^-3程度のｐ形不純物領域であるＰＷＬ２
０３を形成する。この基板２０１を再度熱酸化し、酸化
膜厚１０００オングストローム以下のゲート酸化膜２０
４を形成する（図２６（ａ））。

【００１６】つぎに、リンを１０²⁰ｃｍ^-3程度ドープし
たｎ形ポリシリコンからなるゲート電極２０５を形成し
た後、基板２０１全面にリンをドーズ量１０¹²ｃｍ^-2程
度イオン注入し、不純物濃度１０¹⁶ｃｍ^-3程度のｎ形不
純物領域であるＮＬＤ２０６を形成し、引き続き、パタ
ーニングされたフォトレジストをマスクとして、リンを
ドーズ量１０¹⁵ｃｍ^-2程度イオン注入し、不純物濃度１
０¹⁹ｃｍ^-3程度のソース、ドレイン領域２０７，２０
７′を形成する（図２６（ｂ））。

【００１７】基板２０１全面に層間膜であるＰＳＧ２０
８を形成した。このＰＳＧ２０８はＮＳＧ（Nondope Si
licate Glass）／ＢＰＳＧ（Boro-Phospho-Silicate Gl
ass）や、ＴＥＯＳ（Tetraetoxy-Silane）で代替するこ
とも可能である。ソース、ドレイン領域２０７，２０
７′の直上のＰＳＧ２０８にコンタクトホールをパター
ニングし、スパッタリングによりＡｌを蒸着した後パタ
ーニングし、Ａｌ電極２０９を形成する（図２６
（ｃ））。このＡｌ電極２０９と、ソース、ドレイン領
域２０７，２０７′とのオーミックコンタクト特性を向
上させるために、Ｔｉ／ＴｉＮ等のバリアメタルを、Ａ
ｌ電極２０９とソース、ドレイン領域２０７，２０７′
との間に形成するのが望ましい。

【００１８】基板２０１全面にプラズマＳｉＮ２１０を
３０００オングストローム程度、続いてＰＳＧ２１１を
１００００オングストローム程度成膜する（図２６
（ｄ））。

【００１９】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図２６（ｅ））。

【００２０】基板２０１上にスパッタリング、或いはＥ
Ｂ（Electron Beam、電子線）蒸着により、画素電極２
１３を１００００オングストローム以上成膜する（図２
７（ｆ））。この画素電極２１３としては、Ａｌ，Ｔ
ｉ，Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜
を用いる。

【００２１】画素電極２１３の表面をＣＭＰにより研磨
する（図２７（ｇ））。研磨量はＰＳＧ２１１厚を１０
０００オングストローム、画素電極厚をｘオングストロ
ームとした場合、ｘオングストローム以上、ｘ＋１００
００オングストローム未満である。

【００２２】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜２１５を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ（不図示）を介して対向基板と貼り合わせ、その間隙
に液晶２１４を注入して液晶素子とする（図２７
（ｈ））。本実施例において、対向基板は透明基板２２
０上にカラーフィルター２２１、ブラックマトリクス２
２２、ＩＴＯ等からなる共通電極２２３、及び配向膜２
１５′から構成されている。

【００２３】以下、簡単に本例の反射型液晶素子の駆動
方法を説明する。基板２０１にオンチップで形成された
シフトレジスタ等の周辺回路により、ソース領域２０７
に信号電位を与え、それと同時にゲート電極２０５にゲ
ート電位を印加し、画素のスイッチングトランジスタを
オン状態にし、ドレイン領域２０７′に信号電荷を供給
する。信号電荷はドレイン領域２０７′と、ＰＷＬ２０
３との間に形成されるｐｎ接合の空乏層容量に蓄積さ
れ、Ａｌ電極２０９を介して画素電極２１３に電位を与
える。画素電極２１３の電位が所望の電位に達した時点
で、ゲート電極２０５の印加電位を切り、画素スイッチ
ングトランジスタをオフ状態にする。信号電荷は前述の
ｐｎ接合容量部に蓄積されているため、画素電極２１３
の電位は、次に画素スイッチングトランジスタが駆動さ
れるまで固定される。この固定された画素電極２１３の
電位が、図２７（ｈ）に示された基板２０１と対向基板
２２０との間に封入された液晶２１４を駆動する。

【００２４】本例のアクティブマトリクス基板は、図２
７（ｈ）から明らかなように、画素電極２１３表面が平
滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋
め込まれているため、その上に形成される配向膜２１５
表面も平滑で凹凸がない。よって、従来上記凹凸によっ
て生じていた、入射光の散乱により光利用効率の低下、
ラビング不良によるコントラストの低下、画素電極間の
段差による横方向電界による輝線の発生が防止され、表
示画像の品質が向上する。

【００２５】しかしながら、上記出願の反射型表示装置
において、単純に成膜装置で成膜しただけの反射電極表
面の反射率は、充分高いとはいい難く、表面凹凸によ
り、液晶の配向特性、液晶とのヌレ性のムラにより、画
像にムラが生じる場合がある。さらに、シール部と表示
領域の高さの違いにより画像ムラの問題点を有してい
る。

【００２６】特に、シリコンウェハーの段階で、複数の
液晶素子とその周辺回路を含んだ液晶装置の１チップを
複数個同時に製造しようとすると、断面が円形状のウェ
ハから四角面状のチップを形成する場合に、ウェハの周
辺部分に余白が残り、その部分も段差が生じてしまい、
表面の素材の相違等も考慮して、充分な品質の液晶装置
チップを得ることが困難である。

【００２７】更に、シリコンウェハーの段階で、複数の
液晶素子をその周辺回路を含んだ液晶装置の１チップを
複数個同時に製造しようとすると、その周辺回路の占有
面積が小さいことが望まれ、そうすればサイズの大きな
サンプリングトランジスタを使用したのでは、チップ面
積が増大し、そのチップサイズの増大で歩留まりにも悪
影響となり、そのサイズの大きなサンプリングトランジ
スタを駆動させる回路の増大につながり、消費電力も増
大して、液晶装置としての信頼性にも悪影響を来すとい
う種々の問題が残っていた。

【００２８】そこで、本発明は、液晶素子部分ばかりで
なくその周辺回路部分も反射電極を設け、平坦かつミラ
ー面に仕上げ、特にその周辺回路のサンプリングトラン
ジスタに関する前述の問題点を解消することにより、低
消費電力および、チップ面積が小さく、且つ信頼性が高
く、ビデオ線の容量を最小限に抑え、かつ信号線へのサ
ンプリングを高速にできるサンプリングトランジスタを
有する液晶プロジェクター装置を提供することを目的と
する。

【００２９】

【課題を解決するための手段】そこで、本発明者が、鋭
意努力した結果以下の発明を得た。すなわち、本発明に
よる液晶表示装置は、表示領域の画素電極と、同一層の
電極を表示領域の周辺部に設け、その周辺部のビデオ信
号をサンプリングするトランジスタのゲート長を前記液
晶表示装置の回路内で最小にしたことにより、上記の課
題を解決するものである。

【００３０】本発明は、上記課題を解決するため、半導
体基板上に形成された液晶素子を搭載した液晶表示装置
であって、前記液晶素子を駆動する複数のサンプリング
トランジスタを有し、走査回路の１ブロックに対応する
前記液晶素子のピッチと同様に小さくし、且つそのサン
プリングトランジスタのゲート長が前記液晶素子の回路
の中で最小であることを特徴とする。

【００３１】また、上記液晶表示装置において、前記サ
ンプリングトランジスタの拡散層のオフ耐圧が、画素電
極を形成しているトランジスタの拡散層のオフ耐圧以下
であり、なおかつ前記サンプリングトランジスタの拡散
層間のオン耐圧が、前記画素電極を形成しているトラン
ジスタの拡散層間のオン耐圧以下であることを特徴とす
る。さらに、前記サンプリングトランジスタのオフセッ
ト幅が、前記画素電極を形成しているトランジスタのオ
フセット幅以下であることを特徴とする。また、前記サ
ンプリングトランジスタのウェル濃度が、前記画素電極
を形成しているトランジスタのウェル濃度以上であるこ
とを特徴とする。

【００３２】また、前記高速動作を行う走査回路が前記
液晶素子からなる液晶パネルの水平方向の走査回路であ
ることを特徴とする。また、上記液晶装置において、前
記水平方向の走査回路の出力が隣のブロック同士で十分
な時間重なっていることを特徴とする。さらに、上記液
晶装置において、前記高速動作を行う走査回路の電源電
圧が、液晶パネル内の電源電圧より十分低いことを特徴
とする。また、上記液晶装置において、前記走査回路の
少なくとも１つは、双方向回路であることを特徴とす
る。

【００３３】また、前記半導体基板はＰ型Ｓｉ基板であ
り、前記液晶素子の各画素はＮ型ウェルで分離してＣＭ
ＯＳスイッチングトランジスタでスイッチングされ、前
記液晶素子の各画素電極と隣接する画素電極間に前記画
素電極の下部に遮光層を形成し、前記走査回路上に前記
遮光層を形成していることを特徴とする。さらに、前記
液晶素子と前記走査回路とを同一チップ上に形成し、そ
の一工程にＣＭＰ（Chemical Mechanical Polishing）
を利用することを特徴とする。加えて、表示装置におい
て、上記液晶装置を用いたことを特徴とする。

【００３４】

【発明の実施の形態】

［第１実施形態］本発明の第１の実施形態を図１を参照
しつつ詳細に説明する。図１は本実施形態による液晶プ
ロジェクター装置に用いられる液晶パネルの画像表示部
付近の回路図の一例である。この液晶パネルの駆動法に
ついて説明する。図において、１，２は水平シフトレジ
スタ、３は垂直シフトレジスタ、４〜１１はビデオ信号
用のビデオ線、１２〜２３はビデオ信号を水平シフトレ
ジスタからの走査パルスに応じてサンプリングするため
のサンプリングＭＯＳトランジスタ、２４〜３５はビデ
オ信号が供給される信号線、３６は画素部のＴＦＴ用ス
イッチングＭＯＳトランジスタ、３７は画素電極と共通
電極間に狭持された液晶、３８は画素電極に付随する付
加容量である。３９，４０，４１は垂直シフトレジスタ
３の水平走査出力用駆動線、４２〜４５は水平シフトレ
ジスタ１，２からの垂直走査用の出力線である。

【００３５】本回路では、入力されたビデオ信号はサン
プリングＭＯＳトランジスタ１２〜２３を通して、水平
シフトレジスタの垂直走査制御信号４２〜４５により、
サンプリングされる。この時垂直シフトレジスタの水平
走査制御信号３９が出力状態であると、画素部スイッチ
ングＭＯＳトランジスタ３６がオン動作し、サンプリン
グされた信号線電位が画素に書き込まれる。詳細なタイ
ミングについて図２を用いて説明する。液晶パネルの画
素数としては、１０２４×７６８のＸＧＡパネルのタイ
ミングで説明する。

【００３６】まず、垂直シフトレジスタ３の水平走査出
力の駆動線３９がハイレベル（Ｈ）、すなわち画素トラ
ンジスタ３６がオン状態になり、その期間中に符号４２
〜４５で代表される水平のシフトレジスタ出力が順次ハ
イレベル（Ｈ）となり、サンプリングＭＯＳトランジス
タ１２〜２３がオン状態になって信号線を通り、画素に
ビデオ線４〜１１の電位が書き込まれ、付加容量３８で
その電位が保持される。この回路では水平シフトレジス
タ１，２からの出力線４２〜４５はそれぞれ４つのサン
プリングＭＯＳトランジスタ１２〜１５，１６〜１９，
…に接続されており、さらに水平シフトレジスタ１，２
からの出力線４２と４４が同時にハイレベルになるた
め、サンプリングＭＯＳトランジスタ１２〜１９が同時
にサンプリング状態になり８つの画素がビデオ信号線４
〜１９のそれぞれによって同時に書き込まれる。水平シ
フトレジスタ１，２は１０２４／８＝１２８段有り、１
２８段目が終了すると、垂直シフトレジスタ３の駆動線
３９がオフする。次に垂直シフトレジスタ３からの駆動
線４０がハイレベルになり、再び水平のシフトレジスタ
１，２の出力線４２〜４５が順次ハイレベル（Ｈ）とな
りこれが繰り返される。

【００３７】そして、１フィールド書き終えた段階で信
号線２４〜３５を対向電極電位にリセットする。詳細を
図３を参照して説明する。Ｖ１，Ｖ２…Ｖ７６８は図１
の垂直シフトレジスタ３の出力である。垂直シフトレジ
スタ３の出力が１フィールド分出力された時点でリセッ
トパルスが入り、信号線が対向電極電位にリセットされ
る。このように信号線２４〜３５を、対向電極電位にリ
セットしながら液晶を反転駆動を行う。

【００３８】そして、従来の液晶パネルで用いられてい
るＴＮ液晶に対し、本液晶パネルは高分子分散型液晶を
用いている。ＴＮ液晶は偏光板が要るということ、ブラ
ックマトリクスを必要とすることなどの点から光利用効
率が悪い。つまり液晶表示装置としては暗くなる。なお
かつ、吸収された光は発熱の原因となる。

【００３９】それに比べ高分子分散型液晶は偏光板が不
要なので、ＴＮ液晶に比べ光利用効率が高い。つまり明
るいため、本液晶パネルは高分子分散型液晶を使用して
いる。しかし、高分子分散型液晶は応答速度が遅い。

【００４０】ＴＮ液晶の立ち上がり応答速度、数ｍｓ〜
数十ｍｓに対し、高分子分散型液晶は数十ｍｓ〜数百ｍ
ｓであるため桁違いで遅い。液晶表示装置として高コン
トラストを実現するため、つまり黒白をはっきり表示さ
せるためにはＴＮ液晶に比べ、画素部のスイッチングＭ
ＯＳトランジスタにかかるバイアスは大きくならざるを
得ない。

【００４１】なおかつ、ＴＮ液晶を用いた液晶表示装置
のセルギャップ、３〜５μｍ位に対し、高分子分散型液
晶を用いた液晶表示装置のセルギャップは、液晶材料自
身のポリマーの屈折率およびネマチック液晶の誘電異方
性からＴＮ液晶を用いた液晶表示装置並みにセルギャッ
プをすると液晶が散乱状態にあるにも関わらず、光を十
分散乱させきれず、わずかに透過してしまう。そのため
液晶表示装置として高コントラストを実現するため、つ
まり黒白をはっきり表示させるためにはセルギャップを
広げなければならず、これもまた画素部のスイッチング
ＭＯＳトランジスタにかかるバイアスが大きくなってし
まうという結果を招く。

【００４２】しかし、図３を用いて説明したように信号
線にリセットをかけながら液晶を反転駆動しているた
め、サンプリングＭＯＳトランジスタ１２〜２３にかか
るバイアスは信号線２４〜３５を対向電極電位にリセッ
トせずに液晶を反転駆動する場合に比べ、つまり画素部
のスイッチングＭＯＳトランジスタにかかる電圧の半分
で済む。

【００４３】それによりサンプリングＭＯＳトランジス
タ１２〜２３を、（ａ）液晶表示装置を駆動する際に、
外部から送られてくるビデオ信号を画素電極のソースに
繋がっている信号線に転送するサンプリングＭＯＳトラ
ンジスタのゲート長が前記液晶表示装置を構成している
トランジスタの中で、最小であるサンプリングトランジ
スタを有し、（ｂ）サンプリングトランジスタの拡散層
のオフ耐圧をＶ１、前記画素電極を形成しているトラン
ジスタの拡散層のオフ耐圧をＶ２、前記サンプリングト
ランジスタの拡散層間のオン耐圧をＶ３、前記画素電極
を形成しているトランジスタの拡散層間のオン耐圧をＶ
４とすると、Ｖ１≦Ｖ２もしくはＶ３≦Ｖ４、あるいは
両方を満たすサンプリングトランジスタを有し、（ｃ）
サンプリングトランジスタのオフセット幅をＯＦＦＳＥ
Ｔ１、前記画素電極を形成しているトランジスタのオフ
セット幅をＯＦＦＳＥＴ２とすると、ＯＦＦＳＥＴ１≦ＯＦＦＳＥＴ２を満たすサンプリングトランジスタを有し、（ｄ）サン
プリングトランジスタのウェル濃度をＷＥＬＬ１、前記
画素電極のトランジスタのウェル濃度をＷＥＬＬ２とす
ると、ＷＥＬＬ１≧ＷＥＬＬ２を満たすサンプリングトランジスタを有すること、のい
ずれかの特徴を有するトランジスタで構成することによ
り問題点を解決できる。

【００４４】図４を用いて詳細に説明する。図４はサン
プリングＭＯＳトランジスタを上から見た図、および断
面図である。なお、分かりやすくするため一部の層のみ
記載した。６１はサンプリングＭＯＳトランジスタのゲ
ート、６２は図１の４〜１１で示したビデオ信号用ビデ
オ線、６３は図１の２４〜３５で示したビデオ信号が供
給される信号線、６４はコンタクト部、６５は図１の
１，２で示した水平シフトレジスタの出力線である。そ
して６６はトランジスタのアクティブ領域、６７はゲー
ト酸化膜、６８はフィールド酸化膜である。

【００４５】また、６９，３１０は高濃度不純物層、３
１１，３１２は低濃度不純物層、３１３はウェル領域で
ある。

【００４６】図２を参照すれば分かるが、ビデオ線から
信号線へＶＡという電圧を書き込むと信号線はＶＡとい
う電位になっている。そしてその反対極性の電圧ＶＣを
書き込む前にＶＢという電圧でリセットを行うので図３
の６２と６３の間、つまり３１１と３１２の間には実
際、（ＶＡ−ＶＢ）もしくは（ＶＣ−ＶＢ）という電圧
しかかからない。そのため３１１，３１２の領域を画素
ＭＯＳトランジスタよりも小さくすることができ、寄生
抵抗を小さく出来るので回路規模を縮小することができ
る。

【００４７】なおかつ、ビデオ線の時定数を減るため信
号線への高速サンプリングが可能になる。そして３１１
と３１２の間の距離を小さくできるので、サンプリング
ＭＯＳトランジスタのゲート長を液晶パネル内のＭＯＳ
トランジスタの中で最小のゲート長で実現することがで
きる。

【００４８】そしてまた水平シフトレジスタの最終出力
段の負荷の低減もでき、これもまた回路規模の縮小につ
ながる。なお、図１、図４において、サンプリングＭＯ
Ｓトランジスタは１つのＭＯＳトランジスタで描かれて
いるが、特に限定することはなく、ＣＭＯＳトランジス
タのトランスファゲート等でも構わないのは言うまでも
ない。

【００４９】よって、高精細、高コントラストな液晶表
示装置を安価で高い信頼性で生産する事が可能になると
いう効果が得られる。

【００５０】［第２実施形態］本発明の第２の実施形態
を図１を参照しつつ詳細に説明する。図１は本実施形態
による液晶プロジェクター装置に用いられる液晶パネル
の画像表示部付近の回路図の一例である。この液晶パネ
ルの駆動法について説明する。図において、１，２は水
平シフトレジスタ、３は垂直シフトレジスタ、４〜１１
はビデオ信号用のビデオ線、１２〜２３はビデオ信号を
水平シフトレジスタからの走査パルスに応じてサンプリ
ングするためのサンプリングＭＯＳトランジスタ、２４
〜３５はビデオ信号が供給される信号線、３６は画素部
のＴＦＴ用スイッチングＭＯＳトランジスタ、３７は画
素電極と共通電極間に狭持された液晶、３８は画素電極
に付随する付加容量である。３９，４０，４１は垂直シ
フトレジスタ３の水平走査出力用駆動線、４２〜４５は
水平シフトレジスタ１，２からの垂直走査用の出力線で
ある。

【００５１】本回路では、入力されたビデオ信号はサン
プリングＭＯＳトランジスタ１２〜２３を通して、水平
シフトレジスタの垂直走査制御信号４２〜４５により、
サンプリングされる。この時垂直シフトレジスタの水平
走査制御信号３９が出力状態であると、画素部スイッチ
ングＭＯＳトランジスタ３６がオン動作し、サンプリン
グされた信号線電位が画素に書き込まれる。詳細なタイ
ミングについて図２を用いて説明する。液晶パネルの画
素数としては、１０２４×７６８のＸＧＡパネルのタイ
ミングで説明する。

【００５２】まず、垂直シフトレジスタ３の水平走査出
力の駆動線３９がハイレベル（Ｈ）、すなわち画素トラ
ンジスタ３６がオン状態になり、その期間中に符号４２
〜４５で代表される水平のシフトレジスタ出力が順次ハ
イレベル（Ｈ）となり、サンプリングＭＯＳトランジス
タ１２〜２３がオン状態になって信号線を通り、画素に
ビデオ線４〜１１の電位が書き込まれ、付加容量３８で
その電位が保持される。この回路では水平シフトレジス
タ１，２からの出力線４２〜４５はそれぞれ４つのサン
プリングＭＯＳトランジスタ１２〜１５，１６〜１９，
…に接続されており、さらに水平シフトレジスタ１，２
からの出力線４２と４４が同時にハイレベルになるた
め、サンプリングＭＯＳトランジスタ１２〜１９が同時
にサンプリング状態になり８つの画素がビデオ信号線４
〜１９のそれぞれによって同時に書き込まれる。水平シ
フトレジスタ１，２は１０２４／８＝１２８段有り、１
２８段目が終了すると、垂直シフトレジスタ３の駆動線
３９がオフする。次に垂直シフトレジスタ３からの駆動
線４０がハイレベルになり、再び水平のシフトレジスタ
１，２の出力線４２〜４５が順次ハイレベル（Ｈ）とな
りこれが繰り返される。

【００５３】そして、１ライン書き終えた段階で信号線
２４〜３５を対向電極電位にリセットする。詳細を図５
を参照して説明する。Ｖ１，Ｖ２…Ｖ７６８は図１の垂
直シフトレジスタ３の出力である。垂直シフトレジスタ
３の出力が１ライン分出力された時点でリセットパルス
が入り、信号線が対向電極電位にリセットされる。この
ように信号線２４〜３５を、対向電極電位にリセットし
ながら液晶を反転駆動を行う。

【００５４】そして、従来の液晶パネルで用いられてい
るＴＮ液晶に対し、本液晶パネルは高分子分散型液晶を
用いている。ＴＮ液晶は偏光板がいるということ、ブラ
ックマトリクスを必要とすることなどの点から光利用効
率が悪い。つまり液晶表示装置としては暗くなる。なお
かつ、吸収された光は発熱の原因となる。

【００５５】それに比べ高分子分散型液晶は偏光板が不
要なので、ＴＮ液晶に比べ光利用効率が高い。つまり明
るいため、本液晶パネルは高分子分散型液晶を使用して
いる。しかし、高分子分散型液晶は応答速度が遅い。

【００５６】ＴＮ液晶の立ち上がり応答速度数ｍｓ〜数
十ｍｓに対し、高分子分散型液晶は数十ｍｓ〜数百ｍｓ
であるため桁で遅い。液晶表示装置として高コントラス
トを実現するため、つまり黒白をはっきり表示させるた
めにはＴＮ液晶に比べ、画素部のスイッチングＭＯＳト
ランジスタにかかるバイアスは大きくならざるを得な
い。

【００５７】なおかつ、ＴＮ液晶を用いた液晶表示装置
のセルギャップ、３〜５μｍ位に対し、高分子分散型液
晶を用いた液晶表示装置のセルギャップは、液晶材料自
身のポリマーの屈折率およびネマチック液晶の誘電異方
性からＴＮ液晶を用いた液晶表示装置並みにセルギャッ
プをすると液晶が散乱状態にあるにも関わらず、光を十
分散乱させ切れず、わずかに透過してしまう。そのため
液晶表示装置として高コントラストを実現するため、つ
まり黒白をはっきり表示させるためにはセルギャップを
広げなければならず、これもまた画素部のスイッチング
ＭＯＳトランジスタにかかるバイアスが大きくなってし
まうという結果を招く。

【００５８】しかし、図５を用いて説明したように信号
線にリセットをかけながら液晶を反転駆動しているた
め、転送ＭＯＳトランジスタ１２〜２１にかかるバイア
スは信号線２４〜３５を対向電極電位にリセットせずに
液晶を反転駆動する場合に比べ、つまり画素部のスイッ
チングＭＯＳトランジスタにかかる電圧の半分で済む。

【００５９】それにより転送ＭＯＳトランジスタ１２〜
２１を、請求項１〜４におけるトランジスタで構成する
ことができる。図４を用いて詳細に説明する。図４は転
送ＭＯＳトランジスタを上から見た図、および断面図で
ある。なお、分かりやすくするため一部の層のみ記載し
た。６１は転送ＭＯＳトランジスタのゲート、６２は図
１の４〜１１で示したビデオ信号用ビデオ線、６５は図
１の２４〜３５で示したビデオ信号が供給される信号
線、６４はコンタクト部、６５は図１の１，２で示した
水平シフトレジスタの出力線である。そして６６はトラ
ンジスタのアクティブ領域、６７はゲート酸化膜、６８
はフィールド酸化膜である。

【００６０】また、６９，７０は高濃度不純物層、７
１，７２は低濃度不純物層、７３はウェル領域である。

【００６１】図２を参照すれば、ビデオ線から信号線へ
ＶＡという電圧を書き込むと信号線はＶＡという電位に
なっている。そしてその反対極性の電圧ＶＣを書き込む
前にＶＢという電圧でリセットを行うので図４のビデオ
線６２と信号線６３の間、つまり低濃度不純物層７１と
低濃度不純物層７２の間には実際、（ＶＡ−ＶＢ）もし
くは（ＶＣ−ＶＢ）という電圧しかかからない。そのた
め低濃度不純物層７１と低濃度不純物層７２の領域を画
素ＭＯＳトランジスタよりも小さくすることができ、寄
生抵抗を小さく出来るので回路規模を縮小することがで
きる。

【００６２】なおかつ、ビデオ線の時定数を減るため信
号線への高速サンプリングが可能になる。そして低濃度
不純物層７１と低濃度不純物層７２の間の距離を小さく
できるので、サンプリングＭＯＳトランジスタのゲート
長を液晶パネル内のＭＯＳトランジスタの中で最小のゲ
ート長で実現することができる。

【００６３】そしてまた、水平シフトレジスタの最終出
力段の負荷の低減もでき、これもまた回路規模の縮小に
つながる。なお図１、図４において、サンプリングＭＯ
Ｓトランジスタは１つのＭＯＳトランジスタで描かれて
いるが、特に限定することはなく、ＣＭＯＳトランジス
タのトランスファゲート等でも構わないのは言うまでも
ない。

【００６４】よって、高精細、高コントラストな液晶表
示装置を安価で高い信頼性で生産する事が可能になると
いう効果が得られる。

【００６５】［第３実施形態］上述の液晶パネルにおい
て、液晶パネル内のＭＯＳトランジスタにおいて、最小
ゲート長で構成されたサンプリングＭＯＳトランジスタ
を有する液晶表示装置について、説明する。

【００６６】以下に、本発明の実施の形態を複数の液晶
パネルを挙げて記述するが、それぞれの形態に限定され
るものではない。相互の形態の技術を組み合わせること
によって効果が増大することはいうまでもない。また、
液晶パネルの構造は、半導体基板を用いたもので記述し
ているが、必ずしも半導体基板に限定されるものはな
く、通常の透明基板上に以下に記述する構造体を形成し
てもいい。また、以下に記述する液晶パネルは、すべて
ＭＯＳＦＥＴやＴＦＴ型であるが、ダイオード型などの
２端子型であってもいい。さらに、以下に記述する液晶
パネルは、家庭用テレビはもちろん、プロジェクタ、ヘ
ッドマウントディスプレイ、３次元映像ゲーム機器、ラ
ップトップコンピュータ、電子手帳、テレビ会議システ
ム、カーナビゲーション、飛行機のパネルなどの表示装
置として有効である。

【００６７】本発明の液晶パネル部の断面図を図６に示
す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。

【００６８】また、図６において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図１６に示すように、上記遮光層３０７は、表示領域で
は、画素電極３１２とドレイン電極３１１との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層３０７をのぞき、高速信号が上記遮光層３０７がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極３１２の層をおおう設計になってい
る転送可能な工夫がなされている。３０８は遮光層３０
７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯＧに
より平坦化処理を施し、そのＰ−ＳｉＯ層３１８をさら
に、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８の安
定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−ＴＥ
ＯＳ（Phospho-Tetraetoxy-Silane）膜を形成し、さら
にＰ−ＳｉＯ層３１８をカバーした後、絶縁層３０８を
ＣＭＰ処理し、平坦化する方法を用いても良い事は言う
までもない。

【００６９】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ₂ 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ₂ Ｏ₅ 、やＳｉＯ ₂ との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。

【００７０】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。

【００７１】図６に示すように、トランジスタ下部に形
成されたウェル３０２，３０２’と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。

【００７２】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。

【００７３】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。

【００７４】次に、本発明の平面図を図７に示す。図に
おいて、３２１は水平シフトレジスタ、３２２は垂直シ
フトレジスタ、３２３はｎチャンネルＭＯＳＦＥＴ、３
２４はｐチャンネルＭＯＳＦＥＴ、３２５は保持容量、
３２６は液晶層、３２７は信号転送スイッチ、３２８は
リセットスイッチ、３２９はリセットパルス入力端子、
３３０はリセット電源端子、３３１は映像信号の入力端
子である。半導体基板３０１は図６ではｐ型になってい
るが、ｎ型でもよい。

【００７５】ウェル領域３０２’は、半導体基板３０１
と反対の導電型にする。このため、図６では、ウェル領
域３０２はｐ型になっている。ｐ型のウェル領域３０２
及びｎ型のウェル領域３０２′は、半導体基板３０１よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板３０１の不純物濃度が１０¹⁴〜１０¹⁵（ｃｍ
^-3）のとき、ウェル領域３０２の不純物濃度は１０¹⁵〜
１０¹⁷（ｃｍ^-3）が望ましい。

【００７６】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法によって処理している。

【００７７】図７に示す保持容量３２５は、画素電極３
１２と共通透明電極３１５の間の信号を保持するための
容量である。ウェル領域３０２には、基板電位を印加す
る。本実施形態では、各行のトランスミッションゲート
構成を、上から１行目は上がｎチャンネルＭＯＳＦＥＴ
３２３で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行
目は上がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチ
ャンネルＭＯＳＦＥＴ３２３とするように、隣り合う行
で順序を入れ換える構成にしている。以上のように、ス
トライプ型ウェルで表示領域の周辺で電源線とコンタク
トしているだけでなく、表示領域にも、細い電源ライン
を設けコンタクトをとっている。

【００７８】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００７９】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００８０】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。

【００８１】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。

【００８２】次にパネル周辺回路の構成について、図８
を用いて説明する。図８において、３３７は液晶素子の
表示領域、３３２はレベルシフター回路、３３３はビデ
オ信号サンプリングスイッチ、３３４は水平シフトレジ
スタ、３３５はビデオ信号入力端子、３３６は垂直シフ
トレジスタである。

【００８３】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
８においては、ビデオ信号サンプリングスイッチは、片
側極性の１トランジスタ構成のものを記述したが、これ
に限らず、ＣＭＯＳトランスミッションゲート構成にす
ることにより入力ビデオ線をすべてを信号線に書き込む
ことができることは、言うまでもない。

【００８４】また、ＣＭＯＳトランスミッションゲート
構成にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積
や、ゲートとソードレインとの重なり容量の違いによ
り、ビデオ信号に振られが生じる課題がある。これには
それぞれの極性のサンプリングスイッチのＭＯＳＦＥＴ
のゲート量の約１／２のゲート量のＭＯＳＦＥＴのソー
スとドレインとを信号線にそれぞれ接続し、逆相パルス
で印加することにより振られが防止でき、きわめて良好
なビデオ信号が信号線に書き込れた。これにより、さら
に高品位の表示が可能になった。

【００８５】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図９を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。

【００８６】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。

【００８７】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。

【００８８】次に、液晶材との関係について説明する。
図６では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。

【００８９】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。

【００９０】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１.５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００９１】次に、シール構造と、パネル構造との関係
について、図１０を用いて説明する。図１０において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。

【００９２】図１０に示すように、本実施形態では、シ
ールの内部にも、外部にも、totalchip sizeが小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の１つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。

【００９３】さらに、本発明のパネルは、Ｓｉ基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。

【００９４】次に本発明のポイントである反射電極構造
及びその作製方法について述べる。本発明の完全平坦化
反射電極構造は、メタルをパターニングしてから、研磨
する通常の方法とは異なり、電極パターンのところにあ
らかじめ、溝のエッチングをしておき、そこにメタルを
成膜し、電極パターンが成形されない領域上のメタルを
研磨でとり除くとともに、電極パターン上のメタルも平
坦化する新規な方法である。しかも、配線の幅が配線以
外の領域よりも極めて広く、従来のエッチング装置の常
識では、下記問題が発生し、本発明の構造体は作製でき
ない。

【００９５】エッチングすると、エッチング中にポリマ
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ₄ ／ＣＨＦ₃ 系）において、条
件を変えてみた。（図１１）ｔｏｔａｌ圧力（従来）
１．７ｔｏｒｒ時（ａ）、（今回）１．０ｔｏｒｒ時
（ｂ）を示す。

【００９６】図１１（ａ）の条件で、デポジション性の
ガスＣＨＦ₃ をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。

【００９７】図１１（ｂ）では、ローディング効果おさ
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
₃ をゼロにし、ＣＦ₄ のみによるエッチングが有効であ
ることを見出した。

【００９８】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。

【００９９】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。

【０１００】次に本発明の反射型液晶パネルを組み込む
光学システムについて図１２を用いて説明する。図１２
において、３７１はハロゲンランプ等の光源、３７２は
光源像をしぼり込む集光レンズ、３７３，３７５は平面
状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分解す
る色分解光学素子で、ダイクロイックミラー、回折格子
等が有効である。

【０１０１】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。

【０１０２】図１２の構成では、１色のパネルのみ記載
されているが、色分解光学素子３７４からしぼり部３７
９の間は３色それぞれに分離されており、３板パネルが
配置されている。又、反射型液晶装置パネル表面にマイ
クロレンズアレーを設け、異なる入射光を異なる画素領
域に照射させる配置をとることにより、３板のみなら
ず、単板構成でも可能であることは言うまでもない。液
晶素子の液晶層に電圧が印加され、各画素で正反射した
光は、３７９に示すしぼり部を透過しスクリーン上に投
射される。

【０１０３】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。

【０１０４】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【０１０５】上記液晶パネル以外の周辺電気回路につい
て、図１３を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。

【０１０６】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。

【０１０７】また、メインボード４５３の出力はシリア
ル・パラレル変換され、ノイズの影響を受けにくい形態
でヘッドボード４５４に充られる。このヘッドボード４
５４で、再度パラレル／シリアル変換後、Ｄ／Ａ変換
し、パネルのビデオ線数に応じて分割され、ドライブア
ンプを介して、Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５
６，４５７へ信号を書き込む。４５２はリモコン操作パ
ネルで、コンピュータ画面も、ＴＶと同様の感覚で、簡
単操作可能となっている。また、液晶パネル４５５，４
５６，４５７の夫々は、各色の色フィルタを備えた同一
の液晶装置構成である。各液晶装置は以上の説明のよう
に、必ずしも高解像度がない画像も処理により高品位画
像化になるため、本発明の表示結果は、きわめてきれい
な画像表示が可能である。

【０１０８】［第４実施形態］上述の各実施形態で説明
した液晶表示装置を用いて、液晶プロジェクター装置を
構成する例を第４の実施形態として説明する。液晶プロ
ジェクター装置の光学系において、光源の光が当たる部
分を変えないようにする場合、画素ピッチが厳しくな
り、そしてより一層の高速駆動が要求される。しかし、
上述のＭＯＳトランジスタで構成できるため、高精細、
高コントラストな液晶表示装置を安価で高い信頼性で生
産することが可能となる。

【０１０９】ここで、更なる高解像度液晶パネルを用い
た液晶プロジェクター装置の光学系を詳細に説明する。

【０１１０】図１４に本発明の液晶表示装置を用いた前
面及び背面投写型液晶表示装置光学系の構成図を示す。
本図はその上面図を表す図１４（ａ）、正面図を表す図
１４（ｂ）、側面図を表す図１４（ｃ）から成ってい
る。同図において、１３０１はスクリーンに投射する投
影レンズ、１３０２はマイクロレンズ付液晶パネル、１
３０３は偏光ビームスプリッター（ＰＢＳ）、１３４０
はＲ（赤色光）反射ダイクロイックミラー、１３４１は
Ｂ／Ｇ（青色＆緑色光）反射ダイクロイックミラー、１
３４２はＢ（青色光）反射ダイクロイックミラー、１３
４３は全色光を反射する高反射ミラー、１３５０はフレ
ネルレンズ、１３５１は凸レンズ、１３０６はロッド型
インテグレーター、１３０７は楕円リフレクター、１３
０８はメタルハライド、ＵＨＰ等のアークランプであ
る。ここで、Ｒ（赤色光）反射ダイクロイックミラー１
３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロイックミ
ラー１３４１、Ｂ（青色光）反射ダイクロイックミラー
１３４２はそれぞれ図１５に示したような分光反射特性
を有している。

【０１１１】そしてこれらのダイクロイックミラーは高
反射ミラー１３４３とともに、図１６の斜視図に示した
ように３次元的に配置されており、後述するように白色
照明光をＲＧＢに色分解するとともに、液晶パネル１３
０２に対して各原色光が、３次元的に異なる方向から該
液晶パネル１３０２を照明するようにしている。

【０１１２】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１４（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、ｚ軸−方向つまり下側（図１４
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。

【０１１３】一方、Ｂ光以外の色光（Ｒ／Ｇ光）はこの
Ｂ反射ダイクロイックミラー１３４２を通過し、高反射
ミラー１３４３により直角にｚ軸−方向（下側）に反射
され、やはりＲ反射ダイクロイックミラー１３４０に向
かう。ここで、Ｂ反射ダイクロイックミラー１３４２と
高反射ミラー１３４３は共に図１４（ａ）の正面図を基
にして言えば、インテグレーター１３０６からの光束
（ｘ軸−方向）をｚ軸−方向（下側）に反射するように
配置しており、高反射ミラー１３４３はｙ軸方向を回転
軸にｘ−ｙ平面に対して丁度４５°の傾きとなってい
る。

【０１１４】それに対してＢ反射ダイクロイックミラー
１３４２はやはりｙ軸方向を回転軸にｘ−ｙ平面に対し
て、この４５°よりも浅い角度に設定されている。従っ
て、高反射ミラー１３４３で反射されたＲ／Ｇ光はｚ軸
−方向に直角に反射されるのに対して、Ｂ反射ダイクロ
イックミラー１３４２で反射されたＢ光はｚ軸に対して
所定の角度（ｘ−ｚ面内チルト）で下方向に向かう。こ
こで、Ｂ光とＲ／Ｇ光の液晶パネル１３０２上の照明範
囲を一致させるため、各色光の主光線は液晶パネル１３
０２上で交差するように、高反射ミラー１３４３とＢ反
射ダイクロイックミラー１３４２のシフト量およびチル
ト量が選択されている。

【０１１５】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により、直角にｙ軸＋方向に反射され、ＰＢＳ１３
０３を通じて偏光化された後、ｘ−ｚ面に水平に配置さ
れた液晶パネル１３０２を照明する。

【０１１６】このうち、Ｂ光は前述したように（図１４
（ａ）、図１４（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。

【０１１７】Ｇ光については、Ｂ／Ｇ反射ダイクロイッ
クミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１４（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。

【０１１８】また、前述と同様にＲＧＢ各色光の液晶パ
ネル１３０２上の照明範囲を一致させるため、各色光の
主光線は液晶パネル１３０２上で交差するように、Ｂ／
Ｇ反射ダイクロイックミラー１３４１とＲ反射ダイクロ
イックミラー１３４０のシフト量およびチルト量が選択
されている。さらに、図１５（ａ）に示したようにＢ反
射ダイクロイックミラー１３４１のカット波長は４８０
ｎｍ、図１５０（ｂ）に示したようにＢ／Ｇ反射ダイク
ロイックミラー１３４１のカット波長は５７０ｎｍ、図
１５（ｃ）に示したようにＲ反射ダイクロイックミラー
１３４０のカット波長は６００ｎｍであるから、不要な
橙色光はＢ／Ｇ反射ダイクロイックミラー１３４１を透
過して捨てられる。これにより最適な色バランスを得る
ことができる。

【０１１９】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２７に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズは、さらに大きな開口数が求めら
れ、高価なレンズとなっていた。

【０１２０】しかし、本例では液晶パネル２からの光束
の広がりはこのように比較的小さくなるので、より小さ
な開口数の投影レンズでもスクリーン上で十分に明るい
投影画像を得ることができ、より安価な投影レンズを用
いることが可能になる。また、縦方向に同一色が並ぶス
トライプタイプの表示方式の例を本実施形態に用いるこ
とも可能であるが、後述するように、マイクロレンズを
用いた液晶パネルの場合は好ましくない。

【０１２１】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図１８に該液晶パネル１３０２
の拡大断面模式図（図１４のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならず、第１〜第３の実施形態で説明し
た構成が重要となる。マイクロレンズ１３２２は、いわ
ゆるイオン交換法によりガラス基板（アルカリ系ガラ
ス）１３２１の表面上に形成されており、画素電極１３
２６のピッチの倍のピッチで２次元的アレイ構造を成し
ている。

【０１２２】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。第６の実施形態と比べると電圧値が低く、
画素電極１３２６の電位の精度はさらに重要になってく
るため、本発明の回路、構成は有効であり、単板で画素
数も多く、従ってビデオ線の本数も多いため、第１乃至
第５の実施形態のカップリング容量の削減は非常に有効
となる。画素電極１３２６はＡｌから成り、反射鏡を兼
ねており、表面性を良くして反射率を向上させるため、
パターニング後の最終工程でいわゆるＣＭＰ処理を施し
ている（詳しくは後述する）。

【０１２３】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、上記画素電極１３２６をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー（垂直レ
ジスター等）や信号線ドライバー（水平レジスター等）
が設けられている（詳しくは後述する）。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はＲ
ＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込む
ように構成されており、該各画素電極１３２６はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各Ｒ
ＧＢ画素として区別され、後述する所定のＲＧＢ画素配
列を形成している。

【０１２４】ここで、液晶パネル１３０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。

【０１２５】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図１８中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。

【０１２６】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図１８の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。

【０１２７】次に、図１９に本例での色分解・色合成の
原理説明図を示す。ここで、図１９（ａ）は液晶パネル
１３０２の上面模式図、図１９（ｂ）、図１９（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図１９（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図１９（ｃ）はｙ−ｚ断面を表す上記図１８に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。

【０１２８】一方、図１９（ｂ）は該液晶パネル１３０
２のｘ−ｙ断面に対応するものである。このｘ−ｙ断面
については、Ｂ画素電極とＧ画素電極とが図１９（ｃ）
と同様に交互に配置されており、やはり各Ｇ画素電極は
各マイクロレンズ中心の真下に配置され、各Ｂ画素電極
は各マイクロレンズ間境界の真下に配置されている。

【０１２９】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図１４中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。

【０１３０】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図１９（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。

【０１３１】図２０に本液晶パネルの部分拡大上面図を
示す。ここでは、マイクロレンズの１エレメントは画素
Ｒ，Ｇ，Ｂの３画素に対応して配されている。また、こ
こで図中の破線格子１３２９は１つの絵素を構成するＲ
ＧＢ画素のまとまりを示している。つまり、図１８のア
クティブマトリックス駆動回路部１３２７により各ＲＧ
Ｂ画素が駆動される際、破線格子１３２９で示されるＲ
ＧＢ画素ユニットは同一画素位置に対応したＲＧＢ映像
信号にて駆動される。ここでＲ画素電極１３２６ｒ、Ｇ
画素電極１３２６ｇ、Ｂ画素電極１３２６ｂから成る１
つの絵素に注目してみると、まずＲ画素電極１３２６ｒ
は矢印ｒ１で示されるようにマイクロレンズ１３２２ｂ
から前述したように斜めに入射するＲ光で照明され、そ
のＲ反射光は矢印ｒ−２で示すようにマイクロレンズ１
３２２ａを通じて出射する。

【０１３２】また、Ｂ画素電極１３２６ｂは矢印ｂ１で
示されるようにマイクロレンズ１３２２ｃから前述した
ように斜めに入射するＢ光で照明され、そのＢ反射光は
矢印ｂ２で示すようにやはりマイクロレンズ１３２２ａ
を通じて出射する。またＧ画素電極１３２６ｇは正面後
面矢印ｇ１２で示されるように、マイクロレンズ１３２
２ａから前述したように垂直（紙面奥へ向かう方向）に
入射するＧ光で照明され、そのＧ反射光は同じマイクロ
レンズ１３２２ａを通じて垂直に（紙面手前に出てくる
方向）出射する。

【０１３３】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。

【０１３４】従って、図２１に示すように本液晶パネル
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図２２に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、前
述した図３２による従来例のようないわゆるＲＧＢモザ
イクが無い、質感の高い良好なカラー画像表示が可能と
なる。

【０１３５】つぎに、図１８に示すように、前述した各
画素電極１３２６及びそれをアクティブ駆動するシリコ
ン半導体基板１３２８上に設けられたアクティブマトリ
ックス駆動回路部１３２７について、詳述する。アクテ
ィブマトリックス駆動回路部１３２７は各画素電極１３
２６の下に存在するため、図１８の回路断面図上では絵
素を構成する各ＲＧＢ画素は単純に横並びに描かれてい
るが、各画素ＦＥＴのドレインは、図２０に示したよう
な２次元的配列の各ＲＧＢ画素電極１３２６に接続して
いる。

【０１３６】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２２に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストである点灯回路であり、楕
円リフレクター１３０７内のアークランプ１３０８を駆
動点灯する。１３１５は電源回路であり、各回路ブロッ
クに対して電源を供給している。１３１３は不図示の操
作部を内在したコントローラーであり、上記各回路ブロ
ックを総合的にコントロールするものである。このよう
に本投写型液晶表示装置は、その駆動回路系は単板式プ
ロジェクターとしては、ごく一般的なものであり、特に
駆動回路系に負担を掛けることなく、前述したようなＲ
ＧＢモザイクの無い良好な質感のカラー画像を表示する
ことができるものである。

【０１３７】ところで図２０では、マイクロレンズ１３
２２の中心真下位置にＧ画素電極１３２６ｇを配列した
例を示したが、別形態として、マイクロレンズ１３２２
の中心真下位置にＢ画素電極１３２６ｂを配列し、それ
に対し左右方向にＧ画素１３２６ｇが交互に並ぶよう
に、上下方向にＲ画素１３２６ｒが交互に並ぶように配
列してもよい。このように配列しても、絵素を構成する
ＲＧＢ画素ユニットからの反射光が１つの共通マイクロ
レンズから出射するように、Ｂ光を垂直入射、Ｒ／Ｇ光
を斜め入射（同角度異方向）とすることにより、前例と
全く同様な効果を得ることができる。また、さらにマイ
クロレンズ１３２２の中心真下位置にＲ画素を配列しそ
の他の色画素を左右または上下方向にＲ画素に対して
Ｇ，Ｂ画素を交互に並ぶようにしても良い。

【０１３８】次に、シール構造と、パネル構造との関係
について、図２３を用いて説明する。図２３において、
５１はシール部、５２は電極パッド、５３はクロックバ
ッファー回路、５４はアンプである。このアンプ５４
は、パネル電気検査時の出力アンプとして使用するもの
である。５５は対向基板の電位をとるＡｇペースト部、
５６は表示領域、５７は水平・垂直シフトレジスタ（Ｈ
ＳＲ，ＶＳＲ）等の周辺駆動回路部である。図２３に示
すように、本実施形態では、シールの内部にも、外部に
も、total chip sizeが小さくなるように、回路が設け
られている。本実施例では、パッドの引き出しをパネル
の片辺側の１つに集中させているが、長辺側の両辺でも
又、一辺でなく多辺からのとり出しも可能で、高速クロ
ックをとり扱うときに有効である。

【０１３９】さらに、本発明のパネルは、Ｓｉ基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。

【０１４０】次に本発明のポイントである反射電極構造
及びその作製方法について述べる。本発明の完全平坦化
反射電極構造は、メタルをパターニングしてから、研磨
する通常の方法とは異なり、電極パターンのところにあ
らかじめ、溝のエッチングをしておき、そこにメタルを
成膜し、電極パターンが成形されない領域上のメタルを
研磨でとり除くとともに、電極パターン上のメタルも平
坦化する新規な方法である。しかも、配線の幅が配線以
外の領域よりも極めて広く、従来のエッチング装置の常
識では、下記問題が発生し、本発明の構造体は作製でき
ない。

【０１４１】つまり、エッチングすると、エッチング中
にポリマーが堆積し、パターニングができなくなるので
ある。尚、ポリマーはレジストがスパッタされたときに
生じる反応生成物やエッチングする材料の反応生成物や
ガスそのものから構成されるポリマーと考えられる。

【０１４２】そこで、酸化膜系エッチング（ＣＦ₄ ／Ｃ
ＨＦ₃ 系）において、条件を変えてみた。その結果を上
述した図１１に示す。図１１（ａ）はtotal圧力が１.７
torr時の特性図、図１１（ｂ）はtotal圧力が１.０torr
時の特性図である。

【０１４３】図１１（ａ）に示すように、total圧力が
１.７torrの条件で、デポジション性のガスＣＨＦ₃ を
へらすと、たしかにポリマーの堆積は、減少するが、レ
ジストに近いパターンと遠いパターンでの寸法の違い
（ローティング効果）がきわめて大きくなり、使用が困
難であることがわかる。

【０１４４】本発明者らは、実験を重ねた結果、ローデ
ィング効果おさえるため、徐々に圧力を下げていくと、
１torr以下になるとローディング効果がかなり抑制さ
れ、かつデポジション性のガスＣＨＦ₃ を減らし、ＣＨ
Ｆ₃ をゼロにしてＣＦ₄ のみによるエッチングが有効で
あることを見出した。

【０１４５】さらに、表示領域のみに画素電極１２を設
ける構造では、画素電極を設けるべく、表示領域のみに
エッチングにより絶縁層に溝を形成することになるの
で、表示領域の画素電極領域にはほとんどレジストが存
在せず、周辺領域にはレジストでしめられる構造体とな
ってしまうが、このような構造体を形成するのは難し
く、構造として、画素電極１２と同等の周辺領域の空き
電極１２を、表示領域の周辺まで設けることが有効であ
ることがわかった。

【０１４６】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、液晶の注入時のムラもへり、高品位の画質が歩留り
よくできる効果が得られた。

【０１４７】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２４に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。

【０１４８】また、１３１１はデコーダーであり、イン
ターフェース１３１２からの標準映像信号をＲＧＢ原色
映像信号及び同期信号に、即ち液晶パネル１３０２に対
応した画像信号にデコード・変換している。１３１４は
バラストであり、楕円リフレクター１３０７内のアーク
ランプ１３０８を駆動点灯する。１３１５は電源回路で
あり、各回路ブロックに対して電源を供給している。１
３１３は不図示の操作部を内在したコントローラーであ
り、上記各回路ブロックを総合的にコントロールするも
のである。このように本投写型液晶表示装置は、その駆
動回路系は単板式プロジェクターとしては、ごく一般的
なものであり、特に駆動回路系に負担を掛けることな
く、前述したようなＲＧＢモザイクの無い良好な質感の
カラー画像を表示することができるものである。

【０１４９】ところで図２５に、本実施形態における液
晶パネルの別形態の部分拡大上面図を示す。ここではマ
イクロレンズ１３２２の中心真下位置にＢ画素電極１３
２６ｂを配列し、それに対し左右方向にＧ画素１３２６
ｇが交互に並ぶように、上下方向にＲ画素１３２６ｒが
交互に並ぶように配列している。このように配列して
も、絵素を構成するＲＧＢ画素ユニットからの反射光が
１つの共通マイクロレンズから出射するように、Ｂ光を
垂直入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とする
ことにより、前例と全く同様な効果を得ることができ
る。また、さらにマイクロレンズ１３２２の中心真下位
置にＲ画素を配列しその他の色画素を左右または上下方
向にＲ画素に対してＧ，Ｂ画素を交互に並ぶようにして
も良い。

【０１５０】

【発明の効果】本発明によれば、液晶表示素子のサンプ
リングトランジスタのゲート長を液晶表示素子の回路内
で最小にしたので、チップサイズを小さくでき、低消費
電力とすることができ、且つ信頼性が高く、さらには信
号線へのサンプリングが高速になり、より高精細、高コ
ントラストな液晶表示装置を安価で高い信頼性で生産す
ることが可能になるという種々の効果を奏し得る。ま
た、周辺回路としても、液晶表示素子表面ばかりでなく
周辺回路の表面にもＰＳＧ絶縁層と反射メタル電極とを
重層してＣＭＰで平坦化することで、液晶表示装置その
ものの信頼性を向上でき、製造上の工程削減をも可能と
して、種々の実効的効果を奏し得る。

【０１５１】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲＧＢ画素からの液
晶による変調後の反射光が同一のマイクロレンズを通じ
て出射するようにしたことにより、ＲＧＢモザイクの無
い質感の高い良好なカラー画像投写表示が可能となる。

【０１５２】また、各画素からの光束はマイクロレンズ
を２回通過してほぼ並行化されるので、開口数の小さい
安価な投影レンズを用いてもスクリーン上で明るい投影
画像を得ることが可能になる。

【図面の簡単な説明】

【図１】本発明による液晶パネルの駆動回路を示す回路
図である。

【図２】本発明による液晶パネルの水平シフトレジスタ
の出力と垂直シフトレジスタの出力とビデオ線とのタイ
ミングの関係図である。

【図３】本発明による液晶パネルのフィールドリセット
を行ったときの垂直シフトレジスタの出力とリセットパ
ルスと信号線電位との関係図である。

【図４】本発明による液晶パネルのサンプリングトラン
ジスタの上から見た図と断面図である。

【図５】本発明による液晶パネルのラインリセットを行
ったときの垂直シフトレジスタの出力とリセットパルス
と信号線電位との関係図である。

【図６】本発明によるＣＭＰにより製造される液晶素子
の断面図である。

【図７】本発明による液晶装置の概略的回路図である。

【図８】本発明による液晶装置のブロック図である。

【図９】本発明による液晶装置の入力部のディレイ回路
を含む回路図である。

【図１０】本発明による液晶装置の液晶パネルの概念図
である。

【図１１】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。

【図１２】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。

【図１３】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。

【図１４】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。

【図１５】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。

【図１６】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。

【図１７】従来のマイクロレンズ付透過型液晶パネルの
部分拡大図である。

【図１８】本発明による液晶パネルの一例を示す断面図
である。

【図１９】本発明による液晶パネルの色分解・色合成の
原理説明図である。

【図２０】本発明による液晶パネルの部分拡大図であ
る。

【図２１】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。

【図２２】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。

【図２３】本発明による液晶パネルの模式的全体平面図
である。

【図２４】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。

【図２５】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。

【図２６】アクティブマトリクス基板を製造する工程毎
の断面図である。

【図２７】アクティブマトリクス基板を製造する工程毎
の断面図である。

【符号の説明】

１，２水平シフトレジスタ３垂直シフトレジスタ４〜１１ビデオ信号線１２〜２３スイッチングＭＯＳトランジスタ２４〜３５垂直信号線１０１リセットパルス１０２信号線電圧１０３画素電極印加電圧１０４信号線リセット電圧１０５画素電極印加電圧及び信号線リセット電圧に対
する反対極性の電圧１０６リセットパルス１０７信号線電圧１０８画素電極印加電圧１０９信号線リセット電圧１１０画素電極印加電圧及び信号線リセット電圧に対
する反対極性の電圧３０１半導体基板３０２，３０２’ ｐ型及びｎ型ウェル３０３，３０３’ ソース領域３０４ゲート領域３０５，３０５’ ドレイン領域３０６ＬＯＣＯＳ絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ３１０ソース電極３１１連結電極３１２反射電極＆画素電極３１３反射防止膜３１４液晶層３１５共通透明電極３１６対向電極３１７，３１７’ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３２３ｎＭＯＳ３２４ｐＭＯＳ３２５保持容量３２７信号転送スイッチ３２８リセットスイッチ３２９リセットパルス入力端子３３０リセット電源端子３３１映像信号入力端子３３２昇圧レベルシフター３４２パルスｄｅｌａｙ用インバータ３４３スイッチ３４４出力３４５容量３４６保護回路３５１シール部３５２電極パッド３５３クロックバッファー３７１光源３７２集光レンズ３７３，３７５フレネルレンズ３７４色分解光学素子３７６ミラー３７７視野レンズ３７８液晶装置３７９絞り部３８０投影レンズ３８１スクリーン３８５電源３８６プラグ３８７ランプ温度検出３８８制御ボード３８９フィルタ安全スイッチ４５３メインボード４５４液晶パネルドライブヘッドボード４５５，４５６，４５７液晶装置１２２０マイクロレンズ（リフロー熱ダレ式）１２５１スペーサー柱１２５２周辺シール部１３０１投影レンズ１３０２マイクロレンズ付液晶パネル１３０３偏光ビームスプリッター（ＰＢＳ）１３０６ロッド型インテグレータ１３０７楕円リフレクター１３０８アークランプ１３０９スクリーン１３１０パネルドライバー１３１１デコーダー１３１２インターフェース回路１３１４バラスト（アークランプ点灯回路）１３２０マイクロレンズ付液晶パネル１３２１マイクロレンズガラス基板１３２２マイクロレンズ（インデックス分布式）１３２３シートガラス１３２４対向透明電極１３２５液晶１３２６画素電極１３２７アクティブマトリックス駆動回路部１３２８シリコン半導体基板１３２９基本絵素単位１３４０Ｒ反射ダイクロイックミラー１３４１Ｂ／Ｇ反射ダイクロイックミラー１３４２Ｂ反射ダイクロイックミラー１３４３高反射ミラー１３５０フレネルレンズ（第２コンデンサーレンズ）１３５１第１コンデンサーレンズ

Claims

【特許請求の範囲】

【請求項１】半導体基板とこれに対向する基板とこれ
らの基板間に封入された液晶とを有してなる液晶表示部
を有し、前記半導体基板の前記液晶側の表面上には、マ
トリクス状に配置された画素電極が形成されており、前
記画素電極はそれぞれ、印加される液晶駆動電圧によっ
て液晶をオン、オフさせるマトリクス基板において、前記液晶表示部を駆動する際に、外部から送られてくる
ビデオ信号を画素電極のソースに繋がっている信号線に
転送するスイッチ（以下、サンプリングトランジスタと
呼ぶ）のトランジスタのゲート長が前記液晶表示部を構
成しているトランジスタの中で、最小であるサンプリン
グトランジスタを有することを特徴とするマトリクス基
板。
【請求項２】請求項１に記載のマトリクス基板におい
て、前記サンプリングトランジスタの拡散層のオフ耐圧
をＶ１、前記画素電極を形成しているトランジスタの拡
散層のオフ耐圧をＶ２、前記サンプリングトランジスタ
の拡散層間のオン耐圧をＶ３、前記画素電極を形成して
いるトランジスタの拡散層間のオン耐圧をＶ４とする
と、Ｖ１≦Ｖ２もしくはＶ３≦Ｖ４、あるいは両方を満たす
サンプリングトランジスタを有することを特徴とするマ
トリクス基板。
【請求項３】請求項１に記載のマトリクス基板におい
て、前記サンプリングトランジスタのオフセット幅をＯ
ＦＦＳＥＴ１、前記画素電極を形成しているトランジス
タのオフセット幅をＯＦＦＳＥＴ２とすると、ＯＦＦＳＥＴ１≦ＯＦＦＳＥＴ２を満たすサンプリングトランジスタを有することを特徴
とするマトリクス基板。
【請求項４】請求項１に記載のマトリクス基板におい
て、前記サンプリングトランジスタのウェル濃度をＷＥ
ＬＬ１、前記画素電極のトランジスタのウェル濃度をＷ
ＥＬＬ２とすると、ＷＥＬＬ１≧ＷＥＬＬ２を満たすサンプリングトランジスタを有することを特徴
とするマトリクス基板。
【請求項５】画素電極基板とこれに対向する基板とこ
れらの基板間に封入された液晶とを有してなる液晶表示
部を有し、前記画素電極基板の前記液晶側の表面上に
は、マトリクス状に配置された画素電極が形成されてお
り、前記画素電極はそれぞれ、印加される液晶駆動電圧
によって液晶をオン、オフさせる液晶表示装置におい
て、前記液晶表示部を駆動する際に、外部から送られてくる
ビデオ信号を画素電極のソースに繋がっている信号線に
転送するスイッチ（以下、サンプリングトランジスタと
呼ぶ）のトランジスタのゲート長が前記液晶表示部を構
成しているトランジスタの中で、最小であるサンプリン
グトランジスタを有することを特徴とする液晶表示装
置。
【請求項６】請求項５に記載の液晶表示装置におい
て、前記サンプリングトランジスタの拡散層のオフ耐圧
をＶ１、前記画素電極を形成しているトランジスタの拡
散層のオフ耐圧をＶ２、前記サンプリングトランジスタ
の拡散層間のオン耐圧をＶ３、前記画素電極を形成して
いるトランジスタの拡散層間のオン耐圧をＶ４とする
と、Ｖ１≦Ｖ２もしくはＶ３≦Ｖ４、あるいは両方を満たす
サンプリングトランジスタを有することを特徴とする液
晶表示装置。
【請求項７】請求項５に記載の液晶表示装置におい
て、前記サンプリングトランジスタのオフセット幅をＯ
ＦＦＳＥＴ１、前記画素電極を形成しているトランジス
タのオフセット幅をＯＦＦＳＥＴ２とすると、ＯＦＦＳＥＴ１≦ＯＦＦＳＥＴ２を満たすサンプリングトランジスタを有することを特徴
とする液晶表示装置。
【請求項８】請求項５に記載の液晶表示装置におい
て、前記サンプリングトランジスタのウェル濃度をＷＥ
ＬＬ１、前記画素電極のトランジスタのウェル濃度をＷ
ＥＬＬ２とすると、ＷＥＬＬ１≧ＷＥＬＬ２を満たすサンプリングトランジスタを有することを特徴
とする液晶表示装置。
【請求項９】請求項５に記載の液晶表示装置におい
て、前記高速動作を行う走査回路が前記液晶素子からな
る液晶パネルの水平方向の走査回路であることを特徴と
する液晶表示装置。
【請求項１０】請求項９に記載の液晶表示装置におい
て、表示前記水平方向の走査回路の出力が隣のブロック
同士で十分な時間重なっていることを特徴とする液晶表
示装置。
【請求項１１】請求項５に記載の液晶表示装置におい
て、前記高速動作を行う走査回路の電源電圧が、液晶パ
ネル内の電源電圧より十分低いことを特徴とする液晶表
示装置。
【請求項１２】請求項５に記載の液晶表示装置におい
て、前記走査回路の少なくとも１つは、双方向回路であ
ることを特徴とする液晶表示装置。
【請求項１３】請求項５に記載の液晶表示装置におい
て、前記半導体基板はＰ型Ｓｉ基板であり、前記液晶素
子の各画素はＮ型ウェルで分離してＣＭＯＳスイッチン
グトランジスタでスイッチングされ、前記液晶素子の各
画素電極と隣接する画素電極間に前記画素電極の下部に
遮光層を形成し、前記走査回路上に前記遮光層を形成し
ていることを特徴とする液晶表示装置。
【請求項１４】請求項５に記載の液晶表示装置におい
て、前記液晶素子と前記走査回路とを同一チップ上に形
成し、その一工程にＣＭＰ（Chemical Mechanical Poli
shing）を利用することを特徴とする液晶装置。
【請求項１５】請求項５乃至１４のいずれか１項に記
載の液晶表示装置を用いたことを特徴とする表示装置。
【請求項１６】請求項５乃至１４のいずれか１項に記
載の液晶表示装置を反射型として画像信号を表示して用
いたことを特徴とする液晶プロジェクター装置。
【請求項１７】請求項５乃至１４のいずれか１項に記
載の液晶表示装置において、液晶パネルは、前記画素電極を形成する半導体基板と、
アクティブマトリクス駆動回路部と、前記サンプリング
トランジスタを含む画素電極と、液晶層と、対向透明電
極と、シートガラスとを順次積層した構造を有すること
を特徴とする液晶表示装置。
【請求項１８】請求項１７に記載の液晶表示装置にお
いて、更に前記シートガラス上に形成したマイクロレン
ズを構成し、前記マイクロレンズの１素子は、前記画素
電極の３つに対して一つ有することを特徴とする反射型
液晶表示装置。
【請求項１９】請求項１８に記載の液晶表示装置にお
いて、前記マイクロレンズは前記シートガラス上のマイ
クロレンズガラス基板に形成したことを特徴とする液晶
表示装置。
【請求項２０】請求項１７乃至１９のいずれか１項に
記載の液晶表示装置を反射型として画像信号を表示して
用いたことを特徴とする液晶プロジェクター装置。
【請求項２１】請求項２０に記載の液晶プロジェクタ
ー装置において、前記サンプリングトランジスタを含む
前記液晶パネルを３色カラー用に少なくとも３個有し、
高反射ミラーと、青色反射ダイクロイックミラーとで青
色光を分離し、更に赤色反射ダイクロイックミラーと、
緑色／青色反射ダイクロイックミラーで赤色と緑色とを
分離して、各液晶パネルを投射することを特徴とする液
晶プロジェクター装置。