JPH11134897A - Fail memory analysis device for ic test - Google Patents
Fail memory analysis device for ic testInfo
- Publication number
- JPH11134897A JPH11134897A JP9301227A JP30122797A JPH11134897A JP H11134897 A JPH11134897 A JP H11134897A JP 9301227 A JP9301227 A JP 9301227A JP 30122797 A JP30122797 A JP 30122797A JP H11134897 A JPH11134897 A JP H11134897A
- Authority
- JP
- Japan
- Prior art keywords
- test
- memory
- compression
- display
- fail memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 180
- 238000007906 compression Methods 0.000 claims abstract description 112
- 230000006835 compression Effects 0.000 claims abstract description 111
- 238000012669 compression test Methods 0.000 claims abstract description 41
- 208000024891 symptom Diseases 0.000 claims 1
- 239000000284 extract Substances 0.000 abstract description 3
- 230000004913 activation Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、被試料ＩＣ（集積
回路）のメモリ領域の解析のためにＩＣ試験装置等へ搭
載されるフェイルメモリに対し、当該被試料ＩＣに関す
るフェイル情報のメモリマップの一部ないし全部を記録
してその内容を表示させるＩＣ試験のフェイルメモリ解
析装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for analyzing a memory area of an IC (integrated circuit) to be tested, for a fail memory mounted on an IC testing device or the like, and a memory map of fail information relating to the IC to be tested. The present invention relates to a fail memory analyzer for an IC test in which a part or the whole is recorded and its contents are displayed.
【０００２】[0002]
【従来の技術】いわゆるフェイルメモリは、ＩＣ試験装
置の試験対象である被試料ＩＣのメモリマップに対応す
るメモリであって、被試料ＩＣの各アドレスに対して実
施された試験の結果を記録したメモリである。そして、
被試料ＩＣの解析を行うにあたって、ＩＣ試験装置のオ
ペレータは、ディスプレイなどを用いてフェイルメモリ
の内容の一部ないし全部を表示させ、その表示内容に基
づいて必要な解析を行うことになる。2. Description of the Related Art A so-called fail memory is a memory corresponding to a memory map of an IC to be tested which is an object to be tested by an IC testing apparatus, and records the results of a test performed for each address of the IC to be tested. Memory. And
In analyzing the IC to be sampled, the operator of the IC test apparatus displays a part or all of the contents of the fail memory using a display or the like, and performs necessary analysis based on the displayed contents.
【０００３】フェイルメモリの内容は図４に示すように
２次元平面のメモリマップで表すことができ、フェイル
メモリの各アドレスの内容は水平方向のＸアドレスと垂
直方向のＹアドレスとによって一意に指定できる。な
お、図中の記号Ｐはパス（Ｐａｓｓ）を意味しており、
試験データが期待値と一致した「良」の状態であること
を示している。また、記号Ｆはフェイル（Ｆａｉｌ）を
意味するもので、試験データが期待値と不一致であった
「不良」の状態を示している。The contents of the fail memory can be represented by a two-dimensional memory map as shown in FIG. 4, and the contents of each address of the fail memory are uniquely specified by a horizontal X address and a vertical Y address. it can. The symbol P in the figure means a pass (Pass),
This indicates that the test data is in a “good” state that matches the expected value. The symbol F means "Fail" and indicates a "defective" state in which the test data did not match the expected value.
【０００４】ここで、前述したようにフェイルメモリの
内容はディスプレイのウインドウ上などに表示される
が、被試料ＩＣのメモリ容量が大きい場合は、ディスプ
レイの物理的な大きさ等の制約もあり、全てのアドレス
についてそのパス・フェイルを表示させることはできな
い。そこでこうした場合、フェイルメモリへの記録に際
して図４のように全ての試験結果を記録するのではな
く、図５に示すように得られた試験結果を圧縮した形で
記録するようにしている。Here, as described above, the contents of the fail memory are displayed on a window of the display or the like. However, if the memory capacity of the IC to be sampled is large, there are restrictions such as the physical size of the display. The pass / fail cannot be displayed for all addresses. Therefore, in such a case, not all test results are recorded in the fail memory as shown in FIG. 4, but the obtained test results are recorded in a compressed form as shown in FIG.
【０００５】例えば、Ｘ方向，Ｙ方向をそれぞれ４倍に
圧縮するとして場合は、図４に示すようにフェイルメモ
リを論理的に４×４の区画に分割して各区画を一つの
「Ｐ」又は「Ｆ」で代表させる。すなわち、左上隅の区
画のように、全てのアドレスがパスであればその区画に
対して「Ｐ」を割り当てる一方で、左下隅の区画のよう
に一つでもフェイルが存在していればその区画に対して
は「Ｆ」を割り当てるようにする。こうした圧縮処理を
図４の試験結果に施せば、図５に示すような形に圧縮さ
れる。For example, in the case where the X direction and the Y direction are each compressed four times, the fail memory is logically divided into 4 × 4 sections as shown in FIG. Or, it is represented by “F”. That is, if all addresses are paths such as the upper left corner section, "P" is assigned to that section, while if at least one fail exists as in the lower left corner section, that section is assigned. Is assigned to “F”. If such a compression process is applied to the test results shown in FIG. 4, the data is compressed as shown in FIG.
【０００６】そして、圧縮されたメモリマップに基づい
て解析を行う場合、オペレータはまず圧縮の倍率を任意
に指定して圧縮された試験結果をフェイルメモリに記録
させ、その内容を図５に示すようにディスプレイ上に表
示させる。こうして、オペレータは被試料ＩＣ全体のお
おまかな状態を確認したのち、今度は、それぞれのフェ
イル点の区画をさらに拡大する指定を行って、図４にお
ける各区画の詳細な試験結果をフェイルメモリに記録さ
せてその内容を表示させ、当該詳細表示に基づいて解析
を行うようにしている。When an analysis is performed based on the compressed memory map, the operator first specifies the compression ratio arbitrarily and records the compressed test result in the fail memory, and the contents are shown in FIG. On the display. In this way, the operator confirms the general state of the entire IC to be sampled, and then designates further expansion of the section of each fail point, and records the detailed test result of each section in FIG. 4 in the fail memory. Then, the contents are displayed, and the analysis is performed based on the detailed display.
【０００７】次に、従来技術によるフェイルメモリ解析
装置の構成例とその動作を図６のブロック図を参照して
説明する。同図に示すように、フェイルメモリ解析装置
は、被試料ＩＣを試験するＩＣ試験装置１，オペレータ
がＩＣ試験制御装置４（後述）へ各種指示を行うキーボ
ード等からなる入力装置２，フェイルメモリの内容が表
示されるディスプレイ等からなる表示装置３，ＩＣ試験
装置１の全体制御を行うＩＣ試験制御装置４に大別され
る。Next, an example of the configuration of a conventional fail memory analyzer and its operation will be described with reference to the block diagram of FIG. As shown in FIG. 1, the fail memory analysis device includes an IC test device 1 for testing an IC to be sampled, an input device such as a keyboard for an operator to give various instructions to an IC test control device 4 (described later), and a fail memory analysis device. It is broadly divided into a display device 3 having a display or the like on which the contents are displayed, and an IC test control device 4 for performing overall control of the IC test device 1.
【０００８】これらのうち、ＩＣ試験装置１は、図示し
ない被試料ＩＣを試験するＩＣ試験部１０と、このＩＣ
試験部１０により行われた試験の結果が前述したように
格納されるフェイルメモリ１１からなる。ここでＩＣ試
験部１０は、得られた試験結果をＩＣ試験制御装置４が
指定する圧縮率でフェイルメモリ１１へ格納する機能を
有している。The IC test apparatus 1 includes an IC test section 10 for testing an IC to be sample (not shown),
It comprises a fail memory 11 in which the results of tests performed by the test unit 10 are stored as described above. Here, the IC test unit 10 has a function of storing the obtained test results in the fail memory 11 at a compression ratio specified by the IC test control device 4.
【０００９】また入力装置２は、被試料ＩＣのメモリサ
イズなどをＩＣ試験制御装置４へ与える被試料ＩＣ条件
入力部２０，フェイルメモリ１１の内容の一部を拡大表
示する際にその指示及び拡大範囲をＩＣ試験制御装置４
へ与える拡大表示起動入力部２１，フェイルメモリ１１
の内容の全体表示の指示をＩＣ試験制御装置４へ与える
全体表示起動入力部２２，前述したようにオペレータが
ＩＣ試験制御装置４に対してフェイルメモリの圧縮率を
与えるための圧縮率入力部２３から構成されている。そ
して、表示装置３には、入力装置２の各起動入力部に対
応してその起動指示によるフェイルメモリの内容表示を
行うための拡大表示部３１，全体表示部３２が設けられ
ている。The input device 2 gives the IC test control device 4 the memory size of the IC to be sampled and the like, and instructs and enlarges a part of the contents of the fail condition memory 11 and the fail memory 11 when the enlargement is displayed. Range of IC test controller 4
Display start input unit 21 and fail memory 11
Display start input unit 22 for giving an instruction for the whole display of the contents of the test to the IC test control unit 4, and a compression ratio input unit 23 for the operator to give the compression ratio of the fail memory to the IC test control unit 4 as described above. It is composed of The display device 3 is provided with an enlarged display unit 31 and an entire display unit 32 for displaying the contents of the fail memory according to the start instruction corresponding to each start input unit of the input device 2.
【００１０】一方、ＩＣ試験制御装置４には、被試料Ｉ
Ｃ条件入力部２０，拡大表示起動入力部２１，圧縮率入
力部２３から供給される被試料ＩＣの各種条件，拡大表
示を行う際の拡大範囲，フェイルメモリに記録する際の
圧縮率をそれぞれ記憶するために、被試料ＩＣ条件記憶
部４０，拡大表示範囲記憶部４１，圧縮率記憶部４２が
設けられている。また、拡大表示起動部４３，全体表示
起動部４４はそれぞれ拡大表示起動入力部２１，全体表
示起動入力部２２が送出する指示に従ったフェイルメモ
リの情報取得をＩＣ試験部１０へ指示する。さらに、拡
大表示制御部４５，全体表示制御部４６はフェイルメモ
リ１１に格納された試験結果を参照しつつ、拡大表示部
３１，全体表示部３２へそれぞれ試験結果の拡大表示，
全体表示を行う。また、表示メモリ４７は全体表示制御
部４６がフェイルメモリ１１から読み込んだ試験結果が
一時的に格納される。On the other hand, the IC test controller 4
The C condition input unit 20, the enlarged display start input unit 21, and the various conditions of the IC to be supplied supplied from the compression ratio input unit 23, the enlarged range for performing enlarged display, and the compression ratio for recording in the fail memory are stored. For this purpose, a sample IC condition storage unit 40, an enlarged display range storage unit 41, and a compression ratio storage unit 42 are provided. In addition, the enlarged display activation unit 43 and the entire display activation unit 44 instruct the IC test unit 10 to acquire the information of the fail memory according to the instructions transmitted by the enlarged display activation input unit 21 and the entire display activation input unit 22, respectively. Further, the enlarged display control unit 45 and the whole display control unit 46 refer to the test results stored in the fail memory 11 and display enlarged test results on the enlarged display unit 31 and the whole display unit 32, respectively.
Perform the entire display. The display memory 47 temporarily stores the test results read from the fail memory 11 by the overall display control unit 46.
【００１１】そして上記構成によるフェイルメモリ解析
装置は以下のように動作する。被試料ＩＣの試験を行う
場合、オペレータはまず被試料ＩＣ条件入力部２０によ
って被試料ＩＣの各種条件を被試料ＩＣ条件記憶部４０
へ記録するとともに、圧縮率入力部２３を用いて圧縮率
を圧縮率記憶部４２へ記録する。次にオペレータは、全
体表示起動入力部２２を操作することにより全体表示起
動信号を全体表示起動部４４へ与える。全体表示起動部
４４は、圧縮率記憶部４２からの圧縮率及び被試料ＩＣ
条件記憶部４０からの被試料ＩＣ条件とともに、ｌＣ試
験起動信号をＩＣ試験部１０へ与える。これにより、Ｉ
Ｃ試験部１０は被試料ＩＣの試験を開始し、その試験結
果のメモリマップをフェイルメモリ１１へ順次記録して
ゆく。そして被試料ＩＣの試験が完了した時点で、全体
表示制御部４６はフェイルメモリ１１の内容を表示メモ
リ４７へ転送したのち、その内容を全体表示部３２上に
表示させる。The fail memory analyzer having the above configuration operates as follows. When the test of the sample IC is performed, the operator first stores various conditions of the sample IC by the sample IC condition input unit 20.
And the compression rate is recorded in the compression rate storage section 42 using the compression rate input section 23. Next, the operator operates the entire display activation input section 22 to provide an entire display activation signal to the entire display activation section 44. The whole display activation unit 44 stores the compression ratio and the IC to be sampled from the compression ratio storage unit 42.
An IC test start signal is supplied to the IC test unit 10 together with the IC condition to be sampled from the condition storage unit 40. This allows I
The C test section 10 starts the test of the IC under test, and sequentially records a memory map of the test result in the fail memory 11. When the test of the IC under test is completed, the entire display control unit 46 transfers the contents of the fail memory 11 to the display memory 47, and displays the contents on the entire display unit 32.
【００１２】その後、フェイルメモリの全体表示を解析
した結果として、フェイル点部分をさらに拡大表示させ
る必要が生じると、オペレータは拡大表示起動入力部２
１を操作して、拡大表示範囲を拡大表示範囲記憶部４１
へ記録するとともに、拡大表示起動信号を拡大表示起動
部４３へ与える。すると拡大表示起動部４３は、被試料
ＩＣ条件記憶部４０からの被試料ＩＣ条件及びＩＣ試験
起動信号に加えて、圧縮率として「１／１」（つまり、
無圧縮）を指定してこれらをＩＣ試験部１０へ与える。
これによって、ＩＣ試験部１０は被試料ＩＣの試験を実
施してその試験結果のメモリマップを圧縮せずにフェイ
ルメモリ１１へ記録する。そして試験が完了した時点
で、拡大表示制御部４５が拡大表示範囲記憶部４１に記
録されている拡大表示範囲に基づいて、フェイルメモリ
１１の内容の一部を抽出してフェイル点部分の拡大表示
を拡大表示部３１上に表示する。After that, as a result of analyzing the entire display of the fail memory, if it is necessary to further enlarge the fail point portion, the operator operates the enlarged display activation input section 2.
1 is operated to enlarge the enlarged display range.
And an enlarged display activation signal is given to the enlarged display activation unit 43. Then, the enlarged display starting unit 43 adds the sample ratio to the sample IC and the test start signal from the sample IC condition storage unit 40, and also sets the compression ratio to “1/1” (that is,
(No compression) is specified and given to the IC test unit 10.
As a result, the IC test section 10 performs a test on the IC under test, and records the memory map of the test result in the fail memory 11 without compressing it. When the test is completed, the enlarged display control unit 45 extracts a part of the contents of the fail memory 11 based on the enlarged display range recorded in the enlarged display range storage unit 41 and enlarges and displays the fail point portion. Is displayed on the enlarged display section 31.
【００１３】[0013]
【発明が解決しようとする課題】以上のように、従来の
フェイルメモリ解析装置では、まず、フェイルメモリの
全体表示を行うために試験を行って、その試験結果を圧
縮された状態（あるいはオペレータの圧縮率の指定によ
っては無圧縮の状態もあり得る）でフェイルメモリ１１
へ格納したのちに表示メモリ４７へ転送する。その後、
全体表示の一部分を拡大する場合は、再度、被試料ＩＣ
の試験を行い、無圧縮の状態で試験結果をフェイルメモ
リ１１に格納してそこから一部分を抜き出して拡大表示
を行うようにしている。As described above, in the conventional fail memory analyzing apparatus, first, a test is performed to display the entire fail memory, and the test result is compressed (or by the operator). The uncompressed state may be possible depending on the specification of the compression ratio).
Then, it is transferred to the display memory 47. afterwards,
When enlarging a part of the whole display, the IC
Is performed, the test result is stored in the fail memory 11 in an uncompressed state, a part of the test result is extracted, and enlarged display is performed.
【００１４】つまり、被試料ＩＣの試験結果全体を表示
させる際には、最初はオペレータが必ず圧縮率を指定し
なければならず、そのため、オペレータに作業負担がか
かっていた。また、全体表示を行う場合に常にフェイル
メモリ１１から表示メモリ４７の転送が行われることか
ら、フェイルメモリの全体表示範囲に対して適正な圧縮
率を指定しないと次のような問題が生じてしまう。すな
わち指定された圧縮率が、必要とされる値よりも小さい
と、全体表示の範囲が必要以上に大きくなってしまい、
フェイルメモリ１１から表示メモリ４７へ転送されるデ
ータ量が増大するため、転送に余分な時間がかかってし
まうことになる。一方で、圧縮率が必要以上に大きい場
合は、本来観察したい部分が表示されなくなり、極端な
場合には拡大表示の部分がディスプレイ上において「一
点」で表示されてしまうことにもなりかねない。That is, when displaying the entire test result of the IC to be sampled, the operator must first specify the compression ratio, and thus the operator is burdened. Further, since the transfer from the fail memory 11 to the display memory 47 is always performed when performing the entire display, unless the appropriate compression ratio is specified for the entire display range of the fail memory, the following problem occurs. . That is, if the specified compression ratio is smaller than the required value, the range of the entire display becomes unnecessarily large,
Since the amount of data transferred from the fail memory 11 to the display memory 47 increases, extra time is required for the transfer. On the other hand, if the compression ratio is larger than necessary, the part to be originally observed may not be displayed, and in an extreme case, the enlarged display part may be displayed at one point on the display.
【００１５】また、オペレータが拡大表示を指示するた
びに、ＩＣ試験部１０で被試料ＩＣの試験が行われるた
めに、拡大部分が表示されるまでに毎回かなりの時間を
要しており、フェイルメモリの解析を効率的に行えない
という問題もあった。本発明は上記の点に鑑みてなされ
たものであり、その目的は、オペレータが圧縮率を指定
しなくともフェイルメモリの全体表示を適切に行うこと
ができ、しかも、拡大表示の度に被試料ＩＣの試験を行
う必要がなく、高速表示の可能なＩＣ試験のフェイルメ
モリ解析装置を提供することにある。Further, every time the operator instructs the enlarged display, the test of the IC under test is performed by the IC test section 10, so that it takes a considerable time each time the enlarged portion is displayed. There was also a problem that memory analysis could not be performed efficiently. The present invention has been made in view of the above points, and an object of the present invention is to allow an entire display of a fail memory to be appropriately performed without an operator designating a compression ratio, and that a sample to be sampled is displayed each time an enlarged display is performed. An object of the present invention is to provide a fail memory analyzer for an IC test capable of performing high-speed display without performing an IC test.
【００１６】[0016]
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、被試料ＩＣが有するメモ
リ領域の試験結果を記録して表示手段上に表示させるＩ
Ｃ試験のフェイルメモリ解析装置において、前記被試料
ＩＣに関する所定の条件に基づいて、前記被試料ＩＣの
全メモリ領域に対する無圧縮の試験結果を圧縮して前記
表示手段上に表示させる際の圧縮率を算出する圧縮率算
出手段と、前記被試料ＩＣの全メモリ領域の試験結果を
圧縮した圧縮試験結果が記憶される圧縮試験結果記憶手
段と、前記被試料ＩＣの全メモリ領域について試験を行
い、該試験により得られた前記無圧縮の試験結果を前記
圧縮率に従って圧縮して前記圧縮試験結果記憶手段へ記
録する圧縮試験手段と、前記圧縮結果記憶手段に記憶さ
れた前記圧縮試験結果を前記表示手段上に表示させる全
体表示手段とを具備することを特徴としている。According to a first aspect of the present invention, there is provided a method for recording a test result of a memory area of an IC to be sampled and displaying the result on a display means.
In the fail memory analyzer for the C test, a compression ratio when compressing an uncompressed test result for the entire memory area of the IC under test and displaying the result on the display means based on predetermined conditions regarding the IC under test. Compression ratio calculation means for calculating the compression test result, compression test result storage means for storing a compression test result obtained by compressing the test results of the entire memory area of the IC under test, and performing a test on the entire memory area of the IC under test, Compression test means for compressing the uncompressed test result obtained by the test according to the compression ratio and recording the result in the compression test result storage means; and displaying the compression test result stored in the compression result storage means. And an overall display means for displaying on the means.
【００１７】また、請求項２記載の発明は、請求項１記
載の発明において、前記圧縮率算出手段は、予め決めら
れた最大圧縮率を越えず、かつ、前記圧縮試験結果を前
記表示手段上に表示させたときの大きさが所定の大きさ
以上となる範囲内で前記圧縮率を算出することを特徴と
している。According to a second aspect of the present invention, in the first aspect of the invention, the compression ratio calculating means does not exceed a predetermined maximum compression rate and displays the compression test result on the display means. The compression ratio is calculated within a range in which the size when displayed on the screen is equal to or larger than a predetermined size.
【００１８】また、請求項３記載の発明は、被試料ＩＣ
が有するメモリ領域の試験結果を記録して表示手段上に
表示させるＩＣ試験のフェイルメモリ解析装置におい
て、前記被試料ＩＣの全メモリ領域の試験結果が無圧縮
の状態で記憶される無圧縮試験結果記憶手段と、前記被
試料ＩＣの全メモリ領域について試験を行い、該試験に
より得られる無圧縮の試験結果を前記無圧縮試験結果記
憶手段へ記録する無圧縮試験手段と、前記無圧縮の試験
結果のうちの所定部分を指定する拡大範囲指定手段と、
前記無圧縮結果記憶手段に記憶されている前記無圧縮の
試験結果のうち、前記所定部分の試験結果を抽出して前
記表示手段上に表示させる拡大表示手段とを具備するこ
とを特徴としている。Further, according to the third aspect of the present invention, an IC to be sampled is provided.
A fail memory analyzer for an IC test for recording a test result of a memory area included in the IC and displaying the result on a display means, wherein a test result of the entire memory area of the IC under test is stored in an uncompressed state. Storage means, a non-compression test means for performing a test on all memory areas of the IC under test, and recording an uncompressed test result obtained by the test in the non-compression test result storage means; Expansion range specifying means for specifying a predetermined portion of
An enlarged display unit is provided which extracts the test result of the predetermined portion from the uncompressed test results stored in the non-compressed result storage unit and displays the test result on the display unit.
【００１９】また、請求項４記載の発明は、請求項３記
載の無圧縮試験結果記憶手段は、前記被試料ＩＣの試験
を実施するＩＣ試験装置に搭載されたフェイルメモリで
あり、請求項１又は２記載の圧縮試験結果記憶手段は、
前記ＩＣ試験装置の動作を制御するＩＣ試験制御装置に
搭載された表示メモリであって、該圧縮試験手段は、前
記圧縮試験結果をいったん前記フェイルメモリに格納し
たのち、前記フェイルメモリから前記表示メモリに転送
し、該無圧縮試験手段は、前記フェイルメモリから前記
表示メモリへの転送が完了したのちに、前記無圧縮の試
験結果を前記フェイルメモリに記録することを特徴とし
ている。According to a fourth aspect of the present invention, the non-compression test result storing means of the third aspect is a fail memory mounted on an IC test apparatus for performing a test of the IC under test. Or the compression test result storage means described in 2
A display memory mounted on an IC test control device for controlling an operation of the IC test device, wherein the compression test means temporarily stores the compression test result in the fail memory, and then stores the compression test result in the display memory from the fail memory. And the non-compression test means records the non-compression test result in the fail memory after the transfer from the fail memory to the display memory is completed.
【００２０】[0020]
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。図１は、同実施形態による
ＩＣ試験のフェイルメモリ解析装置の構成を示すブロッ
ク図である。なお、同図において、図６に示すのと同じ
構成要素については同一の符号を付してあり、ここでは
その説明を省略することにする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an IC test fail memory analyzer according to the embodiment. 6, the same components as those shown in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted.
【００２１】さて、本実施形態の入力装置２ａでは、オ
ペレータが圧縮率を指定する必要がないため、従来、入
力装置２に設けられていた圧縮率入力部２３が削除され
ており、その代わりとして、ＩＣ試験制御装置４ａに圧
縮率算出部４８が設けられている。この圧縮率算出部４
８は被試料ＩＣ条件記憶部４０からの被試料ＩＣ条件等
（詳細については後述）に基づいて、ディスプレイ上へ
の表示に最適な圧縮率を自動的に算出して圧縮率記憶部
４２へ格納する。なお、圧縮率の具体的な算定手順につ
いては動作の説明において併せて説明することとし、こ
こではその詳細については触れない。In the input device 2a of the present embodiment, since the operator does not need to specify the compression ratio, the compression ratio input unit 23 conventionally provided in the input device 2 is deleted. , A compression ratio calculator 48 is provided in the IC test controller 4a. This compression ratio calculator 4
Numeral 8 automatically calculates the optimum compression ratio for display on the display based on the IC condition to be sampled from the IC condition storage unit 40 (details will be described later) and stores it in the compression ratio storage unit 42 I do. The specific calculation procedure of the compression ratio will be described together with the description of the operation, and the details thereof will not be described here.
【００２２】また、従来のＩＣ試験制御装置４に存在し
ていた拡大表示起動部４３は削除されており、その代わ
りに、無圧縮試験起動部４９が新たに追加されている。
この無圧縮試験起動部４９は、全体表示制御部４６ａか
ら送出される無圧縮試験開始命令を契機として、無圧縮
の状態による被試料ＩＣの試験をＩＣ試験部１０に指示
する。このために全体表示制御部４６ａは、図６の全体
表示制御部４６が具備していた機能に加え、フェイルメ
モリ１１から表示メモリ４７への転送が完了した後に、
上記無圧縮試験開始命令を送出する機能を有している。Further, the enlarged display starting unit 43 existing in the conventional IC test control device 4 is deleted, and a non-compression test starting unit 49 is newly added instead.
The non-compression test start unit 49 instructs the IC test unit 10 to test the IC under test in a non-compressed state, triggered by the non-compression test start command sent from the overall display control unit 46a. Therefore, in addition to the functions of the entire display control unit 46 of FIG. 6, the entire display control unit 46a performs, after the transfer from the fail memory 11 to the display memory 47 is completed,
It has a function of sending the above-mentioned non-compression test start command.
【００２３】また、拡大表示制御部４５ａは、図６の拡
大表示制御部４５とは違い、拡大表示起動入力部２１か
ら送出される拡大表示起動信号に従って、フェイルメモ
リ１１に記録されているメモリマップのうち、拡大表示
範囲記憶部４１で示される拡大範囲部分の表示処理を行
う。The enlarged display control unit 45a is different from the enlarged display control unit 45 shown in FIG. 6 in that the memory map recorded in the fail memory 11 in accordance with the enlarged display activation signal sent from the enlarged display activation input unit 21. Among them, display processing of the enlarged range portion indicated by the enlarged display range storage unit 41 is performed.
【００２４】次に、図２〜図３のフローチャートに沿っ
て、上記構成によるフェイルメモリ解析装置の動作を説
明する。なお、図２は同装置の全体動作を示すフローチ
ャートであり、一方で、図３は図１に示す圧縮率算出部
４８で行われる圧縮率算出の詳細手順を示すフローチャ
ートである。さて、オペレータはまず従来技術における
のと同様に、被試料ＩＣ条件入力部２０から被試料ＩＣ
条件を入力して予め被試料ＩＣ条件記憶部４０に記録し
ておく。次に、ステップＳ１で、オペレータが全体表示
起動入力部２２を操作して、メモリマップの全体表示を
行う旨の起動指示を全体表示起動部４４へ与えると、全
体表示起動部４４は圧縮率の算出要求を圧縮率算出部４
８へ出力する。Next, the operation of the fail memory analyzer having the above configuration will be described with reference to the flowcharts of FIGS. FIG. 2 is a flowchart showing the overall operation of the apparatus, while FIG. 3 is a flowchart showing a detailed procedure of the compression ratio calculation performed by the compression ratio calculator 48 shown in FIG. First, the operator first inputs the sample IC from the sample IC condition input unit 20 as in the prior art.
The conditions are input and recorded in the sample IC condition storage unit 40 in advance. Next, in step S1, when the operator operates the whole display start input unit 22 to give a start instruction to perform the whole display of the memory map to the whole display start unit 44, the whole display start unit 44 sets the compression ratio. The calculation request is sent to the compression ratio calculator 4
8 is output.
【００２５】これにより、ステップＳ２において、圧縮
率算出部４８は被試料ＩＣ条件記憶部４０に記録された
被試料ＩＣ条件を用いて圧縮率を算出したのち、得られ
た圧縮率を圧縮率記憶部４２へ記録する。ここで、図３
を参照して圧縮率の算出手順についてその詳細を説明す
る。なお本実施形態では、説明の都合上、圧縮率として
１／（２のｎ乗） の値を取ることを想定しており、無
圧縮の状態から圧縮率を順次半分にしてゆく。また、以
下ではこの変数”ｎ”を「圧縮値」と呼ぶことにする。As a result, in step S2, the compression ratio calculator 48 calculates the compression ratio using the sample IC conditions stored in the sample IC condition storage unit 40, and then stores the obtained compression ratio in the compression ratio storage. Recorded in the section 42. Here, FIG.
The procedure for calculating the compression ratio will be described in detail with reference to FIG. In the present embodiment, for convenience of explanation, it is assumed that the compression ratio takes a value of 1 / (2 n), and the compression ratio is sequentially reduced to half from the uncompressed state. Hereinafter, this variable “n” is referred to as “compression value”.
【００２６】まず、ステップＳ１１において圧縮値ｎを
「０」に初期化して、圧縮率が「１」の無圧縮状態とす
る。次に、フェイルメモリ１１に格納すべきメモリマッ
プの大きさを「フェイルメモリのサイズ」と定義したと
きに、続くステップＳ１２において、現時点でのフェイ
ルメモリのサイズを先に入力された被試料ＩＣのメモリ
サイズに初期設定する。ここで、例えば図４について見
た場合、被試料ＩＣのサイズはＸ方向，Ｙ方向について
それぞれ「１６」ということになる。そして以下では、
被試料ＩＣのサイズとしてＸ方向，Ｙ方向につき何れも
「１０２４」であることを想定して説明を行う。First, in step S11, the compression value n is initialized to "0", and the compression ratio is set to "1" in an uncompressed state. Next, when the size of the memory map to be stored in the fail memory 11 is defined as “the size of the fail memory”, in the following step S12, the current size of the fail memory is set to Initialize to memory size. Here, when looking at FIG. 4, for example, the size of the sample IC is "16" in each of the X direction and the Y direction. And below,
The description will be made on the assumption that the size of the sample IC is “1024” in both the X and Y directions.
【００２７】次いで、ステップＳ１３では、現時点にお
けるフェイルメモリのサイズをさらに圧縮できるか否か
につき、以下の基準に従って判定をおこなう。すなわ
ち、本実施形態にあっては、 現時点の圧縮値ｎがＩ
Ｃ試験装置毎に予め定められた「最大圧縮値」（定数
値）を越えておらず、しかも、 （フェイルメモリの
サイズ／２）の値が予め決められた「最小サイズ」以上
であるかどうかを調べる。Next, in step S13, it is determined whether or not the current fail memory size can be further compressed according to the following criteria. That is, in the present embodiment, the current compression value n is I
Whether the value does not exceed the "maximum compression value" (constant value) predetermined for each C test apparatus, and whether the value of (fail memory size / 2) is equal to or greater than the predetermined "minimum size" Find out.
【００２８】これら条件のうち、条件は、条件を考
えないとした場合に、無圧縮状態のフェイルメモリのサ
イズをどこまで圧縮してしまって良いかを規定するもの
であって、無圧縮状態を基準としたときの圧縮率の相対
的な限界値である。したがって、最大圧縮値を例えば
「４」とすれば、無圧縮状態から１／（２4 ）＝１／１
６まで圧縮可能であることを意味する。換言すれば、フ
ェイルメモリのサイズとしては、１０２４／１６＝６４
までは圧縮できることになる。Among these conditions, the condition defines how much the size of the uncompressed fail memory can be compressed when the condition is not considered. Is the relative limit of the compression ratio when Therefore, if the maximum compression value is, for example, “4”, 1 / (2 4 ) = 1/1 from the uncompressed state.
6 means that compression is possible. In other words, the size of the fail memory is 1024/16 = 64
Until it can be compressed.
【００２９】一方で、条件はフェイルメモリのサイズ
をどこまで小さくできるかの圧縮率の下限値を絶対的に
規定するものであって、いま例えば上記「最小サイズ」
を「１６」とすれば、（フェイルメモリのサイズ／２）
の値を「１６未満」とするような圧縮を禁止するための
ものである。つまり、圧縮値ｎが条件の「最大圧縮
値」を越えていない場合であっても、最大圧縮値が大き
過ぎると、極端な場合にはフェイルメモリのサイズが
「１」となってしまい、ディスプレイ上に表示したとき
に一点で表示されることになってしまう。そこで、フェ
イルメモリのサイズがあまり小さくなり過ぎないよう
に、圧縮率の絶対的な下限値を設けている。On the other hand, the condition absolutely defines the lower limit of the compression ratio as to how much the size of the fail memory can be reduced.
Is "16", (fail memory size / 2)
Is to prohibit such compression as to make the value of “less than 16”. That is, even if the compression value n does not exceed the condition “maximum compression value”, if the maximum compression value is too large, the size of the fail memory becomes “1” in an extreme case, and When displayed above, it will be displayed at one point. Therefore, an absolute lower limit of the compression ratio is set so that the size of the fail memory does not become too small.
【００３０】そして、これら２つの条件の双方を満足し
ている場合は、処理をステップＳ１４に進める。この場
合は圧縮値ｎは「０」，（フェイルメモリのサイズ／
２）は「５１２」（＝１０２４／２）であって、上記の
条件及び条件の何れをも満足している。したがって
この場合は、ステップＳ１４で圧縮値ｎを「１」だけ増
加させて圧縮率を現時点の２倍の値とし、続くステップ
Ｓ１５では、圧縮値ないし圧縮率のの増加に対応させて
フェイルメモリのサイズを半分にする。つまり、圧縮値
ｎ＝１であり、またフェイルメモリのサイズ＝５１２で
ある。この後は、処理をステップＳ１３に戻して、上述
したのと同様にステップＳ１３〜Ｓ１５のループによる
処理を繰り返し行う。If both of these two conditions are satisfied, the process proceeds to step S14. In this case, the compression value n is “0”, (the size of the fail memory /
2) is “512” (= 1024/2), which satisfies all of the above conditions and conditions. Therefore, in this case, the compression value n is increased by "1" in step S14 to make the compression ratio twice the current value, and in the following step S15, the failure memory is stored in the fail memory in accordance with the increase in the compression value or the compression ratio. Halve the size. That is, the compression value n = 1 and the size of the fail memory = 512. Thereafter, the process returns to step S13, and the process in the loop of steps S13 to S15 is repeatedly performed as described above.
【００３１】すなわち、２回目のループでは、圧縮値ｎ
（＝１）≦最大圧縮値（＝４）であり、（フェイルメモ
リのサイズ／２）（＝２５６）≧最小サイズ（＝１６）
であるため、引き続きステップＳ１３の判断結果が「Ｙ
ＥＳ」となり、圧縮値ｎの増加処理とフェイルメモリの
サイズの半減処理とが行われる。こうして、３回目のル
ープの開始時点では、圧縮値ｎ＝２，且つ，（フェイル
メモリのサイズ／２）＝１２８となり、以下同様に、４
回目のループの開始時には圧縮値ｎ＝３，且つ，（フェ
イルメモリのサイズ／２）＝６４となり、５回目のルー
プの開始時点では圧縮値ｎ＝４，且つ，（フェイルメモ
リのサイズ／２）＝３２となる。That is, in the second loop, the compression value n
(= 1) ≦ maximum compression value (= 4), and (fail memory size / 2) (= 256) ≧ minimum size (= 16)
Therefore, the determination result of step S13 is “Y
“ES”, and the process of increasing the compression value n and the process of halving the size of the fail memory are performed. Thus, at the start of the third loop, the compression value n = 2 and (the size of the fail memory / 2) = 128.
At the start of the fifth loop, the compression value n = 3, and (fail memory size / 2) = 64. At the start of the fifth loop, the compression value n = 4, and (fail memory size / 2). = 32.
【００３２】そして、６回目のループの開始時点におい
て、圧縮値ｎ＝５となる一方で（フェイルメモリのサイ
ズ／２）＝１６となると、フェイルメモリのサイズは前
述した条件を満足するものの、圧縮値ｎが前記条件
を満足しないようになる。そのため、ステップＳ１３の
判断結果は「ＮＯ」となり、続くステップＳ１６では圧
縮値ｎに基づいて圧縮率を決定する。すなわち、この場
合は圧縮値が「１」だけ余分に加算されているため、圧
縮率は １／２(n-1) ＝１／２4 ＝１／１６ として決定
されることになる。その後のステップＳ１７では、算出
された圧縮率からフェイルメモリのサイズを（１０２４
／１６）＝６４で決定する。At the start of the sixth loop, when the compression value n = 5 and (fail memory size / 2) = 16, the size of the fail memory satisfies the above-mentioned condition, The value n does not satisfy the above condition. Therefore, the result of the determination in step S13 is "NO", and in the subsequent step S16, the compression ratio is determined based on the compression value n. That is, in this case, since the compression value is additionally added by “1”, the compression ratio is determined as ((n−1) = １ ／ 4 = 1/16. In the subsequent step S17, the size of the fail memory is set to (1024) based on the calculated compression ratio.
/ 16) = 64.
【００３３】なお、いまの説明では条件が先に満たさ
れなくなる場合を説明したが、例えば、上記「最小サイ
ズ」を「６４」（つまり、フェイルメモリのサイズが６
４×２＝１２８未満となることを禁止）に設定したもの
とすれば、条件が先に満たされないようになる。つま
りこの場合は、上述した５回目のループの開始時点にお
いて、圧縮値ｎ＝４，且つ，（フェイルメモリのサイズ
／２）＝３２となってステップＳ１３の判断結果が「Ｎ
Ｏ」となる。したがって、ステップＳ１６では圧縮率が
１／２(n-1) ＝１／２3 ＝１／８ として決定されると
ともに、ステップＳ１７でフェイルメモリのサイズが
（１０２４／８）＝１２８に決定される。In the above description, the case where the condition is not satisfied first has been described. For example, the "minimum size" is set to "64" (that is, the size of the fail memory is 6).
If (4 × 2 = less than 128) is set, the condition will not be satisfied first. That is, in this case, at the start of the fifth loop, the compression value n = 4, and (the size of the fail memory / 2) = 32, and the result of the determination in step S13 is “N”.
O ". Therefore, in step S16, the compression ratio is determined as 1/2 (n-1) = 1/2 3 = 1/8, and in step S17, the size of the fail memory is determined as (1024/8) = 128. .
【００３４】以上のようにして圧縮率が決定されると、
フェイルメモリ解析装置の処理は図３の処理から図２の
ステップＳ３へ進む。このステップＳ３において、全体
表示起動部４４は、圧縮率記憶部４２から圧縮率を読み
出すとともに、被試料ＩＣ条件記憶部４０から被試料Ｉ
Ｃ条件を取り出して、これらをＩＣ試験起動信号ととも
にＩＣ試験部１０へ送出する。When the compression ratio is determined as described above,
The process of the fail memory analyzer proceeds from the process of FIG. 3 to step S3 of FIG. In this step S3, the whole display activation unit 44 reads out the compression ratio from the compression ratio storage unit 42 and reads the sample I
The C conditions are extracted and sent to the IC test section 10 together with the IC test start signal.
【００３５】これにより、ステップＳ４でＩＣ試験部１
０は被試料ＩＣの試験を開始して、得られた試験結果の
メモリマップを順次フェイルメモリ１１に記録してゆ
く。その後、被試料ＩＣの試験が完了し、当該試験の完
了を検出した全体表示制御部４６ａは、ステップＳ５で
フェイルメモリ１１の内容を逐一読み出してこれを表示
メモリ４７へ順次転送してゆく。こうして、表示メモリ
４７には圧縮された状態のメモリマップが記憶されるこ
とになる。その後に表示メモリ４７への転送処理が完了
すると、ステップＳ６において、全体表示制御部４６ａ
は無圧縮試験開始命令を無圧縮試験起動部４９へ送出す
る。Thus, in step S4, the IC test section 1
0 starts the test of the IC to be sampled, and sequentially records the memory map of the obtained test results in the fail memory 11. After that, the test of the IC under test is completed, and the overall display control unit 46a that has detected the completion of the test reads out the contents of the fail memory 11 one by one in step S5 and sequentially transfers the contents to the display memory 47. Thus, the display memory 47 stores the memory map in a compressed state. Thereafter, when the transfer processing to the display memory 47 is completed, in step S6, the entire display control unit 46a
Sends a non-compression test start command to the non-compression test activation unit 49.
【００３６】すると、ステップＳ７において無圧縮試験
起動部４９は圧縮率として「１」を指定しつつ、被試料
ＩＣ条件記憶部４０から得た被試料ＩＣ条件とともにＩ
Ｃ試験起動信号をＩＣ試験部１０に与える。これにより
ステップＳ８で、ＩＣ試験部１０は被試料ＩＣの試験を
開始して試験結果のメモリマップを無圧縮の状態でフェ
イルメモリ１１へ記録する。その後に当該試験が完了す
ると、全体表示制御部４６ａは、メモリマップの表示に
必要とされる被試料ＩＣの試験が全て完了したことを認
識する。そこで全体表示制御部４６ａは、続くステッブ
Ｓ９において、表示メモリ４７に格納された圧縮状態の
メモリマップに基づいて、まずは全体表示部３２に対し
てフェイル情報の全体表示を行う。これによって、オペ
レータは全体表示による解析作業を行うことが可能とな
る。Then, in step S 7, the non-compression test starting unit 49 specifies the compression ratio “1”, and sets the I / O conditions together with the IC conditions to be obtained from the IC condition storage unit 40.
A C test start signal is given to the IC test unit 10. Accordingly, in step S8, the IC test section 10 starts the test of the IC to be sampled and records the memory map of the test result in the fail memory 11 in an uncompressed state. Thereafter, when the test is completed, the overall display control unit 46a recognizes that all the tests on the IC under test required for displaying the memory map have been completed. Therefore, in the following step S9, the overall display control unit 46a firstly displays the entire fail information on the overall display unit 32 based on the compressed memory map stored in the display memory 47. This allows the operator to perform an analysis operation based on the entire display.
【００３７】そしてこの解析の結果、全体表示部３２に
表示された全体表示に対して、その一部分だけを拡大し
て表示させる必要が生じたとする。そうすると、オペレ
ータは拡大起動入力部２１を操作して、その拡大表示範
囲を指定したのち当該範囲の拡大指示を行う。これによ
り拡大表示起動入力部２１は、指定された拡大表示範囲
を拡大表示範囲記憶部４１へ記録したのち、拡大表示起
動信号を拡大表示制御部４５ａに与える。Assume that as a result of this analysis, it is necessary to enlarge and display only a part of the entire display displayed on the entire display unit 32. Then, the operator operates the enlargement activation input unit 21 to designate the enlargement display range and then gives an instruction to enlarge the range. As a result, the enlarged display activation input unit 21 records the designated enlarged display range in the enlarged display range storage unit 41, and then provides an enlarged display activation signal to the enlarged display control unit 45a.
【００３８】すると拡大表示制御部４５ａは、無圧縮の
状態でメモリマップが記録されているフェイルメモリ１
１から拡大表示範囲で指定された部分を抽出し、これに
基づいて拡大されたメモリマップを拡大表示部３１上に
表示させる。こうして、オペレータは拡大表示された表
示内容に従って必要な解析作業を行うことができる。ま
た、オペレータがさらに全体表示のうちの別の部分の拡
大表示させたいのであれば、いま説明したのと同様に、
拡大表示起動入力部２１から所望の拡大表示範囲を指定
することで必要な部分の拡大表示が得られる。つまり、
拡大表示範囲が指定される度に、拡大表示制御部４５ａ
は被試料ＩＣの試験を行うことなく、指定された部分の
拡大表示を順次行ってゆくことになる。Then, the enlarged display control section 45a operates the fail memory 1 in which the memory map is recorded in an uncompressed state.
A portion specified in the enlarged display range is extracted from 1 and a memory map enlarged based on the extracted portion is displayed on the enlarged display section 31. In this way, the operator can perform necessary analysis work according to the enlarged display contents. If the operator wants to enlarge another part of the entire display, as described above,
By specifying a desired enlarged display range from the enlarged display activation input section 21, an enlarged display of a necessary portion can be obtained. That is,
Each time the enlarged display range is designated, the enlarged display control unit 45a
Means that the designated part is sequentially enlarged and displayed without performing the test of the sample IC.
【００３９】以上のように、本実施形態では、全体表示
の指示がなされた時点で、被試料ＩＣ条件等から適正な
圧縮率を算定し、得られた圧縮率によって圧縮されたメ
モリマップをフェイルメモリ１１を介して表示メモリ４
７へ記憶させておく。その後に、無圧縮の状態での試験
を行ってその結果をフェイルメモリ１１に格納し、以後
は、表示メモリ４７によりフェイル情報の全体表示を行
いつつ、フェイルメモリ１１の内容に基づいてオペレー
タから指定された任意の拡大表示範囲について逐一拡大
表示がなされてゆく。As described above, in this embodiment, at the time when the entire display is instructed, an appropriate compression ratio is calculated from the conditions of the IC to be sampled, and the memory map compressed by the obtained compression ratio is failed. Display memory 4 via memory 11
7 is stored. Thereafter, a test is performed in a non-compressed state, and the result is stored in the fail memory 11. Thereafter, the entire display of the fail information is performed by the display memory 47 and the operator designates the fail information based on the contents of the fail memory 11. The enlarged display is performed one by one for the given enlarged display range.
【００４０】[0040]
【発明の効果】以上説明したように、請求項１記載の発
明によれば、被試料ＩＣに関する所定の条件に基づいて
圧縮率を算出し、当該被試料ＩＣの全メモリ領域を試験
して得られる無圧縮の試験結果を上記圧縮率に従って圧
縮してからこれを記録して表示している。これにより、
フェイルメモリ解析装置のオペレータ等が圧縮率を指定
することなく自動的に圧縮率が算出されるため、オペレ
ータの作業負担を軽減することができる。As described above, according to the first aspect of the present invention, the compression ratio is calculated based on the predetermined condition regarding the IC to be sampled, and the compression ratio is obtained by testing the entire memory area of the IC to be sampled. The uncompressed test results obtained are compressed according to the above compression ratio, and are recorded and displayed. This allows
Since the compression ratio is automatically calculated without the operator or the like of the fail memory analysis device designating the compression ratio, the work load on the operator can be reduced.
【００４１】また、請求項２記載の発明によれば、予め
決められた最大圧縮率を越えず、かつ、圧縮された試験
結果を表示させたときの大きさが所定の大きさ以上とな
るように圧縮率を算出している。これにより、過度の圧
縮がなされて試験結果があまりに小さく表示されてしま
うのを防止できるとともに、最大圧縮率をある程度適正
な値に設定しておけば、画面の大きさ等に応じて厳密に
圧縮率を算出するなどして装置の構成をいたずらに複雑
なものにしなくとも、それほど違和感のない状態に圧縮
された試験結果が得られる。According to the second aspect of the present invention, the size of the compressed test result does not exceed the predetermined maximum compression ratio, and the size when the compressed test result is displayed is not less than the predetermined size. Is calculated. This prevents the test result from being displayed too small due to excessive compression, and if the maximum compression ratio is set to an appropriate value to some extent, it can be strictly compressed according to the size of the screen etc. Even if the configuration of the apparatus is not unnecessarily complicated by calculating the rate, a test result compressed to a state that is not so uncomfortable can be obtained.
【００４２】また、請求項３記載の発明によれば、被試
料ＩＣの全メモリ領域を試験して得られる無圧縮の試験
結果を記録しておき、当該試験結果のうちのある所定部
分が指定されたときに、全メモリ領域に対する無圧縮の
試験結果の中から指定された部分の試験結果を抽出して
表示させるようにしている。これにより、被試料ＩＣ全
体の試験結果のうちの一部分だけを表示させたい場合
に、その都度、被試料ＩＣを試験する必要がなくなるた
め、拡大表示を高速に行うことが可能となる。According to the third aspect of the present invention, an uncompressed test result obtained by testing the entire memory area of the IC to be sampled is recorded, and a predetermined portion of the test result is designated. When the test is performed, the test results of the designated portion are extracted from the uncompressed test results for the entire memory area and displayed. Accordingly, when it is desired to display only a part of the test results of the entire IC under test, it is not necessary to test the IC under test every time, and it is possible to perform enlarged display at high speed.
【００４３】また、請求項４記載の発明によれば、被試
料ＩＣの試験結果が必ずＩＣ試験装置のフェイルメモリ
に格納される構成において、全体表示の圧縮試験結果を
フェイルメモリから表示メモリへ転送したのちに、無圧
縮の試験結果をフェイルメモリへ記録するようにしてい
る。これにより、表示メモリを参照して被試料ＩＣの試
験結果の全体表示をさせながら、フェイルメモリを参照
して全体表示のうちの一部分の試験結果の拡大表示を随
時行うことができる。また、従来のように、オペレータ
等が指定した不適当な圧縮率で圧縮されることはないた
め、ＩＣ試験装置及びＩＣ試験制御装置の構成として上
記のような構成を採用した場合にも、フェイルメモリか
ら表示メモリへ転送される試験結果のデータ量が適正化
されるため、余分な転送時間がなくなり表示を高速化で
きる。According to the fourth aspect of the present invention, in a configuration in which the test result of the IC to be sampled is always stored in the fail memory of the IC test apparatus, the compression test result of the entire display is transferred from the fail memory to the display memory. After that, the uncompressed test results are recorded in the fail memory. Thus, while displaying the entire test result of the IC under test with reference to the display memory, it is possible to enlarge the test result of a part of the entire display at any time with reference to the fail memory. Further, unlike the conventional case, the compression is not performed at an inappropriate compression ratio specified by the operator or the like. Since the amount of test result data transferred from the memory to the display memory is optimized, extra display time can be eliminated and display can be speeded up.
【図１】 本発明の一実施形態によるＩＣ試験のフェイ
ルメモリ解析装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an IC test fail memory analyzer according to an embodiment of the present invention.
【図２】 同装置の全体動作を示すフローチャートであ
る。FIG. 2 is a flowchart showing an overall operation of the apparatus.
【図３】 同装置の圧縮率算出部４８で行われる圧縮率
算出の手順の詳細を示すフローチャートである。FIG. 3 is a flowchart showing details of a procedure for calculating a compression ratio performed by a compression ratio calculation unit 48 of the apparatus.
【図４】 フェイルメモリに格納された試験結果をキャ
ラクタデータで表した場合の説明図である。FIG. 4 is an explanatory diagram in a case where a test result stored in a fail memory is represented by character data.
【図５】 図４に示される試験結果を圧縮された形式で
格納した場合に得られる試験結果を示した説明図であ
る。FIG. 5 is an explanatory diagram showing test results obtained when the test results shown in FIG. 4 are stored in a compressed format.
【図６】 従来技術によるＩＣ試験のフェイルメモリ解
析装置の構成を示すブロック図である。FIG. 6 is a block diagram showing a configuration of a fail memory analysis device for an IC test according to the related art.
１ ＩＣ試験装置 ２ａ 入力装置 ３ 表示装置 ４ａ ＩＣ試験制御装置 １０ ＩＣ試験部 １１ フェイルメモリ ２０ 被試料ＩＣ条件入力部 ２１ 拡大表示起動入力部 ２２ 全体表示起動入力部 ３１ 拡大表示部 ３２ 全体表示部 ４０ 被試料ＩＣ条件記憶部 ４１ 拡大表示範囲記憶部 ４２ 圧縮率記憶部 ４４ 全体表示起動部 ４５ａ 拡大表示制御部 ４６ａ 全体表示制御部 ４７ 表示メモリ ４８ 圧縮率算出部 ４９ 無圧縮試験起動部 DESCRIPTION OF SYMBOLS 1 IC test device 2a Input device 3 Display device 4a IC test control device 10 IC test part 11 Fail memory 20 IC condition input part to be sampled 21 Enlarged display start input part 22 Whole display start input part 31 Enlarged display part 32 Whole display part 40 IC sample storage unit 41 Enlarged display range storage unit 42 Compression ratio storage unit 44 Overall display activation unit 45a Enlarged display control unit 46a Overall display control unit 47 Display memory 48 Compression ratio calculation unit 49 Non-compression test activation unit
Claims (4)
果を記録して表示手段上に表示させるＩＣ試験のフェイ
ルメモリ解析装置において、 前記被試料ＩＣに関する所定の条件に基づいて、前記被
試料ＩＣの全メモリ領域に対する無圧縮の試験結果を圧
縮して前記表示手段上に表示させる際の圧縮率を算出す
る圧縮率算出手段と、 前記被試料ＩＣの全メモリ領域の試験結果を圧縮した圧
縮試験結果が記憶される圧縮試験結果記憶手段と、 前記被試料ＩＣの全メモリ領域について試験を行い、該
試験により得られた前記無圧縮の試験結果を前記圧縮率
に従って圧縮して前記圧縮試験結果記憶手段へ記録する
圧縮試験手段と、 前記圧縮結果記憶手段に記憶された前記圧縮試験結果を
前記表示手段上に表示させる全体表示手段とを具備する
ことを特徴とするＩＣ試験のフェイルメモリ解析装置。1. A fail memory analyzer for an IC test for recording a test result of a memory area of an IC to be sampled and displaying the result on a display means, wherein the IC to be sampled is determined based on predetermined conditions relating to the IC to be sampled. Compression ratio calculating means for calculating a compression ratio when compressing an uncompressed test result for the entire memory area and displaying the result on the display means; and a compression test for compressing the test result for the entire memory area of the IC under test. Compression test result storage means for storing results, and a test performed on all memory areas of the IC under test, and the non-compressed test results obtained by the test are compressed according to the compression ratio to store the compression test result. Compression test means for recording the compression test result on the display means, and an overall display means for displaying the compression test result stored in the compression result storage means on the display means. Fail memory analyzer IC testing to symptoms.
験結果を前記表示手段上に表示させたときの大きさが所
定の大きさ以上となる範囲内で前記圧縮率を算出するこ
とを特徴とする請求項１記載のＩＣ試験のフェイルメモ
リ解析装置。2. The compression ratio calculation unit does not exceed a predetermined maximum compression ratio, and a size when the compression test result is displayed on the display unit is equal to or larger than a predetermined size. 2. The fail memory analysis device according to claim 1, wherein the compression ratio is calculated within a range.
果を記録して表示手段上に表示させるＩＣ試験のフェイ
ルメモリ解析装置において、 前記被試料ＩＣの全メモリ領域の試験結果が無圧縮の状
態で記憶される無圧縮試験結果記憶手段と、 前記被試料ＩＣの全メモリ領域について試験を行い、該
試験により得られる無圧縮の試験結果を前記無圧縮試験
結果記憶手段へ記録する無圧縮試験手段と、 前記無圧縮の試験結果のうちの所定部分を指定する拡大
範囲指定手段と、 前記無圧縮結果記憶手段に記憶されている前記無圧縮の
試験結果のうち、前記所定部分の試験結果を抽出して前
記表示手段上に表示させる拡大表示手段とを具備するこ
とを特徴とするＩＣ試験のフェイルメモリ解析装置。3. A fail memory analyzer for an IC test in which test results of a memory area of an IC to be recorded are recorded and displayed on a display means, wherein the test results of all memory areas of the IC to be tested are uncompressed. A non-compression test result storage means stored in the memory; and a non-compression test means for performing a test on all memory areas of the IC under test, and recording an uncompressed test result obtained by the test in the non-compression test result storage means. Expanding range specifying means for specifying a predetermined portion of the uncompressed test results; extracting the test results of the predetermined portion from the non-compressed test results stored in the non-compressed result storage means And an enlarged display means for displaying the result on the display means.
は、前記被試料ＩＣの試験を実施するＩＣ試験装置に搭
載されたフェイルメモリであり、 請求項１又は２記載の圧縮試験結果記憶手段は、前記Ｉ
Ｃ試験装置の動作を制御するＩＣ試験制御装置に搭載さ
れた表示メモリであって、 該圧縮試験手段は、前記圧縮試験結果をいったん前記フ
ェイルメモリに格納したのち、前記フェイルメモリから
前記表示メモリに転送し、 該無圧縮試験手段は、前記フェイルメモリから前記表示
メモリへの転送が完了したのちに、前記無圧縮の試験結
果を前記フェイルメモリに記録することを特徴とするＩ
Ｃ試験のフェイルメモリ解析装置。4. The compression test result storage means according to claim 1, wherein the non-compression test result storage means is a fail memory mounted on an IC test apparatus for performing a test on the IC under test. The means may be I
A display memory mounted on an IC test control device for controlling an operation of a C test device, wherein the compression test means temporarily stores the compression test result in the fail memory, and then stores the compression test result in the display memory from the fail memory. The uncompressed test means records the uncompressed test result in the fail memory after the transfer from the fail memory to the display memory is completed.
Fail memory analyzer for C test.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301227A JPH11134897A (en) | 1997-10-31 | 1997-10-31 | Fail memory analysis device for ic test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301227A JPH11134897A (en) | 1997-10-31 | 1997-10-31 | Fail memory analysis device for ic test |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11134897A true JPH11134897A (en) | 1999-05-21 |
Family
ID=17894317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9301227A Withdrawn JPH11134897A (en) | 1997-10-31 | 1997-10-31 | Fail memory analysis device for ic test |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11134897A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045092A1 (en) * | 2000-11-28 | 2002-06-06 | Advantest Corporation | Fail analysis device |
| JP2011165263A (en) * | 2010-02-09 | 2011-08-25 | Yokogawa Electric Corp | Semiconductor memory testing apparatus |
-
1997
- 1997-10-31 JP JP9301227A patent/JPH11134897A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045092A1 (en) * | 2000-11-28 | 2002-06-06 | Advantest Corporation | Fail analysis device |
| US7079971B2 (en) | 2000-11-28 | 2006-07-18 | Advantest Corporation | Fail analysis device |
| CN100437832C (en) * | 2000-11-28 | 2008-11-26 | 株式会社艾德温特斯特 | Fault analysis device |
| JP2011165263A (en) * | 2010-02-09 | 2011-08-25 | Yokogawa Electric Corp | Semiconductor memory testing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06309370A (en) | Equipment and method for data retrieving | |
| JPH11134897A (en) | Fail memory analysis device for ic test | |
| JPH06103352A (en) | Image data holding/displaying method | |
| JPH0667838A (en) | Display processor | |
| JPH05282372A (en) | Still image display device | |
| JPH0399380A (en) | Method for storing collected data | |
| JP3028792B2 (en) | Simulation analysis apparatus and simulation analysis method | |
| JPH11102278A (en) | Image display control system | |
| JP2000206152A (en) | Waveform display device | |
| JPH05304613A (en) | Image data compression / decompression method and image data compression / decompression device | |
| JPS63254856A (en) | image filing device | |
| JP2002340936A (en) | Waveform display device | |
| JPH09222465A (en) | Pattern data address search display device for test pattern for LSI tester | |
| JPS63148170A (en) | Logic analyzer | |
| JPH05173964A (en) | History acquisition system for input/output data | |
| JP4187401B2 (en) | Fail analysis device | |
| JPH11345252A (en) | Logic verification device | |
| JPH05297840A (en) | Flat display device | |
| JP3093228B2 (en) | Image processing apparatus and method | |
| JPH0291690A (en) | Enlargement/reduction display system | |
| JPH0877327A (en) | Device and method for recording and reproducing image | |
| JPH06337826A (en) | Communication protocol data editing device | |
| JPH05158508A (en) | Sequence specification creation support device | |
| JPH10281814A (en) | Method and apparatus for storing and reproducing measurement results of an electronic measuring instrument | |
| JPH11284839A (en) | Image playback method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |