JPH11136596A - テレビジョン受像機 - Google Patents

Abstract

(57)【要約】 【課題】 テレビジョン受像機におけるディジタルタイ
ミング発生回路において垂直の方向のジッタをキャンセ
ルする装置を提供するものである。 【解決手段】 テレビジョン受信機におけるディジタル
方式のタイミング発生回路において、垂直同期信号を水
平同期信号で取り込む際に、前記垂直同期信号のエッジ
を検出及びインターレース／プログレシッブ判別を行い
その情報を基に前記エッジ付近からずらした最適なサン
プリングパルスを水平同期信号から作成し、前記垂直同
期信号をまずサンプルしてから同期前記垂直同期信号を
取り込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はカラ−テレビジョン
受像機におけるタイミング信号発生回路（国際特許分類
Ｈ０４Ｎ９／２８）に関するものである。

【０００２】

【従来の技術】一般にカラーテレビジョン受像機におい
ては、内部の信号処理を行うために、水平同期信号に同
期した位相の異なる各種水平パルス信号、また垂直同期
信号に同期した位相の異なる各種垂直パルス信号を多用
している。これらのパルス信号を作成するために映像の
水平同期信号、垂直同期信号を基準にアナログ遅延素子
を用いて各種位相の違うパルスを作成しているが、精
度、安定性、回路規模という点で問題がある。そこで前
記問題点を解決する方法として、精度が高く安定して動
作し、かつ高集積化により回路規模を縮小できるデジタ
ル信号処理によるタイミング発生回路が提案されてい
る。

【０００３】テレビジョン受像機に入力される信号がプ
ログレシッブ信号時、従来タイミング発生回路の一例を
図面を用いて以下に説明する。図９は従来のタイミング
発生回路のブロック図を示す。これは、映像信号の水
平、垂直同期信号からテレビジョン受像機内部で使用す
る各種垂直パルス信号、水平パルス信号を発生させる回
路である。

【０００４】図９において、１は水平同期信号、２は垂
直同期信号、３は水平同期ＰＬＬ回路部、４は水平アド
レスカウンタ、５は水平パルス発生部、６は垂直アドレ
スカウンタ、７は垂直パルス発生部、８は水平パルスと
垂直パルスのミキシング回路、９は水平同期信号から作
成された水平パルス信号、１０は垂直同期信号から作成
された垂直パルス信号、１１は前記水平パルス信号と垂
直パルス信号から作成された水平垂直パルス信号であ
る。

【０００５】映像信号の信号に同期した水平同期信号１
が水平ＰＬＬ回路３に入力され、これにより水平ＰＬＬ
回路から水平同期信号１に同期したクロック信号と水平
基準信号が出力され、クロック信号と水平基準信号によ
り水平アドレスカウンタ４を駆動する。水平アドレスカ
ウンタ４からの出力である水平アドレス信号を水平パル
ス信号発生回路５に供給することにより、水平同期信号
に同期し、かつ水平ＰＬＬ回路３から発生したクロック
単位に正確に位相のずらした安定した水平パルス信号９
を作成する。

【０００６】また垂直同期信号２は、垂直アドレスカウ
ンタ６に基準信号として入力される。そして水平同期信
号１をクロック信号として入力することにより、垂直ア
ドレスカウンタ６は映像信号の走査線に応じた垂直アド
レス信号発生する。垂直アドレス信号を垂直パルス発生
回路７に供給することにより、走査線単位に正確に位相
をずらした安定した垂直パルス信号を作成する。また水
平パルス信号と垂直パルス信号とを複合させた水平垂直
信号も水平パルス垂直パルスミキシング回路８にて作成
する。

【０００７】以上入力信号がプログレシッブ信号の場合
のデジタル回路によるタイミング発生回路を説明した
が、インターレース信号では２倍の水平同期信号が垂直
パルスを作成するクロック信号になり１／２走査線単位
の垂直パルスを作成することはいうまでもない。

【０００８】このようにしてテレビジョン受像機内で使
用する水平同期信号、垂直同期信号に同期した各種パル
ス信号をデジタル的にサンプリングすることにより、精
度よく安定して作成することができる。またデジタル回
路のため容易に高集積化でき回路規模を縮小できる。

【０００９】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、垂直同期信号のジッタが無い場合は、安
定した精度のパルス信号を発生することが出来るが、
垂直同期信号が水平同期信号に対してジッタが有る場
合、プログレシッブ信号では前記ジッタにより垂直アド
レスカウンタで水平同期信号によるサンプリングミスが
生じ、その結果垂直同期の基準の位置のサンプリングミ
スが生じ、水平基準信号でサンプリングするため前記ジ
ッタがより強調され、１水平期間のジッタのある垂直パ
ルス信号が出力されてしまうという問題を有していた。
またインターレース信号では２倍の水平同期信号による
サンプリングを行うため、１／２水平期間のジッタのあ
る垂直パルス信号が出力されてしまうという問題を有し
ていた。

【００１０】

【課題を解決するための手段】この課題を解決するため
に、本発明のタイミング発生回路において、垂直同期信
号を水平同期信号でサンプリングする際に、垂直同期信
号の基準エッジを検出し、また入力信号がインターレー
ス信号かプログレシッブ信号かを判別（以降Ｉ／Ｐ判別
とする）し、前記エッジ検出結果と前記Ｉ／Ｐ判別に応
じてこの基準エッジ付近からジッタ量以上ずらした水平
サンプリングパルスを発生させ、垂直同期信号をまず最
初にサンプリングすることで垂直同期信号を遅延させ
る。以上によりクロック信号である水平同期信号のサン
プリング点からジッタが問題にならない位相に垂直同期
信号を遅延させることにより、垂直パルス作成の基準と
なる垂直同期信号のサンプリングミスがなくなり、垂直
同期信号と水平同期信号で作成される垂直パルス信号の
ジッタをキャンセルすることが出来る。

【００１１】

【発明の実施の形態】本発明の請求項１記載のタイミン
グ発生回路は、テレビジョン受像機の内部タイミング信
号発生装置において、各種垂直タイミング信号をデジタ
ル的に作成する際に、まず垂直同期信号の基準位置を検
出し、また入力信号のＩ／Ｐ判別により適切な水平のサ
ンプリングパルスを作成し垂直同期信号をサンプリング
し遅延させ垂直同期信号のジッタをキャンセル行うこと
により安定した垂直タイミング信号を実現しうるもので
ある。

【００１２】つぎに本発明の請求項２記載のタイミング
発生装置は、請求項１項の垂直同期信号の基準位置検出
において、水平同期周期をＰＬＬ回路により等分割した
信号により検出し、垂直同期信号を遅延させる回路にお
いて前記基準位置検出及びＩ／Ｐ判別結果にに基づいて
水平同期ＰＬＬ回路で作成された信号により垂直同期信
号をサンプリングすることで遅延させるを特徴としたも
のであり、たとえ水平同期周波数及び垂直同期周波数が
変化したとしても適切な垂直同期信号の遅延を実現しう
るものである。

【００１３】つぎに本発明の請求項３記載のタイミング
発生装置は、請求項１項のＩ／Ｐ判別が入力信号判別及
びあらかじめプリセットしている受像機内部に設けられ
たメモリに保存されたデータを基により判別することを
特徴としたものであり、たとえ入力信号が変わったとし
ても適切な水平のサンプリングパルスで垂直同期信号を
サンプリングし遅延させることにより垂直同期信号のジ
ッタをキャンセルし安定した垂直タイミング信号を実現
しうるものである。

【００１４】つぎに本発明の請求項４記載のタイミング
発生装置は、請求項１項のＩ／Ｐ判別が水平同期周期を
ＰＬＬ回路により等分割した信号により垂直同期信号の
フィールド毎のエッジを検出することを特徴としたもの
であり、たとえ入力信号が変わったとしても適切な水平
のサンプリングパルスで垂直同期信号をサンプリングし
遅延させることにより垂直同期信号のジッタをキャンセ
ルし安定した垂直タイミング信号を実現しうるものであ
る。

【００１５】（実施の形態１）以下に、本発明の請求項
１に記載された発明の実施の形態について図１、図２図
３を用いて説明する。

【００１６】図１は本発明の第１の実施例におけるテレ
ビジョン受像機におけるタイミング信号発生装置のブロ
ック図である。また図２、図３は本発明の第１の実施例
を動作説明するためのタイミング信号図である。図１に
おいて、１２は垂直同期信号を遅延させる遅延回路、１
３は垂直同期信号を遅延させるためのサンプリング信号
を発生させるサンプリング信号発生回路、１４は垂直同
期信号の基準エッジを検出するエッジ検出回路、２２は
入力信号がインターレース信号かプログレシッブ信号か
を判別するＩ／Ｐ判別回路である。

【００１７】なお従来実施例の図９と同様に動作するも
のは同じ番号で示し説明は省略する。また図２はインタ
ーレース信号入力時の本発明の第１の実施例を動作説明
するためのタイミング信号図である。また図３はプログ
レシッブ信号入力時の本発明の第１の実施例を動作説明
するためのタイミング信号図である。

【００１８】このように構成された本実施例のテレビジ
ョン受像機におけるタイミング発生回路について、以下
にその動作を説明する。まず入力信号がインターレース
信号かプログレシッブ信号かをＩ／Ｐ判別部２２で判別
する。この結果によりサンプリング信号発生回路１３で
発生させる信号を選択し、ｄｅｌａｙ回路１２において
の垂直同期信号を遅延させる遅延量を制御する。

【００１９】まずインターレース信号が入力されるとき
について図２を使って説明する。図２の（ａ）、（ｂ）
に示すようなフィールド毎に１／２水平期間位相の違う
ｔ０の時間幅を持つジッタのある（実線が正規の波形で
波線はジッタ）垂直同期信号２を基準にして図２の
（ｄ）に示すような水平同期信号１の２倍の信号でサン
プリングすることにより垂直アドレスカウンタ６を駆動
する場合、垂直同期信号２のジッタにより水平同期信号
１の２倍の信号によるサンプリングミスが生じ、垂直ア
ドレスカウンタ６の基準が１／２水平期間の大きなジッ
タになってしまう。その結果、垂直アドレスカウンタ６
により作成される垂直パルス１０は、１／２水平期間の
大きなジッタ成分をもってしまう。

【００２０】そこでまず垂直同期信号２を垂直アドレス
カウンタ６に入力する前にエッジ検出回路１４にて垂直
同期信号２の基準エッジ位置を検出し、前記基準エッジ
位置の結果に基づいて、サンプリング信号発生回路１３
にて図２の（ｅ）に示すような水平同期信号２の２倍の
信号である図２の（ｄ）の波形の位相ｔ１ずらしたを波
形を作成する。次に遅延回路１２において前記サンプリ
ング信号発生回路１３にて作成した図２の（ｅ）に示す
信号にて垂直同期信号２である図２の（ａ）、（ｂ）の
波形のジッタが影響しない位置でまずサンプリングして
垂直同期信号２を遅延させ、図２の（ｆ）、（ｇ）のジ
ッタのない垂直同期基準波形を作成する。

【００２１】この垂直同期基準波形をもとに垂直アドレ
スカウンタ６を図２の（ｃ）の水平同期信号１の２倍の
信号である図２の（ｄ）でサンプリングすることによ
り、図２の（ｈ）、（ｉ）に示すような垂直アドレスカ
ウンタ６のリセット信号が得られる。リセット信号と水
平同期信号２により前記垂直カウンタ６により作成され
た垂直アドレス信号をもとに垂直パルス発生器７により
各種垂直パルス１０を作成する。ここで図２よりジッタ
をキャンセルする条件として、 ｔ０＜ｔ１ （ｔ１＝サンプリング信号位相遅延量） ｔ０＜ｔ２ （ｔ２＝ｔＨ／２−ｔ０） ｔ１＋ｔ２＝ｔＨ／２ （ｔｈ＝水平走査期間） である。よってジッタ量ｔ０が最大値の条件は、 ｔ１＝ｔ２＝ｔＨ／４ になる。

【００２２】以上のこのより、ｔ１＝ｔＨ／４だけ位相
を遅らせた信号で垂直同期信号をまずサンプリングする
ことにより、ジッタ量ｔ０がｔ０＜ｔｈ／４を満たす垂
直同期信号のジッタは、キャンセルする事ができる。

【００２３】次に入力信号がプログレシッブ信号時につ
いて図３のタイミング図を用いて説明する。プログレシ
ッブ信号の垂直同期信号の周期は、説明するまでもなく
図３の（ａ）に示すような１水平同期信号周期であるた
め垂直タイミングパルスを作成するときのサンプリング
パルスは図３の（ｂ）示す水平同期信号でよい。ここで
プログレシッブ信号での垂直同期信号のジッタをｔ３と
すると上記インターレース信号時と同様に考えると図３
示すように、 ｔ３＜ｔ４ （ｔ４＝サンプリング信号位相遅延量） ｔ３＜ｔ５ （ｔ５＝ｔＨ−ｔ３） ｔ４＋ｔ５＝ｔＨ になる。よってジッタ量ｔ３の最大値の条件は、 ｔ４＝ｔ５＝ｔＨ／２ になる。

【００２４】上記と同様にｔ４＝ｔＨ／２だけ位相を遅
らせた信号で垂直同期信号をまずサンプリングすること
により、ジッタ量ｔ３がｔ３＜ｔｈ／４を満たす垂直同
期信号のジッタはキャンセルする事ができる。

【００２５】以上インターレース信号では最大ジッタ量
ｔＨ／４、またプログレシッブ信号では最大ジッタ量ｔ
Ｈ／２のジッタをキャンセルする事が可能になるため、
プログレシッブ信号であればインターレース信号の２倍
のジッタがキャンセルする事も可能となる。

【００２６】かかる構成によれば、垂直同期信号にジッ
タがあったとしてもインターレース信号及びプログレシ
ッブ信号に応じて垂直同期信号の安定したところでまず
サンプリングし遅延させてから水平同期信号してサンプ
リングし垂直パルス信号を作成することによりジッタの
キャンセル量を各信号で最大することができ、より安定
した垂直パルス信号を得ることが出来る。

【００２７】（実施の形態２）以下に、本発明の請求項
２に記載された発明の実施の形態について図４、図５を
用いて説明する。

【００２８】図４は垂直同期信号遅延回路のブロック図
である。また図５は本発明の第２の実施例を動作説明す
るためのタイミング信号図である。

【００２９】図４において１５は垂直同期信号の基準エ
ッジ位置を検出するための信号を発生するエッジ検出信
号発生部、１６はエッジ検出信号発生部１５からの垂直
同期信号のエッジの水平同期信号の基準位置付近を検出
する第１のエッジ検出回路、１７は垂直同期信号のエッ
ジであり水平同期信号の周期の１／２位相ずらした付近
を検出する第２のエッジ検出回路、１８は第１のエッジ
検出回路からの信号と第２のエッジ検出回路からの信号
とによりエッジ位置を判別する判別回路、１９は垂直エ
ッジ位置信号、２０は垂直同期信号を遅延させるための
サンプル信号を発生するサンプル信号発生部、２１は垂
直同期信号を遅延させる信号を選択する信号選択回路で
ある。なお実施の形態１の構成例の図１と従来の実施例
の図９と同様に動作するものは同じ符号を付して示し、
その動作の説明は省略する。

【００３０】まず図４及び図５を用いてインターレース
信号時のついて説明する。Ｉ／Ｐ判別部より入力信号が
インターレース信号という情報により図５（ａ）に示す
水平同期信号の図５の（ｂ）に示す水平同期信号の２倍
の信号を作成する。

【００３１】次に垂直同期信号の基準エッジ位置を検出
する方法について説明を行う。まず図５の（ａ）に示す
水平同期信号からＰＬＬ回路３を駆動することにより水
平同期信号に同期した基準パルスとクロック信号を得
る。このように得られた信号をエッジ検出信号発生部１
５に入力し、水平同期信号の周期の１／８位相をずらせ
た図５の（ｃ）、３／８位相をずらせた図５の（ｅ）、
５／８位相をずらせた図５の（ｇ）、７／８位相をずら
せた図５（ｉ）信号を作成する。またサンプル信号発生
部では２／８位相をずらせた図５の（ｄ）、４／８位相
をずらせた図５の（ｆ）、６／８位相をずらせた図５の
（ｈ）信号を作成する。

【００３２】次に図５の（ｊ）（ｋ）に示すような水平
同期信号の２倍の信号の図５の（ｂ）である基準位置と
ほぼ同じ位相で垂直同期信号がある場合は、垂直同期信
号を第１のエッジ検出回路１６において、エッジ検出信
号発生部１５からの信号である図４の（ｉ）信号と図４
の（ｃ）信号より同期信号をサンプリングすると垂直同
期信号の０、１変化が検出でき、垂直同期信号の基準エ
ッジがほぼ水平同期信号と同位相の位置にあることが検
出できる。

【００３３】インターレース信号であるためまた同様に
図４の（ｋ）に示すような水平同期信号の図４の（ａ）
である基準位置より１／２ずれた位相で垂直同期信号が
あるため、第２のエッジ検出回路１７において、エッジ
検出信号発生部１５からの信号である図４の（ｅ）信号
と図４の（ｇ）信号より同期信号をサンプリングすると
垂直同期信号の０、１変化が検出でき、垂直同期信号の
エッジが水平同期信号とから１／２すれた位相の位置に
あることが検出できる。

【００３４】前記各エッジ検出部からの検出情報を基に
エッジ位置判別回路１８にて垂直同期信号の基準エッジ
位置が垂直パルスの作成するクロック信号である図５
（ｂ）に示す水平同期信号の２倍の信号のエッジ付近に
あると判別し、ｄｅｌａｙ回路１２においてのサンプリ
ングパルスをサンプリング信号発生部２０で作成された
図５（ｄ）及び図５（ｈ）に信号選択回路２１で選択
し、ｄｅｌａｙ回路１２で垂直同期信号をｔＨ／４量遅
延させる。またエッジ位置検出回路１８で検出されない
ときは、ｄｅｌａｙ回路１２のサンプリングパルスは、
垂直パルス発生用クロックである図５（ｂ）に信号選択
回路２１で選択され、垂直同期信号はクロック信号に対
して遅延させない。入力信号の位相によりディレイ回路
１２にて垂直同期信号２をジッタの影響されない最大位
置サンプルすることで垂直同期信号のインターレース信
号時のジッタをキャンセル出来る。

【００３５】プログレシッブ信号時の動作もインターレ
ース信号時と同様であるが相違点は、エッジ検出がエッ
ジ検出回路１６の結果のみでよく、垂直パルス発生クロ
ックが図５（ａ）に示す水平同期信号、またｄｅｌａｙ
回路１２のサンプリングパルスが図５（ｆ）、垂直同期
信号の遅延量がｔＨ／２となる点である。

【００３６】かかる構成によれば、水平ＰＬＬ回路３に
てエッジ検出信号作成して垂直エッジ位置検出するため
水平周波数や垂直周波数が変化したとしても垂直同期信
号の基準エッジの位置が水平周期の何％の位置にあるか
正確に検出でき、また垂直同期信号の位相が変化として
も同様に垂直同期信号の基準エッジ位置は正確に検出で
きる。また基準エッジ位置を検出して、水平ＰＬＬ回路
で作成した最適なサンプリング信号で垂直同期信号でま
ずサンプリングすることにより、安定した垂直同期信号
の最大遅延が実現でき、水平周波数、垂直周波数が変化
したとしても垂直同期信号の基準エッジのジッタを正確
に安定してキャンセルすることが出来る。

【００３７】（実施の形態３）以下に、本発明の請求項
３に記載された発明の実施の形態について図６を用いて
説明する。

【００３８】図６は本発明の第３の実施の形態における
Ｉ／Ｐ判別回路のブロック図である。図６において、２
４は入力信号、２５はの同期形態判別回路、２６は水平
及び垂直同期信号の検出する周波数判別回路、２７は水
平、垂直同期信号の極性を検出する極性判別回路、２８
は外部信号、２９はスッチャー番号判別するＳＷ判別回
路、３０は外部からコントロールするコントロールパネ
ル、３１はマイクロプロセッサであるＣＰＵ、３２は不
揮発性メモリである。なお実施の形態１、実施の形態２
の構成を示す図１、図３と従来の実施例の図９と構成と
同様に動作するものは同じ符号を付して示し、その説明
は省略する。

【００３９】まず入力信号判別について図６を用いて説
明する。特にマルチスキャンディスプレイと呼ばれるテ
レビジョン受像器に入力される信号は、多種多彩である
ため各種入力信号を判別するには信号のあらゆる情報が
必要になる。そこでまず同期形態判別回路２５にて入力
信号の同期の形態がｓｙｎｃ−ｏｎＧ、セパレートＳＹ
ＮＣ、コンポジットＳＹＮＣ等いずれかを検出する。次
に同期周波数判別回路にて水平同期信号及び垂直同期信
号の周波数を検出する。また同期極性判別回路にてセパ
レートＳＹＮＣ時の水平同期信号及び垂直同期信号が正
極性／負極性かの判別を行い入力信号の詳細に判別す
る。しかし前記情報はすべて同一でありながら違う入力
信号も存在するときは外部信号２８を使用して、入力信
号が切り換えられる外部スイッチャー等の情報もＳＷ判
別回路２９にて判別しより一層の信号判別を行う。

【００４０】以上の入力信号結果とコントロールパネル
３０からのＩ／Ｐ切り換え設定を各信号に応じてＣＰＵ
３１を介し、不揮発性メモリにプリセットする。ここで
プリセットされている信号が入力された場合、前記入力
信号情報の検出により入力信号判別を行いＣＰＵ３１が
不揮発性メモリからＩ／Ｐ判別データを読み出しジッタ
キャンセル回路に設定する。

【００４１】かる構成によれば、各種信号が入力された
としても信号判別を行いあらかじめ記憶しているＩ／Ｐ
判別信号をジッタキャンセル回路に設定することによ
り、安定した垂直同期信号の遅延が実現でき、垂直同期
信号の基準エッジのジッタを正確に安定してキャンセル
することが出来る。

【００４２】（実施の形態４）以下に、本発明の請求項
４に記載された発明の実施の形態について図７，図８を
用いて説明する。

【００４３】図７は本発明の第４の実施の形態における
Ｉ／Ｐ判別回路のブロック図である。

【００４４】また図８を本発明の第４の実施例を動作説
明するためのタイミング信号図に用いる。

【００４５】図７において、３３はインターレース信号
か、プログレシッブ信号かを検出するＩ／Ｐ検出回路で
ある。なお実施の形態１、実施の形態２、実施の形態３
の構成を示す図１、図４と従来の実施例の図９と構成と
同様に動作するものは同じ符号を付して示し、その説明
は省略する。

【００４６】まず図７，図８もちいてＩ／Ｐ判別回路に
ついて説明する。実施の形態２と同様に図８の（ｃ）〜
（ｉ）までの水平同期信号から１／８〜７／８までの位
相の遅延させた信号をエッジ検出信号発生部１５より得
る。まず図８の（ｊ）の様に最初の垂直同期信号のエッ
ジが図８の（ａ）の水平同期信号と同位相であるとき、
図８の（ｉ）と（ｃ）の信号によりエッジ検出回路１６
にて垂直同期信号のエッジを検出する。

【００４７】次に前記検出されたエッジ位置の情報をエ
ッジ位置判別回路１８にて判別され、この判別信号がＩ
／Ｐ検出回路３３とエッジ検出回路１７に送られると、
前記回路１７はエッジ検出回路１６で検出した信号に対
して１／２位相遅らせた信号をエッジ検出するための信
号にするように動作する。この時のエッジ検出回路１７
の検出信号は図８の（ｅ）である３／８位相遅延信号と
図８の（ｇ）の５／８位相遅延信号になる。ここで入力
信号がインターレース信号である場合は、図８（ｋ）の
ように垂直同期信号が水平同期信号の１／２位相遅延さ
れた位置にくるためエッジ検出回路１７にて垂直同期信
号のエッジが検出され、エッジ位置判別回路１８を通り
Ｉ／Ｐ検出回路３３に送られる。

【００４８】Ｉ／Ｐ判別回路３３では、垂直同期信号と
エッジ位置判別回路１８の結果により垂直同期信号毎に
エッジが１／２水平位相期間ずれているときはインター
レース信号と判別し、Ｉ／Ｐ判別信号２３としてジッタ
キャンセル回路送られる。またプログレッシブ信号時
は、エッジ検出回路１６で垂直同期信号のエッジ検出さ
れたとき、エッジ検出回路１７では検出されないため、
インターレース信号とは容易にＩ／Ｐ判別回路３３にて
判別出来る。

【００４９】またエッジ検出回路１６のエッジ検出が水
平同期信号と同位相としたがどのような位相であって
も、エッジ検出回路１６での検出する信号に対して、エ
ッジ検出回路１７が１／２水平位相遅延させた信号での
エッジ検出にすることはいうまでもない。このようにエ
ッジ検出回路１６と１７が１／２水平期間ずらせたエッ
ジ検出信号にすることによりＩ／Ｐ信号判別は容易に実
現することが出来る。

【００５０】かかる構成によれば、各種信号が入力され
たとしても水平ＰＬＬ回路にてエッジ検出信号作成し
て、垂直同期信号毎の垂直エッジ位置検出するため水平
周波数や垂直周波数が変化したとしても垂直同期信号の
基準エッジの位置が水平周期の何％の位置にあるか正確
に検出し、自動的にＩ／Ｐ判別信号行いジッタキャンセ
ル回路に設定することにより、安定した垂直同期信号の
遅延が実現でき、垂直同期信号の基準エッジのジッタを
正確に安定してキャンセルすることが出来る。

【００５１】なお、第１、第２、第３、第４の実施の形
態において、理解を容易にするためテレビジョン受像機
の入力同期信号について述べてきたが、テレビジョン受
像機内部の偏向同期信号についても有効であることは言
うまでもない。

【００５２】

【発明の効果】垂直同期信号が水平同期信号に対してジ
ッタが有り、かつ垂直同期信号の位相変化させる場合で
も、前記ジッタを含む垂直同期信号の基準エッジを検出
し、インターレース信号／プログレシッブ信号判別行
い、最適な水平サンプリングパルス信号でまず垂直同期
信号をサンプルし遅延してから水平同期信号でサンプリ
ングすることにより、垂直同期信号のジッタをキャンセ
ルする。以上ことにより各種信号に応じて水平同期信号
で垂直同期信号をサンプリングして各種垂直タイミング
信号のジッタをキャンセルすることができ、より安定し
た垂直パルス信号を作成するデジタルタイミング発生回
路を実現できるものである。

【００５３】また水平垂直周波数が変化する際も同様の
ことが実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるテレビジョ
ン受像機におけるタイミング発生装置のブロック図を示
す図

【図２】同ブロック図の動作を説明するためのタイミン
グ信号図

【図３】同ブロック図の動作を説明するためのタイミン
グ信号図

【図４】本発明の第２の実施の形態における垂直同期基
準エッジ位置判別回路のブロック図を示す図

【図５】同ブロック図の動作を説明するためのタイミン
グ信号図

【図６】本発明の第３の実施の形態におけるＩ／Ｐ判別
のブロック図を示す図

【図７】本発明の第４の実施の形態におけるＩ／Ｐ判別
回路のブロック図を示す図

【図８】同ブロック図の動作を説明するためのタイミン
グ信号図

【図９】従来のテレビジョン受像機におけるタイミング
発生回路図を示す図

【符号の説明】

１ 水平同期信号 ２ 垂直同期信号 ３ ＰＬＬ回路 ４ 水平アドレスカウンタ ５ 水平パルス発生回路 ６ 垂直アドレスカウンタ ７ 垂直パルス発生回路 ８ 水平，垂直パルス合成回路 ９ 水平パルス １０ 垂直パルス １１ 水平垂直パルス １２ ｄｅｌａｙ回路 １３ サンプリング信号発生回路 １４ エッジ検出回路 １５ エッジ検出信号発生部 １６ エッジ１検出回路 １７ エッジ２検出回路 １８ エッジ位置判別信号 １９ 判別信号 ２０ サンプル信号発生部 ２１ 信号選択回路 ２２ Ｉ／Ｐ判別回路 ２３ Ｉ／Ｐ判別信号 ２４ 入力信号 ２５ 同期形態判別回路 ２６ 同期周波数検出回路 ２７ 同期極性検出回路 ２８ 外部信号 ２９ 外部制御検出回路 ３０ コントロールパネル ３１ ＣＰＵ ３２ 不揮発性メモリ ３３ Ｉ／Ｐ検出回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 映像信号の垂直同期信号を水平同期信号
   でサンプリングする手段と、前記垂直同期信号の基準エ
   ッジを検出する手段と、前記検出結果から前記基準エッ
   ジと水平同期信号との位相に応じて垂直同期信号を遅延
   させる手段と、映像信号がインターレース信号かプログ
   レシッブ信号かを判別する手段と、前記判別結果に基づ
   いて垂直同期信号を遅延させるための信号を発生させる
   手段と、映像信号の垂直信号に基づいてタイミング信号
   を発生させる手段とを具備したことを特徴とするテレビ
   ジョン受像機。
2. 【請求項２】 遅延させる手段は、水平同期信号の基準
   エッジから位相をずらした水平同期信号の１周期を分割
   したパルスより、水平サンプリング信号を発生させて、
   前記水平サンプリング信号により垂直同期信号をサンプ
   リングすることにより垂直同期信号を遅延させることを
   特徴とする請求項１記載のテレビジョン受像機。
3. 【請求項３】 映像信号がインターレースかプログレシ
   ッブ信号かを判別する手段は、入力信号判別した結果に
   基づいて入力信号ごと受像機内部のメモリに保存してい
   るデータを読み出し判別することを特徴とする請求項１
   記載のテレビジョン受像機。
4. 【請求項４】 映像信号がインターレースかプログレシ
   ッブ信号かを判別する手段は、水平同期信号の１周期を
   分割したパルスにより垂直同期信号のエッジを判別する
   ことを特徴とする請求項１記載のテレビジョン受像機。