JPH11142809A

JPH11142809A - 液晶表示装置

Info

Publication number: JPH11142809A
Application number: JP9304708A
Authority: JP
Inventors: Yoshio Owaki; 義雄大脇; Masaaki Kitajima; 雅明北島
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Japan Display Inc
Priority date: 1997-11-06
Filing date: 1997-11-06
Publication date: 1999-05-28

Abstract

(57)【要約】【課題】電源線に放電手段を設け、パーソナルコンピ
ュータの電源のリセット動作時等の誤動作を防止した液
晶表示装置を提供する。【解決手段】外部から電源線（１６）を介して供給さ
れる電源電圧に基づいて、電源電圧とは異なる電圧レベ
ルの電圧を生成するＤＣ−ＤＣコンバータを備える液晶
表示装置（１０）において、外部からの電源電圧が供給
される電源線に放電手段（１７）を設ける。この放電手
段は、電源線と、基準電位が供給される基準電源線との
間に設けられる放電用の抵抗（１７）、電源線の電圧が
所定の電圧以下となったときに導通するスイッチング素
子、あるいは外部からの供給される電源電圧が遮断され
る時に導通するスイッチング素子である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、電源を一瞬遮断し再投入する、所謂、電源
のリセット動作時等の誤動作を防止した液晶表示装置に
関する。

【０００２】

【従来の技術】単純マトリクス形液晶表示装置、あるい
は画素毎に能動素子（例えば、薄膜トランジスタ）を有
し、この能動素子をスイッチング駆動するアクティブマ
トリクス型液晶表示装置は、ノート型パソコン等の表示
装置として広く使用されている。これら液晶表示装置の
１つに、ＳＴＮ方式、あるいはＴＦＴ方式の液晶表示モ
ジュール（ＬＣＭ）が知られている。

【０００３】この液晶表示モジュールには、外部、例え
ば、パーソナルコンピュータ（以下、パソコンと称す
る。）本体側から表示データ、表示制御信号（クロック
信号、水平同期信号、垂直同期信号、ディスプレイタイ
ミング信号）および電源電圧が供給される。また、液晶
表示モジュールは、ＤＣ−ＤＣコンバータを有し、この
ＤＣ−ＤＣコンバータで、外部から供給された電源電圧
を昇圧し、この昇圧された電圧から、液晶表示パネルの
各画素に印加する液晶駆動電圧、例えば、ＴＦＴ方式の
液晶表示モジュールであれば、ドレイン信号線に供給す
る映像信号電圧、あるいはコモン電極（対向電極）に供
給するコモン電圧等を生成する。

【０００４】なお、このような技術は、例えば、特願平
７−１６９６４８号に記載されている。

【０００５】

【発明が解決しようとする課題】パーソナルコンピュー
タにおいては、電源を一瞬遮断し再投入する、所謂、電
源のリセット動作が必要となる場合がある。しかしなが
ら、従来の液晶表示モジュールにおいては、この電源の
リセット動作時に誤動作する場合があった。即ち、この
電源のリセット動作時には、パソコン本体側から液晶表
示モジュールに供給される電源電圧は一旦遮断され、所
定時間後に、パソコン本体側から液晶表示モジュールに
電源電圧が再度供給される。しかしながら、パソコン本
体側から液晶表示モジュールに電源電圧が供給されなく
なっても、液晶表示モジュール内の電源線（以下、電源
ラインと称する。）の電圧は直ぐには低下せず、所定の
時定数で低下する。そのため、液晶表示モジュール内の
電源ラインの電圧が所定の電圧まで低下しないうちに、
パソコン本体側から再度電源電圧が供給される場合があ
り、それにより、液晶表示モジュール（ＬＣＭ）が誤動
作する場合があった。

【０００６】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、電源線に放電手段を設け、パーソナル
コンピュータの電源のリセット動作時等の誤動作を防止
することが可能となる技術を提供することにある。

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【０００９】外部から電源線を介して供給される電源電
圧に基づいて、前記電源電圧とは異なる電圧レベルの電
圧を生成するＤＣ−ＤＣコンバータを備える液晶表示装
置において、外部からの電源電圧が供給される電源線に
放電手段を設けたことを特徴とする。

【００１０】即ち、本発明は、電源線と、基準電位が供
給される基準電源線との間に、放電用の抵抗、電源線の
電圧が所定の電圧以下となったときに導通するスイッチ
ング素子、あるいは外部からの供給される電源電圧が遮
断される時に導通するスイッチング素子を設けたことを
特徴とする。

【００１１】

【発明の実施の形態】以下、本発明をＴＦＴ方式の液晶
表示モジュールに適用した実施の形態を図面を参照して
詳細に説明する。

【００１２】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００１３】図１は、本発明の実施の形態のＴＦＴ方式
の液晶表示モジュールの概略構成を示すブロック図であ
る。本実施の形態の液晶表示モジュール（ＬＣＭ）１０
は、液晶表示パネル（ＴＦＴ−ＬＣＤ）１５の上側に水
平走査用ドライバ（ドレインドライバ）１３が配置さ
れ、また、液晶表示パネル１５の側面に、垂直走査用ド
ライバ（ゲートドライバ）１４、電源回路１１、タイミ
ングコントローラ１２が配置される。なお、図１では、
水平走査用ドライバ１３および垂直走査用ドライバ１４
を一個のブロックで図示しているが、実際には、この水
平走査用ドライバ１３および垂直走査用ドライバ１４
は、複数個のＬＳＩ（半導体集積回路）で構成される。
また、図１において、２０はパソコン本体を、２１は電
源制御スイッチ（ＳＷ）を示す。

【００１４】図２は、図１に示す液晶表示パネル１５の
一例の等価回路を示す図である。

【００１５】この図２に示すように、液晶表示パネル１
５は、マトリクス状に形成される複数の画素を有する。
各画素は、隣接する２本の信号線（ドレイン信号線
（Ｄ）またはゲート信号線（Ｇ））と、隣接する２本の
信号線（ゲート信号線（Ｇ）またはドレイン信号線
（Ｄ））との交差領域内に配置される。各画素は薄膜ト
ランジスタ（ＴＦＴ１，ＴＦＴ２）を有し、各画素の薄
膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極
は、画素電極（ＩＴＯ１）に接続される。また、画素電
極（ＩＴＯ１）と対向電極（またはコモン電極）（ＩＴ
Ｏ２）との間に液晶層が設けられるので、画素電極（Ｉ
ＴＯ１）とコモン電極（ＩＴＯ２）との間には、液晶容
量（ＣLC）が等価的に接続される。さらに、薄膜トラン
ジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極と前段のゲ
ート信号線（Ｇ）との間には、付加容量（ＣADD ）が接
続される。なお、図２において、ＡＲは表示領域であ
る。

【００１６】図２に示す液晶表示パネル１５において、
列方向に配置された各画素の薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極は、それぞれドレイン信号線（Ｄ）
に接続され、各ドレイン信号線（Ｄ）は、列方向の各画
素の液晶に階調電圧を印加する水平走査用ドライバ１３
に接続される。また、行方向に配置された各画素におけ
る薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞ
れゲート信号線（Ｇ）に接続され、各ゲート信号線
（Ｇ）は、１水平走査時間、行方向の各画素の薄膜トラ
ンジスタ（ＴＦＴ）のゲート電極に走査駆動電圧（正の
バイアス電圧あるいは負のバイアス電圧）を供給する垂
直走査用ドライバ１４に接続される。

【００１７】図１に示すタイミングコントローラ１２
は、１個の半導体集積回路（ＬＳＩ）から構成され、コ
ンピュータ本体側から送信されてくる表示用データ（Ｒ
・Ｇ・Ｂ）、および表示制御信号（クロック信号、ディ
スプレイタイミング信号、水平同期信号、垂直同期信
号）を基に、水平走査用ドライバ１３、および、垂直走
査用ドライバ１４を制御・駆動する。

【００１８】水平走査用ドライバ１３は、タイミングコ
ントローラ１２から送出される表示データラッチ用クロ
ック信号に基づき、タイミングコントローラ１２から送
出される１水平走査分の表示データをラッチし、タイミ
ングコントローラ１２から送出される出力タイミング制
御用クロック信号に基づき、当該ラッチした表示データ
に対応する階調電圧を各ドレイン信号線（Ｄ）に出力す
る。垂直走査用ドライバ１４は、タイミングコントロー
ラ１２から送出されるフレーム開始指示信号および１水
平走査時間周期のシフトクロック信号に基づき、液晶表
示パネル１５の各ゲート信号線（Ｇ）に接続された複数
の薄膜トランジスタ（ＴＦＴ）を、１水平走査時間の間
順次導通させる。以上の動作により、液晶表示パネル１
５に画像が表示される。

【００１９】図３は、図１に示す電源回路１１の概略構
成を示すブロック図である。同図に示すように、電源回
路１１は、ＤＣ−ＤＣコンバータ３１と、階調基準電圧
生成回路３２と、対向電極電圧生成回路３３と、ゲート
電極電圧生成回路３４とから構成される。階調基準電圧
生成回路３２は、ＤＣ−ＤＣコンバータ３１からの出力
電圧に基づき、水平走査用ドライバ１３内で表示データ
に対応した階調電圧を生成する際に使用される階調基準
電圧を生成し、水平走査用ドライバ１３に出力する。一
般に、この階調基準電圧生成回路３２は、正極性の階調
基準電圧を生成する正電圧生成回路と、負極性の階調基
準電圧を生成する負電圧生成回路とから構成される。対
向電極電圧生成回路３３は、ＤＣ−ＤＣコンバータ３１
からの出力電圧に基づき、対向電極（ＩＴＯ２）に印加
する駆動電圧を生成し、ゲート電極電圧生成回路３４
は、ＤＣ−ＤＣコンバータ３１からの出力電圧に基づ
き、薄膜トランジスタ（ＴＦＴ）のゲート電極に印加す
る駆動電圧（正のバイアス電圧および負のバイアス電
圧）を生成する。

【００２０】図４は、図３に示すＤＣ−ＤＣコンバータ
３１の一例の概略構成を示すブロック図である。図４に
示すＤＣ−ＤＣコンバータ３１は、スイッチング制御回
路４１で、スイッチング素子（ｎｐｎトランジスタ）４
２をオン・オフし、これにより、コイル４３に高電圧の
誘起電圧を発生させ、この高電圧の誘起電圧を、ダイオ
ード４４およびコンデンサ４５で、整流・平滑して出力
するようにしたものである。

【００２１】図５は、図４に示すスイッチング制御回路
４１の起動時、および動作停止時の動作を説明するため
の図である。このスイッチング制御回路４１の起動時
に、同図の実線に示すような電源電圧（ＶＤＤ）が印加
された場合に、スイッチング制御回路４１は、電源電圧
（ＶＤＤ）が第１のしきい値電圧（ＶTH）を越えた時に
起動する。また、このスイッチング制御回路４１の動作
停止時に、同図の点線に示すような電源電圧（ＶＤＤ）
が印加された場合に、スイッチング制御回路４１は、電
源電圧（ＶＤＤ）が第２のしきい値電圧（ＶTL）を下回
った時に動作を停止する。また、一般に、このスイッチ
ング制御回路４１は、過電圧に対する保護対策として、
過電圧が印加されると動作を停止する過電圧保護回路が
組み込まれている。

【００２２】今、図１において、パソコン本体２０側
で、電源制御スイッチ（ＳＷ）２１を制御して、電源の
リセット動作、即ち、電源制御スイッチ（ＳＷ）２１を
オン→オフ→オンと制御する場合を考える。この場合
に、液晶表示モジュール１０内の電源ライン１６の電圧
（ＶＣ）は、図６に示すように変化する。電源オンの状
態では、電源ライン１６の電圧（ＶＣ）は、ＶＣ＝ＶＤ
Ｄであり、電源ライン１６に接続される容量成分１８に
は電荷が蓄積される。この後、電源制御スイッチ（Ｓ
Ｗ）２１がオフとなり、パソコン本体２０側から電源電
圧（ＶＤＤ）が供給されなくなると、容量成分１８の電
荷は、図７に示す、液晶表示モジュール１０内の抵抗成
分１９を介して放電される。

【００２３】図７は、図１に示す液晶表示モジュール１
０内の容量成分と抵抗成分を表す模式図である。同図に
おいて、１７は放電手段を構成する放電用の抵抗、１８
は液晶表示モジュール１０内の容量成分、１９は液晶表
示モジュール１０内の抵抗成分を示す。ここで、容量成
分１８は、電源ライン１６に接続される全てのコンデン
サ、あるいは電源ライン１６に接続される浮遊コンデン
サが合成された容量成分を表し、また、Ｒａは放電用の
抵抗１７の抵抗値、Ｃｉｎは容量成分１８の容量値、Ｒ
ｉｎは抵抗成分１９の抵抗値を表す。この場合に、抵抗
成分１９の抵抗値（Ｒｉｎ）は、液晶表示モジュール１
０の大きさ（言い換えれば、液晶表示パネル１５の大き
さ）により異なるが、おおよそ数１００ＫΩ〜数ＭΩ程
度の値である。

【００２４】容量成分１８の電荷が、液晶表示モジュー
ル１０内の抵抗成分１９を介して放電される場合には、
電源ライン１６の電圧（ＶＣ）は、図６の点線に示すよ
うに、下記（１）式に示す指数関数にしたがって指数関
数的に低下し、接地電位（ＧＮＤ）に近づいていく。

【００２５】

【数１】ＶＣＣ＝ＶＤＤ・ｅｘｐ（−ｔ／（Ｃｉｎ・Ｒｉｎ））・・・・（１）ここで、抵抗成分１９の抵抗値（Ｒｉｎ）が大きい場合
には放電時間が長くなるので、電源制御スイッチ（Ｓ
Ｗ）２１がオフとなっている期間（Ｔａ）が短いと、図
６の点線に示すように、電源制御スイッチ（ＳＷ）２１
がオフとなっている期間（Ｔａ）内に、電源ライン１６
の電圧（ＶＣ）が、ＤＣ−ＤＣコンバータ３１の第２の
しきい値電圧（ＶTL）以下の電圧まで低下しない場合が
あった。また、抵抗成分１９の抵抗値（Ｒｉｎ）がそれ
程大きくなく、電源制御スイッチ（ＳＷ）２１がオフと
なっている期間（Ｔａ）内に、電源ライン１６の電圧
（ＶＣ）が、ＤＣ−ＤＣコンバータ３１の第２のしきい
値電圧（ＶTL）以下の電圧まで低下できる場合であって
も、例えば、図８に示すように、パソコン本体２０側に
電圧安定化用コンデンサ２２が接続されるような場合に
は、電源制御スイッチ（ＳＷ）２１がオフとなっている
期間（Ｔａ）内に、電源ライン１６の電圧（ＶＣ）が、
ＤＣ−ＤＣコンバータ３１の第２のしきい値電圧（ＶT
L）以下の電圧まで低下しない場合があった。

【００２６】電源ライン１６の電圧（ＶＣ）が、ＤＣ−
ＤＣコンバータ３１の第２のしきい値電圧（ＶTL）以下
の電圧まで低下していない場合には、ＤＣ−ＤＣコンバ
ータ３１はまだ動作状態にある。但し、電源電圧（ＶＤ
Ｄ）が第１しきい値電圧（ＶTH）以下であり、ＤＣ−Ｄ
Ｃコンバータ３１は、異常状態とみなし、所定時間後、
ＤＣ−ＤＣコンバータ３１の過電圧保護回路が動作しＤ
Ｃ−ＤＣコンバータ３１は動作を停止する。この状態
で、電源制御スイッチ（ＳＷ）２１がオンとなり、パソ
コン本体２０側から電源電圧（ＶＤＤ）が供給された場
合には、ＤＣ−ＤＣコンバータ３１から見ると、第２の
しきい値電圧（ＶTL）以下から、電源が投入されていな
いため、ＤＣ−ＤＣコンバータ３１は動作を停止したま
まとなる。そして、ＤＣ−ＤＣコンバータ３１が停止す
ると、ＤＣ−ＤＣコンバータ３１から出力電圧が出力さ
れないので、液晶表示パネル１５の液晶層の両端には、
何ら電圧が印加されない。

【００２７】そのため、液晶表示モジュール１０が誤動
作し、液晶表示パネル１５がノーマリホワイトタイプの
液晶表示パネルであれば、液晶表示パネル１５の表示面
が白、あるいは、液晶表示パネル１５がノーマリブラッ
クタイプの液晶表示パネルであれば、液晶表示パネル１
５の表示面が黒となる場合があった。そして、この誤動
作状態から正常状態に復帰するためには、電源制御スイ
ッチ（ＳＷ）２１をオフし、ＤＣ−ＤＣコンバータコン
バータ３１の第２のしきい値電圧（ＶTL）以下にし、電
源制御スイッチ（ＳＷ）２１をオンする必要があった。
このように、従来の液晶表示モジュール１０において
は、パソコンの電源のリセット動作時等に、ＤＣ−ＤＣ
コンバータ３１が停止することにより、液晶表示モジュ
ールが誤動作する場合があった。

【００２８】しかしながら、本実施の形態では、電源ラ
イン１６と、接地電位（ＧＮＤ）が供給される接地ライ
ンとの間に、放電用の抵抗１７を接続したので、電源制
御スイッチ（ＳＷ）２１がオフとなり、パソコン本体２
０側から電源電圧（ＶＤＤ）が供給されなくなった場合
に、容量成分１８の電荷は、図６の実線で示すように、
下記（２）式に示す指数関数にしたがって指数関数的に
低下し、接地電位（ＧＮＤ）に近づいていく。

【００２９】

【数２】ＶＣＣ＝ＶＤＤ・ｅｘｐ（−ｔ／（Ｃｉｎ・（ＲＰ））但し、ＲＰ＝Ｒｉｎ・Ｒａ／（Ｒｉｎ＋Ｒａ）・・・・・・・・（２）ここで、放電用の抵抗１７の抵抗値（Ｒａ）を、液晶表
示モジュール１０内の抵抗成分１９の抵抗値（Ｒｉｎ）
に比して充分小さい値（Ｒａ≪Ｒｉｎ）にすると、容量
成分１８の電荷は、放電用の抵抗１７を介して放電され
るので、放電時間は、ほぼ放電用の抵抗１７の抵抗値
（Ｒａ）で決定されることになり、放電時間を短くする
ことが可能である。

【００３０】そのため、本実施の形態では、図６の実線
で示すように、電源制御スイッチ（ＳＷ）２１がオフと
なっている期間（Ｔａ）内で、前記期間（Ｔａ）より充
分短い期間で、電源ライン１６の電圧（ＶＣＣ）を、Ｄ
Ｃ−ＤＣコンバータ３１の第２のしきい値電圧（ＶTL）
以下の電圧まで低下させることが可能となる。したがっ
て、期間（Ｔａ）後に、電源制御スイッチ（ＳＷ）２１
がオンとなり、パソコン本体２０側から電源電圧（ＶＤ
Ｄ）が供給されても、ＤＣ−ＤＣコンバータ３１の過電
圧保護回路が動作し、ＤＣ−ＤＣコンバータ３１が動作
を停止することがないので、液晶表示モジュール１０が
誤動作することもない。このように、本実施の形態で
は、電源のリセット動作時の誤動作を防止でき、また、
電源のリセット動作時の、電源制御スイッチ（ＳＷ）２
１のオフの期間（Ｔａ）を短くすることができる。

【００３１】なお、この放電用の抵抗１７の抵抗値（Ｒ
ａ）は、一意的に決定されるものではなく、予め設定さ
れる電源制御スイッチ（ＳＷ）２１のオフの期間（Ｔ
ａ）、容量成分１８の容量値（Ｃｉｎ）、および抵抗成
分１９の抵抗値（Ｒｉｎ）に基づき、電源制御スイッチ
（ＳＷ）２１のオフの期間（Ｔａ）内に、電源ライン１
６の電圧（ＶＣＣ）を、ＤＣ−ＤＣコンバータ３１の第
２のしきい値電圧（ＶTL）以下の電圧まで低下させるこ
とが可能な抵抗値（Ｒａ）の範囲を決定し、これから、
通常動作時（電源制御スイッチ（ＳＷ）２１がオンの状
態）に放電用の抵抗１７で消費する消費電力を考慮し
て、最適な抵抗値（Ｒａ）を決定すればよい。この放電
用の抵抗１７の抵抗値（Ｒａ）の一例としては、液晶表
示モジュール１０内の抵抗成分１９の抵抗値（Ｒｉｎ）
が、数１００ＫΩのであれば、数ＫΩ程度が好ましい。

【００３２】このように、本実施の形態の液晶表示モジ
ュール１０では、パソコンの電源のリセット動作時等
の、一瞬電源を遮断し再投入する際の誤動作を防止する
ことが可能となる。また、本実施の形態の液晶表示モジ
ュール１０では、パソコンの電源のリセット動作時等
の、電源が遮断される期間（図６のＴａ）を、従来例に
比して短くすることが可能となる。

【００３３】なお、放電手段としては、図１に示す放電
用の抵抗１７以外に、例えば、図９、図１０に示すよう
に、スイッチング素子を使用することも可能である。図
９に示す例は、電源ライン１６と、接地電位（ＧＮＤ）
が供給される接地ラインとの間に、抵抗を介してスイッ
チング素子（ｎｐｎトランジスタ）５１を接続し、パソ
コン本体２０側で電源制御スイッチ（ＳＷ）２１をオフ
とした場合に、パソコン本体２０側からの制御信号によ
り、このスイッチング素子（ｎｐｎトランジスタ）５１
を導通状態にして、電源ライン１６の電圧（ＶＣ）を、
速やかにＤＣ−ＤＣコンバータ３１の第２のしきい値電
圧（ＶTL）以下の電圧まで低下させるようにしたもので
ある。

【００３４】また、図１０に示す例は、電源ライン１６
と接地電位（ＧＮＤ）が供給される接地ラインとの間
に、抵抗を介してスイッチング素子５１を接続し、ま
た、電圧監視・制御回路５２で、電源ライン１６の電圧
（ＶＣ）を常時監視し、電源ライン１６の電圧（ＶＣ）
が所定の電圧以下となったときに、例えば、電源電圧
（ＶＤＤ）が３．３Ｖであれば、電源ライン１６の電圧
（ＶＣ）が２．５Ｖ以下になった時に、このスイッチン
グ素子５１を導通状態にして、電源ライン１６の電圧
（ＶＣ）を、速やかにＤＣ−ＤＣコンバータ３１の第２
のしきい値電圧（ＶTL）以下の電圧まで低下させるよう
にしたものである。前述の抵抗はスイッチング素子５１
を保護するために挿入したものであり、必要なければ無
くてもよい、又スイッチング素子５１は、ｎｐｎトラン
ジスタに限定されないことは言うまでもない。

【００３５】ここで、電圧監視・制御回路５２は、電源
電圧（ＶＤＤ）以下の電圧で動作する回路構成、例え
ば、電源電圧（ＶＤＤ）が３．３Ｖであれば、１．５Ｖ
で動作する回路仕様で構成する必要がある。また、この
電圧監視・制御回路５２としては、例えば、ウォッチド
ック回路等の周知の回路を使用することが可能である。
図１に示す放電用の抵抗１７には常時電流が流れるの
で、液晶表示モジュール１０の消費電力が増大するが、
図９あるいは図１０に示すスイッチング素子５１は、通
常動作時に不導通状態となるので、図９あるいは図１０
に示すスイッチング素子５１を使用することにより、液
晶表示モジュール１０の消費電力の増加を抑制すること
が可能となる。

【００３６】なお、前記実施の形態では、本発明を、Ｔ
ＦＴ方式の液晶表示モジュールに適用した実施の形態に
ついて説明したが、本発明はこれに限定されるものでは
なく、ＳＴＮ方式の液晶表示モジュールにも適用可能で
あることは言うまでもない。

【００３７】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００３８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００３９】（１）本発明によれば、液晶表示装置内の
電源線に放電手段を設けるようにしたので、液晶表示装
置への電源電圧の供給が遮断されたときに、電源線に接
続される容量成分に蓄積された電荷を速やかに放電させ
ることができ、電源が再投入されるまでの時間を短縮す
ることが可能となる。

【００４０】（２）本発明によれば、パーソナルコンピ
ュータの電源のリセット動作時等における、液晶表示装
置の誤動作を防止することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態のＴＦＴ方式の液晶表示モ
ジュールの概略構成を示すブロック図である。

【図２】図１に示す液晶表示パネルの一例の等価回路を
示す図である。

【図３】図１に示す電源回路の概略構成を示すブロック
図である。

【図４】図３に示すＤＣ−ＤＣコンバータの一例の概略
構成を示すブロック図である。

【図５】図４に示すスイッチング制御回路の起動時、お
よび動作停止時の動作を説明するための図である。

【図６】電源のリセット動作時における、電源ラインの
電圧変化を説明するための図である。

【図７】図１に示す液晶表示モジュール内の容量成分と
抵抗成分を表す模式図である。

【図８】パソコンの電源のリセット動作時における、液
晶表示モジュールの誤動作を説明するための図である。

【図９】本実施の形態１において、スイッチング素子を
使用した放電手段の一例の概略構成を示すブロック図で
ある。

【図１０】本実施の形態１において、スイッチング素子
を使用した放電手段の他の例の概略構成を示すブロック
図である。

【符号の説明】

１０…液晶表示モジュール（ＬＣＭ）、１１…電源回
路、１２…タイミングコントローラ、１３…水平走査用
ドライバ（ドレインドライバ）、１４…垂直走査用ドラ
イバ（ゲートドライバ）、１５…液晶表示パネル（ＴＦ
Ｔ−ＬＣＤ）、１６…電源ライン、１７…放電用の抵
抗、１８…容量成分、１９…抵抗成分、２０…パソコン
本体、２１…電源制御スイッチ（ＳＷ）、２２，４５…
コンデンサ、３１…ＤＣ−ＤＣコンバータ、３２…階調
基準電圧生成回路、３３…対向電極電圧生成回路、３４
…ゲート電極電圧生成回路、４１…スイッチング制御回
路、４２、５１…スイッチング素子（ｎｐｎトランジス
タ）、４３…コイル、４４…ダイオード、５２…電圧監
視・制御回路、Ｄ…ドレイン信号線、Ｇ…ゲート信号
線、ＴＦＴ…薄膜トランジスタ、ＩＴＯ１…画素電極、
ＩＴＯ２…対向電極（コモン電極）、ＣLC…液晶容量、
ＣADD …付加容量。

Claims

【特許請求の範囲】

【請求項１】外部から電源線を介して供給される電源
電圧に基づいて、前記電源電圧とは異なる電圧レベルの
電圧を生成するＤＣ−ＤＣコンバータを備える液晶表示
装置において、外部からの電源電圧が供給される電源線に放電手段を設
けたことを特徴とする液晶表示装置。
【請求項２】前記放電手段は、電源線と、基準電位が
供給される基準電源線との間に接続される抵抗であるこ
とを特徴とする請求項１に記載された液晶表示装置。
【請求項３】前記放電手段は、電源線と、基準電位が
供給される基準電源線との間に設けられるスイッチング
素子と、前記電源線の電圧を常時監視し、電源線の電圧
が所定の電圧以下となったときに、前記スイッチング素
子を導通させる電源監視・制御手段とを有することを特
徴とする請求項１に記載された液晶表示装置。
【請求項４】前記放電手段は、電源線と、基準電位が
供給される基準電源線との間に設けられ、外部から供給
される制御信号に基づき外部からの供給される電源電圧
が遮断される時に導通するスイッチング素子であること
を特徴とする請求項１に記載された液晶表示装置。