JPH11142872A

JPH11142872A - 液晶表示装置

Info

Publication number: JPH11142872A
Application number: JP30855197A
Authority: JP
Inventors: Tomoyuki Takahashi; 知之高橋
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Japan Display Inc
Priority date: 1997-11-11
Filing date: 1997-11-11
Publication date: 1999-05-28

Abstract

(57)【要約】【課題】部品点数を削減し、工程を簡素化してフレーム
と回路基板を確実に固定でき、かつ自動化可能とした固
定構造を有する液晶表示装置を提供する。【解決手段】対向配置された少なくとも一方に画素選択
用の電極を有する一対の透明基板ＳＵＢ１，ＳＵＢ２の
間に液晶層を挟持してなる液晶パネルＰＮＬと、液晶パ
ネルを挟んで配置された一対の偏光板ＰＯＬ１，ＰＯＬ
２、液晶パネルの周縁に取り付けて当該液晶パネルの電
極との間をテープキャリアパッドＴＣＰ３を用いて接続
して表示のための各種信号電圧を印加するための電子部
品を搭載した回路基板ＰＣＢ３と、液晶パネルの背面に
設置されたバックライトとをフレームＳＨＤで固定する
際に、回路基板ＰＣＢ３に搭載された電子部品ＥＰにフ
レームＳＨＤと当該回路基板ＰＣＢ３の間の隙間を満た
して固定するためのスペーサ機能を持たせた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に液晶表示装置の筺体を構成するフレームと、当
該筺体に収納される回路基板との固定のためのスペーサ
を不要として部品点数を削減して製造工程を簡略化した
液晶表示装置に関する。

【０００２】

【従来の技術】ノート型コンピユータやコンピユータモ
ニター用の高精細かつカラー表示が可能な液晶表示装置
は、液晶パネルと、前記液晶パネルを挟んで配置された
上偏光板および下偏光板と、前記液晶パネルの周縁に取
り付けて当該液晶パネルの電極との間をテープキャリア
パッドを用いて接続して表示のための各種信号電圧を印
加するための電子部品を搭載したプリント基板と、前記
液晶パネルの背面に設置されたバックライトとを上下の
フレームで固定して一体化している。

【０００３】この種の液晶表示装置は、基本的には少な
くとも一方が透明なガラス等からなる二枚の基板の間に
液晶層を挟持した所謂液晶パネルを構成し、上記液晶パ
ネルの基板に形成した画素形成用の各種電極に選択的に
電圧を印加して所定画素の点灯と消灯を行う形式（単純
マトリクス）、上記各種電極と画素選択用のアクティブ
素子を形成してこのアクティブ素子を選択することによ
り所定画素の点灯と消灯を行う形式（アクティブマトリ
クス）とに大きく分類される。

【０００４】後者のアクティブマトリクス形式の液晶表
示装置は、コントラスト性能、高速表示性能等から液晶
表示装置の主流となっている。従来のアクティブマトリ
クス型液晶表示装置は、一方の基板に形成した電極と他
方の基板に形成した電極との間に液晶層の配向方向を変
えるための電界を印加する、所謂縦電界方式を採用して
いた。

【０００５】近年、液晶層に印加する電界の方向を基板
面とほぼ平行な方向とする、所謂横電界方式（ＩＰＳ方
式とも言う）の液晶表示装置が実現された。この横電界
方式の液晶表示装置としては、二枚の基板の一方に櫛歯
電極を用いて非常に広い視野角を得るようにしたものが
知られている（特公昭６３−２１９０７号公報、米国特
許第４３４５２４９号明細書）。

【０００６】図１６は液晶表示装置の全体構成例を説明
する展開斜視図であって、液晶表示パネル，回路基板，
バックライト、その他の構成部材を一体化した液晶表示
装置（モジュール：ＭＤＬと称する）の具体的構造を説
明するものである。

【０００７】ＳＨＤは金属板からなる上フレーム（シー
ルドケース、メタルフレームとも言う）、ＷＤは表示
窓、ＩＮＳ１〜３は絶縁シート、ＰＣＢ１〜３は回路基
板（ＰＣＢ１はドレイン側回路基板：映像信号線駆動用
回路基板、ＰＣＢ２はゲート側回路基板、ＰＣＢ３はイ
ンターフェース回路基板）、ＪＮ１〜３は回路基板ＰＣ
Ｂ１〜３同士を電気的に接続するジョイナ、ＴＣＰ１，
ＴＣＰ２はテープキャリアパッケージ、ＰＮＬは液晶表
示パネル、ＰＯＬは上偏光板、ＧＣはゴムクッション、
ＩＬＳは遮光スペーサ、ＰＲＳはプリズムシート、ＳＰ
Ｓは拡散シート、ＧＬＢは導光板、ＲＦＳは反射シー
ト、ＭＣＡは一体化成形により形成された下フレーム
（下側ケース：モールドフレーム）、ＭＯはＭＣＡの開
口、ＢＡＴは両面粘着テープであり、図示の配置関係で
拡散板部材を積み重ねて液晶表示モジュールＭＤＬが組
立てられる。なお、光源ランプ部分の図示は省略した。

【０００８】この液晶表示装置は（液晶表示モジュール
ＭＤＬ）は、下フレームＭＣＡと上フレームＳＨＤの２
種の収納・保持部材からなる筺体を有し、絶縁シートＩ
ＮＳ１〜３、回路基板ＰＣＢ１〜３、液晶表示パネルＰ
ＮＬを収納固定し、導光板ＧＬＢ等から構成されるバッ
クライトを収納した下フレームＭＣＡを上フレームＳＨ
Ｄに合体させてなる。

【０００９】映像信号線駆動用回路基板ＰＣＢ１には液
晶表示パネルＰＮＬの各画素を駆動するための集積回路
チップ等の電子部品が搭載され、またインターフェース
回路基板ＰＣＢ３には外部ホストからの映像信号の受入
れ、タイミング信号等の制御信号を受け入れる集積回路
チップ、およびタイミングを加工してクロック信号を生
成するタイミングコンバータ（ＴＣＯＮ）、その他のコ
ンデンサや抵抗器等の電子部品が搭載される。

【００１０】上記タイミングコンバータで生成されたク
ロック信号は映像信号線駆動用回路基板ＰＣＢ１に搭載
された集積回路チップに供給される。

【００１１】インターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。

【００１２】なお、液晶表示パネルＰＮＬにはＴＦＴを
駆動するためのドレイン側回路基板ＰＣＢ１、ゲート側
回路基板ＰＣＢ２およびインターフェース回路基板ＰＣ
Ｂ３がテープキャリアパッケージＴＣＰ１，ＴＣＰ２で
接続され、各回路基板間はジョイナＪＮ１，２，３で接
続されている。

【００１３】

【発明が解決しようとする課題】上記のドレイン側回路
基板ＰＣＢ１、ゲート側回路基板ＰＣＢ２およびインタ
ーフェース回路基板ＰＣＢ３と上フレームＳＨＤの間の
間には、液晶パネルＰＮＬの表面に積層された帯電防止
膜を接地するための一部が導電性のスペーサＳＰＣが両
面粘着テープが介在され、これら各回路基板と上フレー
ムＳＨＤを固定している。

【００１４】図１７は回路基板と上フレームとの固定部
分を説明する要部断面図であって、ＳＵＢ１は下基板、
ＳＵＢ２は上基板、ＰＯＬ１は下偏向板、ＰＯＬ２は上
偏向板、ＥＰは電子部品、ＣＴはインターフェースコネ
クタ、ＴＰ／ＳＰＣは粘着テープ付スペーサ、ＣＨＩは
半導体チップを示す。

【００１５】このインターフェース回路基板ＰＣＢ３は
液晶パネルＰＮＬの一方の基板ＳＵＢ１との間をＩＣチ
ップＣＨＩを搭載したテープキャリアパッド（ＴＣＰ）
３により接続されており、上フレームＳＨＤとの固定は
粘着テープ付スペーサＴＰ／ＳＰＣにより行われてい
る。

【００１６】特に、このインターフェース回路基板ＰＣ
Ｂ３には、上位ホストコンピュータからの表示信号を入
力するためのインターフェースコネクタＣＴが取り付け
されている。

【００１７】図１８はインターフェース回路基板の構成
例の説明図であって、（Ａ）はハイブリッド集積回路の
みを実装した状態、（Ａ）はコネクタＣＴ、信号集積回
路ＴＣＯＮ、電源回路、コンデンサや抵抗等の電子部品
ＥＰ等搭載した状態を示す。なお、ＪＰ３１，３２はジ
ョイナ接続部である。

【００１８】信号集積回路ＴＣＯＮは、ホストから送ら
れてくる画像情報をデータ処理して液晶パネルの駆動用
信号に変換すると共にタイミングパルスを発生し、ドレ
イン側回路基板ＰＣＢ１、ゲート側回路基板ＰＣＢ２を
駆動制御して表示を行う。

【００１９】液晶表示装置を組立てた後、ホスト側から
延びる接続線をインターフェースコネクタＣＴに挿入す
ることで表示信号等を供給するが、検査工程や電子機器
への組み込み等の工程において、このインターフェース
コネクタＣＴへの上記ホスト側から延びる接続線の挿抜
時に回路基板ＰＣＢ３やＴＣＰに機械的ストレスが加わ
る。

【００２０】この機械的ストレスによってＴＣＰに断線
が発生し、表示不良を招くことがある。

【００２１】従来は、前記したように、インターフェー
ス回路基板を含めた各回路基板と上フレームとの間にＰ
ＥＴ（ポリエチレンテレフタレート樹脂）等のスペーサ
を粘着テープと共に介挿して固定している。

【００２２】しかし、このような手段ではスペーサの張
り付け作業の工数が多くなり、また手貼り作業であるた
め位置精度が悪く、作業中のスペーサ脱落などが起こ
る。

【００２３】さらに、このようなスペーサと粘着テープ
の張り付けは自動化することが困難である。

【００２４】本発明の目的は、上記従来の諸問題を解消
して回路基板、特にインターフェース回路基板を確実に
固定でき、かつ自動化可能とした固定構造を有する液晶
表示装置を提供することにある。

【００２５】

【課題を解決するための手段】上記目的は、特にインタ
ーフェース回路基板と上フレームの固定を当該回路基板
に搭載した電子部品自体にスペーサ機能を持たせること
により達成される。

【００２６】すなわち、本発明は、対向配置された少な
くとも一方に画素選択用の電極を有する一対の透明基板
の間に液晶層を挟持してなる液晶パネルと、前記液晶パ
ネルを挟んで配置された上偏光板および下偏光板と、前
記液晶パネルの周縁に取り付けて当該液晶パネルの電極
との間をテープキャリアパッドを用いて接続して表示の
ための各種信号電圧を印加するための電子部品を搭載し
た回路基板と、前記液晶パネルの背面に設置されたバッ
クライトとを上下のフレームで固定してなる液晶表示装
置において、前記回路基板に搭載された電子部品に当該
フレームと当該回路基板の間の隙間を満たして固定する
ためのスペーサ機能を持たせた。

【００２７】上記電子部品と上フレームとの間に接着
材、あるいは粘着テープを介在させることにより両者を
確実に固定できる。

【００２８】なお、本発明は、ドレイン側回路基板ＰＣ
Ｂ１、ゲート側回路基板ＰＣＢ２をもつ、所謂アクティ
ブマトリクス型液晶表示装置に限るものではなく、単純
マトリクス型、その他のＴＣＰを有する液晶表示装置に
同様に適用できる。

【００２９】この構成により、インターフェースコネク
タの挿抜によるＴＣＰの断線が防止されると共に、部品
点数を低減でき、組立て作業を簡素化でき、かつ電子部
品の実装が自動化できることから、作業工程を効率化し
て信頼性の高い液晶表示装置を得ることができる。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。

【００３１】図１は本発明による液晶表示装置の１実施
例の全体構成を説明する模式平面図であって、ＳＨＤは
上フレーム、ＰＮＬは液晶パネル、ＣＴはインターフェ
ースコネクタ、ＬＰＣはランプコードを示す。

【００３２】液晶パネル２はバックライト、その他の構
成部材と共に上下のフレームで挟持固定される。

【００３３】同図の左側の内部にはインターフェース回
路基板が収納され、このインターフェース回路基板には
インターフェースコネクタＣＴが搭載されている。

【００３４】図２は図１のＡ−Ａ線に沿って切断した要
部断面図であり、図１７と同一符号は同一機能部分に相
当する。

【００３５】この実施例では、液晶パネルＰＭＬにＴＣ
Ｐを介して接続したインターフェース回路基板ＰＣＢ３
に搭載した電子部品ＥＰの頂面に粘着テープＴＰを貼っ
て上フレームＳＨＤの裏面に固定した。

【００３６】この構成によれば、インターフェース回路
基板ＰＣＢ３の電子部品ＥＰと上フレームＳＨＤの間に
従来のようなスペーサを有しないため、組立て工程での
当該スペーサの位置合わせが不要で、かつ作業中にスペ
ーサが脱落することもないので、作業性が極めて良好で
ある。

【００３７】また、本発明の他の実施例として、上記粘
着テープＴＰに代えて、接着材を塗布し、当該電子部品
ＥＰと上フレームＳＨＤとを直接固定する構成とするこ
ともできる。

【００３８】上記の各実施例によれば、インターフェー
ス回路基板ＰＣＢ３と上フレームとの間の間隙を埋めて
両者を固定する部材として自動部品搭載機で扱うことが
できる電子部品を用いるため、作業工程が簡素化され、
低コストで確実な固定ができ、高信頼性の液晶表示装置
を提供できる。

【００３９】なお、本発明は上記したインターフェース
回路基板ＰＣＢ３と上フレームとの固定に限るものでは
なく、他の回路基板と上フレームの固定にも同様に適用
できるものである。また、回路基板を液晶パネルの裏面
に配置する形式の液晶表示装置においても、当該回路基
板に搭載した電子部品をスペーサとして下フレーム（下
側ケース、あるいは中間ケースを用いるものでは当該中
間ケースに固定するように構成できる。

【００４０】このように、本発明の実施例によれば、イ
ンターフェース回路基板、その他の回路基板に半田付け
される電子部品をフレームとの固定におけるスペーサと
して利用するものであるため、インターフェースコネク
タの挿抜、あるいは組立て作業時等にＴＣＰに機械的ス
トレスを及ぼすような取扱いを行う再の当該ＴＣＰの断
線を回避でき、かつ組立て工程を簡素化して、高信頼性
の液晶表示装置を得ることができる。

【００４１】次に、本発明の液晶表示装置の詳細を図３
〜図１５により説明する。

【００４２】図３は本発明の液晶表示装置の一例である
アクティブ・マトリクス方式カラー液晶表示装置の一画
素とブラックマトリクスＢＭの遮光領域およびその周辺
を示す平面図である。

【００４３】図３に示すように、各画素は走査信号配線
（ゲート信号線又は水平信号線）ＧＬと、対向電圧信号
線（対向電極配線）ＣＬと、隣接する２本の映像信号配
線（ドレイン信号線又は垂直信号線）ＤＬとの交差領域
内（４本の信号線で囲まれた領域内）に配置されてい
る。

【００４４】各画素は薄膜トランジスタＴＦＴ、蓄積容
量Ｃｓｔｇ、画素電極ＰＸ及び対向電極ＣＴを含む。走
査信号線ＧＬ、対向電圧信号線ＣＬは、同図では左右方
向に延在し、上下方向に複数本配置されている。映像信
号線ＤＬは上下方向に延在し、左右方向に複数本配置さ
れている。画素電極ＰＸは薄膜トランジスタＴＦＴと接
続され、対向電極ＣＴは対向電圧信号線ＣＬと一体にな
っている。

【００４５】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの配向状態を制御し、透過光を変調して表示を
制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成
され、それぞれ同図の上下方向に長細い電極となってい
る。

【００４６】１画素内の対向電極ＣＴの本数Ｏ（櫛歯の
本数）は、画素電極ＰＸの本数Ｐ（櫛歯の本数）とＯ＝
Ｐ＋１の関係を必ず持つように構成する（本実施例で
は、Ｏ＝２、Ｐ＝１）。これは、対向電極ＣＴと画素電
極ＰＸを交互に配置し、かつ、対向電極ＣＴを映像信号
線ＤＬに必ず隣接させるためである。

【００４７】これにより、対向電極ＣＴと画素電極ＰＸ
の間の電界が、映像信号線ＤＬから発生する電界から影
響を受けないように、対向電極ＣＴで映像信号線ＤＬか
らの電気力線をシールドすることができる。

【００４８】対向電極ＣＴは、対向電圧信号線ＣＬによ
り常に外部から電位を供給されているため、電位は安定
している。そのため、映像信号線ＤＬに隣接しても、電
位の変動が殆どない。又、これにより、画素電極ＰＸの
映像信号線ＤＬからの幾何学的な位置が遠くなるので、
画素電極ＰＸと映像信号線ＤＬの間の寄生容量が大幅に
減少し、画素電極電位Ｖｓの映像信号電圧による変動も
制御できる。

【００４９】これらにより、上下方向に発生するクロス
トーク（縦スミアと呼ばれる画質不良）を抑制すること
ができる。

【００５０】画素電極ＰＸと対向電極ＣＴの電極幅Ｗ
ｐ，Ｗｃはそれぞれ６μｍとし、後述の液晶層の最大設
定厚みを超える４．５μｍよりも十分大きく設定する。
製造上の加工ばらつきを考慮すると２０％以上のマージ
ンを持った方が好ましいので、望ましくは５．４μｍよ
りも十分大きくしたほうが良い。

【００５１】これにより、液晶層に印加される基板面に
平行な電界成分が基板面に垂直な方向の電界成分よりも
大きくなり、液晶を駆動する電圧の上昇を抑制すること
ができる。又、各電極の電極幅Ｗｐ，Ｗｃの最大値は、
画素電極ＰＸと対向電極ＣＴの間の間隔Ｌよりも小さい
事が好ましい。

【００５２】これは、電極の間隔が小さすぎると電気力
線の湾曲が激しくなり、基板面に平行な電界成分よりも
基板面に垂直な電界成分の方が大きい領域が増大するた
め、基板面に平行な電界成分を効率良く液晶層に印加で
きないからである。従って、画素電極ＰＸと対向電極Ｃ
Ｔの間の間隔Ｌはマージンを２０％とると７．２μｍよ
り大きいことが必要である。本実施例では、対角約１
４．５ｃｍ（５．７インチ）で６４０×４８０ドットの
解像度で構成したので、画素ピッチは約６０μｍであ
り、画素を２分割することにより、間隔Ｌ＞７．２μｍ
を実現した。

【００５３】又、映像信号線ＤＬの電極幅は断線を防止
するために、画素電極ＰＸと対向電極ＣＴに比較して若
干広い８μｍとし、映像信号線ＤＬと対向電極ＣＴとの
間隔は短絡を防止するために約１μｍの間隔を開けると
共に、ゲート絶縁膜の上側に映像信号線DLを下側に対向
電極ＣＴを形成して、異層になるように配置している。

【００５４】一方、画素電極ＰＸと対向電極ＣＴの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路（信号側ドライバ）の耐圧で設定される
信号電圧の最大振幅の範囲で、最大透過率が得られるよ
うにするためである。後述の液晶材料を用いると電極間
隔は、約１５μｍとなる。

【００５５】本構成例では、平面的に、ブラックマトリ
クスＢＭがゲート配線ＧＬ上、対向電圧信号線ＣＬ、薄
膜トランジスタＴＦＴ上、ドレイン配線ＤＬ上、ドレイ
ン配線ＤＬと対向電極ＣＴ間に形成している。

【００５６】《マトリクス部（画素部）の断面構造》図
４は図３の４ー４切断線における薄膜トランジスタＴＦ
Ｔの断面図、図５は図３の５ー５切断線における蓄積容
量Ｃｓｔｇの断面図、図６は横電界方式の液晶表示基板
の画像表示領域における１画素の電極近傍の断面図と基
板周辺部の断面図である。

【００５７】図６に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴ、蓄積容量Ｃｓｔｇ（図示せず）及び電極群Ｃ
Ｔ、ＰＸが形成され、上部透明ガラス基板ＳＵＢ２側に
はカラーフィルタＦＩＬ、遮光用ブラックマトリクスＢ
Ｍのパターンが形成されている。尚、公知ではないが、
同一出願人による、特願平７ー１９８３４９号に提案さ
れたように、遮光用ブラックマトリクスＢＭのパターン
を下部透明ガラス基板ＳＵＢ１側に形成することも可能
である。

【００５８】又、透明ガラス基板ＳＵＢ１、ＳＵＢ２の
それぞれの内側（液晶ＬＣ側）の表面には、液晶の初期
配向を制御する配向膜ＯＲＩ１１、ＯＲＩ１２が設けら
れており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞ
れの外側の表面には、偏光軸が直交して配置（クロスニ
コル配置）された偏光板ＰＯＬ１、ＰＯＬ２が設けられ
ている。

【００５９】次に、下側透明ガラス基板ＳＵＢ１側（Ｔ
ＦＴ基板）の構成を詳しく説明する。

【００６０】ＴＦＴ基板《薄膜トランジスタ》薄膜トランジスタＴＦＴは、ゲー
ト電極ＧＴに正のバイアスを印加すると、ソース−ドレ
イン間のチャネル抵抗が小さくなり、バイアスを零にす
ると、チャネル抵抗は大きくなるように動作する。

【００６１】薄膜トランジスタＴＦＴは、図４に示すよ
うに、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真
性：ｉｎｔｒｉｎｓｉｃ、導電型決定不純物がドープさ
れていない）非晶質シリコン（Ｓｉ）からなるｉ型半導
体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ
２を有する。

【００６２】尚、ソース、ドレインは本来その間のバイ
アス極性によって決まるもので、この液晶表示装置の回
路ではその極性は動作中反転するので、ソース、ドレイ
ンは動作中入れ替わると理解されたい。しかし、以下の
説明では、便宜上一方をソース、他方をドレインと固定
して表現する。

【００６３】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬと連続して形成されており、走査信号線GLの
一部の領域がゲート電極ＧＴとなるように構成されてい
る。このゲート電極ＧＴは薄膜トランジスタＴＦＴの能
動領域を超える部分であり、ｉ型半導体層ＡＳを完全に
覆うよう（下方から見て）それより大きめに形成されて
いる。

【００６４】これにより、ゲート電極ＧＴはそれ自身の
役割の他に、ｉ型半導体層ＡＳに外光やバックライト光
が当たらないように工夫されている。本例では、ゲート
電極ＧＴは単層の導電膜ｇ１で形成されている。この導
電膜ｇ１としては、例えばスパッタで形成されたアルミ
ニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極酸
化膜ＡＯＦが設けられている。

【００６５】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ１で構成されている。この走査信号線ＧＬの導電膜
ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形
成され、かつ、一体に構成されている。この走査信号線
ＧＬにより、外部回路からゲート電圧Ｖｇをゲート電極
ＧＴに供給する。

【００６６】又、走査信号線ＧＬ上にもＡｌの陽極酸化
膜ＡＯＦが設けられている。尚、映像信号線ＤＬと交差
する部分は映像信号線ＤＬとの短絡の確率を小さくする
ため細くし、又、短絡してもレーザトリミングで切り離
すことができるように二股にしている。

【００６７】《対向電極ＣＴ》対向電極ＣＴはゲート電
極ＧＴ及び走査信号線ＧＬと同層の導電膜ｇ１で構成さ
れている。又、対向電極ＣＴ上にもＡｌの陽極酸化膜Ａ
ＯＦが設けられている。対向電極ＣＴは、陽極酸化膜Ａ
ＯＦで完全に覆われていることから、映像信号線と限り
なく近づけても、それらが短絡してしまうことがなくな
る。

【００６８】又、それらを交差させて構成させることも
できる。対向電極ＣＴには対向電圧Ｖｃｏｍが印加され
るように構成されている。本実施例では、対向電圧Ｖｃ
ｏｍは映像信号線ＤＬに印加される最小レベルの駆動電
圧Ｖｄｍｉｎと最大レベルの駆動電圧Ｖｄｍａｘとの中
間直流電位から、薄膜トランジスタ素子ＴＦＴをオフ状
態にするときに発生するフィードスルー電圧ΔＶｓ分だ
け低い電位に設定されるが、映像信号駆動回路で使用さ
れる集積回路の電源電圧を約半分に低減したい場合は、
交流電圧を印加すれば良い。

【００６９】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ１で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬ及
び対向電極ＣＴの導電膜ｇ１と同一製造工程で形成さ
れ、かつ、対向電極ＣＴと一体に構成されている。

【００７０】この対向電圧信号線ＣＬにより、外部回路
から対向電圧Ｖｃｏｍを対向電極ＣＴに供給する。又、
対向電圧信号線ＣＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。尚、映像信号線ＤＬと交差する部分は、
走査信号線ＧＬと同様に映像信号線ＤＬとの短絡の確率
を小さくするため細くし、又、短絡しても、レーザトリ
ミングで切り離すことができるように二股にすることも
できる。

【００７１】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴ及び走査信号線ＧＬの
上層に形成されている。

【００７２】絶縁膜ＧＩとしては例えばプラズマＣＶＤ
で形成された窒化シリコン膜が選ばれ、１２０〜２７０
ｎｍの厚さに（本実施例では、２４０ｎｍ）形成され
る。

【００７３】このゲート絶縁膜ＧＩは、マトリクス部Ａ
Ｒの全体を囲むように形成され、周辺部は外部接続端子
ＤＴＭ、ＧＴＭを露出するよう除去されている。また、
絶縁膜ＧＩは走査信号線ＧＬ及び対向電圧信号線ＣＬと
映像信号線ＤＬの電気的絶縁にも寄与している。

【００７４】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、２０〜２２０ｎｍの厚さ（本実
施例では、２００ｎｍ程度の膜厚）で形成される。層ｄ
０はオーミックコンタクト用のリン（Ｐ）をドープした
Ｎ（＋）型非晶質シリコン半導体層であり、下側にｉ型
半導体層ＡＳが存在し、上側に導電膜ｄ１（ｄ２）が存
在するところのみに残されている。

【００７５】ｉ型半導体層ＡＳは走査信号線ＧＬ及び対
向信号線ＣＬと映像信号線ＤＬとの交差部の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬ及び対向信号線ＣＬと映像信
号線ＤＬとの短絡を低減する。

【００７６】《ソース電極ＳＤＩ、ドレイン電極ＳＤ
２》ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ（＋）型半導体層ｄ０に接触する導電膜ｄ１とそ
の上に形成された導電膜ｄ２とから構成されている。

【００７７】導電膜ｄ１はスパッタで形成したクロム
（Ｃｒ）膜を用い、５０〜１００ｎｍの厚さに（本実施
例では、６０ｎｍ程度）で形成される。Ｃｒ膜は膜厚を
厚く形成するとストレスが大きくなるので、２００ｎｍ
程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
（＋）型半導体層ｄ０との接着性を良好にし、導電膜ｄ
２のＡｌがＮ（＋）型半導体層ｄ０に拡散することを防
止する、所謂バリア層の目的で使用される。

【００７８】導電膜ｄ１として、Ｃｒ膜の他に高融点金
属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド
（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜
を用いても良い。

【００７９】導電膜ｄ２はＡｌのスパッタリングで３０
０〜５００ｎｍの厚さに（本実施例では、４００ｎｍ程
度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが小
さく、厚い膜厚に形成することが可能で、ソース電極Ｓ
Ｄ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗
値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳに
起因する段差乗り越えを確実にする（ステップカバレー
ジを良くする）働きがある。

【００８０】導電膜ｄ１、導電膜ｄ２を同じマスクパタ
ーンでパターニングした後、同じマスクを用いて、或い
は導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ（＋）型
半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ
上に残っているＮ（＋）型半導体層ｄ０は導電膜ｄ１、
導電膜ｄ２以外の部分がセルフアラインで除去される。
このとき、Ｎ（＋）型半導体層ｄ０はその厚さ分は全て
除去されるようエッチングされるので、ｉ型半導体層Ａ
Ｓも若干その表面部分がエッチングされるが、その程度
はエッチング時間で制御すればよい。

【００８１】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。又、映像信号
線ＤＬはドレイン電極ＳＤ２と一体に形成されている。

【００８２】《画素電極ＰＸ》画素電極ＰＸはソース電
極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ
２、第３導電膜ｄ３で構成されている。又、画素電極Ｐ
Ｘはソース電極ＳＤ１と一体に形成されている。

【００８３】《蓄積容量Ｃｓｔｇ》画素電極ＰＸは、薄
膜トランジスタＴＦＴと接続される端部と反対側の端部
において、対向電圧信号線ＣＬと重なるように形成され
ている。この重ね合せは、図５からも明らかなように、
画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号線
ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量素
子）Ｃｓｔｇを構成する。この蓄積容量Ｃｓｔｇの誘電
体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として
使用される絶縁膜ＧＩ及び陽極酸化膜ＡＯＦで構成され
ている。

【００８４】図３に示したように、平面的には蓄積容量
Ｃｓｔｇは対向電圧信号線ＣＬの導電膜ｇ１の部分に形
成されている。

【００８５】この場合、この蓄積容量Ｃｓｔｇは、その
絶縁膜ＧＩに対して下側に位置づけられる電極の材料が
Ａｌで形成され、かつ、その表面が陽極化成されたもの
であることから、ＡＬの所謂ヒロック等が原因する点欠
陥（上側に位置づけられる電極との短絡）による弊害を
発生し難くくする蓄積容量を得ることができる。

【００８６】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳ
Ｖ１は主に薄膜トランジスタＴＦＴを湿気等から保護す
るために形成されており、透明性が高くしかも耐湿性の
良いものを使用する。この保護膜ＰＳＶ１は例えばプラ
ズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリコ
ン膜で形成されており、５００ｎｍ程度の膜厚で形成す
る。

【００８７】保護膜ＰＳＶ１は、マトリクス部ＡＲの全
体を囲むように形成され、周辺部は外部接続端子ＤＴ
Ｍ、ＧＴＭを露出するよう除去されている。この保護膜
ＰＳＶ１とゲート絶縁膜ＧＩの厚さ関係に関しては、前
者は保護効果を考え厚くされ、後者はトランジスタの相
互コンダクタンスｇｍを考慮して薄くされる。

【００８８】カラーフィルタ基板次に、図６、図９により上側透明ガラス基板ＳＵＢ２側
（カラーフィルタ基板）の構成を詳しく説明する。

【００８９】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴ
の間以外の隙間）からの透過光が表示面側に出射して、
コントラスト比等を低下させないように遮光膜ＢＭ（所
謂、ブラックマトリクス）を形成している。遮光膜ＢＭ
は、外部光又はバックライト光がｉ型半導体層ＡＳに入
射しないようにする役割も果たしている。即ち、薄膜ト
ランジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光
膜ＢＭ及び大きめのゲート電極ＧＴによってサンドイッ
チにされ、外部の自然光やバックライト光が当たらなく
なる。

【００９０】図３に示す遮光膜ＢＭの閉じた角形の輪郭
線は、その内側が遮光膜ＢＭが形成されない開口を示し
ている。この輪郭線のパターンは１例である。

【００９１】横電界方式の液晶表示装置では、可能な限
り高抵抗なブラックマトリクスが適していることから、
一般に樹脂組成物を用いる。この抵抗規格については、
公知ではないが、同一出願人による特願平７−１９１９
９４号に記載がある。即ち、液晶組成物ＬＣの比抵抗値
が１０のＮ乗を10^Nと記述すると10^NΩ・ｃｍ以上、か
つ、ブラックマトリクスＢＭの比抵抗値が１０のＭ乗を
10^Mと記述すると10^MΩ・ｃｍ以上とし、かつ、Ｎ≧
９、Ｍ≧６を満足する関係とする。或いは、Ｎ≧１３、
Ｍ≧７を満足する関係とすることが望ましい。

【００９２】又、液晶表示装置の表面反射を低減する目
的からも、ブラックマトリクスの形成材料に樹脂組成物
を用いることが望ましい。

【００９３】さらに、Ｃｒ等の金属膜をブラックマトリ
クスに用いる場合と比較して、金属膜のエッチング工程
が不要なため、カラーフィルタ基板の製造工程を簡略化
できる。金属膜を使用する場合の製造工程は、１）金属
膜成膜、２）レジスト塗布、３）露光、４）現像、５）
金属膜エッチング、６）レジスト剥離、である。

【００９４】一方、樹脂を使用する場合の製造工程は、
１）樹脂塗布、２）露光、３）現像、であり、著しく工
程を短縮できる。

【００９５】しかし、樹脂組成物は金属膜と比較して遮
光性が低い。樹脂の膜厚を厚くすると遮光性は向上する
が、ブラックマトリクスの膜厚ばらつきは増加する。こ
れは、例えば±１０％の膜厚ばらつきがある場合、ブラ
ックマトリクスの膜厚が１．０μｍ時は±０．１μｍ、
２μｍ時は±０．２μｍになるためである。

【００９６】又、ブラックマトリクスの膜厚を厚くする
と、カラーフィルタ基板の膜厚ばらつきが増加し、液晶
表示基板のギャップ精度を向上することが困難になる。
以上の理由により、樹脂の膜厚は、２μｍ以下にするこ
とが望ましい。

【００９７】膜厚１μｍでＯＤ値を約４．０以上にする
ためには、例えばカーボンの含有量を増加して黒色化す
る場合、ブラックマトリクスＢＭの比抵抗値は約１０⁶
Ω・ｃｍ以下となり、現状では使用できない。尚、ＯＤ
値は、吸光係数に膜厚を掛けた値と定義できる。

【００９８】このため、本例では、この遮光膜ＢＭの材
料として、黒色の無機顔料をレジスト材に混入した樹脂
組成物を用い、１．３±０．１μｍ程度の厚さで形成し
ている。無機顔料の例としては、パラジウムや無電解メ
ッキしたＮｉなどがある。更に、ブラックマトリクスＢ
Ｍの比抵抗値は約１０⁹Ω・ｃｍとし、ＯＤ値約２．０
とした。

【００９９】この樹脂組成物ブラックマトリクスＢＭを
使用した場合の光透過量の計算結果を下記に示す。

【０１００】ＯＤ値＝ｌｏｇ（１００／Ｙ）Ｙ＝∫Ａ（λ）・Ｂ（λ）・Ｃ（λ）ｄλ／∫Ａ（λ）
・Ｃ（λ）ｄλ ここで、Ａは視感度、Ｂは透過率、Ｃは光源スペクト
ル、λは入射光の波長を示す。

【０１０１】ＯＤ値２．０の膜で遮光した場合は、上記
数１から、Ｙ＝１％を得て、入射光強度４０００ｃｄ／
ｍ²を仮定すると、約４０ｃｄ／ｍ²の光が透過してく
ることになる。この光強度は、十分に人間が視認できる
明るさである。

【０１０２】遮光膜ＢＭは周辺部にも額縁状に形成さ
れ、そのパターンはドット状に複数の開口を設けた図６
に示すマトリクス部のパターンと連続して形成されてい
る。

【０１０３】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは遮
光膜ＢＭのエッジ部分と重なるように形成されている。

【０１０４】カラーフィルタＦＩＬは例えば次のように
形成することができる。まず、上部透明ガラス基板ＳＵ
Ｂ２の表面にアクリル系樹脂等の染色基材を形成し、フ
ォトリソグラフィ技術で赤色フィルタ形成領域以外の染
色基材を除去する。この後、染色基材を赤色染料で染
め、固着処理を施して赤色フィルタＲを形成する。次
に、同様な工程を施すことによって、緑色フィルタＧ、
青色フィルタＢを順次形成する。

【０１０５】《オーバーコート膜ＯＣ》オーバーコート
膜ＯＣはカラーフィルタＦＩＬの染料の液晶ＬＣへの漏
洩を防止、及びカラーフィルタＦＩＬ、遮光膜ＢＭによ
る段差の平坦化のために設けられている。オーバーコー
ト膜ＯＣは例えばアクリル樹脂、エポキシ樹脂等の透明
樹脂材料で形成される。

【０１０６】液晶層及び偏光板次に、液晶層、配向膜、偏光板等について説明する。

【０１０７】《液晶層》液晶材料ＬＣとしては、誘電率
異方性△εが正でその値が１３．２、屈折率異方性△ｎ
が０．０８１（５８９ｎｍ、２０°Ｃ）のネマチック液
晶と、誘電率異方性△εが負でその値が−７．３、屈折
率異方性△ｎが０．０５３（５８９ｎｍ、２０°Ｃ）の
ネマチック液晶を用いた。

【０１０８】液晶層の厚み（ギャップ）は、誘電率異方
性△εが正の場合２．８μｍ超４．５μｍ未満とした。
これは、リターデションΔｎ・ｄは０．２５μｍ超０．
３２μｍ未満の時、可視光の範囲内で波長依存性が殆ど
ない誘電率特性が得られ、誘電率異方性△εが正を有す
る液晶の大部分が複屈折率異方性△ｎが０．０７超０．
０９未満であるためである。

【０１０９】一方、誘電率異方性△εが負の場合は、液
晶層の厚み（ギャップ）は、４．２μｍ超８．０μｍ未
満とした。これは誘電率異方性△εが正の液晶と同様
に、リターデションΔｎ・ｄを０．２５μｍ超０．３２
μｍ未満に抑えるためで、誘電率異方性△εが負を有す
る液晶の大部分が複屈折異方性△ｎが０．０４超０．０
６未満であるためである。

【０１１０】又、後述の配向膜と偏光板の組み合わせに
より、液晶分子がラビング方向から電界方向に４５°回
転したとき最大透過率を得ることができる。尚、液晶層
の厚み（ギャップ）はポリマビーズで制御している。

【０１１１】又、液晶材料ＬＣは、ネマチック液晶であ
れば、特に限定したものではない。誘電率異方性△ε
は、その値が大きいほうが、駆動電圧が低減でき、屈折
率異方性△ｎは小さいほうが液晶層の厚み（ギャップ）
を厚くでき、液晶の封入時間が短縮され、かつギャップ
ばらつきを少なくすることができる。

【０１１２】《配向膜》配向膜ＯＲＩとしてはポリイミ
ドを用いる。ラビング方向ＲＤＲは上下基板で互いに平
行にし、かつ、印加電界方向ＥＤＲとのなす角度φＬＣ
は７５°とする。図７にその関係を示す。

【０１１３】尚、ラビング方向ＲＤＲと印加電界方向Ｅ
ＤＲとのなす角度は、液晶材料の誘電率異方性△εが正
であれば、４５°以上９０°未満、誘電率異方性△εが
負であれば、０°を超え４５°以下であれば良い。

【０１１４】《偏光板》偏光板ＰＯＬとしては、日東電
工社製Ｇ１２２０ＤＵ（商品名）を用い、図６に示した
ように、下側の偏光板ＰＯＬ１の偏光透過軸ＭＡＸ１を
ラビング方向ＲＤＲと一致させ、上側の偏光板ＰＯＬ２
の偏光透過軸ＭＡＸ２をそれに直交させる。

【０１１５】これにより、本発明の画素に印加される電
圧（画素電極ＰＸと対向電極ＣＴの間の電圧）を増加さ
せるに伴い、透過率が上昇するノーマリークローズ特性
を得ることができる。

【０１１６】更に、本発明で開示される横電界方式と称
される液晶表示装置では、上側の基板ＳＵＢ２側の表面
の外部から静電気等の高い電位が加わった場合に、表示
の異常が発生する。このため、上側の偏光板ＰＯＬ２の
更に上側或いは表面にシート抵抗が１×１０⁸Ω／□以
下の透明導電膜の層を形成すること、或いは偏光板と前
記透明基板の間にシート抵抗１×１０⁸Ω／□以下のＩ
ＴＯ等の透明導電膜の層を形成すること、或いは偏光板
の粘着層にＩＴＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃等の導電性粒
子を混ぜ、シート抵抗を１×１０⁸Ω／□以下とするこ
とが必要になる。この対策については、公知ではないが
同一出願人による特願平７−２６４４４３号において、
シールド機能向上につき詳しい記載がある。

【０１１７】《マトリクス周辺の構成》図８は上下のガ
ラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面図である。又、図９
は左側に走査回路が接続された外部接続端子ＧＴＭ付近
の断面図である。

【０１１８】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板では複数
個分のデバイスを同時に加工してから分割し、大きいサ
イズであれば製造設備の共用のため、どの品種でも標準
化された大きさのガラス基板を加工してから各品種に合
ったサイズに小さくし、いずれの場合も一通りの工程を
経てからガラスを切断する。

【０１１９】図８、図９は後者の例を示すもので、図
８、図９の両図とも上下基板ＳＵＢ１、ＳＵＢ２の切断
後を表わしており、ＬＮは両基板の切断前の縁を示す。
いずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔ
ｄ及び端子ＣＴＭが存在する（図で上辺と左辺の）部分
はそれらを露出するように上側基板ＳＵＢ２の大きさが
下側基板ＳＵＢ１よりも内側に制限されている。

【０１２０】端子群Ｔｇ、Ｔｄは、それぞれ後述する走
査回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴ
Ｍとそれらの引出し配線部を集積回路チップＣＨＩが搭
載されたテープキャリアパッケージＴＣＰ（図９、図１
０参照）の単位に複数本まとめて名付けたものである。

【０１２１】各群のマトリクス部から外部接続端子部に
至るまでの引出し配線は、両端に近づくにつれ傾斜して
いる。これは、パッケージＴＣＰの配列ピッチ及び各パ
ッケージＴＣＰにおける接続端子ピッチに表示パネルＰ
ＮＬの端子ＤＴＭ、ＧＴＭに合わせるためである。

【０１２２】又、対向電極端子ＣＴＭは、対向電極ＣＴ
に対向電圧を外部から与えるための端子である。マトリ
クス部の対向電極信号線ＣＬは、走査回路用端子ＧＴＭ
の反対側（図では右側）に引出し、各対向電圧信号線を
共通バスラインＣＢで一纏めにして、対向電極端子ＣＴ
Ｍに接続している。

【０１２３】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
は、その縁に沿って、液晶封入口ＩＮＪを除き、液晶Ｌ
Ｃを封止するようにシールパターンＳＬが形成される。
シール材は例えばエポキシ樹脂から成る。

【０１２４】配向膜ＯＲＩ１、ＯＲＩ２の層は、シール
パターンＳＬの内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に構成されている。

【０１２５】エッチングＬＣは液晶分子の向きを設定す
る下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシ
ールパターンＳＬで仕切られた領域に封入されている。
下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の
保護膜ＰＳＶ１の上部に形成される。

【０１２６】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シールパターンＳＬ
の開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪを
エポキシ樹脂などで封止し、上下基板を切断することに
よって組み立てられる。

【０１２７】《表示装置全体等価回路》図１１は本発明
による液晶表示装置の周辺回路の概要説明図であって、
同図に示すように、液晶表示基板は画像表示部がマトリ
クス状に配置された複数の画素の集合により構成され、
各画素は前記液晶表示基板の背部に配置されたバックラ
イトからの透過光を独自に変調制御できるように構成さ
れている。

【０１２８】液晶表示基板の構成要素の１つであるアク
ティブ・マトリクス基板ＳＵＢ１上には、有効画素領域
ARにｘ方向（行方向）に延在し、ｙ方向（列方向）に並
設されたゲート信号線ＧＬと対向電圧信号線ＣＬとそれ
ぞれ絶縁されてｙ方向に延在し、ｘ方向に並設されたド
レイン信号線ＤＬが形成されている。

【０１２９】ここで、ゲート信号線ＧＬ、対向電圧信号
線ＣＬ、ドレイン信号線ＤＬのそれぞれによって囲まれ
る矩形状の領域に単位画素が形成される。

【０１３０】液晶表示基板には、その外部回路として垂
直走査回路Ｖ及び映像信号駆動回路Ｈが備えられ、前記
垂直走査回路Ｖによって前記ゲート信号線ＧＬのそれぞ
れに順次走査信号（電圧）が供給され、そのタイミング
に合わせて映像信号駆動回路Ｈからドレイン信号線ＤＬ
に映像信号（電圧）を供給するようになっている。

【０１３１】尚、垂直走査回路Ｖ及び映像信号駆動回路
Ｈは、液晶駆動電源回路３から電源が供給されるととも
に、ＣＰＵ１からの画像情報がコントローラ２によって
それぞれ表示データ及び制御信号に分けられて入力され
るようになっている。

【０１３２】《駆動方法》図１２は本発明の液晶表示装
置の駆動波形図である。対向電圧をＶＣＨとＶＣＬの２
値の交流矩形波にし、それに同期させて走査信号ＶＧ
（ｉ−１）、ＶＧ（ｉ）の非選択電圧を１走査期間毎
に、ＶＣＨとＶＣＬの２値で変化させる。対向電圧の振
幅幅と非選択電圧の振幅値は同一にする。

【０１３３】映像信号電圧は、液晶層に印加したい電圧
から、対向電圧の振幅の１／２を差し引いた電圧であ
る。

【０１３４】対向電圧は直流でも良いが、交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
が可能になる。

【０１３５】《蓄積容量Ｃｓｔｇの働き》蓄積容量Ｃｓ
ｔｇは、画素に書き込まれた（薄膜トランジスタＴＦＴ
がオフした後の）映像情報を長く蓄積するために設けら
れる。

【０１３６】本発明で用いている電界を基板面と平行に
印加する方式では、電界を基板面に垂直に印加する方式
と異なり、画素電極と対向電極で構成される容量（所謂
液晶容量）が殆ど無いため、蓄積Ｃｓｔｇは必須の構成
要素である。

【０１３７】又、蓄積容量Ｃｓｔｇは、薄膜トランジス
タＴＦＴがスイッチングするとき、画素電極電位Ｖｓに
対するゲート電位変化△Ｖｇの影響を低減するようにも
働く。この様子を式で表わすと次のようになる。

【０１３８】△Ｖｓ＝［Ｃｇｓ／（Ｃｇｓ＋Ｃｓｔｇ＋
Ｃｐｉｘ）］×ΔＶｇここで、Ｃｇｓは薄膜トランジスタＴＦＴのゲート電極
ＧＴとソース電極ＳＤＩとの間に形成される寄生容量、
Ｃｐｉｘは画素電極ＰＸと対向電極ＣＴとの間に形成さ
れる容量、△ＶｓはΔＶｇによる画素電極電位の変化
分、所謂フィードスルー電圧を表わす。

【０１３９】この変化分△Ｖｓは液晶ＬＣに加わる直流
成分の原因となるが、保持容量Ｃｓｔｇを大きくする
程、その値を小さくすることができる。

【０１４０】液晶ＬＣに印加される直流成分の低減は、
液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に
前の画像が残る所謂焼き付きを低減することができる。

【０１４１】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤＩ、ドレイン電極ＳＤ２とのオーバーラップ
面積が増え、従って寄生容量Ｃｇｓが大きくなり、画素
電極電位Ｖｓはゲート（走査）信号Ｖｇの影響を受けや
すくなるという逆効果が生じる。しかし、蓄積容量Ｃｓ
ｔｇを設けることによりこのデメリットも解消する。

【０１４２】《製造方法》次に、上述した液晶表示装置
の基板SUB1側の製造方法について説明する。

【０１４３】図１３、図１４および図１５は本発明によ
る液晶表示装置の製造工程の説明図であって、同図にお
いて、中央の文字は工程名の略称であり、図中左側は図
３に示した薄膜トランジスタＴＦＴ部分、右側は図ゲー
ト端子付近の断面形状でみた加工の流れを示す。

【０１４４】なお、以下における写真処理は、フォトレ
ジストの塗布からマスクを使用した選択露光を経て、そ
れを現像するまでの一連作業を示すものとし、繰り返し
の説明は避ける。以下区分けした工程に従って説明す
る。

【０１４５】工程Ａ（図１３）ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基
板ＳＵＢ１上に膜厚が３００ｎｍのＡｌ−Ｐｄ、Ａｌ−
Ｗ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜ｇ
１をスパッタリングにより設ける。写真処理後、リン酸
と哨酸と氷酢酸との混酸液で導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート電極ＧＴ、走査信号
線ＧＬ、対向電極ＣＴ、対向電圧信号線ＣＬ、電極ＰＬ
１、ゲート端子ＧＴＭ、共通バスラインＣＢの第１導電
層、対向電極端子ＣＴＭの第１導電層、ゲート端子ＧＴ
Ｍを接続する陽極酸化バスラインＳＨｇ（図示せず）及
び陽極酸化バスラインＳＨｇに接続された陽極酸化パッ
ド（図示せず）を形成する。

【０１４６】工程Ｂ（図１３）直接描画による陽極酸化マスクＡＯの形成後、３％酒石
酸をアンモニアによりＰＨ６．２５±０．０５に調整し
た溶液をエチレングリコール液で１：９に希釈した液か
らなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成電流
密度が０．５ｍＡ／ｃｍ²になるように調整する（定電
流化成）。

【０１４７】次に、所定のアルミナ（Ａｌ₂Ｏ₃）の膜
厚が得られるのに必要な化成電圧１２５Ｖに達するまで
陽極酸化を行う。その後、この状態で数１０分保持する
ことが望ましい（定電圧化成）。これは均一なＡｌ₂Ｏ
₃膜を得る上で大事なことである。それによって、導電
膜ｇ１が陽極酸化され、ゲート電極ＧＴ、走査信号線Ｇ
Ｌ、対向電極ＣＴ、対向電圧信号線ＣＬ及び電極ＰＬ１
上に膜厚が１８０ｂｎｍの陽極酸化膜ＡＯＦが形成され
る。

【０１４８】工程Ｃ（図１３）膜厚が１４０ｎｍのＩＴＯ膜からなる透明導電膜ｇ２を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で透明導電膜ｇ２を選択
的にエッチングすることにより、ゲート端子ＧＴＭの最
上層、ドレイン端子ＤＴＭ及び対向電極端子ＣＴＭの第
２導電膜を形成する。

【０１４９】工程Ｄ（図１４）プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２２０ｎｍの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２００ｎｍのｉ型非晶質Ｓｉ膜を設けた
後、プラズマＣＶＤ装置にシランガス、水素ガス、ホス
フィンガスを導入して、膜厚が３０ｎｍのＮ（＋）型非
晶質Ｓｉ膜を設ける。

【０１５０】工程Ｅ（図１４）写真処理後、ドライエッチングガスとしてＳＦ６を使用
してＮ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択
的にエッチングすることにより、ｉ型半導体層ＡＳの島
を形成する。

【０１５１】工程Ｆ（図１４）写真処理後、ドライエッチングガスとしてＳＦ６を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【０１５２】工程Ｇ（図１５）膜厚が６０ｎｍのＣｒからなる導電膜ｄ１をスパッタリ
ングにより設け、さらに膜厚が４００ｎｍのＡｌ−Ｐ
ｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等から
なる導電膜ｄ２をスパッタリングにより設ける。写真処
理後、導電膜ｄ２を工程Ａと同様の液でエッチングし、
導電膜ｄ１を硝酸第２セリウムアンモニウム溶液でエッ
チングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイ
ン電極ＳＤ２、画素電極ＰＸ、電極ＰＬ２、共通バスラ
インＣＢの第２導電層、第３導電層及びドレイン端子Ｄ
ＴＭを短絡するバスラインＳＨｄ（図示せず）を形成す
る。次に、ドライエッチング装置にＳＦ６を導入して、
Ｎ（＋）型非晶質Ｓｉ膜をエッチングすることにより、
ソースとドレイン間のＮ（＋）型半導体層ｄ０を選択的
に除去する。

【０１５３】工程Ｈ（図１５）プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が５００ｎｍの窒化Ｓｉ膜を設
ける。写真処理後、ドレインエッチングガスとしてＳＦ
６を使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッ
チングすることによって、保護膜ＰＳＶ１を形成する。

【０１５４】《ＴＣＰの接続構造》前記した図１０は、
走査信号駆動回路Ｖや映像信号駆動回路Ｈを構成する集
積回路チップＣＨＩがフレキシブル配線基板に搭載され
たテープキャリアパッケージの断面構造を示す図であ
り、図１９はそれを液晶表示パネルの、本例では走査信
号回路用端子ＧＴＭに接続した状対を示す要部断面図で
ある。

【０１５５】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であって、例えばＣｕから成り、それぞ
れの内側の先端部（通称インナーリード）には集積回路
ＣＨＩのボンディングパッドＰＡＤが所謂フェースダウ
ンボンディング法により接続される。

【０１５６】端子ＴＴＢ、ＴＴＭの外側の先端部（通称
アウターリード）はそれぞれ半導体集積回路チップＣＨ
Ｉの入力及び出力に対応し、半田付け等によりＣＲＴ／
ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣ
Ｆによって液晶表示パネルＰＮＬに接続される。

【０１５７】ＴＣＰは、その先端部がパネルＰＮＬ側の
接続端子ＧＴＭを露出した保護膜ＰＳＶ１を覆うように
パネルにＰＮＬに接続されている。従って、外側接続端
子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１かパッケージＴＣ
Ｐの少なくとも一方で覆われるので電触に対して強くな
る。

【０１５８】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際、半田が余計な所へ
付かないようにマスクするためのソルダレジスト膜であ
る。シールパターンＳＬの外側の上下ガラス基板の隙間
は、洗浄後にエポキシ樹脂ＥＰＸ等により保護され、パ
ッケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコ
ン樹脂ＳＩＬが充填されて保護が多重化されている。

【０１５９】《駆動回路基板ＰＣＢ３》駆動回路基板Ｐ
ＣＢ３には、ＩＣ（ＣＨＩ）、コンデンサ、抵抗等の電
子部品が搭載されている。この駆動回路基板ＰＣＢ２に
は、１つの電圧源から複数の分圧した安定化された電圧
源を得るための電源回路や、ホスト（上位演算処理装
置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表
示装置用の情報に変換する回路を含む回路ＳＵＰが搭載
されている。

【０１６０】なお、繰り返しになるが、本発明は上記し
た横電界方式のアクティブマトリクス型液晶表示装置に
限って適用されるものではなく、縦電界方式、あるいは
単純マトリクス方式の液晶表示装置にも適用可能であ
る。

【０１６１】

【発明の効果】以上説明したように、本発明によれば、
回路基板とフレームの間の固定構造におけるスペーサと
して当該回路基板に搭載された電子部品を利用するもの
であるため、スペーサの張り付け作業が不要となり、イ
ンターフェースコネクタ等の挿抜による機械的ストレス
がＴＣＰの断線を招くことのない強固な固定が得られ
る。また、スペーサの貼り付け作業が不要となるため、
部品点数が削減でき、製造工程が簡素化されて低コスト
で高信頼性を有する液晶表示装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の１実施例の全体構
成を説明する模式平面図である。

【図２】図１のＡ−Ａ線に沿って切断した要部断面図で
ある。

【図３】本発明の液晶表示装置の一例であるアクティブ
・マトリクス方式カラー液晶表示装置の一画素とブラッ
クマトリクスＢＭの遮光領域およびその周辺を示す平面
図である。

【図４】図３の４ー４切断線における薄膜トランジスタ
ＴＦＴの断面図である。

【図５】図３の５ー５切断線における蓄積容量Ｃｓｔｇ
の断面図である。

【図６】横電界方式の液晶表示基板の画像表示領域にお
ける１画素の電極近傍の断面図と基板周辺部の断面図で
ある。

【図７】配向膜のラビング方向と印加電界方向ＥＤＲと
のなす角度の説明図である。

【図８】上下の基板を含む表示パネルのマトリクス周辺
の要部平面図である。

【図９】左側に走査回路が接続された外部端子付近の断
面図である。

【図１０】ゲートＴＣＰの出力側および入力側の断面構
造の説明図である。

【図１１】本発明による液晶表示装置の周辺回路の概要
説明図である。

【図１２】本発明の液晶表示装置の駆動波形図である。

【図１３】本発明による液晶表示装置の製造工程の説明
図である。

【図１４】本発明による液晶表示装置の製造工程の図１
３に続く説明図である。

【図１５】本発明による液晶表示装置の製造工程の図１
４に続く説明図である。

【図１６】液晶表示装置の全体構成例を説明する展開斜
視図である。

【図１７】回路基板と上フレームとの固定部分を説明す
る要部断面図である。

【図１８】インターフェース回路基板の構成例の説明図
である。

【符号の説明】

ＳＨＤ金属板からなる上フレームＷＤ表示窓ＩＮＳ１〜３絶縁シートＰＣＢ１ドレイン側回路基板ＰＣＢ２ゲート側回路基板ＰＣＢ３インターフェース回路基板ＪＮ１〜３回路基板ＰＣＢ１〜３同士を電気的に接続
するジョイナＴＣＰ１，ＴＣＰ２，ＴＣＰ３テープキャリアパッケ
ージ（ＴＣＰ）ＰＮＬ液晶表示パネルＰＯＬ１，ＰＯＬ２偏光板ＧＣゴムクッションＩＬＳ遮光スペーサＰＲＳプリズムシートＳＰＳ拡散シートＧＬＢ導光板ＲＦＳ反射シートＭＣＡ一体化成形により形成された下フレーム（下側
ケース）ＭＯＭＣＡの開口ＣＴインターフェースコネクタＬＰＣランプコードＥＰ電子部品。

Claims

【特許請求の範囲】

【請求項１】対向配置された少なくとも一方に画素選択
用の電極を有する一対の透明基板の間に液晶層を挟持し
てなる液晶パネルと、前記液晶パネルを挟んで配置され
た上偏光板および下偏光板と、前記液晶パネルの周縁に
取り付けて当該液晶パネルの電極との間をテープキャリ
アパッドを用いて接続して表示のための各種信号電圧を
印加するための電子部品を搭載した回路基板と、前記液
晶パネルの背面に設置されたバックライトとを上下のフ
レームで固定してなる液晶表示装置において、前記回路
基板に搭載された電子部品に当該フレームと当該回路基
板の間の隙間を満たして固定するためのスペーサ機能を
持たせたことを特徴とする液晶表示装置。