JPH11143556A - ２相交流電源回路 - Google Patents
２相交流電源回路Info
- Publication number
- JPH11143556A JPH11143556A JP32242597A JP32242597A JPH11143556A JP H11143556 A JPH11143556 A JP H11143556A JP 32242597 A JP32242597 A JP 32242597A JP 32242597 A JP32242597 A JP 32242597A JP H11143556 A JPH11143556 A JP H11143556A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- peak
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010354 integration Effects 0.000 claims abstract description 13
- 230000010355 oscillation Effects 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 周囲温度変化等に対し一定電圧の２相交流電
源を得る。 【解決手段】 抵抗とコンデンサで増幅器の出力を正帰
還し発振周波数を得る増幅器と、増幅器から出力される
正弦波を増幅し出力を得る第１及び第２の電力増幅器及
び電圧レベルを変換する変圧器と、出力された正弦波の
ピークをピ-クホ-ルドする第１及び第２のピークホール
ド回路と、ピークホールドされた電圧と比較する基準電
圧を操作し出力電圧を設定して直流成分に対し大きな利
得を持ち差分を出力をする第１及び第２の積分回路と、
積分回路の出力がゲートに入力されるＪ−ＦＥＴのドレ
インソース間のチヤネル抵抗を介し発振出力を得る増幅
器及び発振出力を移相し増幅する増幅器に負帰還入力し
夫々利得を制御し２相の交流電源出力を得て、周囲温度
が変化した場合及び、負荷が変動した場合にも一定の電
圧の正弦波電源と成すことができる。
源を得る。 【解決手段】 抵抗とコンデンサで増幅器の出力を正帰
還し発振周波数を得る増幅器と、増幅器から出力される
正弦波を増幅し出力を得る第１及び第２の電力増幅器及
び電圧レベルを変換する変圧器と、出力された正弦波の
ピークをピ-クホ-ルドする第１及び第２のピークホール
ド回路と、ピークホールドされた電圧と比較する基準電
圧を操作し出力電圧を設定して直流成分に対し大きな利
得を持ち差分を出力をする第１及び第２の積分回路と、
積分回路の出力がゲートに入力されるＪ−ＦＥＴのドレ
インソース間のチヤネル抵抗を介し発振出力を得る増幅
器及び発振出力を移相し増幅する増幅器に負帰還入力し
夫々利得を制御し２相の交流電源出力を得て、周囲温度
が変化した場合及び、負荷が変動した場合にも一定の電
圧の正弦波電源と成すことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、オーデイオ増幅回
路等に用いられる２相の正弦波を出力する交流電源に関
するものである。
路等に用いられる２相の正弦波を出力する交流電源に関
するものである。
【０００２】
【従来の技術】従来オーディオ回路等に用いられる交流
電源の回路を図２に示す。抵抗ＲとコンデンサＣで構成
される周波数決定回路１’は、増幅器２’の出力から抵
抗Ｒ１とコンデンサＣ１の直列回路で増幅器２’の入力
に正帰還され抵抗Ｒ２とコンデンサＣ２の並列回路で接
地され、正弦波が発振される。しかし、この状態では、
発振した正弦波が発散するか又は収束してしまうので、
増幅器２’の出力を整流ダイオードで整流してピークホ
ールドするピークホールド回路３’を設け、出力される
正弦波の負のピークを検出し、負の直流電圧を保持す
る。
電源の回路を図２に示す。抵抗ＲとコンデンサＣで構成
される周波数決定回路１’は、増幅器２’の出力から抵
抗Ｒ１とコンデンサＣ１の直列回路で増幅器２’の入力
に正帰還され抵抗Ｒ２とコンデンサＣ２の並列回路で接
地され、正弦波が発振される。しかし、この状態では、
発振した正弦波が発散するか又は収束してしまうので、
増幅器２’の出力を整流ダイオードで整流してピークホ
ールドするピークホールド回路３’を設け、出力される
正弦波の負のピークを検出し、負の直流電圧を保持す
る。
【０００３】増幅器２’の利得を決定する利得決定回路
４’では、増幅器２’の出力を抵抗Ｒ３を介し負帰還入
力すると共に、ダイオード３ａと抵抗及びコンデンサ回
路でピークホールドするピークホールド回路３’で検出
した負の電圧値をＪ−ＦＥＴ５のゲートとソース間に印
加することによってＪ−ＦＥＴ５のドレイン・ソース間
のチヤネル抵抗を制御しドレインに接続される抵抗Ｒ４
を介して増幅器２’の負帰還入力端を接地する。この
時、出力される正弦波の周波数は、１／２πＣＲであ
る。但しＲ＝Ｒ１＝Ｒ２，Ｃ＝Ｃ１＝Ｃ２である。増幅
器２’から出力された正弦波を電力増幅器７’で電力増
幅し、電圧変換器８’を介し、出力端９’から第１の交
流電源出力を得ていた。
４’では、増幅器２’の出力を抵抗Ｒ３を介し負帰還入
力すると共に、ダイオード３ａと抵抗及びコンデンサ回
路でピークホールドするピークホールド回路３’で検出
した負の電圧値をＪ−ＦＥＴ５のゲートとソース間に印
加することによってＪ−ＦＥＴ５のドレイン・ソース間
のチヤネル抵抗を制御しドレインに接続される抵抗Ｒ４
を介して増幅器２’の負帰還入力端を接地する。この
時、出力される正弦波の周波数は、１／２πＣＲであ
る。但しＲ＝Ｒ１＝Ｒ２，Ｃ＝Ｃ１＝Ｃ２である。増幅
器２’から出力された正弦波を電力増幅器７’で電力増
幅し、電圧変換器８’を介し、出力端９’から第１の交
流電源出力を得ていた。
【０００４】また、周波数決定回路１’から得られた正
弦波を２次のローパスフィルタ１１’を介し、バッファ
用増幅器１２’による２次のローパスフィルタ１１’に
より移相遅延させて、電力増幅器１３’により電力増幅
し、電圧変換器１４’を介し出力端子１５’から第２の
交流電源出力を得ていた。
弦波を２次のローパスフィルタ１１’を介し、バッファ
用増幅器１２’による２次のローパスフィルタ１１’に
より移相遅延させて、電力増幅器１３’により電力増幅
し、電圧変換器１４’を介し出力端子１５’から第２の
交流電源出力を得ていた。
【０００５】
【発明が解決しようとする課題】しかしながら、整流ダ
イオード６の順方向電圧は、周囲の温度変化に依存し、
変化する特性を持っている。一般にダイオ-ドの順方向
電圧Ｖｄは、周囲温度が高温になると、常温時よりも低
い電圧になり、周囲温度が低温になると、常温時よりも
高い電圧になる特性を持っている。Ｊ−ＦＥＴ５のドレ
インとソース間のチャネル対抗は、ピークホールド回路
３’の負の電圧値に依存する。従って周囲温度が変化し
た場合、増幅器利得決定回路４’の定数が周囲温度によ
って変化し、増幅器２’の利得が変化するので出力端
９’の交流電圧が変化してしまう。
イオード６の順方向電圧は、周囲の温度変化に依存し、
変化する特性を持っている。一般にダイオ-ドの順方向
電圧Ｖｄは、周囲温度が高温になると、常温時よりも低
い電圧になり、周囲温度が低温になると、常温時よりも
高い電圧になる特性を持っている。Ｊ−ＦＥＴ５のドレ
インとソース間のチャネル対抗は、ピークホールド回路
３’の負の電圧値に依存する。従って周囲温度が変化し
た場合、増幅器利得決定回路４’の定数が周囲温度によ
って変化し、増幅器２’の利得が変化するので出力端
９’の交流電圧が変化してしまう。
【０００６】この場合、周囲温度が低温のときには、常
温のときより大きい振幅になり、高い出力電圧になり、
周囲温度が高温のときには、常温のときより小さい振幅
になり、低い出力電圧になる。つまり周囲温度の変化に
出力電圧の値が依存し変化してしまう特性である。
温のときより大きい振幅になり、高い出力電圧になり、
周囲温度が高温のときには、常温のときより小さい振幅
になり、低い出力電圧になる。つまり周囲温度の変化に
出力電圧の値が依存し変化してしまう特性である。
【０００７】また、電力増幅器７’及び１３’と変圧器
８’及び１４’は、負荷によって出力電圧値が変動す
る。負荷が大きく、大電流を供給しなければならない場
合、出力電圧が出力インピーダンスと増加した電流の積
の分だけ低下する。つまり負荷に依存し、第１及び第２
の交流電源出力の負荷変動で出力電圧値が変化してしま
う。
８’及び１４’は、負荷によって出力電圧値が変動す
る。負荷が大きく、大電流を供給しなければならない場
合、出力電圧が出力インピーダンスと増加した電流の積
の分だけ低下する。つまり負荷に依存し、第１及び第２
の交流電源出力の負荷変動で出力電圧値が変化してしま
う。
【０００８】
【課題を解決するための手段】本発明は、発振出力を得
る発振回路と、前記発振回路の出力を増幅する第１の電
力増幅回路と、前記第１の電力増幅回路の出力電圧をレ
ベル変換し出力する第１の電圧変換器と、前記第１の電
圧変換器の出力をピ-クホ-ルドする第１のピークホール
ド回路と、前記第１のピークホールド回路の出力と基準
電圧とを比較しその差分を出力する第１の比較回路と、
前記第１の比較回路の出力により出力電圧の変動を阻止
するように制御する第１の制御回路と、前記発振回路の
出力を増幅する第２の電力増幅回路と、前記第２の電力
増幅回路の出力電圧をレベル変換し出力する第２の電圧
変換器と、前記第２の電圧変換器の出力をピ-クホ-ルド
する第２のピークホールド回路と、前記第２のピークホ
ールド回路の出力と前記基準電圧とを比較しその差分を
出力する第２の比較回路と、前記第２の比較回路の出力
で第２の出力電圧の変動を制御する第２の制御回路と、
を具備する２相交流電源回路である。
る発振回路と、前記発振回路の出力を増幅する第１の電
力増幅回路と、前記第１の電力増幅回路の出力電圧をレ
ベル変換し出力する第１の電圧変換器と、前記第１の電
圧変換器の出力をピ-クホ-ルドする第１のピークホール
ド回路と、前記第１のピークホールド回路の出力と基準
電圧とを比較しその差分を出力する第１の比較回路と、
前記第１の比較回路の出力により出力電圧の変動を阻止
するように制御する第１の制御回路と、前記発振回路の
出力を増幅する第２の電力増幅回路と、前記第２の電力
増幅回路の出力電圧をレベル変換し出力する第２の電圧
変換器と、前記第２の電圧変換器の出力をピ-クホ-ルド
する第２のピークホールド回路と、前記第２のピークホ
ールド回路の出力と前記基準電圧とを比較しその差分を
出力する第２の比較回路と、前記第２の比較回路の出力
で第２の出力電圧の変動を制御する第２の制御回路と、
を具備する２相交流電源回路である。
【０００９】又、本発明は、抵抗及びコンデンサで正帰
還して発振周波数を決定し発振出力を得る発振回路と、
前記発振回路の出力を増幅する第１の電力増幅回路と、
前記第１の電力増幅回路の出力電圧をレベル変換して出
力をする第１の電圧変換器と、前記第１の電圧変換器の
出力をピ-クホ-ルドする第１のピークホールド回路と、
前記第１のピークホールド回路の出力電圧と基準電圧と
を比較しその差分を出力する第１の積分回路と、前記発
振回路の出力から第１の抵抗を介し負帰還入力すると共
に前記第１の積分回路の出力を第１のＪ−ＦＥＴのゲー
トに入力しドレイン・ソース間のチヤネル抵抗と第２の
抵抗を直列接続して前記発振回路の増幅器の負帰還入力
端を接地する第１の制御回路と、前記発振回路の出力を
増幅する第２の電力増幅回路と、前記電力増幅回路の出
力電圧をレベル変換して出力をする第２の電圧変換器
と、前記電圧変換器の出力をピ-クホ-ルドする第２のピ
ークホールド回路と、前記第２のピークホールド回路の
出力電圧と前記基準電圧とを比較しその差分を出力する
第２の積分回路と、前記発振回路の出力から第３の抵抗
を介し負帰還入力すると共に前記第２の積分回路の出力
を第２のＪ−ＦＥＴのゲートに入力しドレイン・ソース
間のチヤネル抵抗と第４の抵抗を直列接続して前記発振
回路の増幅器の負帰還入力端を接地する第２の制御回路
と、を具備する２相交流電源回路である。
還して発振周波数を決定し発振出力を得る発振回路と、
前記発振回路の出力を増幅する第１の電力増幅回路と、
前記第１の電力増幅回路の出力電圧をレベル変換して出
力をする第１の電圧変換器と、前記第１の電圧変換器の
出力をピ-クホ-ルドする第１のピークホールド回路と、
前記第１のピークホールド回路の出力電圧と基準電圧と
を比較しその差分を出力する第１の積分回路と、前記発
振回路の出力から第１の抵抗を介し負帰還入力すると共
に前記第１の積分回路の出力を第１のＪ−ＦＥＴのゲー
トに入力しドレイン・ソース間のチヤネル抵抗と第２の
抵抗を直列接続して前記発振回路の増幅器の負帰還入力
端を接地する第１の制御回路と、前記発振回路の出力を
増幅する第２の電力増幅回路と、前記電力増幅回路の出
力電圧をレベル変換して出力をする第２の電圧変換器
と、前記電圧変換器の出力をピ-クホ-ルドする第２のピ
ークホールド回路と、前記第２のピークホールド回路の
出力電圧と前記基準電圧とを比較しその差分を出力する
第２の積分回路と、前記発振回路の出力から第３の抵抗
を介し負帰還入力すると共に前記第２の積分回路の出力
を第２のＪ−ＦＥＴのゲートに入力しドレイン・ソース
間のチヤネル抵抗と第４の抵抗を直列接続して前記発振
回路の増幅器の負帰還入力端を接地する第２の制御回路
と、を具備する２相交流電源回路である。
【００１０】本発明は、周囲温度の温度変化と負荷の変
動に対し出力電圧が依存し変動することのないように電
圧変換器の２次側から出力を検出し制御して、所定の周
波数の位相が異なる２相の正弦波を所定のレベルで出力
し維持することができる。
動に対し出力電圧が依存し変動することのないように電
圧変換器の２次側から出力を検出し制御して、所定の周
波数の位相が異なる２相の正弦波を所定のレベルで出力
し維持することができる。
【００１１】
【発明の実施の形態】本発明による２相交流電源回路の
一実施例を図１の回路図を用いて説明する。本実施例
は、オーディオ回路に用いられる低い周波数の２つの関
連する位相関係で基準電圧と比較し維持する交流電源回
路である。発振周波数は、抵抗Ｒ１及びＲ２とコンデン
サＣ１及びＣ２で構成される発振周波数決定回路１によ
り決定される。増幅器２の出力は、抵抗Ｒ１とコンデン
サＣ１の直列回路で増幅器２の＋入力端に入力され、さ
らに抵抗Ｒ２とコンデンサＣ２の並列回路で接地されて
正弦波が発振される。
一実施例を図１の回路図を用いて説明する。本実施例
は、オーディオ回路に用いられる低い周波数の２つの関
連する位相関係で基準電圧と比較し維持する交流電源回
路である。発振周波数は、抵抗Ｒ１及びＲ２とコンデン
サＣ１及びＣ２で構成される発振周波数決定回路１によ
り決定される。増幅器２の出力は、抵抗Ｒ１とコンデン
サＣ１の直列回路で増幅器２の＋入力端に入力され、さ
らに抵抗Ｒ２とコンデンサＣ２の並列回路で接地されて
正弦波が発振される。
【００１２】増幅器２は、利得を制御するため増幅器２
の出力を−入力端に入力する利得制御回路４の抵抗Ｒ３
と増幅器２の−入力端を接地する抵抗Ｒ４（但しジャン
クションタイプ電解効果トランジスタＪ−ＦＥＴ５のド
レインＤ−ソースＳ間の抵抗を含む）により、１＋Ｒ１
／Ｒ２＋Ｃ２／Ｃ１＝（Ｒ３＋Ｒ４）／Ｒ４の条件で正
弦波を発振する。従ってＣ１＝Ｃ２＝Ｃ，Ｒ１＝Ｒ２＝
Ｒとした場合、Ｒ３＝２Ｒ４の条件で発振する。発振周
波数は１／２πＣＲである。
の出力を−入力端に入力する利得制御回路４の抵抗Ｒ３
と増幅器２の−入力端を接地する抵抗Ｒ４（但しジャン
クションタイプ電解効果トランジスタＪ−ＦＥＴ５のド
レインＤ−ソースＳ間の抵抗を含む）により、１＋Ｒ１
／Ｒ２＋Ｃ２／Ｃ１＝（Ｒ３＋Ｒ４）／Ｒ４の条件で正
弦波を発振する。従ってＣ１＝Ｃ２＝Ｃ，Ｒ１＝Ｒ２＝
Ｒとした場合、Ｒ３＝２Ｒ４の条件で発振する。発振周
波数は１／２πＣＲである。
【００１３】発振した低周波数出力は、電力増幅器７に
よって電力増幅され、変圧変換器８によって、出力電圧
レベルを変換し出力端子９から第１の交流電源出力を得
る。出力端子９から出力された電源電圧による正弦波
は、増幅器３ａの＋入力端に入力され、また、増幅器３
ａの出力から抵抗Ｒ６とダイオード３ｂの直列回路を通
して−入力端に負帰還し、コンデンサＣ３と抵抗Ｒ７の
並列回路で接地されるピークホールド回路３によって安
定した正のピーク値Ｖａ１を検出出力とする。
よって電力増幅され、変圧変換器８によって、出力電圧
レベルを変換し出力端子９から第１の交流電源出力を得
る。出力端子９から出力された電源電圧による正弦波
は、増幅器３ａの＋入力端に入力され、また、増幅器３
ａの出力から抵抗Ｒ６とダイオード３ｂの直列回路を通
して−入力端に負帰還し、コンデンサＣ３と抵抗Ｒ７の
並列回路で接地されるピークホールド回路３によって安
定した正のピーク値Ｖａ１を検出出力とする。
【００１４】ピークホールド回路３の検出出力Ｖａ１
は、抵抗Ｒ８を介し積分回路６の増幅器６ａの−入力端
に入力される。増幅器６ａは、抵抗Ｒ９とコンデンサＣ
４の直列回路で負帰還されて、直流成分で高増幅率を有
する積分回路６を構成する。また、増幅器６ａは、＋入
力端に、図示せずも直流電源から抵抗分割されて可変調
節され設定される基準電圧Ｖｓが印加される。積分回路
６は、出力電圧を決める基準電圧設定回路１０を有し、
ピークホールド回路３によって検出された正のピークの
電圧値Ｖａ１と基準電圧Ｖｓとが較され、その差分Ｖｂ
１を出力する。 積分回路６から出力される差分の電圧
Ｖｂ１は、増幅器２の利得を制御する利得制御回路４の
抵抗値Ｒ４を変えるＪ−ＦＥＴ５のゲートＧとソースＳ
間に印加される。
は、抵抗Ｒ８を介し積分回路６の増幅器６ａの−入力端
に入力される。増幅器６ａは、抵抗Ｒ９とコンデンサＣ
４の直列回路で負帰還されて、直流成分で高増幅率を有
する積分回路６を構成する。また、増幅器６ａは、＋入
力端に、図示せずも直流電源から抵抗分割されて可変調
節され設定される基準電圧Ｖｓが印加される。積分回路
６は、出力電圧を決める基準電圧設定回路１０を有し、
ピークホールド回路３によって検出された正のピークの
電圧値Ｖａ１と基準電圧Ｖｓとが較され、その差分Ｖｂ
１を出力する。 積分回路６から出力される差分の電圧
Ｖｂ１は、増幅器２の利得を制御する利得制御回路４の
抵抗値Ｒ４を変えるＪ−ＦＥＴ５のゲートＧとソースＳ
間に印加される。
【００１５】Ｊ−ＦＥＴ５のドレイン・ソース間の抵抗
（チャネル抵抗）は、ゲートとソース間の印加電圧が負
の高い電圧の場合、大きい値のドレイン・ソース間のチ
ャネル抵抗を有し、負の低い電圧の場合、ドレイン・ソ
ース間のチャネル抵抗は小さい抵抗を有する。利得制御
回路４は、Ｊ−ＦＥＴ５のドレイン・ソース間のチャネ
ル抵抗を含む抵抗Ｒ４の接地抵抗として、増幅器２の負
帰還抵抗Ｒ３との抵抗比により利得を制御する。このた
めに、出力端子９から出力される電圧ＶＯ１は、周囲の
温度変化に対し安定する。
（チャネル抵抗）は、ゲートとソース間の印加電圧が負
の高い電圧の場合、大きい値のドレイン・ソース間のチ
ャネル抵抗を有し、負の低い電圧の場合、ドレイン・ソ
ース間のチャネル抵抗は小さい抵抗を有する。利得制御
回路４は、Ｊ−ＦＥＴ５のドレイン・ソース間のチャネ
ル抵抗を含む抵抗Ｒ４の接地抵抗として、増幅器２の負
帰還抵抗Ｒ３との抵抗比により利得を制御する。このた
めに、出力端子９から出力される電圧ＶＯ１は、周囲の
温度変化に対し安定する。
【００１６】出力端子９の出力電圧ＶＯ１が負荷の変動
によりその正弦波の振幅が低下した場合、ピークホール
ド回路３の出力電圧Ｖａ１は低下する。Ｖａ１が低下し
た場合は、積分回路６の出力Ｖｂ１は上昇し、Ｊ−ＦＥ
Ｔ５のチャネル抵抗が減少し、Ｒ４が小となり増幅器２
の利得を増し、増幅器２の正弦波電圧が上昇する。また
出力電圧ＶＯ１の正弦波の振幅が上昇した場合は、各部
の動作が逆の動作となり、出力電圧ＶＯ１の正弦波の振
幅が低下するように制御される。周囲温度の変化と負荷
の変動に対し安定な正弦波出力を得ることができる。
によりその正弦波の振幅が低下した場合、ピークホール
ド回路３の出力電圧Ｖａ１は低下する。Ｖａ１が低下し
た場合は、積分回路６の出力Ｖｂ１は上昇し、Ｊ−ＦＥ
Ｔ５のチャネル抵抗が減少し、Ｒ４が小となり増幅器２
の利得を増し、増幅器２の正弦波電圧が上昇する。また
出力電圧ＶＯ１の正弦波の振幅が上昇した場合は、各部
の動作が逆の動作となり、出力電圧ＶＯ１の正弦波の振
幅が低下するように制御される。周囲温度の変化と負荷
の変動に対し安定な正弦波出力を得ることができる。
【００１７】また、増幅器２から出力される正弦波を２
次ローパスフィルタ１１を有した移相回路で位相遅延さ
せバッファ増幅器１２を介し出力し、電力増幅器１３及
び電圧変換器１４により出力端子１５から第２の交流電
源出力電圧ＶＯ２を得る。出力端子９から出力される交
流電源出力電圧ＶＯ１と出力端子１５から出力される交
流電源出力電圧ＶＯ２は位相が一定、例えば９０°に保
持される。
次ローパスフィルタ１１を有した移相回路で位相遅延さ
せバッファ増幅器１２を介し出力し、電力増幅器１３及
び電圧変換器１４により出力端子１５から第２の交流電
源出力電圧ＶＯ２を得る。出力端子９から出力される交
流電源出力電圧ＶＯ１と出力端子１５から出力される交
流電源出力電圧ＶＯ２は位相が一定、例えば９０°に保
持される。
【００１８】出力電圧ＶＯ２が負荷の変動によりその正
弦波の振幅が低下した場合、ピークホールド回路１６の
出力電圧Ｖａ２も低下する。Ｖａ２が低下した場合は、
積分回路６の出力Ｖｂ２が上昇し、Ｊ−ＦＥＴ１８のチ
ャネル抵抗が減少し、増幅器１３の利得を高利得にし、
電力増幅器１３の出力正弦波電圧が上昇する。また出力
電圧ＶＯ２の正弦波の振幅が上昇した場合は、各動作が
逆の動作となり、出力電圧ＶＯ２の正弦波の振幅が低下
するように制御される。これらの制御動作を維持すこと
によって、周囲温度の変化と負荷の変動に対し安定した
２つの交流電源を得ることができる。
弦波の振幅が低下した場合、ピークホールド回路１６の
出力電圧Ｖａ２も低下する。Ｖａ２が低下した場合は、
積分回路６の出力Ｖｂ２が上昇し、Ｊ−ＦＥＴ１８のチ
ャネル抵抗が減少し、増幅器１３の利得を高利得にし、
電力増幅器１３の出力正弦波電圧が上昇する。また出力
電圧ＶＯ２の正弦波の振幅が上昇した場合は、各動作が
逆の動作となり、出力電圧ＶＯ２の正弦波の振幅が低下
するように制御される。これらの制御動作を維持すこと
によって、周囲温度の変化と負荷の変動に対し安定した
２つの交流電源を得ることができる。
【００１９】
【発明の効果】本発明によれば、周囲温度が変化した場
合及び負荷が変動した場合でも、一定の電源電圧で所定
の位相関係の２つの交流電源を得ることができる。
合及び負荷が変動した場合でも、一定の電源電圧で所定
の位相関係の２つの交流電源を得ることができる。
【図１】本発明による２相交流電源回路の一実施例のブ
ロック図。
ロック図。
【図２】従来例を示すブロック図。
１ 発振周波数決定回路 ２，１２ 増幅器 ３，１６ ピークホールド回路 ４ 利得制御回路 ５，１８ Ｊ−ＦＥＴ ６，１７ 積分回路 ７，１３ 電力増幅器 ８，１４ 電圧変換器 ９，１５ 出力端子 １０ 基準電圧設定回路 １１ ローパスフィルタ回路
Claims (2)
- 【請求項１】 発振出力を得る発振回路と、 前記発振回路の出力を増幅する第１の電力増幅回路と、 前記第１の電力増幅回路の出力電圧をレベル変換し出力
する第１の電圧変換器と、 前記第１の電圧変換器の出力をピ-クホ-ルドする第１の
ピークホールド回路と、 前記第１のピークホールド回路の出力と基準電圧とを比
較しその差分を出力する第１の比較回路と、 前記第１の比較回路の出力により出力電圧の変動を阻止
するように制御する第１の制御回路と、 前記発振回路の出力を増幅する第２の電力増幅回路と、 前記第２の電力増幅回路の出力電圧をレベル変換し出力
する第２の電圧変換器と、 前記第２の電圧変換器の出力をピ-クホ-ルドする第２の
ピークホールド回路と、 前記第２のピークホールド回路の出力と前記基準電圧と
を比較しその差分を出力する第２の比較回路と、 前記第２の比較回路の出力で第２の出力電圧の変動を制
御する第２の制御回路と、を具備することを特徴とする
２相交流電源回路。 - 【請求項２】 抵抗及びコンデンサで正帰還して発振周
波数を決定し発振出力を得る発振回路と、 前記発振回路の出力を増幅する第１の電力増幅回路と、 前記第１の電力増幅回路の出力電圧をレベル変換して出
力をする第１の電圧変換器と、 前記第１の電圧変換器の出力をピ-クホ-ルドする第１の
ピークホールド回路と、 前記第１のピークホールド回路の出力電圧と基準電圧と
を比較しその差分を出力する第１の積分回路と、 前記発振回路の出力から第１の抵抗を介し負帰還入力す
ると共に前記第１の積分回路の出力を第１のＪ−ＦＥＴ
のゲートに入力しドレイン・ソース間のチヤネル抵抗と
第２の抵抗を直列接続して前記発振回路の増幅器の負帰
還入力端を接地する第１の制御回路と、 前記発振回路の出力を増幅する第２の電力増幅回路と、 前記電力増幅回路の出力電圧をレベル変換して出力をす
る第２の電圧変換器と、 前記電圧変換器の出力をピ-クホ-ルドする第２のピーク
ホールド回路と、 前記第２のピークホールド回路の出力電圧と前記基準電
圧とを比較しその差分を出力する第２の積分回路と、 前記発振回路の出力から第３の抵抗を介し負帰還入力す
ると共に前記第２の積分回路の出力を第２のＪ−ＦＥＴ
のゲートに入力しドレイン・ソース間のチヤネル抵抗と
第４の抵抗を直列接続して前記発振回路の増幅器の負帰
還入力端を接地する第２の制御回路と、を具備すること
を特徴とする２相交流電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32242597A JPH11143556A (ja) | 1997-11-07 | 1997-11-07 | ２相交流電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32242597A JPH11143556A (ja) | 1997-11-07 | 1997-11-07 | ２相交流電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11143556A true JPH11143556A (ja) | 1999-05-28 |
Family
ID=18143530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32242597A Withdrawn JPH11143556A (ja) | 1997-11-07 | 1997-11-07 | ２相交流電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11143556A (ja) |
-
1997
- 1997-11-07 JP JP32242597A patent/JPH11143556A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952131B2 (en) | Digital PWM input D class amplifier by PWM negative feedback | |
| US7123113B1 (en) | Regulated, symmetrical crystal oscillator circuit and method | |
| US5907261A (en) | Method and apparatus for controlling signal amplitude level | |
| US20110221529A1 (en) | Class d amplifier | |
| US20020097592A1 (en) | Frequency voltage converter | |
| WO2002003545A1 (fr) | Amplificateur haute frequence | |
| US11211545B2 (en) | Vibration controller | |
| JP2002151959A (ja) | 周波数の逓倍性能を向上させるための検出制御部を具備する周波数逓倍回路 | |
| US5994927A (en) | Circuit for comparison of signal voltage with reference voltage | |
| GB2356756A (en) | An efficient low distortion amplifier using phase and amplitude detection at input and output to produce correction commands | |
| US11245368B2 (en) | Class D amplifier | |
| KR100196089B1 (ko) | 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로 | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| US5515004A (en) | Method and apparatus for precision gain control for amplified signals | |
| JPH11143556A (ja) | ２相交流電源回路 | |
| EP0921635B1 (en) | Power amplifier device | |
| JP2007057340A (ja) | 発振回路及び角速度センサ | |
| JP2001203536A (ja) | 検波回路及び送信装置 | |
| US20040052101A1 (en) | Device for amplitude adjustment and rectification made with MOS technology | |
| JPH10112621A (ja) | 交流電源回路 | |
| JPH0282804A (ja) | 光受信用前置増幅器 | |
| JP2003188663A (ja) | 線形電力変換回路 | |
| JP3400911B2 (ja) | ゲートバイアス電圧生成回路 | |
| US5189380A (en) | Integrated circuit for transducers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |