JPH11143787A - 記録再生装置 - Google Patents

Abstract

(57)【要約】 【課題】メモリチップ内の符号／復号回路の規模を増大
することなく、ファイルシステムの低エラー訂正不能率
を達成する。 【解決手段】メモリチップ１０４外部の外符号/復号回
路１０５は、情報データマトリックスの各列を符号化し
各列に冗長ビットを付加した外符号マトリックスを生成
する。メモリチップ１０４内部の内符号／復号回路１０
４は、外符号マトリクスの行方向を符号化し、各行に冗
長ビットを付加した積符号マトリクスを生成し、メモリ
１０３に記憶する。メモリチップ１０４が単体で使用さ
れる場合には、内符号／復号回路１０４は、情報データ
マトリクスの行方向を符号化し、各行に冗長ビットを付
加した内符号マトリクスを生成し、メモリ１０３に記憶
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリチップおよ
びメモリチップを利用した記録再生装置におけるエラー
検出/訂正の技術に関するものである。

【０００２】

【従来の技術】記録媒体からデータを読み出し転送する
際には、さまざまな要因によりデータにエラーが発生す
る場合がある。これらの要因を大別すると、データを格
納するメモリ素子に起因するエラーと、データ伝送時に
伝送経路で発生するエラーがある。不揮発性半導体メモ
リ、特にフラッシュメモリにおいては、前者が優勢とな
り、特にメモリのリテンションエラーが問題となる。

【０００３】以下、リテンションエラーの説明を行う。

【０００４】まず、フラッシュメモリ素子の構造を図１
９に示す。

【０００５】フラッシュメモリ素子において、データの
書込みは、浮遊ゲートへの電荷の注入あるいは、浮遊ゲ
ートからの電荷の引き抜きでおこなう。そして、データ
の読み取りは、ソース−ドレイン間に定電圧をかけた状
態で、コントロールゲートに電圧をかけ、流れたドレイ
ン電流を電圧値に変換することによりおこなう。ここ
で、ドレイン−ソース間に電流が流れるためのコントロ
ールゲート電圧のスレッシュホールド値Vthは図２０に
示すように、浮遊ゲート中の電荷の有無により変化す
る。そこで、フラッシュメモリ素子では、このVthの違
いをドレイン電流から判断することによりータ値を読み
出しているのである。ここでは、リテンションエラーと
は、経年変化によって浮遊ゲートから電荷が抜け落ちる
ことにより発生するエラーをいい、これにより、一定の
時間が経過すると、メモリ素子のデータ読み取りエラー
率が急激に増加する。

【０００６】そこで、従来、特開平3―5995号公報など
に記載されているように、フラッシュメモリを用いたフ
ァイルシステムにおいては、メモリからのデータ読み取
りを高信頼化させるため、フラッシュメモリチップ内に
符号／復号回路を搭載し、データエラー検出、及びエラ
ー訂正のための冗長データを付加した上で、データを誤
り訂正符号(Error Correct Code以下ECC)に変換して記
録し、メモリ素子からデータを読み出すときには読み出
したECCを用いてデータエラーを検出／訂正する手法が
用いられている。

【０００７】ここで、このようなシステムで用いられる
ECCは主として組織符号が用いられている。これは、情
報データ部と、冗長データ部が分離されて構成されてい
るECCである。組織符号によれば、情報データ部に冗長
データ部を付加することにより、ECCを構成することが
出来るため、符号語の中に情報部をそのままの形で取り
込むことが出来る。組織符号であるECCには、誤り訂正
能力や誤り訂正単位の違いから、ハミング符号、BCH符
号、リードソロモン符号等がある。比較的大きい(数百
バイト以上)のデータを一括して処理するファイルシス
テムでは、リードソロモン符号が多く用いられている。
これは、このようなファイルシステムではデータの取り
扱いの最小単位がバイト(８ビット)となることが多く、
データ誤りもバーストエラーが多いため、誤り訂正の最
小単位が１ビットであるBCH符号に対して、誤り訂正の
最小単位がシンボル(複数ビット)であるリードソロモン
符号のほうが、符号効率が良くなるからである。

【０００８】一方、一回書込み可能コンパクトディスク
（CD-Ｒ)や、デジタルオーディオテープ（Ｒ-ＤＡＴ)な
ど、データ誤り率が比較的大きい(10の−３乗程度)記録
再生媒体においては、従来より、ランダムエラー、バー
ストエラーに対して、強力な誤り訂正能力を持つ積符号
が用いられている。これは、情報データをマトリクス単
位で扱い、その行方向、列方向に対し、それぞれを符号
化するECCである。積符号の特徴として、行方向、列方
向のＥＣＣが協力して復号を行う事が挙げられる。積符
号の復号方法はいろいろ知られており、それぞれ最大誤
り訂正能力、復号に要する計算量等に違いがある。

【０００９】CD−R、R−DAT等の先に挙げた記録再生媒
体では、特開昭63-298776号公報に記載のような、リー
ドソロモン符号を積符号化した方法が主に用いられてい
る。

【００１０】

【発明が解決しようとする課題】従来のフラッシュメモ
リではメモリ１素子に対し、1ビットを対応させてい
た。このため読み出しの際にドレイン電流から区別すべ
きVthは1素子あたり2つであり、Vth間の間隔を充分にと
ることが出来た。しかし近年、フラッシュメモリを用い
たファイルシステムに対する大容量化、低コスト化の要
求から、1素子に対して2ビット以上を対応させる必要性
が出てきた。このことは読み出しの際にドレイン電流か
ら区別すべきVthが1素子あたり4つ以上になることを示
す。このため各Vth間の間隔は狭くなり、メモリ素子か
らのデータ読み出しエラーは必然的に増加する。

【００１１】この場合に、必要とされるビット誤り訂正
不能率をメモリチップ単体で満たすためにメモリチップ
内部の符号／復号回路に、より強力なECCを用いる事が
要求される。

【００１２】しかし、このようにすると、符号／復号回
路がより複雑になり、復号時間が長くなる。またメモリ
チップの符号／復号回路規模が大きくなることにより、
メモリチップにおける符号／復号回路の占める割合が増
加し、メモリ実装面積が減少することにより、多値記録
化によるメモリ容量増加のメリットが生かせない。

【００１３】また、ファイルシステムとして使用すると
きに要求されるビット誤り訂正不能率は、メモリチップ
単体に必要とされるビット誤り訂正不能率よりも一般に
低い。

【００１４】そこで、従来のメモリチップ内の、符号／
復号回路の外側に更に符号／復号回路を設け、ファイル
システムとしての誤り訂正不能率を低くすることも考え
られる。

【００１５】しかし、メモリチップ内の符号／復号回路
の他に、これと独立して符号／復号を行う符号／復号回
路を外側に設けると、ECCに必要な冗長データが増加
し、メモリチップにおける情報データの格納効率はきわ
めて低くなる。

【００１６】そこで、本発明は、メモリチップ内の符号
／復号回路を大規模化することなく、ファイルシステム
などとして使用される記録再生装置に用いる場合にも、
記録再生装置として要求される誤り訂正不能率を満足す
ることのできるメモリチップ及び記録再生装置を提供す
ることを課題とする。

【００１７】

【課題を解決するための手段】前記目的達成のために、
本発明は、メモリを内蔵したメモリチップを用いた記録
再生装置であって、前記記憶再生装置は、前記メモリチ
ップの外部に、記憶対象の情報データを誤り訂正符号化
し第1の誤り訂正符号を生成する外符号/復号回路を備
え、前記メモリチップは、外符号/復号回路が生成した
第1の誤り訂正符号を、さらに、誤り訂正符号化し第２
の誤り訂正符号を生成し、前記メモリに記憶する内符号
/復号回路を内蔵し、前記内符号/復号回路は、前記メモ
リより読み出した第２の誤り訂正符号を用いて誤り訂正
を行い、前記第1の誤り訂正符号を復号し、前記外符号/
復号回路は、前記内符号/復号回路が復号した第1の誤り
訂正符号を用いて誤り訂正を行い、前記情報データ復号
することを特徴とする記憶再生装置を提供する。

【００１８】本記憶装再生置によれば、メモリチップ内
部の内符号／復号回路と、メモリチップ外部の内符号/
復号回路が各々誤り訂正符号、復号を行う。すなわち、
2重に誤り訂正処理が施されるので、メモリチップから
読み出したデータの強力な誤り訂正能力を発揮できる。
また、この際、メモリチップ内部の内符号／復号回路
は、単独で、本記憶再生装置の誤り不能率を達成する場
合に比べ小規模化できる。

【００１９】また、このようなメモリチップ内外の誤り
訂正の分担によれば、メモリチップを外符号/復号回路
を備えていないシステムにおいて使用する場合でも、メ
モリチップ内部の内符号／復号回路による誤り訂正処理
によって従来のデータ誤り率と同程度のデータ誤り率を
確保するようメモリチップを構成することが可能とな
る。

【００２０】また、前記外符号/復号回路は、記憶対象
の情報データをマトリクス化し、当該マトリクスの各列
／行を誤り訂正符号化して、複数列/行の第1の誤り訂正
符号を生成し、前記内符号/復号回路は、外符号/復号回
路が生成した複数列/行の第1の誤り訂正符号を、行/列
方向に並べたマトリクスの、各行／列を誤り訂正符号化
して、複数行/列の第1の誤り訂正符号を生成し、当該複
数行/列の第1の誤り訂正符号は、前記情報データの積符
号を形成するようにすれば、メモリチップ内の符号／復
号回路の他に、これと独立して符号／復号を行う符号／
復号回路を外側に設ける場合に比べ、同程度の誤り不能
率を達成するのに必要な冗長データが少なくてすむ。よ
って、メモリチップにおける情報データの格納効率を向
上することができる。

【００２１】

【発明の実施の形態】以下、本発明に係る記録再生装置
の一実施形態を、記録媒体としてフラッシュメモリを用
い、ファイルシステムとして使用される記録再生装置へ
の適用を例にとり説明する。

【００２２】図1に、本実施形態に係るファイルシステ
ムの構成を示す。

【００２３】図１においてメモリ103はデータの記録あ
るいは再生を行う記録媒体、メモリチップ102は、メモ
リ103と内符号／復号回路104とを含むチップである。外
符号／復号回路105はインターフェースLSI106内にあっ
て、外符号生成や外符号検出及びデータの訂正を行う回
路である。インターフェースLSI106はフラッシュメモリ
103を使用したファイルシステム101におけるシステムバ
ス109とのインターフェース制御を行うLSIである。

【００２４】より具体的には、本実施形態に係るファイ
ルシステムは、たとえば、図２に示すように構成するこ
とができる。

【００２５】図２において、フラッシュメモリ502は、
図1のメモリチップ１０２に相当し、図1のメモリ１０３
に相当する記録媒体と、図1の内符号／復号回路１０４
に相当するECC回路を備えている。インターフェースLSI
503はフラッシュメモリ502を使用したファイルシステム
501におけるシステムバス506とのインターフェース制御
を行うLSIであり、図１のインタフェースLSI１０６に相
当する。インターフェースLSI503内のECC回路5031は図1
の外符号／復号回路１０５に相当する。

【００２６】マイコン504はシステムバスを通じて送ら
れてきた命令を解釈し、解釈結果に応じてフラッシュメ
モリ502へのデータ読み込み及び書込み(Read／Write 、
以下Ｒ／Ｗ)、及びDRAM505へのデータＲ／Ｗを制御する
中央処理装置(CPU5041)をやROM5042やRAM５０４３を備
えており、ファイルシステム501のコントローラの役割
を担っている。DRAM505はフラッシュメモリ502のデータ
を、インターフェースLSI503内のECC回路5031に渡す
際、データのバッファの役目を担う補助メモリである。

【００２７】これらの各部は、制御信号線、アドレスバ
ス、データバスによって接続されている。

【００２８】ここで、図2のインターフェースLSI503
は、たとえば、図３に示すように構成される。

【００２９】図３において、システムインターフェース
部601はシステムバスを通じて送受する命令及びデータ
の制御を行う。マイコンインターフェース部602はマイ
コン504との間で送受する命令及びデータの制御を行
う。DRAM制御部603は、DRAM505との間で送受するデータ
の制御を行う。 フラッシュメモリ制御部604は、 フラ
ッシュメモリ502へ送られる命令、及びフラッシュメモ
リ502との間で送受するデータの制御を行う。ECC制御部
605はマイコン504の命令により、システムバス506を通
して入力するデータや、フラッシュメモリ502からのデ
ータをECC回路5031に渡し、ECC生成や、ECC検出及びデ
ータの訂正といったECC訂正手段の制御を行う。

【００３０】以下、このようなファイルシステムにおい
て行われるデータ誤り検出、訂正処理について説明す
る。

【００３１】まず、具体的な動作について説明する前
に、本実施形態で用いる積符号について説明する。

【００３２】本実施形態は、外符号／復号回路105と内
符号／復号回路104が協調して、積符号を行う。情報デ
ータの記憶の際には、図４に示すフォーマットに従い、
外符号／復号回路105は情報データを符号化して外符号C
1を生成し、内符号／復号回路104は、外符号を符号化し
て、内符号C2を生成し、メモリ１０３に記憶する。

【００３３】本実施形態では、情報データのＲ／Ｗは１
記録再生データ領域512バイト単位で行う。また、積符
号化においては、複数の記録再生データ領域を一括して
符号化してもよいが、本実施形態では1記録再生データ
領域ごとに積符号化を行う。積符号に用いられるECC
は、内符号Ｃ２、外符号Ｃ１ともリードソロモン符号を
用いる。内符号Ｃ２の訂正能力は１シンボルとする。外
符号Ｃ１の訂正能力は2シンボルとし、内符号／復号回
路104からのイレージャフラグ信号をもとにイレージャ
訂正を行う。イレージャ訂正とはイレージャフラグ信号
を利用することで、外符号Ｃ１のみを用いて誤り訂正を
行う場合よりも誤り訂正能力を向上させる周知の訂正法
である。なお、イレージャ訂正については、たとえば、
日刊工業新聞社発行の「デジタルビデオ記録技術」の８
９ページから122ページや、共立出版発行の符号理論な
どに記載されている。

【００３４】さて、外符号Ｃ１のみを用いた場合の誤り
訂正能力をｔ２シンボルとすると、イレージャ訂正の訂
正能力は最大で２×ｔ２シンボルとなる。本実施形態で
はｔ２は２なので、訂正能力は最大で４シンボルとな
る。

【００３５】このような積符号の復号方式は、いろいろ
な方式があるが、本実施形態では先に内符号／復号回路
104で内符号Ｃ２を復号した後、外符号／復号回路105で
外符号Ｃ１を復号する。積符号においては、情報データ
が正方マトリクスデータに近いほど、符号化効率が良い
ため、情報データは16バイト×32バイトのマトリクスデ
ータとして扱う。外符号Ｃ１は図4に示す32バイトの情
報データの列データを符号化したものであり、内符号Ｃ
２は16バイトの情報データもしくは外符号/復号回路１
０５で付加された冗長シンボルの行データを符号化した
ものになる。

【００３６】内符号で符号化する情報量は1行あたり16
×8＝128ビット、外符号で符号かする情報量は1列あた
り32×8＝256ビットになる。またリードソロモン符号の
シンボル長は、１バイトが１シンボルに対応していた方
がデータの取り扱い上便利であるので、本実施形態で
は、1シンボルのビット数8とし、冗長シンボル長は内符
号16シンボル、外符号32シンボルのリードソロモン符号
を用いる。

【００３７】ここで、リードソロモン符号における最大
符号語長、及び最大情報量についての条件を式1に示
す。

【００３８】

【数１】

【００３９】ｔはシンボル訂正能力である。ガロア体
は、リードソロモン符号の符号語が含まれる集合で、m
は１シンボルあたりのビット数に対応する。mが大きい
ほど、最大符号語長及び最大情報量が大きくなる。しか
し、1シンボル当たりに含まれるビット数が多くなるた
め、ビットあたりの誤り率が同じなら、訂正能力tが同
じでも、冗長ビット数が増加する。ここで、リードソロ
モン符号の符号語をＷとすると、符号多項式Ｃ(ｘ)は、
符号語Ｗの各成分を係数に持つ多項式として定義され
る。

【００４０】本実施形態の場合、シンボル長の条件を満
たすｍの最小値は8である。この時最大符号語長は、２
の８乗−１＝２５５シンボル、最大情報量は1シンボル
訂正時で2の８乗−３バイト＝２５３バイト＝２０２４
ビット、2シンボル訂正時で2の８乗−５＝２５１バイト
＝２００８ビットとなり、条件を満たす。従ってリード
ソロモン符号の符号語の集合は内符号、外符号とも2の
８乗のガロア体を用いる。冗長シンボル長は内符号で、
２シンボル＝２バイト、外符号で４シンボル＝4バイト
となる。

【００４１】以下、このような積符号を生成しメモリ１
０５に記録する具体的動作について説明する。

【００４２】図５に、メモリ１０５への記録処理の手順
を示す。

【００４３】情報データは、システムバスを１０９を介
して1記録再生データ領域、つまり512バイトごとに、図
４の行順に入力される。

【００４４】インターフェースＬＳＩ１０６内の外符号
／復号回路１０５は情報データを１６バイト×３２バイ
トのマトリクスデータに変換する。しかし、実際にメモ
リ１０３に記録される時は、情報データは５１２バイト
の列データとして記録されるため、マトリクスデータへ
の変換は必ずしも必要ではなく、１次元配列データのま
まで扱ってもよい。この場合、メモリへの記録処理はス
テップ７０１からはじめてもよい。以下の説明では、情
報データは１次元配列データとして扱い、ステップ７０
１から処理を行う場合を例にとる。

【００４５】外符号／復号回路１０５は、マトリクスデ
ータあるいは１次元配列データをステップ７０１に示す
ように情報データを外符号Ｃ１に符号化する。更に、ス
テップ７０２に示すように、外符号化された１次元配列
データの構成を変換し内符号回路１０４に入力する。ス
テップ７０１において５１２バイトの１次元配列データ
を外符号Ｃ１に変換する処理、及びステップ７０２にお
いて、外符号化された１次元配列データの構成を変換す
る処理の様子を図６に示す。

【００４６】最初に、５１２バイトの１次元配列データ
を外符号Ｃ１に変換する処理では、インターフェースＬ
ＳＩ１０６内の外符号／復号回路１０５は５１２バイト
の情報データを一旦、内部のメモリに順番に格納した
後、内部のメモリの最初のアドレスからデータアドレス
を１５バイトずつスキップしながら情報データを１バイ
トずつ読み取る。これを３２回繰り返し、３２バイトの
列データを生成する（ａ）。この操作を、最初に情報デ
ータを読み取るアドレスを１増加させながら、１６回す
なわち１６バイト行データの各列について行い、列デー
タ１６個を生成する。

【００４７】この列データを各々リードソロモン符号化
して、情報データ部を外符号Ｃ１に符号化する。外符号
／復号回路１０５の訂正能力は２シンボルだから必要な
冗長シンボル長は４シンボルとなる。冗長バイト数は、
４×８÷８＝４バイトになる。このため外符号Ｃ１の冗
長データ部Ｒ１は、４×１６＝６４バイトの情報量とな
る。

【００４８】次に外符号化された１次元配列データの構
成を変換する処理について説明する。内符号／復号回路
１０４はデータを図４の行方向に符号化するため、あら
かじめ外符号／復号回路１０５において、４バイト（１
行４列）×１６個からなる外符号の冗長部Ｒ１を１６バ
イト（１６行１列）×４行のデータに変換しておく。

【００４９】この変換は、各列について生成した外符号
Ｃ１の冗長部Ｒ１を順番に内部のメモリに格納した後、
この内部のメモリの、冗長データ部Ｒ１を格納した最初
のアドレスから冗長データ部Ｒ１を、データアドレスを
３バイトずつスキップしながら１バイトずつ１６回繰り
返して読み出し、１６バイトの行データを生成する
（ｂ）。この操作を最初の冗長バイトを読み出すアドレ
スを１増加させながら、４回繰り返して得られた４つの
行データを、図６の情報データ部の後ろに順番に付加す
る。このようにして生成した３２行の情報データ部と、
その後ろの４行の冗長データ部Ｒ１の１次元配列を、内
符号／復号回路１０４に外符号Ｃ１として出力する。

【００５０】図５に戻り、次のステップ７０３では、メ
モリチップ１０２内の内符号／復号回路１０４が、入力
された外符号Ｃ１を内符号Ｃ２に変換する。更に、ステ
ップ７０４に示すように、内符号化された１次元配列デ
ータの構成を変換しメモリ１０３に記録する。

【００５１】ステップ７０３において外符号Ｃ１を内符
号Ｃ２に変換する処理、及びステップ７０４において、
内符号化された１次元配列データの構成を変換する処理
の様子を図７に示す。

【００５２】最初に外符号Ｃ１を内符号Ｃ２に変換する
処理では、内符号／復号回路１０４は図７に示すよう
に、５１２バイトの情報データ部＋６４バイトの外符号
Ｃ１の冗長データ部Ｒ１、つまり（３２＋４）個×１６
バイトの１次元配列データを内符号／復号回路１０４内
部のメモリに一旦記録した後、内符号Ｃ２に変換する。

【００５３】１次元配列データは情報データ部、冗長デ
ータ部Ｒ１の順に図４の行順に入力される（ａ）。内符
号／復号回路１０４は、最初に情報データ部を１６バイ
トごとにリードソロモン符号化し、内符号Ｃ２に符号化
する。次に外符号Ｃ１の冗長データ部Ｒ１を１６バイト
ごとにリードソロモン符号化し、内符号Ｃ２に符号化す
る。

【００５４】ここで、内符号／復号回路１０４の訂正能
力は１シンボルだから、必要な冗長シンボル長は２シン
ボルである。冗長バイト数は２×８÷８＝２バイトにな
る。従って内符号Ｃ２の冗長データ部Ｒ２は、２×（３
２＋４）＝７２バイトの情報量となる。

【００５５】こうして積符号化された情報データを、図
５のステップ７０４において、１次元配列データとして
メモリ１０３に記録する。

【００５６】メモリ１０３に記録される積符号のデータ
格納フォーマットを図８に示す。

【００５７】メモリ１０３の１行は、５１２バイトの情
報データ部と、６４バイトの外符号Ｃ１の冗長データ部
Ｒ１＋７２バイトの内符号Ｃ２の冗長データ部Ｒ２＋Ｒ
／Ｗに関するアクセスデータが記録された管理データ部
から構成されている。

【００５８】フラッシュメモリを使用する場合、その構
造上、１行の部分的なＲ／Ｗは困難なため、情報データ
部と管理データ部とからなる１次元配列データは一括し
て記録される。情報データと管理データ部は、物理的あ
るいは論理的なパーティションによって分離して管理す
る。

【００５９】管理データ部は、図７に示すように、内符
号／復号回路１０４が、外符号／復号回路１０５から送
られた外符号Ｃ１（ａ）の後ろに（ｂ）に示すように、
各行について生成した内符号Ｃ２の冗長部Ｒ２を付加
し、更にアクセスデータが付加された構成となってい
る。ただし、この順序は任意としてもよい。

【００６０】次に、このようにしてメモリ１０５に記録
された積符号を復号する処理について説明する。

【００６１】図９にこの処理の処理手順を示す。

【００６２】ステップ８０１に示すようにメモリ１０３
から読み出された積符号は、図１０（ａ）に示すよう
に、内符号／復号回路１０４に、外符号Ｃ１（５１２バ
イトの情報データ部＋６４バイトの外符号Ｃ１の冗長デ
ータ部Ｒ１）＋７２バイトの内符号Ｃ２の冗長データ部
Ｒ２からなる１次元配列データとして入力される。

【００６３】内符号回路／復号回路１０４は、ステップ
８０２に示すようにこの１次元配列データを順番に一旦
内部のメモリに記憶した後、１８バイトの内符号Ｃ２を
３６行生成する。これは内部のメモリから２バイトを読
み、情報データまたは冗長データ部Ｒ１に付加する（図
１０（ｂ））事で生成する処理を、３６回繰り返す事に
より行う。

【００６４】次に内符号Ｃ２を生成したら、ステップ８
０３からステップ８０６において内符号Ｃ２を用いて復
号処理をおこなう。図８では点線で囲まれたステップ群
が２つあるが、上の方が内符号Ｃ２の復号処理に対応す
る。

【００６５】内符号Ｃ２の復号処理においては、最初に
ステップ８０３に示すように、各行、すなわち１８バイ
トの内符号Ｃ２ ３６個についてシンドロームＳ（ｘ）
を計算し、これから図４の行データのエラー訂正及び検
出を行う。

【００６６】シンドロームＳ（ｘ）とは符号語に発生し
た誤りの状態を示すパターンである。このパターンは記
録符号語に関係なく符号語内に発生した誤りのみで決定
される。シンドロームの定義を式２に示す。読取り符号
語をＲ（ｘ）とすると、誤り系列Ｅ（ｘ）＝０の時は読
み込んだデータに誤りがない事を示す。このときＲ
（ｘ）＝Ｃ（ｘ）となるから、式２の定義から、Ｓ
（ｘ）＝０となる。誤り系列Ｅ（ｘ）が非零の場合、読
み込んだデータに誤りが発生した事を示す。このときＳ
（ｘ）は非零となり、式２で定義するような連立方程式
になる。

【００６７】

【数２】

【００６８】リードソロモン符号の場合、誤り訂正単位
はシンボル（複数ビット）なので、Ｓ（ｘ）は誤りシン
ボルの位置と誤りの大きな（シンボル内のビット誤り位
置に対応する）の情報を含んでいる。このときＳ（ｘ）
は式３で定義されるように誤り位置と誤りの大きさで表
される。

【００６９】

【数３】

【００７０】Ｎデータ内のエラー数が訂正能力ｔ以内な
ら、式３に示すＳ（ｘ）から誤り位置と誤りの大きさを
見つける事で、符号誤りを訂正することができる。エラ
ー数が訂正能力を超える場合は、式３の連立方程式の解
が範囲外となるか不定となり、誤り訂正はできない。こ
の場合、誤りパターンによっては誤り検出が可能な時が
ある。しかし誤り方によっては、誤った符号語を推定し
てしまう（誤訂正）ことがある。本実施形態の内符号Ｃ
２の場合、誤り訂正能力ｔは１である。

【００７１】シンドロームＳ（ｘ）の計算が終了したな
らば、次にステップ８０４に示すようにＳ（ｘ）の値に
よって誤り訂正／検出を行うかどうかを判定する。

【００７２】そしてＳ（ｘ）＝０の場合は、その内符号
Ｃ２の行に誤りがない事を示すので、内符号／復号回路
１０４は、その内符号の行から、内符号Ｃ２の２バイト
の冗長データ部Ｒ２を除去し１６バイトの内符号Ｃ２を
訂正せずに外符号／復号回路１０５に出力する。

【００７３】一方、Ｓ（ｘ）が非零の場合は、その内符
号Ｃ２に誤りが発生した事を示すので、次にステップ８
０５において、符号語が訂正可能かどうかをシンドロー
ムを用いて計算する。そして、内符号Ｃ２から計算され
たシンドロームパターンがある特定の符号語のシンドロ
ームパターン群に一致した場合はステップ８０６で誤り
訂正を行い、その内符号Ｃ２の行から内符号Ｃ２の２バ
イトの冗長データ部Ｒ２を除去し、訂正した１６バイト
の内符号Ｃ２を外符号／復号回路１０５に出力する。一
致しない場合は、内符号Ｃ２の訂正能力を超えるエラー
が発生したとみなし、誤り検出処理のみを行い、その内
符号の行から、内符号Ｃ２の２バイトの冗長データ部Ｒ
２を除去し１６バイトの内符号Ｃ２を訂正せずに外符号
／復号回路１０５に出力する。

【００７４】このとき、外符号Ｃ１による誤り訂正時に
おいて内符号Ｃ２に誤訂正に起因する外符号Ｃ１の誤訂
正を少なくするため、内符号Ｃ２の復号時において最大
訂正能力以上の誤りが発生した場合、つまり本実施例の
場合Ｓ（ｘ）が非零の場合は、内符号／復号回路１０４
はステップ８０７において、誤り訂正／検出もしくは誤
り検出のみを行った行の全てのシンボルにイレージャフ
ラグ情報を付加し、外符号／復号回路１０５に出力す
る。

【００７５】いま、図１１に示す積符号の構成図の右横
の網掛け三角形で示されている行が、内符号Ｃ２の訂正
能力を超える誤りが発生した行を示すものとする。１、
２、６行目はランダムエラーが発生していることを示
す。４行目はバーストエラーが発生していることを示
す。この場合、１、２、４、６行目にあたる１６バイト
のデータ全てにイレージャフラグ情報を付加する。イレ
ージャフラグ情報は内符号復号データとは別に、付加の
対象となったバイトを識別可能なように外符号／復号回
路１０５に出力する。

【００７６】次に、ステップ８０８では、外符号／復号
回路１０５において内符号Ｃ２によって復号された外符
号Ｃ１を、３６バイトごとの列に構成し、ステップ８０
９からステップ８１４において外符号Ｃ１を用いて復号
処理をおこなう。図８では点線で囲まれたステップ群が
２つあるが、下の方が外符号Ｃ１の復号処理に対応す
る。

【００７７】最初にステップ８０８について説明する。

【００７８】外符号／復号回路１０５には、外符号Ｃ１
が図１２ａに示すように、情報データ部の後に冗長デー
タ部Ｒ１が付加された形態の１次元配列データとして入
力される。

【００７９】外符号／復号回路１０５は、この１次元配
列データを一旦内部のメモリに格納した後、データアド
レスを１５バイトずつスキップしながら１バイト読み取
る処理を３６回繰り返し３６バイトの外符号Ｃ１の列デ
ータを生成する処理を、読み出しを開始する先頭のアド
レスを順次１バイトずつ進めながら１６回繰り返し、１
６列の外符号Ｃ１を生成する。

【００８０】次に外符号／復号回路１０５は、外符号Ｃ
１の各列について、ステップ８１０に置いてシンドロー
ムＳ（ｘ）を求める。そしてＳ（ｘ）＝０の場合は、読
み出された１次元配列データに誤りがないことを示すの
で、外符号／復号回路１０５は、その外符号の列から、
冗長データ部Ｒ１を除去し、３２バイトの情報データ部
を訂正せず出力する。

【００８１】一方Ｓ（ｘ）＝０でない場合は、次に、情
報データ部＋外符号Ｃ１の冗長データ部Ｒ１からなる１
列３６バイト中のイレージャフラグが付加されたバイト
の総数をＥｒ（ｘ）として、ステップ８１１においてＥ
ｒ（ｘ）の値を判定する。

【００８２】そして、Ｅｒ（ｘ）＝０の場合は、ステッ
プ８１３においてイレージャフラグを用いた訂正を行わ
ず、外符号Ｃ１のみによる通常の復号を行う。

【００８３】一方Ｅｒ（ｘ）が非零の場合は、ステップ
８１２において、Ｅｒ（ｘ）の数に応じて、誤り訂正／
検出を行う。すなわち、Ｅｒ（ｘ）＞４の場合、外符号
Ｃ１の訂正能力を超える誤りが生じたことを示すので、
ステップ８１４に示すように誤り訂正不能とする。ただ
し、イレージャフラグから計算されたシンドロームＳ
（ｘ）の連立方程式が全て０である場合は、例外的に誤
りなしとして、その外符号の列から冗長データ部Ｒ１を
除去し、３２バイトの情報データを訂正せず出力する。

【００８４】Ｅｒ（ｘ）≦４である場合、誤り訂正が可
能となる。

【００８５】Ｅｒ（ｘ）≦４である場合のイレージャ訂
正における誤り訂正は次のように行う。例えば図１０の
７列目、すなわち下部において白抜き三角形で示されて
いる列は、イレージャフラグが列データ内に２つ以下で
ある。この場合はイレージャ訂正を用いても誤り訂正能
力は２しかない。従って通常どおり外符号Ｃ２を用いて
リードソロモン復号による誤り訂正を行い、その外符号
の列から冗長データ部Ｒ１を除去し、訂正した３２バイ
トの情報データを出力する。

【００８６】次に、例えば、８列目、すなわち下部にお
いて灰三角形で示されている列は、イレージャフラグが
列データ内に３つある。ｔ２が２の場合、得られるシン
ドロームＳ（ｘ）の連立方程式は式２の条件から４つで
ある。従ってシンドロームから誤りの大きさに関する式
が３つ、イレージャフラグから得られた誤り位置以外の
誤りの有無についての判別式が１つ得られる。そこで、
イレージャフラグから得られた誤り位置以外に誤りがな
い場合は誤り訂正を行い、その外符号の列から冗長デー
タ部Ｒ１を除去し、訂正した３２バイトの情報データを
出力し、イレージャフラグから得られた誤り位置以外に
誤りがある場合は、誤り検出のみを行い、その外符号の
列から冗長データ部Ｒ１を除去し、３２バイトの情報デ
ータを訂正せず出力する。

【００８７】ついで６列目、すなわち黒三角形で示され
ている列はイレージャフラグが列データ内に４つある場
合を示す。シンドロームからは誤りの大きさに関する式
が４つ得られる。外符号／復号回路１０５では、その外
符号の列から冗長データ部Ｒ１を除去し、訂正した３２
バイトの情報データを出力する。

【００８８】ただしこの場合、訂正能力を最大に用いて
訂正を行うことになるため、イレージャフラグから得ら
れた誤り位置以外の誤りの有無についての判別式が得ら
れず、イレージャフラグから得られた誤り位置以外に誤
りがある場合は、誤訂正をする。そこで、ファイルシス
テムが必要とする仕様にあわせて、高信頼な誤り訂正を
行うために、最大訂正を行わず、ｍ−ｏｕｔ−ｏｆ−ｎ
イレージャ訂正（ｎ＞ｍ）を行うようにしてもよい。こ
れはイレージャフラグが正しいか否かを検定し、ｎ個の
イレージャフラグが検出されても、その中で真の誤りシ
ンボル数が、ｍ個以下のときのみ誤りを訂正するもので
ある。例えば、３−ｏｕｔ−ｏｆ−４イレージャ訂正を
行うこととし、６列目のような場合には、誤り検出のみ
を行い、その外符号の列から冗長データ部Ｒ１を除去
し、３２バイトの情報データを訂正せず出力するように
してもよい。

【００８９】ここで、情報データ部はシステムバス１０
９を介して出力される。

【００９０】以上、本実施形態に係るファイルシステム
について説明した。

【００９１】以下では、メモリチップ１０２を外符号／
復号回路１０５と組み合わせずにエラー訂正／検出に関
して単体で使用する場合について説明する。

【００９２】図１３は、メモリチップ１０２の構成を示
したものである。メモリ１０３はデータの記録あるいは
再生を行う記録媒体、メモリチップ１０２は、メモリ１
０３と内符号／復号回路１０４を含む。内符号／復号回
路１０４は図１の内符号／復号回路と同じ回路である。

【００９３】図１４に、この場合のメモリ１０３への記
録処理の手順を示す。

【００９４】メモリチップ１０２単体で使用する場合、
システムバス１０９を通じて入力された情報データは１
記録再生データ領域、つまり５１２バイトごとに１次元
配列データとして内符号／復号回路１０４に入力され
る。

【００９５】メモリチップ１０２内の内符号／復号回路
１０４は、まず、ステップ１６０１においてマトリクス
データあるいは１次元配列の情報データを内符号Ｃ１に
変換する。すなわち図１５ａに示すように内符号／復号
回路１０４は、５１２バイトの情報データを一旦内部の
メモリに記録した後、５１２バイトの情報データから１
６バイトの行データを生成し内符号Ｃ２に符号化する。
１シンボル訂正の場合、必要な冗長シンボル長は２シン
ボルである。従って冗長バイト数は、１行あたり、２×
８÷８＝２バイトになる。従って１記録再生データ領域
に対する内符号Ｃ２の冗長データ部Ｒ２の情報量は２×
３２＝６４バイトとなる。

【００９６】次に、内符号／復号回路１０４はステップ
１６０２においてデータ構成を変換する。すなわち、内
符号Ｃ２を図１５ｂに示すように、各行の情報データ部
の後に各行の冗長データ部Ｒ２とアクセスデータを付加
した１次元配列の形態に変換される。

【００９７】こうして符号化された情報データを、図５
のステップ１６０３において、１次元配列データとして
メモリ１０３に記録する。

【００９８】次にメモリ１０３に記録された内符号Ｃ２
を復号する処理について説明する。

【００９９】この処理の処理手順を図１７に示す。

【０１００】まず、ステップ１７０１において、メモリ
１０３から１行分の内符号Ｃ２を内符号回路／復号回路
１０４に読み出す。図１８に示すように、内符号／復号
回路１０４は、入力された５１２バイトの情報データ＋
６４バイトの内符号冗長データＲ２からなる１次元配列
データａから、１８バイトの内符号Ｃ２の行を３２個生
成する。

【０１０１】これは、一旦１次元配列データを内部のメ
モリに記録した後、１６バイトの情報データを読むごと
に内符号Ｃ２の冗長データ部Ｒ２の先頭から２バイトを
読み、１６バイト情報データに付加する（ｂ）処理を、
３２回繰り返すことにより行う。

【０１０２】次に内符号Ｃ２を生成したら、ステップ１
７０３からステップ１７０６において内符号Ｃ２を用い
て復号処理をおこなう。図１７では点線で囲まれたステ
ップ群が内符号Ｃ２の復号処理に対応する。

【０１０３】内符号Ｃ２の復号処理においては、最初に
ステップ１７０３に示すように、生成された内符号Ｃ２
の各行についてシンドロームＳ（ｘ）を計算する。次い
でステップ１７０４に示すようにＳ（ｘ）の値によって
誤り訂正／検出を行うかどうかを判定する。

【０１０４】ステップ１７０４において、Ｓ（ｘ）＝０
の場合は、読み出された行に誤りがない事を示すので、
内符号／復号回路１０４は、その行から冗長データＲ２
を除去し１６バイトの情報データ部を訂正せず出力す
る。

【０１０５】一方、Ｓ（ｘ）が非零の場合は、その行に
誤りが発生したことを示すので、この場合はステップ１
７０５に示すようにシンドロームを用いて、符号語が訂
正可能かどうかを判定する。そして、内符号Ｃ２から計
算されたシンドロームパターンが、ある特定の符号語の
シンドロームパターン群に一致した場合はステップ１７
０６において、誤り訂正を行い、その行から冗長データ
部Ｒ２を除去し、訂正した１６バイトの情報データ部を
出力し、一致しない場合は、内符号Ｃ２の訂正能力を超
えるエラーが発生したとみなし、誤り検出処理のみをお
こない、その行から冗長データ部Ｒ２を除去し１６バイ
トの情報データ部を訂正せず出力する。またこの際、先
の場合と同様に、イレージャフラグ情報を訂正不能信号
として出力する。

【０１０６】以上、メモリチップ１０２を外符号／復号
回路１０５と組み合わせず使用する場合について説明し
た。

【０１０７】以上の説明より理解されるように、本実施
形態によれば、メモリチップを、外符号/復号回路を設
けたファイルシステム101の記憶媒体として使用した場
合、強力な誤り訂正能力を発揮でき、メモリ103のメモ
リ素子の多値記憶化に伴うデータ読み出しエラー率の増
加に対しても、十分な誤り訂正能力を持たせることが出
来る。

【０１０８】また、メモリチップ102を外符号/復号回路
を備えていないシステムにおいて使用する場合でも、従
来のデータ誤り率と同程度のデータ誤り率を確保するこ
とが可能となる。

【０１０９】また、本実施形態では、情報データ部分と
管理データ部とを分離して記録するので、内符号／復号
回路及び外符号／復号回路の採用する符号化方式を用途
に応じて用意に変化させることができる。さらに外符号
／復号回路のみで強力な誤り訂正符号を符号／復号した
場合に比べ、復号時間、メモリ使用効率の面でも優位性
がある。

【０１１０】なお、本実施形態の、メモリチップ内／外
で処理される内符号／外符号を用いる方式は、積符号に
用いる誤り訂正符号の方式訂正能力を変化させること
で、ファイルシステム101及びメモリチップ102に求めら
れる、様々な要求仕様を満たすことが可能な方式であ
る。

【０１１１】なお、本実施形態に係るファイルシステム
は、デジタルカメラや携帯情報端末機器用の記憶装置な
どにも適用することができる。この場合、メモリチップ
１０２は、デジタルカメラや携帯情報端末機器用に脱着
可能な可搬型記憶媒体、たとえば、フラッシュメモリを
収容したカード型の記憶媒体であるフラッシュメモリカ
ードなどを構成し、外符号/復号回路は、デジタルカメ
ラや携帯情報端末機器本体側に設けるようにする。

【０１１２】

【発明の効果】以上のように、本発明によれば、メモリ
チップ内の符号／復号回路を大規模化することなく、フ
ァイルシステムなどとして使用される記録再生装置に用
いる場合にも、記録再生装置として要求される誤り訂正
不能率を満足することのできるメモリチップ及び記録再
生装置を提供することができる。

【図面の簡単な説明】

【図１】ファイルシステムの構成を示すブロック図であ
る。

【図２】ファイルシステムの具体的構成例を示すブロッ
ク図である。

【図３】インターフェースLSIの構成を示すブロック図
である。

【図４】ファイルシステムにおける積符号の構成を示す
図である。

【図５】ファイルシステムにおける符号化処理を示すフ
ローチャートである。

【図６】ファイルシステムにおける外符号への符号化の
ようすを示した図である。

【図７】ファイルシステムにおける内符号生成への符号
化のようすを示した図である。

【図８】ファイルシステムにおけるメモリ上の記憶フォ
ーマットを示す図である。

【図９】ファイルシステムにおける復号の処理を示した
フローチャートである。

【図１０】ファイルシステムにおける復号時の内符号へ
の変換のようすを示した図である。

【図１１】ファイルシステムにおけるイレージャフラグ
とイレージャ訂正対象を示す図である。

【図１２】ファイルシステムにおける復号時の外符号へ
の変換のようすを示した図である。

【図１３】メモリチップの構成を示すブロック図であ
る。

【図１４】メモリチップ単体使用時の符号化処理を示す
フローチャートである。

【図１５】メモリチップ単体使用時の内符号への符号化
のようすを示した図である。

【図１６】メモリチップ単体使用時のメモリ上の記憶フ
ォーマットを示す図である。

【図１７】メモリチップ単体使用時の復号処理を示すフ
ローチャートである。

【図１８】メモリチップ単体使用時の内符号への変換の
ようすを示した図である。

【図１９】フラッシュメモリ素子の構成を示した図であ
る。

【図２０】フラッシュメモリ素子の浮遊ゲート電荷とド
レイン電流とコントロール電圧の関係を示した図であ
る。

【符号の説明】

１０１ ファイルシステム １０２ メモリチップ １０３ メモリ １０４ 内符号／復号回路 １０５ 外符号／復号回路 １０６ インターフェースLSI １０９ システムバス ５０１ ファイルシステム ５０２ フラッシュメモリ ５０６ システムバス ５０４ マイコン ５０３１ ECC回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小谷 博昭 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 野副 敦史 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 塩田 茂雅 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 片山 ゆかり 神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】メモリを内蔵したメモリチップを用いた記
   録再生装置であって、 前記記憶再生装置は、前記メモリチップの外部に、記憶
   対象の情報データを誤り訂正符号化し第1の誤り訂正符
   号を生成する外符号/復号回路を備え、 前記メモリチップは、外符号/復号回路が生成した第1の
   誤り訂正符号を、さらに、誤り訂正符号化し第２の誤り
   訂正符号を生成し、前記メモリに記憶する内符号/復号
   回路を内蔵し、 前記内符号/復号回路は、前記メモリより読み出した第
   ２の誤り訂正符号を用いて誤り訂正を行い、前記第1の
   誤り訂正符号を復号し、 前記外符号/復号回路は、前記内符号/復号回路が復号し
   た第1の誤り訂正符号を用いて誤り訂正を行い、前記情
   報データを復号することを特徴とする記憶再生装置。
2. 【請求項２】請求項１記載の記憶再生装置であって、 前記内符号/復号回路は、誤り訂正を行えなかった誤り
   の位置を示す位置情報を出力する手段を有し、 前記外符号/復号回路は、前記内符号/復号回路が復号し
   た第1の誤り訂正符号に加えて、前記内符号/復号回路か
   ら出力された位置情報を用いた誤り訂正を行うことを特
   徴とする記憶再生装置。
3. 【請求項３】請求項１記載の記憶再生装置であって、 前記内符号/復号回路は、前記第２の誤り訂正符号の訂
   正能力に応じ、誤り訂正または誤り検出を行った誤りの
   位置を示す位置情報を出力する手段を有し、 前記外符号/復号回路は、前記内符号/復号回路が復号し
   た第1の誤り訂正符号に加えて、前記内符号/復号回路か
   ら出力された位置情報を用いた誤り訂正を行うことを特
   徴とする記憶再生装置。
4. 【請求項４】請求項１または２記載の記憶再生装置であ
   って、 前記外符号/復号回路は、記憶対象の情報データをマト
   リクスとして扱い、当該マトリクスの各列／行を誤り訂
   正符号化して、複数列/行の第1の誤り訂正符号を生成
   し、 前記内符号/復号回路は、外符号/復号回路が生成した複
   数列/行の第1の誤り訂正符号を、行/列方向に並べたマ
   トリクスの、各行／列を誤り訂正符号化して、複数行/
   列の第1の誤り訂正符号を生成し、当該複数行/列の第1
   の誤り訂正符号は、前記情報データの積符号を形成する
   ことを特徴とする記憶再生装置。
5. 【請求項５】請求項１、２または３記載の記憶再生装置
   であって、 前記第1の誤り訂正符号と第2の誤り訂正符号の少なくと
   も一方は、リードソロモン符号であることを特徴とする
   記憶再生装置。
6. 【請求項６】メモリを内蔵したメモリチップを用いた記
   録再生装置における誤り訂正方法であって、 前記記憶再生装置において、前記メモリチップの外部
   で、記憶対象の情報データを誤り訂正符号化し第1の誤
   り訂正符号を生成し、 前記メモリチップ内部において、外符号/復号回路が生
   成した第1の誤り訂正符号を、さらに、誤り訂正符号化
   し第２の誤り訂正符号を生成し、前記メモリに記憶し、 前記メモリチップ内部において、前記メモリより読み出
   した第２の誤り訂正符号を用いて誤り訂正を行い、前記
   第1の誤り訂正符号を復号し、 前記記憶再生装置において、前記メモリチップの外部
   で、前記内符号/復号回路が復号した第1の誤り訂正符号
   を用いて誤り訂正を行い、前記情報データ復号すること
   を特徴とする誤り訂正方法。
7. 【請求項７】メモリと、外部より供給されたメモリに書
   き込むべきデータを誤り訂正符号化し第１の誤り訂正符
   号を生成して前記メモリに記憶し、前記メモリより読み
   出した第１の誤り訂正符号を用いて誤り訂正を行い、前
   記データを復号し、外部に出力する第1の符号/復号回路
   とを内蔵したメモリチップの使用方法であって、 書き込み要求された情報データを誤り訂正符号化し第２
   の誤り訂正符号を生成し、第1の誤り訂正符号を用いて
   誤り訂正を行い、読み出し要求された情報データを復号
   する第2の符号/復号回路を備えた記憶装置において前記
   メモリチップを使用する場合には、前記に前記メモリに
   書き込むべきデータとして、第2の符号/復号回路におい
   て誤り訂正符号化し第２の誤り訂正符号を供給し、前記
   第1の符号/復号回路が復号し出力したデータを、前記誤
   り訂正を行うべき第1の誤り訂正符号として第2の符号復
   号回路に供給し、 前記第2の符号/復号回路を備えていない記憶再生装置に
   おいて、記憶装置において前記メモリチップを使用する
   場合には、書き込み要求された情報データを、前記第1
   の符号復号回路に前記メモリに書き込むべきデータとし
   て供給し、前記第1の符号/復号回路が復号し出力したデ
   ータを前記読み出し要求された情報データとすることを
   特徴とするメモリチップの使用方法。
8. 【請求項８】メモリと、外部より供給されたメモリに書
   き込むべきデータを誤り訂正符号化し第１の誤り訂正符
   号を生成して前記メモリに記憶し、前記メモリより読み
   出した第１の誤り訂正符号を用いて誤り訂正を行い、前
   記データを復号し、外部に出力する第1の符号/復号回路
   と、 前記内符号/復号回路が、誤り訂正を行えなかった誤り
   の位置を示す位置情報を外部に出力する手段とを内蔵し
   たことを特徴とするメモリチップ。
9. 【請求項９】メモリと、 外部より供給されたメモリに書き込むべきデータを誤り
   訂正符号化し第１の誤り訂正符号を生成して前記メモリ
   に記憶し、前記メモリより読み出した第１の誤り訂正符
   号を用いて誤り訂正を行い、前記データを復号し、外部
   に出力する第1の符号/復号回路と、 前記内符号/復号回路が、第１の誤り訂正符号の訂正能
   力に応じ、誤り訂正または誤り検出を行った誤りの位置
   を示す位置情報を外部に出力する手段とを内蔵したこと
   を特徴とするメモリチップ。
10. 【請求項１０】読み出されたデータに含まれる誤り位置
    を示す位置情報を出力するメモリチップの書き込み及び
    読み出しを制御するコントローラであって、 記憶対象の情報データを誤り訂正符号化し誤り訂正符号
    を生成して前記メモリチップに書き込みデータとして供
    給し、前記メモリチップから読み出した第1の誤り訂正
    符号と、前記メモリチップから出力される前記位置情報
    とを用いて誤り訂正を行い、前記情報データを復号する
    符号/復号回路を備えたことを特徴とするコントロー
    ラ。