JPH11143922A - 論理シミュレーション方式及びこれを用いた論理シミュレーション方法 - Google Patents
論理シミュレーション方式及びこれを用いた論理シミュレーション方法Info
- Publication number
- JPH11143922A JPH11143922A JP9305504A JP30550497A JPH11143922A JP H11143922 A JPH11143922 A JP H11143922A JP 9305504 A JP9305504 A JP 9305504A JP 30550497 A JP30550497 A JP 30550497A JP H11143922 A JPH11143922 A JP H11143922A
- Authority
- JP
- Japan
- Prior art keywords
- value group
- calculation unit
- macro
- output value
- simulation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 マクロ計算単位が大きくなって、ブール式を
記述したソフトウェアサブルーチンの規模が大きくなっ
た場合においても、シミュレーション実行全体での処理
時間を短縮し、論理シミュレーション全体での処理の高
速化する。 【解決手段】 検証テーブルを確認し、マクロ計算単位
の入力値群に対応する出力値群が既に補完されているか
判断し（ステップＳ３）、ステップＳ３において、補完
されていると判断された場合は、マクロ計算単位ごとに
用意された検証テーブルから入力値群に対応した出力値
群の論理値を取り出し、影響の受けるレジスタの値に入
力し（ステップＳ４）、ステップＳ３において、補完さ
れていないと判断された場合は、影響の受けるレジスタ
の値の計算を行うとともに、検証テーブルに対し、入力
値群のフィールドに対応する出力値群のフィールドを補
完する（ステップＳ５）。
記述したソフトウェアサブルーチンの規模が大きくなっ
た場合においても、シミュレーション実行全体での処理
時間を短縮し、論理シミュレーション全体での処理の高
速化する。 【解決手段】 検証テーブルを確認し、マクロ計算単位
の入力値群に対応する出力値群が既に補完されているか
判断し（ステップＳ３）、ステップＳ３において、補完
されていると判断された場合は、マクロ計算単位ごとに
用意された検証テーブルから入力値群に対応した出力値
群の論理値を取り出し、影響の受けるレジスタの値に入
力し（ステップＳ４）、ステップＳ３において、補完さ
れていないと判断された場合は、影響の受けるレジスタ
の値の計算を行うとともに、検証テーブルに対し、入力
値群のフィールドに対応する出力値群のフィールドを補
完する（ステップＳ５）。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル論理回
路の論理シミュレーション方式に関し、特に、大規模論
理回路の論理動作を高速に検証する論理シミュレーショ
ン方式に関する。
路の論理シミュレーション方式に関し、特に、大規模論
理回路の論理動作を高速に検証する論理シミュレーショ
ン方式に関する。
【０００２】
【従来の技術】図４は、従来の論理シミュレーション方
法に用いられるテーブルの一構成例を示す図である。
法に用いられるテーブルの一構成例を示す図である。
【０００３】図４に示すように、従来の論理シミュレー
ション方法には、現位相を示すポインタ１１０と、クロ
ック位相数に相当するエントリ数のみを有するタイムリ
ング１２０と、マクロ計算単位ごとに発生したイベント
１３０と、マクロ単位毎にマクロ計算を行うマクロ計算
単位テーブル１４０と、マクロ計算単位のブール式が記
述されたソフトウェアサブルーチン１５０とからなるテ
ーブルが用いられる。
ション方法には、現位相を示すポインタ１１０と、クロ
ック位相数に相当するエントリ数のみを有するタイムリ
ング１２０と、マクロ計算単位ごとに発生したイベント
１３０と、マクロ単位毎にマクロ計算を行うマクロ計算
単位テーブル１４０と、マクロ計算単位のブール式が記
述されたソフトウェアサブルーチン１５０とからなるテ
ーブルが用いられる。
【０００４】なお、イベント１３０は、マクロ計算単位
の出力値（複数）１３１と、マクロ計算単位テーブルア
ドレス１３２と、イベントのキューポインタ１３３との
フィールドから構成されており、また、マクロ計算単位
テーブル１４０は、マクロ計算単位のブール式が記述さ
れたソフトウェアサブルーチン１５０へのポインタ１４
１と、マクロ計算単位の出力値群１４２及び入力値群１
４３と、マクロ計算単位の接続先アドレス群１４４との
フィールドから構成されている（特開昭６０−１７３４
８４号公報参照）。
の出力値（複数）１３１と、マクロ計算単位テーブルア
ドレス１３２と、イベントのキューポインタ１３３との
フィールドから構成されており、また、マクロ計算単位
テーブル１４０は、マクロ計算単位のブール式が記述さ
れたソフトウェアサブルーチン１５０へのポインタ１４
１と、マクロ計算単位の出力値群１４２及び入力値群１
４３と、マクロ計算単位の接続先アドレス群１４４との
フィールドから構成されている（特開昭６０−１７３４
８４号公報参照）。
【０００５】以下に、上記のように構成されたテーブル
を用いた論理シミュレーション方法について説明する。
を用いた論理シミュレーション方法について説明する。
【０００６】図５は、図４に示したテーブルを用いた論
理シミュレーション方法の一例を説明するためのフロー
チャートである。
理シミュレーション方法の一例を説明するためのフロー
チャートである。
【０００７】まず、論理を動作させるための入力値によ
って発生したイベント１３０をキューに登録し、初期設
定を行う（ステップＳ１０１）。
って発生したイベント１３０をキューに登録し、初期設
定を行う（ステップＳ１０１）。
【０００８】次に、現在時刻のタイムリング１２０のエ
ントリにキューイングされているイベント１３０をキュ
ーから取り出す（ステップＳ１０２）。なお、この時の
イベント１３０とは、レジスタ間の組み合わせ回路をレ
ジスタの位相に着目して分類抽出し、その分類単位ごと
に論理をブール式に変換したマクロ計算単位ごとのイベ
ントである。
ントリにキューイングされているイベント１３０をキュ
ーから取り出す（ステップＳ１０２）。なお、この時の
イベント１３０とは、レジスタ間の組み合わせ回路をレ
ジスタの位相に着目して分類抽出し、その分類単位ごと
に論理をブール式に変換したマクロ計算単位ごとのイベ
ントである。
【０００９】次に、ステップＳ１０２にてキューから取
り出されたイベントからブール式の値を計算し、その結
果、影響の受けるレジスタの値の計算を行う（ステップ
Ｓ１０３）。
り出されたイベントからブール式の値を計算し、その結
果、影響の受けるレジスタの値の計算を行う（ステップ
Ｓ１０３）。
【００１０】次に、ステップＳ１０３における計算結果
に基づいて、影響を受けるマクロ計算単位をタイムリン
グ１２０にイベント登録する（ステップＳ１０４）。
に基づいて、影響を受けるマクロ計算単位をタイムリン
グ１２０にイベント登録する（ステップＳ１０４）。
【００１１】次に、現在処理を行っている位相から、次
に処理を行う位相へと位相を進める（ステップＳ１０
５）。
に処理を行う位相へと位相を進める（ステップＳ１０
５）。
【００１２】その後、必要となる位相分の処理が終了し
たかどうかを判断し（ステップＳ１０６）、必要となる
位相分の処理が終了したと判断された場合は、必要とな
る信号値のダンプ等の終了処理を行い、全ての処理が終
了し（ステップＳ１０７）、必要となる位相分の処理が
まだ終了していないと判断された場合はステップＳ１０
２における処理に戻る。
たかどうかを判断し（ステップＳ１０６）、必要となる
位相分の処理が終了したと判断された場合は、必要とな
る信号値のダンプ等の終了処理を行い、全ての処理が終
了し（ステップＳ１０７）、必要となる位相分の処理が
まだ終了していないと判断された場合はステップＳ１０
２における処理に戻る。
【００１３】上述した一連の処理を行うことにより、マ
クロ記述単位ごとに、クロック位相単位でイベントを発
生させ、論理シミュレーションの実行を行っている。
クロ記述単位ごとに、クロック位相単位でイベントを発
生させ、論理シミュレーションの実行を行っている。
【００１４】
【発明が解決しようとする課題】上述したような従来の
論理シミュレーション方法においては、ステップＳ１０
３におけるマクロ論理値計算が、レジスタ間の組み合わ
せ論理をレジスタの位相に着目して分類抽出し、その分
離単位ごとに論理をブール式に変換してマクロ計算単位
とするため、分類単位となる組み合わせ論理の規模が大
きくなるにしたがって、マクロ論理値計算で用いるブー
ル式で記述したソフトウェアサブルーチンの処理内容も
大きくなり、処理時間が長くなってしまう。
論理シミュレーション方法においては、ステップＳ１０
３におけるマクロ論理値計算が、レジスタ間の組み合わ
せ論理をレジスタの位相に着目して分類抽出し、その分
離単位ごとに論理をブール式に変換してマクロ計算単位
とするため、分類単位となる組み合わせ論理の規模が大
きくなるにしたがって、マクロ論理値計算で用いるブー
ル式で記述したソフトウェアサブルーチンの処理内容も
大きくなり、処理時間が長くなってしまう。
【００１５】このため、必要イベント数分だけ、各々の
マクロ計算単位で、ブール式で記述したソフトウェアサ
ブルーチンの処理を毎回処理することとなり、シミュレ
ーション実行全体での処理時間が長くなってしまうとい
う問題点がある。
マクロ計算単位で、ブール式で記述したソフトウェアサ
ブルーチンの処理を毎回処理することとなり、シミュレ
ーション実行全体での処理時間が長くなってしまうとい
う問題点がある。
【００１６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、マクロ計算
単位が大きくなって、ブール式を記述したソフトウェア
サブルーチンの規模が大きくなった場合においても、シ
ミュレーション実行全体での処理時間を短縮し、論理シ
ミュレーション全体での処理の高速化することができる
論理シミュレーション方式及びこれを用いた論理シミュ
レーション方法を提供することを目的とする。
する問題点に鑑みてなされたものであって、マクロ計算
単位が大きくなって、ブール式を記述したソフトウェア
サブルーチンの規模が大きくなった場合においても、シ
ミュレーション実行全体での処理時間を短縮し、論理シ
ミュレーション全体での処理の高速化することができる
論理シミュレーション方式及びこれを用いた論理シミュ
レーション方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、入力側及び出力側にそれぞれレジスタが接
続され、入力値の組み合わせにより出力値が一意に決ま
る組み合わせ回路の論理シミュレーション方式であっ
て、前記組み合わせ回路の入力値の組み合わせに対する
出力値が補完される検証テーブルを有することを特徴と
する。
に本発明は、入力側及び出力側にそれぞれレジスタが接
続され、入力値の組み合わせにより出力値が一意に決ま
る組み合わせ回路の論理シミュレーション方式であっ
て、前記組み合わせ回路の入力値の組み合わせに対する
出力値が補完される検証テーブルを有することを特徴と
する。
【００１８】また、現位相を示すポインタと、クロック
位相数に相当するエントリ数のみを有するタイムリング
と、マクロ計算単位ごとに発生したイベントと、マクロ
単位毎にマクロ計算を行うマクロ計算単位テーブルと、
マクロ計算単位のブール式が記述されたソフトウェアサ
ブルーチンとを具備するテーブルを有することを特徴と
する。
位相数に相当するエントリ数のみを有するタイムリング
と、マクロ計算単位ごとに発生したイベントと、マクロ
単位毎にマクロ計算を行うマクロ計算単位テーブルと、
マクロ計算単位のブール式が記述されたソフトウェアサ
ブルーチンとを具備するテーブルを有することを特徴と
する。
【００１９】また、前記論理シミュレーション方式を用
いた論理シミュレーション方法であって、前記検証テー
ブルを確認し、マクロ計算単位の入力値群に対応する出
力値群が既に補完されているか判断する第１の処理と、
該第１の処理において、マクロ計算単位の入力値群に対
応する出力値群が既に補完されていると判断された場合
は、マクロ計算単位ごとに用意された前記検証テーブル
から入力値群に対応した出力値群の論理値を取り出し、
影響の受けるレジスタの値に入力する第２の処理とを有
することを特徴とする。
いた論理シミュレーション方法であって、前記検証テー
ブルを確認し、マクロ計算単位の入力値群に対応する出
力値群が既に補完されているか判断する第１の処理と、
該第１の処理において、マクロ計算単位の入力値群に対
応する出力値群が既に補完されていると判断された場合
は、マクロ計算単位ごとに用意された前記検証テーブル
から入力値群に対応した出力値群の論理値を取り出し、
影響の受けるレジスタの値に入力する第２の処理とを有
することを特徴とする。
【００２０】また、前記第１の処理において、マクロ計
算単位の入力値群に対応する出力値群が既に補完されて
いないと判断された場合は、影響の受けるレジスタの値
の計算を行うとともに、前記検証テーブルに対し、入力
値群のフィールドに対応する出力値群のフィールドを補
完する第３の処理を有することを特徴とする。
算単位の入力値群に対応する出力値群が既に補完されて
いないと判断された場合は、影響の受けるレジスタの値
の計算を行うとともに、前記検証テーブルに対し、入力
値群のフィールドに対応する出力値群のフィールドを補
完する第３の処理を有することを特徴とする。
【００２１】また、前記論理シミュレーション方式を用
いた論理シミュレーション方法であって、論理を動作さ
せるための入力値によって発生したイベントをキューに
登録する第１の処理と、現在時刻のタイムリングのエン
トリにキューイングされているイベントをキューから取
り出す第２の処理と、前記検証テーブルを確認し、マク
ロ計算単位の入力値群に対応する出力値群が既に補完さ
れているか判断する第３の処理と、該第３の処理におい
て、マクロ計算単位の入力値群に対応する出力値群が既
に補完されていると判断された場合は、マクロ計算単位
ごとに用意された前記検証テーブルから入力値群に対応
した出力値群の論理値を取り出し、影響の受けるレジス
タの値に入力する第４の処理と、前記第３の処理におい
て、マクロ計算単位の入力値群に対応する出力値群が既
に補完されていないと判断された場合は、前記キューか
ら取り出されたイベントからブール式の値を計算し、そ
の結果、影響の受けるレジスタの値の計算を行うととも
に、前記検証テーブルに対し、入力値群のフィールドに
対応する出力値群のフィールドを補完する第５の処理
と、前記第４または第５の処理における計算結果に基づ
いて、影響を受けるマクロ計算単位をタイムリングにイ
ベント登録する第６の処理と、現在処理を行っている位
相から、次に処理を行う位相へと位相を進める第７の処
理と、必要となる位相分の処理が終了したかどうかを判
断し、必要となる位相分の処理が終了したと判断された
場合は、必要となる信号値のダンプ等の終了処理を行
い、必要となる位相分の処理がまだ終了していないと判
断された場合は前記第２の処理に移行する第８の処理と
を有することを特徴とする。
いた論理シミュレーション方法であって、論理を動作さ
せるための入力値によって発生したイベントをキューに
登録する第１の処理と、現在時刻のタイムリングのエン
トリにキューイングされているイベントをキューから取
り出す第２の処理と、前記検証テーブルを確認し、マク
ロ計算単位の入力値群に対応する出力値群が既に補完さ
れているか判断する第３の処理と、該第３の処理におい
て、マクロ計算単位の入力値群に対応する出力値群が既
に補完されていると判断された場合は、マクロ計算単位
ごとに用意された前記検証テーブルから入力値群に対応
した出力値群の論理値を取り出し、影響の受けるレジス
タの値に入力する第４の処理と、前記第３の処理におい
て、マクロ計算単位の入力値群に対応する出力値群が既
に補完されていないと判断された場合は、前記キューか
ら取り出されたイベントからブール式の値を計算し、そ
の結果、影響の受けるレジスタの値の計算を行うととも
に、前記検証テーブルに対し、入力値群のフィールドに
対応する出力値群のフィールドを補完する第５の処理
と、前記第４または第５の処理における計算結果に基づ
いて、影響を受けるマクロ計算単位をタイムリングにイ
ベント登録する第６の処理と、現在処理を行っている位
相から、次に処理を行う位相へと位相を進める第７の処
理と、必要となる位相分の処理が終了したかどうかを判
断し、必要となる位相分の処理が終了したと判断された
場合は、必要となる信号値のダンプ等の終了処理を行
い、必要となる位相分の処理がまだ終了していないと判
断された場合は前記第２の処理に移行する第８の処理と
を有することを特徴とする。
【００２２】また、前記イベントは、レジスタ間の組み
合わせ回路をレジスタの位相に着目して分類抽出し、該
分類単位ごとに論理をブール式に変換したマクロ計算単
位ごとのイベントであることを特徴とする。
合わせ回路をレジスタの位相に着目して分類抽出し、該
分類単位ごとに論理をブール式に変換したマクロ計算単
位ごとのイベントであることを特徴とする。
【００２３】（作用）上記のように構成された本発明に
おいては、入力側及び出力側にレジスタが接続された組
み合わせ回路の論理において、マクロ単位ごとに論理値
計算される際の出力値（複数）は、入力値（複数）の組
み合わせにより、一意に決まることに着目し、新たに準
備されたテーブルを、マクロ計算単位ごとで最初に確認
し、入力値（複数）の組み合わせが、現在時刻以前の処
理において実施されていない場合には対応した組み合わ
せ論理回路の論理値計算を記述したソフトウェアサブル
ーチンを処理し、テーブルを補完する。
おいては、入力側及び出力側にレジスタが接続された組
み合わせ回路の論理において、マクロ単位ごとに論理値
計算される際の出力値（複数）は、入力値（複数）の組
み合わせにより、一意に決まることに着目し、新たに準
備されたテーブルを、マクロ計算単位ごとで最初に確認
し、入力値（複数）の組み合わせが、現在時刻以前の処
理において実施されていない場合には対応した組み合わ
せ論理回路の論理値計算を記述したソフトウェアサブル
ーチンを処理し、テーブルを補完する。
【００２４】また、入力値（複数）の組み合わせが、現
在時刻以前の処理において実施されていた場合には、対
応した組み合わせ論理回路の論理値計算を記述したソフ
トウェアサブルーチンを処理を実施しないで、補完され
たテーブル内から入力値（複数）の組み合わせに対応す
る出力値（複数）を読み出し、論理値計算の結果として
処理を行っていく手順を用いることで、論理値計算の処
理が必要ない場合には処理を簡略化する。
在時刻以前の処理において実施されていた場合には、対
応した組み合わせ論理回路の論理値計算を記述したソフ
トウェアサブルーチンを処理を実施しないで、補完され
たテーブル内から入力値（複数）の組み合わせに対応す
る出力値（複数）を読み出し、論理値計算の結果として
処理を行っていく手順を用いることで、論理値計算の処
理が必要ない場合には処理を簡略化する。
【００２５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２６】なお、本発明の論理シミュレーション方法
は、入力側及び出力側にそれぞれレジスタが接続され、
入力値の組み合わせにより出力値が一意に決まる組み合
わせ回路の論理シミュレーション方法である。
は、入力側及び出力側にそれぞれレジスタが接続され、
入力値の組み合わせにより出力値が一意に決まる組み合
わせ回路の論理シミュレーション方法である。
【００２７】図１は、本発明の論理シミュレーション方
法の実施の一形態に用いられるテーブルの構成を示す図
である。
法の実施の一形態に用いられるテーブルの構成を示す図
である。
【００２８】図１に示すように、本形態の論理シミュレ
ーション方法には、現位相を示すポインタ１０と、クロ
ック位相数に相当するエントリ数のみを有するタイムリ
ング２０と、マクロ計算単位ごとに発生したイベント３
０と、マクロ単位毎にマクロ計算を行うマクロ計算単位
テーブル４０と、マクロ計算単位のブール式が記述され
たソフトウェアサブルーチン５０と、組み合わせ回路の
入力値の組み合わせに対する出力値が補完される検証テ
ーブル６０とからなるテーブルが用いられる。
ーション方法には、現位相を示すポインタ１０と、クロ
ック位相数に相当するエントリ数のみを有するタイムリ
ング２０と、マクロ計算単位ごとに発生したイベント３
０と、マクロ単位毎にマクロ計算を行うマクロ計算単位
テーブル４０と、マクロ計算単位のブール式が記述され
たソフトウェアサブルーチン５０と、組み合わせ回路の
入力値の組み合わせに対する出力値が補完される検証テ
ーブル６０とからなるテーブルが用いられる。
【００２９】なお、イベント３０は、マクロ計算単位の
出力値（複数）３１と、マクロ計算単位テーブルアドレ
ス３２と、イベントのキューポインタ３３とのフィール
ドから構成されており、また、マクロ計算単位テーブル
４０は、マクロ計算単位のブール式が記述されたソフト
ウェアサブルーチン５０へのポインタ４１と、マクロ計
算単位の出力値群４２及び入力値群４３と、マクロ計算
単位の接続先アドレス群４４とのフィールドから構成さ
れており、検証テーブル６０は、マクロ計算単位の入力
値群６１及び出力値群６２のフィールドから構成されて
いる。
出力値（複数）３１と、マクロ計算単位テーブルアドレ
ス３２と、イベントのキューポインタ３３とのフィール
ドから構成されており、また、マクロ計算単位テーブル
４０は、マクロ計算単位のブール式が記述されたソフト
ウェアサブルーチン５０へのポインタ４１と、マクロ計
算単位の出力値群４２及び入力値群４３と、マクロ計算
単位の接続先アドレス群４４とのフィールドから構成さ
れており、検証テーブル６０は、マクロ計算単位の入力
値群６１及び出力値群６２のフィールドから構成されて
いる。
【００３０】以下に、上記のように構成されたテーブル
を用いた論理シミュレーション方法について説明する。
を用いた論理シミュレーション方法について説明する。
【００３１】図２は、図１に示したテーブルを用いた論
理シミュレーション方法の一例を説明するためのフロー
チャートである。
理シミュレーション方法の一例を説明するためのフロー
チャートである。
【００３２】まず、論理を動作させるための入力値によ
って発生したイベント３０をキューに登録し、初期設定
を行う（ステップＳ１）。
って発生したイベント３０をキューに登録し、初期設定
を行う（ステップＳ１）。
【００３３】次に、現在時刻のタイムリング２０のエン
トリにキューイングされているイベント３０をキューか
ら取り出す（ステップＳ２）。なお、この時のイベント
３０とは、レジスタ間の組み合わせ回路をレジスタの位
相に着目して分類抽出し、その分類単位ごとに論理をブ
ール式に変換したマクロ計算単位ごとのイベントであ
る。
トリにキューイングされているイベント３０をキューか
ら取り出す（ステップＳ２）。なお、この時のイベント
３０とは、レジスタ間の組み合わせ回路をレジスタの位
相に着目して分類抽出し、その分類単位ごとに論理をブ
ール式に変換したマクロ計算単位ごとのイベントであ
る。
【００３４】次に、検証テーブル６０を確認し、マクロ
計算単位の入力値群に対応する出力値群が既に補完され
ているか判断し（ステップＳ３）、補完されていると判
断された場合はステップＳ４における処理に移行し、補
完されていないと判断された場合はステップＳ５におけ
る処理に移行する。
計算単位の入力値群に対応する出力値群が既に補完され
ているか判断し（ステップＳ３）、補完されていると判
断された場合はステップＳ４における処理に移行し、補
完されていないと判断された場合はステップＳ５におけ
る処理に移行する。
【００３５】ステップＳ３においてマクロ計算単位の入
力値群に対応する出力値群が既に補完されていると判断
された場合は、マクロ計算単位ごとに用意された検証テ
ーブル６０から入力値群６１に対応した出力値群６２の
論理値を取り出し、その結果、影響の受けるレジスタの
値に入力する（ステップＳ４）。
力値群に対応する出力値群が既に補完されていると判断
された場合は、マクロ計算単位ごとに用意された検証テ
ーブル６０から入力値群６１に対応した出力値群６２の
論理値を取り出し、その結果、影響の受けるレジスタの
値に入力する（ステップＳ４）。
【００３６】一方、ステップＳ３においてマクロ計算単
位の入力値群に対応する出力値群が既に補完されていな
いと判断された場合は、ステップＳ２にてキューから取
り出されたイベントからブール式の値を計算し、その結
果、影響の受けるレジスタの値の計算を行うとともに、
検証テーブル６０に対し、入力値群６１のフィールドに
対応する出力値群６２のフィールドを補完する（ステッ
プＳ５）。
位の入力値群に対応する出力値群が既に補完されていな
いと判断された場合は、ステップＳ２にてキューから取
り出されたイベントからブール式の値を計算し、その結
果、影響の受けるレジスタの値の計算を行うとともに、
検証テーブル６０に対し、入力値群６１のフィールドに
対応する出力値群６２のフィールドを補完する（ステッ
プＳ５）。
【００３７】次に、ステップＳ４またはステップＳ５に
おける計算結果に基づいて、影響を受けるマクロ計算単
位をタイムリング２０にイベント登録する（ステップＳ
４）。
おける計算結果に基づいて、影響を受けるマクロ計算単
位をタイムリング２０にイベント登録する（ステップＳ
４）。
【００３８】次に、現在処理を行っている位相から、次
に処理を行う位相へと位相を進める（ステップＳ５）。
に処理を行う位相へと位相を進める（ステップＳ５）。
【００３９】その後、必要となる位相分の処理が終了し
たかどうかを判断し（ステップＳ６）、必要となる位相
分の処理が終了したと判断された場合は、必要となる信
号値のダンプ等の終了処理を行い、全ての処理が終了し
（ステップＳ７）、必要となる位相分の処理がまだ終了
していないと判断された場合はステップＳ２における処
理に戻る。
たかどうかを判断し（ステップＳ６）、必要となる位相
分の処理が終了したと判断された場合は、必要となる信
号値のダンプ等の終了処理を行い、全ての処理が終了し
（ステップＳ７）、必要となる位相分の処理がまだ終了
していないと判断された場合はステップＳ２における処
理に戻る。
【００４０】上述した一連の処理を行うことにより、マ
クロ記述単位ごとに、クロック位相単位でイベントを発
生させ、論理シミュレーションの実行を行う。
クロ記述単位ごとに、クロック位相単位でイベントを発
生させ、論理シミュレーションの実行を行う。
【００４１】（他の実施の形態）また、本発明の他の実
施の形態として、図２に示した処理手順と並行して、図
図３に示す処理手順を実施する。
施の形態として、図２に示した処理手順と並行して、図
図３に示す処理手順を実施する。
【００４２】図３は、図１に示したテーブルを用いた論
理シミュレーション方法の他の例を説明するためのフロ
ーチャートである。
理シミュレーション方法の他の例を説明するためのフロ
ーチャートである。
【００４３】まず、検証テーブル６０の出力値群６２が
全て補充されているかどうかを確認し（ステップＳ１
１）、検証テーブル６０の出力値群６２が全て補完され
ている場合には、ステップＳ１４における処理に移行
し、検証テーブル６０の出力値群６２が補完されていな
い場合には、ステップＳ１２における処理に移行する。
全て補充されているかどうかを確認し（ステップＳ１
１）、検証テーブル６０の出力値群６２が全て補完され
ている場合には、ステップＳ１４における処理に移行
し、検証テーブル６０の出力値群６２が補完されていな
い場合には、ステップＳ１２における処理に移行する。
【００４４】ステップＳ１１において検証テーブル６０
の出力値群６２が補完されていないことが確認された場
合は、補完されていない出力値群６２のフィールドに対
応する入力値群６１の値を発生させる（ステップＳ１
２）。
の出力値群６２が補完されていないことが確認された場
合は、補完されていない出力値群６２のフィールドに対
応する入力値群６１の値を発生させる（ステップＳ１
２）。
【００４５】次に、ステップＳ１２において発生した入
力値群６１によって、ソフトウェアサブルーチン５０を
用いて値を計算し、その結果を検証テーブル６０に対
し、入力値群６１のフィールドに対応する出力値群６２
のフィールドを補完し（ステップＳ１３）、再びステッ
プＳ１１における処理に戻る。
力値群６１によって、ソフトウェアサブルーチン５０を
用いて値を計算し、その結果を検証テーブル６０に対
し、入力値群６１のフィールドに対応する出力値群６２
のフィールドを補完し（ステップＳ１３）、再びステッ
プＳ１１における処理に戻る。
【００４６】一方、ステップＳ１１において検証テーブ
ル６０の出力値群６２が全て補完されていることが確認
された場合は、処理を終了する（ステップＳ１４）。
ル６０の出力値群６２が全て補完されていることが確認
された場合は、処理を終了する（ステップＳ１４）。
【００４７】この並列して行った処理手順によって、検
証テーブル６０を効率的に補完することにより、図２に
示した処理手順でステップＳ５を経由する処理手順を減
少させることができる。
証テーブル６０を効率的に補完することにより、図２に
示した処理手順でステップＳ５を経由する処理手順を減
少させることができる。
【００４８】
【発明の効果】以上説明したように本発明においては、
組み合わせ論理回路の入力値群の値により出力値群の値
が一意に決まることを利用し、現在時刻以前に処理され
た入力値群の値が処理されていれば、論理値計算の処理
する必要性のないイベントとして論理値計算処理を簡略
化するため、論理シミュレーション全体での処理時間を
短縮することができ、それにより、マクロ計算単位が大
きくなって、ブール式を記述したソフトウェアサブルー
チンの規模が大きくなった場合においても、論理シミュ
レーション全体での処理の高速化を図ることができる。
組み合わせ論理回路の入力値群の値により出力値群の値
が一意に決まることを利用し、現在時刻以前に処理され
た入力値群の値が処理されていれば、論理値計算の処理
する必要性のないイベントとして論理値計算処理を簡略
化するため、論理シミュレーション全体での処理時間を
短縮することができ、それにより、マクロ計算単位が大
きくなって、ブール式を記述したソフトウェアサブルー
チンの規模が大きくなった場合においても、論理シミュ
レーション全体での処理の高速化を図ることができる。
【００４９】特に、論理シミュレーションにおいては、
論理値計算の処理がシミュレーション実行全体における
処理時間の占める割合が大きいため、上記効果によっ
て、論理シミュレーションの実行時間全体の大きな短縮
を図ることができる。
論理値計算の処理がシミュレーション実行全体における
処理時間の占める割合が大きいため、上記効果によっ
て、論理シミュレーションの実行時間全体の大きな短縮
を図ることができる。
【図１】本発明の論理シミュレーション方法の実施の一
形態に用いられるテーブルの構成を示す図である。
形態に用いられるテーブルの構成を示す図である。
【図２】図１に示したテーブルを用いた論理シミュレー
ション方法の一例を説明するためのフローチャートであ
る。
ション方法の一例を説明するためのフローチャートであ
る。
【図３】図１に示したテーブルを用いた論理シミュレー
ション方法の他の例を説明するためのフローチャートで
ある。
ション方法の他の例を説明するためのフローチャートで
ある。
【図４】従来の論理シミュレーション方法に用いられる
テーブルの一構成例を示す図である。
テーブルの一構成例を示す図である。
【図５】図４に示したテーブルを用いた論理シミュレー
ション方法の一例を説明するためのフローチャートであ
る。
ション方法の一例を説明するためのフローチャートであ
る。
１０ 現位相を示すポインタ ２０ タイムリング ３０ イベント ３１ マクロ計算単位の出力値 ３２ マクロ計算単位テーブルアドレス ３３ イベントのキューポインタ ４０ マクロ計算単位テーブル ４１ ソフトウェアサブルーチンへのポインタ ４２，６２ マクロ計算単位の出力値群 ４３，６１ マクロ計算単位の入力値群 ４４ マクロ計算単位の接続先アドレス群 ５０ ソフトウェアサブルーチン ６０ 検証テーブル
Claims (6)
- 【請求項１】 入力側及び出力側にそれぞれレジスタが
接続され、入力値の組み合わせにより出力値が一意に決
まる組み合わせ回路の論理シミュレーション方式であっ
て、 前記組み合わせ回路の入力値の組み合わせに対する出力
値が補完される検証テーブルを有することを特徴とする
論理シミュレーション方式。 - 【請求項２】 請求項１に記載の論理シミュレーション
方式において、 現位相を示すポインタと、 クロック位相数に相当するエントリ数のみを有するタイ
ムリングと、 マクロ計算単位ごとに発生したイベントと、 マクロ単位毎にマクロ計算を行うマクロ計算単位テーブ
ルと、 マクロ計算単位のブール式が記述されたソフトウェアサ
ブルーチンとを具備するテーブルを有することを特徴と
する論理シミュレーション方式。 - 【請求項３】 請求項１または請求項２に記載の論理シ
ミュレーション方式を用いた論理シミュレーション方法
であって、 前記検証テーブルを確認し、マクロ計算単位の入力値群
に対応する出力値群が既に補完されているか判断する第
１の処理と、 該第１の処理において、マクロ計算単位の入力値群に対
応する出力値群が既に補完されていると判断された場合
は、マクロ計算単位ごとに用意された前記検証テーブル
から入力値群に対応した出力値群の論理値を取り出し、
影響の受けるレジスタの値に入力する第２の処理とを有
することを特徴とする論理シミュレーション方法。 - 【請求項４】 請求項３に記載の論理シミュレーション
方法において、 前記第１の処理において、マクロ計算単位の入力値群に
対応する出力値群が既に補完されていないと判断された
場合は、影響の受けるレジスタの値の計算を行うととも
に、前記検証テーブルに対し、入力値群のフィールドに
対応する出力値群のフィールドを補完する第３の処理を
有することを特徴とする論理シミュレーション方法。 - 【請求項５】 請求項２に記載の論理シミュレーション
方式を用いた論理シミュレーション方法であって、 論理を動作させるための入力値によって発生したイベン
トをキューに登録する第１の処理と、 現在時刻のタイムリングのエントリにキューイングされ
ているイベントをキューから取り出す第２の処理と、 前記検証テーブルを確認し、マクロ計算単位の入力値群
に対応する出力値群が既に補完されているか判断する第
３の処理と、 該第３の処理において、マクロ計算単位の入力値群に対
応する出力値群が既に補完されていると判断された場合
は、マクロ計算単位ごとに用意された前記検証テーブル
から入力値群に対応した出力値群の論理値を取り出し、
影響の受けるレジスタの値に入力する第４の処理と、 前記第３の処理において、マクロ計算単位の入力値群に
対応する出力値群が既に補完されていないと判断された
場合は、前記キューから取り出されたイベントからブー
ル式の値を計算し、その結果、影響の受けるレジスタの
値の計算を行うとともに、前記検証テーブルに対し、入
力値群のフィールドに対応する出力値群のフィールドを
補完する第５の処理と、 前記第４または第５の処理における計算結果に基づい
て、影響を受けるマクロ計算単位をタイムリングにイベ
ント登録する第６の処理と、 現在処理を行っている位相から、次に処理を行う位相へ
と位相を進める第７の処理と、 必要となる位相分の処理が終了したかどうかを判断し、
必要となる位相分の処理が終了したと判断された場合
は、必要となる信号値のダンプ等の終了処理を行い、必
要となる位相分の処理がまだ終了していないと判断され
た場合は前記第２の処理に移行する第８の処理とを有す
ることを特徴とする論理シミュレーション方法。 - 【請求項６】 請求項５に記載の論理シミュレーション
方法において、 前記イベントは、レジスタ間の組み合わせ回路をレジス
タの位相に着目して分類抽出し、該分類単位ごとに論理
をブール式に変換したマクロ計算単位ごとのイベントで
あることを特徴とする論理シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305504A JPH11143922A (ja) | 1997-11-07 | 1997-11-07 | 論理シミュレーション方式及びこれを用いた論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9305504A JPH11143922A (ja) | 1997-11-07 | 1997-11-07 | 論理シミュレーション方式及びこれを用いた論理シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11143922A true JPH11143922A (ja) | 1999-05-28 |
Family
ID=17945960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9305504A Pending JPH11143922A (ja) | 1997-11-07 | 1997-11-07 | 論理シミュレーション方式及びこれを用いた論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11143922A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116360393A (zh) * | 2023-03-23 | 2023-06-30 | 浙江众合科技股份有限公司 | 一种基于lcu布尔逻辑的测试系统和方法 |
| CN118689722A (zh) * | 2024-08-23 | 2024-09-24 | 成都市楠菲微电子有限公司 | 一种同步fifo的验证方法及装置 |
-
1997
- 1997-11-07 JP JP9305504A patent/JPH11143922A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116360393A (zh) * | 2023-03-23 | 2023-06-30 | 浙江众合科技股份有限公司 | 一种基于lcu布尔逻辑的测试系统和方法 |
| CN118689722A (zh) * | 2024-08-23 | 2024-09-24 | 成都市楠菲微电子有限公司 | 一种同步fifo的验证方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101263487A (zh) | 基于指令的并行中值滤波处理器和方法 | |
| US6101621A (en) | Logic circuit and method for designing the same | |
| Kleinekathöfer et al. | Polynomial formal verification of floating point adders | |
| US20090044159A1 (en) | False path handling | |
| JPH11143922A (ja) | 論理シミュレーション方式及びこれを用いた論理シミュレーション方法 | |
| US11204738B1 (en) | Apparatus and method for performing bit permutation operations | |
| JP2000011031A (ja) | 半導体集積回路の論理回路検証装置および論理回路検証方法 | |
| JP3808272B2 (ja) | 回路設計装置および方法 | |
| US11886534B2 (en) | Filtering method and system of parallel computing results | |
| CN117785108B (zh) | 一种前导数处理方法、系统、设备及存储介质 | |
| US6057720A (en) | High speed sticky signal generator | |
| JPH07225781A (ja) | 回路分割方式 | |
| CN217213701U (zh) | 用于多时钟切换的电路、fpga和电子设备 | |
| JPH066241A (ja) | 符号一致検出方式 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JP2001229135A (ja) | Ｓｉｍｄ型並列計算装置 | |
| JP3658879B2 (ja) | パイプライン計算機 | |
| JPH0195365A (ja) | クリティカルパスの解析処理方式 | |
| JPS63201725A (ja) | 信号処理回路 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JPH04137177A (ja) | 論理回路合成方式 | |
| EP1820092A2 (en) | Electronic device having multi operand arithmetic circuitry | |
| JPH02224070A (ja) | 論理回路の遅延時間解析装置 | |
| JPS6175436A (ja) | マイクロプログラム制御装置 | |
| JPH10187779A (ja) | 論理回路の遅延計算システムおよび遅延計算方法 |