JPH11145363A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11145363A JPH11145363A JP9303922A JP30392297A JPH11145363A JP H11145363 A JPH11145363 A JP H11145363A JP 9303922 A JP9303922 A JP 9303922A JP 30392297 A JP30392297 A JP 30392297A JP H11145363 A JPH11145363 A JP H11145363A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pellet
- region
- bonded
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ペレットを接合するはんだ層を均一な厚さに形
成し、ボンディング性が良く、且つ、信頼性の高い半導
体装置を提供する。 【解決手段】リードフレームの半導体素子がはんだ付け
される面に、はんだ流れを防止する突起部を設ける。さ
らに、そのはんだ付け面ははんだ付け可能な金属領域と
はんだと接合性を有しない金属領域とする。
成し、ボンディング性が良く、且つ、信頼性の高い半導
体装置を提供する。 【解決手段】リードフレームの半導体素子がはんだ付け
される面に、はんだ流れを防止する突起部を設ける。さ
らに、そのはんだ付け面ははんだ付け可能な金属領域と
はんだと接合性を有しない金属領域とする。
Description
【０００１】
【発明の属する技術分野】本発明は、パワートラジスタ
やパワーＩＣなどの半導体素子がリードフレーム基板
（以下ヘッダと称す）にはんだ接合されている半導体装
置に関し、特に半導体素子と基板とのはんだ接合技術に
関するものである。
やパワーＩＣなどの半導体素子がリードフレーム基板
（以下ヘッダと称す）にはんだ接合されている半導体装
置に関し、特に半導体素子と基板とのはんだ接合技術に
関するものである。
【０００２】
【従来の技術】一般に、消費電力が大きいパワートラン
ジスタやパワーＩＣにおいては放熱性に優れたヘッダに
半導体素子（以下ペレットと称す）を低熱抵抗でボンデ
ィングするためにはんだ接合方法が採用される。この場
合、ペレットの裏面はＴｉ−Ｎｉ−Ａｇ（またはＡｕ）
やＣｒ−Ｎｉ−Ａｇ（またはＡｕ）等のメタライズが施
され、はんだ材料としてはＰｂ−Ｓｎ系はんだが主とし
て用いられる。
ジスタやパワーＩＣにおいては放熱性に優れたヘッダに
半導体素子（以下ペレットと称す）を低熱抵抗でボンデ
ィングするためにはんだ接合方法が採用される。この場
合、ペレットの裏面はＴｉ−Ｎｉ−Ａｇ（またはＡｕ）
やＣｒ−Ｎｉ−Ａｇ（またはＡｕ）等のメタライズが施
され、はんだ材料としてはＰｂ−Ｓｎ系はんだが主とし
て用いられる。
【０００３】従来、上記のはんだ接合はＮ2 ガス等の不
活性ガス雰囲気中や、Ｎ2ガスとＨ2ガスとの混合ガス等
の還元ガス雰囲気中で、ヘッダのペレットがボンディン
グされる領域にはんだ箔を貼り付けた後に、その溶融は
んだ上にペレットを乗せ、上下左右に動かすことによっ
て行っていた。
活性ガス雰囲気中や、Ｎ2ガスとＨ2ガスとの混合ガス等
の還元ガス雰囲気中で、ヘッダのペレットがボンディン
グされる領域にはんだ箔を貼り付けた後に、その溶融は
んだ上にペレットを乗せ、上下左右に動かすことによっ
て行っていた。
【０００４】また、例えば、特公昭62−26176号公報や
特開昭53−95576号公報に記載されているようにはんだ
箔を使用せずに、ヘッダのペレットがボンディングされ
る領域に適量の溶融はんだを滴下し、この溶融はんだ上
にペレットを乗せて接合する方法も知られている。
特開昭53−95576号公報に記載されているようにはんだ
箔を使用せずに、ヘッダのペレットがボンディングされ
る領域に適量の溶融はんだを滴下し、この溶融はんだ上
にペレットを乗せて接合する方法も知られている。
【０００５】
【発明が解決しようとする課題】消費電力の大きい半導
体装置においては、その熱拡散はペレット裏面からヘッ
ダへ抜ける経路がほとんどであるため、ペレットを接合
しているはんだ層の品質及び信頼性は重要なものとな
る。しかしながら、上記はんだ箔を使用した従来のはん
だ接合法は、はんだ箔が溶融されて生じる溶融はんだが
一様な表面を有していないため、その溶融はんだ上に乗
せられるペレットが傾いて接合されたり、はんだ層中に
ボイドが含まれやすい問題があった。また、上記従来公
報に記載されているはんだ接合法は、はんだ層を均一な
厚さにすることを一つの目的としているが、溶融はんだ
上にペレットを上から乗せる方法のために溶融はんだが
流れ、ペレットが傾いて接合されたり、ボイドが含有さ
れたはんだ層になりやすい問題を有していた。
体装置においては、その熱拡散はペレット裏面からヘッ
ダへ抜ける経路がほとんどであるため、ペレットを接合
しているはんだ層の品質及び信頼性は重要なものとな
る。しかしながら、上記はんだ箔を使用した従来のはん
だ接合法は、はんだ箔が溶融されて生じる溶融はんだが
一様な表面を有していないため、その溶融はんだ上に乗
せられるペレットが傾いて接合されたり、はんだ層中に
ボイドが含まれやすい問題があった。また、上記従来公
報に記載されているはんだ接合法は、はんだ層を均一な
厚さにすることを一つの目的としているが、溶融はんだ
上にペレットを上から乗せる方法のために溶融はんだが
流れ、ペレットが傾いて接合されたり、ボイドが含有さ
れたはんだ層になりやすい問題を有していた。
【０００６】図７はペレットを搭載時の半導体装置の側
断面図及び図８平面図を示す。はんだ接合において、は
んだ流れが生じるとペレットの位置ずれが発生し、ボン
ディング性が低下する。また、はんだの流れによるマウ
ントはんだ厚さのバラツキも発生する。このはんだ厚さ
のバラツキやボイドの発生は半導体装置の特性試験の一
つである熱疲労試験（ＴＦＴ：Thermal Fatigue Test）
レベルのバラツキをもたらす。
断面図及び図８平面図を示す。はんだ接合において、は
んだ流れが生じるとペレットの位置ずれが発生し、ボン
ディング性が低下する。また、はんだの流れによるマウ
ントはんだ厚さのバラツキも発生する。このはんだ厚さ
のバラツキやボイドの発生は半導体装置の特性試験の一
つである熱疲労試験（ＴＦＴ：Thermal Fatigue Test）
レベルのバラツキをもたらす。
【０００７】本発明の目的は、ペレットを接合するはん
だ層を均一な厚さに形成し、かつ、ＴＦＴレベルのバラ
ツキを防止した半導体装置を提供することにある。
だ層を均一な厚さに形成し、かつ、ＴＦＴレベルのバラ
ツキを防止した半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】上記、目的を達成するた
めに、本発明の半導体装置においては、リードフレーム
基板上の半導体素子が固着される面の周囲にはんだの流
出を防止する流出防止手段を設けたものである。また、
流出防止手段は半導体素子がはんだ接合される領域の周
囲に突起部を設けることを特徴としている。さらに、本
発明はペレットを搭載する表面領域ははんだ付け可能な
材料からなり、ペレットが接触しない表面領域ははんだ
と接合性を有しない材料からなることを特徴としてい
る。
めに、本発明の半導体装置においては、リードフレーム
基板上の半導体素子が固着される面の周囲にはんだの流
出を防止する流出防止手段を設けたものである。また、
流出防止手段は半導体素子がはんだ接合される領域の周
囲に突起部を設けることを特徴としている。さらに、本
発明はペレットを搭載する表面領域ははんだ付け可能な
材料からなり、ペレットが接触しない表面領域ははんだ
と接合性を有しない材料からなることを特徴としてい
る。
【０００９】また、リードフレーム表面において、ペレ
ットが接合される領域は前記ペレットが接続されない領
域によって囲まれることを特徴としている。さらに、ペ
レットが接合される領域は、前記はんだと接合性を有し
ない金属層の領域に対して凹部となるように形成されて
いるようにしても良い。前記リードフレーム基板は、は
んだ付け可能な金属からなるベース金属であり、前記ペ
レットが接合されない領域は、前記ペレットが接合され
る領域を囲むはんだと接合性を有しない絶縁層を形成し
ても良い。
ットが接合される領域は前記ペレットが接続されない領
域によって囲まれることを特徴としている。さらに、ペ
レットが接合される領域は、前記はんだと接合性を有し
ない金属層の領域に対して凹部となるように形成されて
いるようにしても良い。前記リードフレーム基板は、は
んだ付け可能な金属からなるベース金属であり、前記ペ
レットが接合されない領域は、前記ペレットが接合され
る領域を囲むはんだと接合性を有しない絶縁層を形成し
ても良い。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。本実施例において、本発明に係る半導
体装置は樹脂封止パッケージであるパワートランジスタ
であり、図１に示すように構成されている。図において
図１は断面平面図、図２は正面断面図を示す。本発明の
パワートランジスタのリードフレーム１は４２アロイ等
の鉄系材料や、無酸素銅等の銅系材料（銅または銅合
金）のような導電性の良好な材料が使用され、プレス加
工によって成形される。
施例を説明する。本実施例において、本発明に係る半導
体装置は樹脂封止パッケージであるパワートランジスタ
であり、図１に示すように構成されている。図において
図１は断面平面図、図２は正面断面図を示す。本発明の
パワートランジスタのリードフレーム１は４２アロイ等
の鉄系材料や、無酸素銅等の銅系材料（銅または銅合
金）のような導電性の良好な材料が使用され、プレス加
工によって成形される。
【００１１】リードフレーム１にはペレットボンディン
グ工程においてヘッダ部２にペレット３がはんだ層４を
介してボンディングされる。その後、ワイヤボンディン
グ工程で、ペレット３と両側のインナリード５，６との
間にワイヤ７がボンディングされ、樹脂封止体成形工程
においてリードフレーム１に樹脂封止体８が樹脂成形さ
れ、樹脂封止される。
グ工程においてヘッダ部２にペレット３がはんだ層４を
介してボンディングされる。その後、ワイヤボンディン
グ工程で、ペレット３と両側のインナリード５，６との
間にワイヤ７がボンディングされ、樹脂封止体成形工程
においてリードフレーム１に樹脂封止体８が樹脂成形さ
れ、樹脂封止される。
【００１２】本実施例では、リードフレーム１のヘッダ
部２の上面にペレット３がはんだ接合される領域の周囲
を囲むように突起部９が設けられ、この突起部９はペレ
ットボンディング工程における溶融はんだの流出を防止
する効果を有する。ここで、突起部９の高さはそれぞれ
パワートランジスタの目的とするはんだ厚さ以下に規定
される。
部２の上面にペレット３がはんだ接合される領域の周囲
を囲むように突起部９が設けられ、この突起部９はペレ
ットボンディング工程における溶融はんだの流出を防止
する効果を有する。ここで、突起部９の高さはそれぞれ
パワートランジスタの目的とするはんだ厚さ以下に規定
される。
【００１３】また、ペレットが接合される領域は、４２
アロイ，Ｃｕ及びＣｕ合金などのベース金属のはんだ付
け可能な金属からなり、ペレットが接合されない領域
は、Ａｌなどのはんだと接合性を有しない金属から構成
される。はんだと接合性を有しない金属層はペレットを
囲むように配置されている。このはんだと接合性を有し
ない金属層は、リードフレーム上のはんだ流れを防止す
る突起部９を兼ねても良い。この場合でも突起部９の高
さはそれぞれパワートランジスタの目的とするはんだ厚
さ以下に規定される。ここで、はんだと接合性を有しな
い金属層は、はんだ層を囲むように形成されているので
はんだ流れを防止する作用を有する。
アロイ，Ｃｕ及びＣｕ合金などのベース金属のはんだ付
け可能な金属からなり、ペレットが接合されない領域
は、Ａｌなどのはんだと接合性を有しない金属から構成
される。はんだと接合性を有しない金属層はペレットを
囲むように配置されている。このはんだと接合性を有し
ない金属層は、リードフレーム上のはんだ流れを防止す
る突起部９を兼ねても良い。この場合でも突起部９の高
さはそれぞれパワートランジスタの目的とするはんだ厚
さ以下に規定される。ここで、はんだと接合性を有しな
い金属層は、はんだ層を囲むように形成されているので
はんだ流れを防止する作用を有する。
【００１４】このような構成にすることにより、ボンデ
ィング工程におけるはんだ流れによるペレットの位置ず
れが無くなり、リードフレームのボンディング性の低下
を防止することができる。また、はんだ流れによるはん
だ厚さのバラツキに起因するＴＦＴレベルのバラツキも
防止できる。さらにはんだ流れを防止することによっ
て、はんだ層内のボイドの低減も図ることができた。
ィング工程におけるはんだ流れによるペレットの位置ず
れが無くなり、リードフレームのボンディング性の低下
を防止することができる。また、はんだ流れによるはん
だ厚さのバラツキに起因するＴＦＴレベルのバラツキも
防止できる。さらにはんだ流れを防止することによっ
て、はんだ層内のボイドの低減も図ることができた。
【００１５】図３は本発明の他の実施例の一つである。
図において、図３は平面断面図、図４は正面断面図を示
す。本実施例では、ペレットが接合されてない領域は、
ペレットが接合される領域を囲むようにフォトレジスト
のようなはんだと接合性を有しない絶縁層１０で形成さ
れている。このはんだと接合性を有しない絶縁層１０
は、はんだ層を囲むように形成されているため、ボンデ
ィング工程におけるはんだ流れを防止できる。
図において、図３は平面断面図、図４は正面断面図を示
す。本実施例では、ペレットが接合されてない領域は、
ペレットが接合される領域を囲むようにフォトレジスト
のようなはんだと接合性を有しない絶縁層１０で形成さ
れている。このはんだと接合性を有しない絶縁層１０
は、はんだ層を囲むように形成されているため、ボンデ
ィング工程におけるはんだ流れを防止できる。
【００１６】この場合の高さはパワートランジスタの目
的とするはんだ厚さ以下に規定される。このような構成
にすることにより、はんだ流れによるペレットの位置ず
れが無くなり、リードフレームのボンディング性の低下
を防止することができる。また、はんだ流れによるはん
だ厚さのバラツキに起因するＴＦＴレベルのバラツキも
防止できる。
的とするはんだ厚さ以下に規定される。このような構成
にすることにより、はんだ流れによるペレットの位置ず
れが無くなり、リードフレームのボンディング性の低下
を防止することができる。また、はんだ流れによるはん
だ厚さのバラツキに起因するＴＦＴレベルのバラツキも
防止できる。
【００１７】図５は本発明の他の実施例の一つである。
図において、図５は平面断面図、図６は正面断面図を示
す。本実施例も図１，図２及び図３，図４と同じよう
に、はんだと接合性を有しない金属層あるいは絶縁層は
はんだ層を囲むように配置されている。本実施例の特徴
とするところは、ペレットが接合される領域が、はんだ
と接合性を有しない領域に対して凹部となるように形成
されていることである。この凹部の表面ははんだ付け可
能なベース金属が露出している。このペレットを接合す
る領域を凹部とすることにより、ボンディング工程にお
けるはんだ流れを防止できる。この場合、ペレットがは
んだ接合される領域の周囲を囲むような突起部は設けな
くてもなんら差し支えない。この凹部の深さは、パワー
トランジスタの目的とするはんだ厚さ以下に規定され
る。
図において、図５は平面断面図、図６は正面断面図を示
す。本実施例も図１，図２及び図３，図４と同じよう
に、はんだと接合性を有しない金属層あるいは絶縁層は
はんだ層を囲むように配置されている。本実施例の特徴
とするところは、ペレットが接合される領域が、はんだ
と接合性を有しない領域に対して凹部となるように形成
されていることである。この凹部の表面ははんだ付け可
能なベース金属が露出している。このペレットを接合す
る領域を凹部とすることにより、ボンディング工程にお
けるはんだ流れを防止できる。この場合、ペレットがは
んだ接合される領域の周囲を囲むような突起部は設けな
くてもなんら差し支えない。この凹部の深さは、パワー
トランジスタの目的とするはんだ厚さ以下に規定され
る。
【００１８】このような構成にすることにより、はんだ
流れによるペレットの位置ずれが無くなり、リードフレ
ームのボンディング性の低下を防止することができる。
また、はんだ流れによるはんだ厚さのバラツキに起因す
るＴＦＴレベルのバラツキも防止できる。さらにはんだ
流れを防止することによって、はんだ層内のボイドの低
減も図ることができた。
流れによるペレットの位置ずれが無くなり、リードフレ
ームのボンディング性の低下を防止することができる。
また、はんだ流れによるはんだ厚さのバラツキに起因す
るＴＦＴレベルのバラツキも防止できる。さらにはんだ
流れを防止することによって、はんだ層内のボイドの低
減も図ることができた。
【００１９】以上、本実施例によりパワートランジタの
はんだ厚さが所定の均一厚さで形成でき、ＴＦＴレベル
のバラツキも防止できるため、従来のパワートランジス
タに比べて高い信頼性を確保できる。
はんだ厚さが所定の均一厚さで形成でき、ＴＦＴレベル
のバラツキも防止できるため、従来のパワートランジス
タに比べて高い信頼性を確保できる。
【００２０】以上の説明では、主として発明の背景とな
った利用分野であるパワートランジスタに適用した場合
について説明したが、それに限定されるものではなく、
パワーＩＣ，ハイブリッドＩＣ等の半導体装置全般に適
用することができる。
った利用分野であるパワートランジスタに適用した場合
について説明したが、それに限定されるものではなく、
パワーＩＣ，ハイブリッドＩＣ等の半導体装置全般に適
用することができる。
【００２１】
【発明の効果】本発明は、リードフレーム主面のペレッ
トがはんだ付けされる側に突起を設けることではんだ流
れを防止し、ペレットが接合する領域ははんだ付け可能
な金属を用い、ペレットを接合しない領域ははんだと接
合性を有しない金属を用いることで、リードフレームへ
のペレットのはんだ付けの位置の精度が向上し、はんだ
層を均一な厚さに形成することができるので、ＴＦＴレ
ベルのバラツキが減少し、信頼性を高める効果がある。
トがはんだ付けされる側に突起を設けることではんだ流
れを防止し、ペレットが接合する領域ははんだ付け可能
な金属を用い、ペレットを接合しない領域ははんだと接
合性を有しない金属を用いることで、リードフレームへ
のペレットのはんだ付けの位置の精度が向上し、はんだ
層を均一な厚さに形成することができるので、ＴＦＴレ
ベルのバラツキが減少し、信頼性を高める効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例であるパワートランジスタを
示した平面図。
示した平面図。
【図２】図１の側断面図。
【図３】本発明の一実施例であるパワートランジスタを
示した平面図。
示した平面図。
【図４】図３の側断面図。
【図５】本発明の一実施例であるパワートランジスタを
示した平面図。
示した平面図。
【図６】図５の側断面図。
【図７】従来の半導体装置のはんだ付け部の断面図。
【図８】図７の平面図。
１…リードフレーム、２…ヘッダ、３…ペレット、４…
はんだ層、５，６…インナーリード部、７…ワイヤ、８
…樹脂封止体、９…突起部、１０…絶縁層。
はんだ層、５，６…インナーリード部、７…ワイヤ、８
…樹脂封止体、９…突起部、１０…絶縁層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽鳥 和夫 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (5)
- 【請求項１】リードフレーム基板に半導体素子をはんだ
層を介してボンディングする半導体装置において、半導
体素子が固着される前記リードフレーム基板面に前記は
んだの流出を防止する流出防止手段を設けたことを特徴
とする半導体装置。 - 【請求項２】前記流出防止手段は、半導体素子がはんだ
接合される領域の周囲に形成される突起部であることを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】前記リードフレーム基板は、はんだ付け可
能な金属から構成されたベースの領域と前記半導体素子
が接続されない領域から形成され、前記半導体素子が接
合されない領域には、前記半導体素子が接合される領域
を囲むはんだと接合性を有しない金属が形成されている
ことを特徴とする請求項１または請求項２に記載の半導
体装置。 - 【請求項４】前記リードフレーム基板は、はんだ付け可
能な金属から構成されたベースの領域と前記半導体素子
が接続されない領域から形成され、前記半導体素子が接
合されない領域には前記半導体素子が接合される領域を
囲むはんだと接合性を有しない絶縁層が形成されている
ことを特徴とする請求項１または請求項２に記載の半導
体装置。 - 【請求項５】前記半導体素子が接合される領域は、前記
はんだと接合性を有しない領域に対して凹部となるよう
に形成されていることを特徴とする請求項３または請求
項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9303922A JPH11145363A (ja) | 1997-11-06 | 1997-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9303922A JPH11145363A (ja) | 1997-11-06 | 1997-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145363A true JPH11145363A (ja) | 1999-05-28 |
Family
ID=17926900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9303922A Pending JPH11145363A (ja) | 1997-11-06 | 1997-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145363A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2006303216A (ja) * | 2005-04-21 | 2006-11-02 | Denso Corp | 樹脂封止型半導体装置 |
| CN103426780A (zh) * | 2012-05-14 | 2013-12-04 | 万国半导体(开曼)股份有限公司 | 焊球阵列用作高度垫块及焊料固定物 |
| JP2022190980A (ja) * | 2021-06-15 | 2022-12-27 | 富士電機株式会社 | 半導体装置 |
| US12482727B2 (en) | 2021-10-13 | 2025-11-25 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
-
1997
- 1997-11-06 JP JP9303922A patent/JPH11145363A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2006303216A (ja) * | 2005-04-21 | 2006-11-02 | Denso Corp | 樹脂封止型半導体装置 |
| CN103426780A (zh) * | 2012-05-14 | 2013-12-04 | 万国半导体(开曼)股份有限公司 | 焊球阵列用作高度垫块及焊料固定物 |
| JP2022190980A (ja) * | 2021-06-15 | 2022-12-27 | 富士電機株式会社 | 半導体装置 |
| US12469771B2 (en) | 2021-06-15 | 2025-11-11 | Fuji Electric Co., Ltd. | Semiconductor device with sealing resin over chip and lead frame |
| US12482727B2 (en) | 2021-10-13 | 2025-11-25 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| US8022518B2 (en) | Semiconductor device having a sealing body and partially exposed conductors | |
| TWI447876B (zh) | 利用引導框及晶片之半導體晶粒封裝及其製造方法 | |
| JP4609172B2 (ja) | 樹脂封止型半導体装置 | |
| JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
| US20060049517A1 (en) | Flip chip semiconductor device and manufacturing method thereof | |
| JP3367299B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US5559316A (en) | Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20250183125A1 (en) | Electronic device and method for manufacturing electronic device | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US11798924B2 (en) | Batch soldering of different elements in power module | |
| JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP7766426B2 (ja) | 半導体装置 | |
| JP7594950B2 (ja) | 半導体装置 | |
| KR100343150B1 (ko) | 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 | |
| CN101790780A (zh) | 半导体装置及其制造方法 | |
| JPH11145363A (ja) | 半導体装置 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| WO1982003294A1 (en) | Semiconductor device including plateless package | |
| JP7292352B2 (ja) | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| US20250309064A1 (en) | Semiconductor device and method of manufacturing the same |