JPH11145628A - 印刷配線基板 - Google Patents
印刷配線基板Info
- Publication number
- JPH11145628A JPH11145628A JP30312497A JP30312497A JPH11145628A JP H11145628 A JPH11145628 A JP H11145628A JP 30312497 A JP30312497 A JP 30312497A JP 30312497 A JP30312497 A JP 30312497A JP H11145628 A JPH11145628 A JP H11145628A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- conductor
- penetrating
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 精度の高いテストチェックを容易に行うこと
ができ、信頼性の高い電子回路の構成に適する印刷配線
基板の提供。 【解決手段】 配線パターン層2a〜2d間が、層間絶縁体
1a〜1cを貫挿する導体領域3a，3bによって電気的に接続
する構成の印刷配線基板であって、非回路形成部５の表
層の少なくとも１か所に、前記層間絶縁体1a，1cを貫挿
する導体領域3a′，3b′を中心としたリングパターン6
a，6bが配置されたリング状テストクーポン６，６′
が、前記導体領域3a′，3b′の貫挿する層間絶縁体1a，
1cの層数形設されている。あるいは非回路形成部５の表
層の少なくとも１か所に、前記層間絶縁体1a〜1cを貫挿
するスルホール8a，8bおよびこのスルホール8a，8b周面
にほぼ等間隔に配置・形成された少なくとも４個の導体
領域3c′〜3f′、3c″〜3f″で形成されたチェッククー
ポン７，７′が、前記導体領域3a，3bの貫挿する層間絶
縁体1a，1cの層数形設されていることを特徴とする印刷
配線基板である。
ができ、信頼性の高い電子回路の構成に適する印刷配線
基板の提供。 【解決手段】 配線パターン層2a〜2d間が、層間絶縁体
1a〜1cを貫挿する導体領域3a，3bによって電気的に接続
する構成の印刷配線基板であって、非回路形成部５の表
層の少なくとも１か所に、前記層間絶縁体1a，1cを貫挿
する導体領域3a′，3b′を中心としたリングパターン6
a，6bが配置されたリング状テストクーポン６，６′
が、前記導体領域3a′，3b′の貫挿する層間絶縁体1a，
1cの層数形設されている。あるいは非回路形成部５の表
層の少なくとも１か所に、前記層間絶縁体1a〜1cを貫挿
するスルホール8a，8bおよびこのスルホール8a，8b周面
にほぼ等間隔に配置・形成された少なくとも４個の導体
領域3c′〜3f′、3c″〜3f″で形成されたチェッククー
ポン７，７′が、前記導体領域3a，3bの貫挿する層間絶
縁体1a，1cの層数形設されていることを特徴とする印刷
配線基板である。
Description
【０００１】
【発明の属する技術分野】本発明は印刷配線基板に係
り、さらに詳しくは配線パターン層間が、層間絶縁体を
貫挿する導体領域で電気的に接続する構成のテストクー
ポン付き印刷配線基板に関する。
り、さらに詳しくは配線パターン層間が、層間絶縁体を
貫挿する導体領域で電気的に接続する構成のテストクー
ポン付き印刷配線基板に関する。
【０００２】
【従来の技術】多層型の印刷配線基板においては、周知
のように、配線パターン層間を電気的に接続するスルホ
ールが所定の位置に形成されているか否かが、スルホー
ルと配線パターンとの導通あるいは絶縁を電気的にチェ
ックすることにより行っている。なお、上記電気的なチ
ェックは、通常、印刷配線基板の全てのスルホールにつ
いて実施されるものでなく、非回路形成部（たとえば切
除可能な耳部ないし外形加工部）に形設したテスト用ス
ルホールを用いて行われる。そして、この電気的なチェ
ックは、スルホール内壁面を導通化した後行うが、スル
ホール孔を穿設した後、この穿設孔に通常ピンなどを挿
入して実施する場合もある。
のように、配線パターン層間を電気的に接続するスルホ
ールが所定の位置に形成されているか否かが、スルホー
ルと配線パターンとの導通あるいは絶縁を電気的にチェ
ックすることにより行っている。なお、上記電気的なチ
ェックは、通常、印刷配線基板の全てのスルホールにつ
いて実施されるものでなく、非回路形成部（たとえば切
除可能な耳部ないし外形加工部）に形設したテスト用ス
ルホールを用いて行われる。そして、この電気的なチェ
ックは、スルホール内壁面を導通化した後行うが、スル
ホール孔を穿設した後、この穿設孔に通常ピンなどを挿
入して実施する場合もある。
【０００３】そして、上記電気的なチェックによるスル
ホール部の位置ずれの許容範囲は、スルホール部（スル
ホール径など）の大きさに対する配線パターンの逃がし
部、あるいはランド部の大きさによって決められる。し
たがって、スルホール部の位置ずれが許容の範囲内であ
る限り、その位置ずれの程度に拘りなく良品として判断
される。
ホール部の位置ずれの許容範囲は、スルホール部（スル
ホール径など）の大きさに対する配線パターンの逃がし
部、あるいはランド部の大きさによって決められる。し
たがって、スルホール部の位置ずれが許容の範囲内であ
る限り、その位置ずれの程度に拘りなく良品として判断
される。
【０００４】ところで、近時、層間絶縁体を貫挿する導
体領域によって、層間絶縁体を介して配置された配線パ
ターン層間を電気的に接続する構成を採った高密度配線
の印刷配線基板が開発されている。たとえば、次ぎのよ
うな手順で容易に製造される高密度ないし微細な配線の
印刷配線基板の実用化が進められている。
体領域によって、層間絶縁体を介して配置された配線パ
ターン層間を電気的に接続する構成を採った高密度配線
の印刷配線基板が開発されている。たとえば、次ぎのよ
うな手順で容易に製造される高密度ないし微細な配線の
印刷配線基板の実用化が進められている。
【０００５】すなわち、第１の導電性箔（銅箔など）面
の所定位置に、導電性バンプを配置・形成し、この導電
性バンプ形成面側に、層間絶縁体層を構成する絶縁シー
トおよび第２の導電性箔（銅箔など）を積層・配置した
後加圧して両面導電性箔張り積層板を作成する。この加
圧により、前記導電性バンプの先端部は、絶縁シートを
貫挿して対向する第２の導電性箔面に対接させ、電気的
な接続を行うとともに、絶縁シートの接合性によって一
体化する。次いで、前記両面の導電性箔をフォトエッチ
ング処理などし、配線パターニングすることにより、信
頼性の高い配線パターン層間の接続を形成した印刷配線
基板が得られている。
の所定位置に、導電性バンプを配置・形成し、この導電
性バンプ形成面側に、層間絶縁体層を構成する絶縁シー
トおよび第２の導電性箔（銅箔など）を積層・配置した
後加圧して両面導電性箔張り積層板を作成する。この加
圧により、前記導電性バンプの先端部は、絶縁シートを
貫挿して対向する第２の導電性箔面に対接させ、電気的
な接続を行うとともに、絶縁シートの接合性によって一
体化する。次いで、前記両面の導電性箔をフォトエッチ
ング処理などし、配線パターニングすることにより、信
頼性の高い配線パターン層間の接続を形成した印刷配線
基板が得られている。
【０００６】図５は、印刷配線基板の要部構成を示す断
面図である。図５において、1a，1b，1cは層間絶縁体
層、2a，2b，2c，2dは配線パターン層、3a，3bは前記層
間絶縁体層1a，1cを貫挿し、対向する配線パターン層2
a，2b，2c，2d間を電気的に接続する導体領域（導体バ
ンプ）である。
面図である。図５において、1a，1b，1cは層間絶縁体
層、2a，2b，2c，2dは配線パターン層、3a，3bは前記層
間絶縁体層1a，1cを貫挿し、対向する配線パターン層2
a，2b，2c，2d間を電気的に接続する導体領域（導体バ
ンプ）である。
【０００７】
【発明が解決しようとする課題】上記層間絶縁シート1
a，1cを貫挿する導電性バンプ3a，3bによって、配線パ
ターン層2a−2b、2c−2d同士を電気的に接続する構成の
印刷配線基板において、スルホール型のテストクーポン
を形設することは、印刷配線基板の製造工程が大幅に煩
雑化するという問題がある。すなわち、導電性バンプ3
a，3bの層間絶縁シート1a，1c貫挿で、配線パターン層2
a−2b、2c−2d同士の電気的な接続を行う方式では、導
電性バンプ3a，3bの整形・微小化などが容易であるた
め、微細な接続部を多く配置することが可能となる。
a，1cを貫挿する導電性バンプ3a，3bによって、配線パ
ターン層2a−2b、2c−2d同士を電気的に接続する構成の
印刷配線基板において、スルホール型のテストクーポン
を形設することは、印刷配線基板の製造工程が大幅に煩
雑化するという問題がある。すなわち、導電性バンプ3
a，3bの層間絶縁シート1a，1c貫挿で、配線パターン層2
a−2b、2c−2d同士の電気的な接続を行う方式では、導
電性バンプ3a，3bの整形・微小化などが容易であるた
め、微細な接続部を多く配置することが可能となる。
【０００８】しかし、一方では、配線パターン2a，2b，
2c，2dの微細化ないし高密度化、配線パターン層2a−2
b、2c−2d同士の接続3a，3bの微細化などに伴って、接
続位置（箇所）、その精度、接続の信頼性などについ
て、より高度の位置・精度や確実な接続の形成などが要
求される。つまり、実用に供するに当たっては、印刷配
線基板の電気的なチェックによる許容範囲内に有るか否
かだけでなく、使用過程で招来が懸念される問題などを
含むテスト評価が望まれ、より有効なテスト評価の対策
が期待されている。
2c，2dの微細化ないし高密度化、配線パターン層2a−2
b、2c−2d同士の接続3a，3bの微細化などに伴って、接
続位置（箇所）、その精度、接続の信頼性などについ
て、より高度の位置・精度や確実な接続の形成などが要
求される。つまり、実用に供するに当たっては、印刷配
線基板の電気的なチェックによる許容範囲内に有るか否
かだけでなく、使用過程で招来が懸念される問題などを
含むテスト評価が望まれ、より有効なテスト評価の対策
が期待されている。
【０００９】本発明は、上記事情に対処してなされたも
ので、精度の高いテストチェックを容易に行うことがで
き、信頼性の高い電子回路の構成に適する印刷配線基板
の提供を目的とする。
ので、精度の高いテストチェックを容易に行うことがで
き、信頼性の高い電子回路の構成に適する印刷配線基板
の提供を目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明は、配線
パターン層間が、層間絶縁体を貫挿する導体領域によっ
て電気的に接続する構成の印刷配線基板であって、非回
路形成部の表層の少なくとも１か所に、前記層間絶縁体
を貫挿する導体領域を中心としたリング状テストクーポ
ンが、前記導体領域の貫挿する層間絶縁体層数形設され
ていることを特徴とする印刷配線基板である。
パターン層間が、層間絶縁体を貫挿する導体領域によっ
て電気的に接続する構成の印刷配線基板であって、非回
路形成部の表層の少なくとも１か所に、前記層間絶縁体
を貫挿する導体領域を中心としたリング状テストクーポ
ンが、前記導体領域の貫挿する層間絶縁体層数形設され
ていることを特徴とする印刷配線基板である。
【００１１】請求項２の発明は、配線パターン層間が、
層間絶縁体を貫挿する導体領域によって電気的に接続す
る構成の印刷配線基板であって、非回路形成部の表層の
少なくとも１か所に、前記層間絶縁体を貫挿するスルホ
ールおよびこのスルホール周面にほぼ等間隔に配置・形
成された少なくとも４個の導体領域で形成されたチェッ
ククーポンが、前記導体領域の貫挿する層間絶縁体層数
形設されていることを特徴とする印刷配線基板である。
層間絶縁体を貫挿する導体領域によって電気的に接続す
る構成の印刷配線基板であって、非回路形成部の表層の
少なくとも１か所に、前記層間絶縁体を貫挿するスルホ
ールおよびこのスルホール周面にほぼ等間隔に配置・形
成された少なくとも４個の導体領域で形成されたチェッ
ククーポンが、前記導体領域の貫挿する層間絶縁体層数
形設されていることを特徴とする印刷配線基板である。
【００１２】請求項３の発明は、配線パターン層間が、
層間絶縁体を貫挿する導体領域によって電気的に接続す
る構成の印刷配線基板であって、非回路形成部の表層の
少なくとも１か所に、直列に電気的に接続する層間絶縁
体を貫挿する所定寸法の複数個の導体領域がほぼ等間隔
に位置するように配置されたチェッククーポンが、前記
層間接続された配線パターン層数形設されていることを
特徴とする印刷配線基板である。
層間絶縁体を貫挿する導体領域によって電気的に接続す
る構成の印刷配線基板であって、非回路形成部の表層の
少なくとも１か所に、直列に電気的に接続する層間絶縁
体を貫挿する所定寸法の複数個の導体領域がほぼ等間隔
に位置するように配置されたチェッククーポンが、前記
層間接続された配線パターン層数形設されていることを
特徴とする印刷配線基板である。
【００１３】請求項４の発明は、配線パターン層間が、
層間絶縁体を貫挿する導体領域によって電気的に接続す
る構成の印刷配線基板であって、非回路形成部の表層の
少なくとも１か所に、直列に電気的に接続する複数個の
ランドより成る基準抵抗値測定用クーポンおよび前記層
間絶縁体を貫挿する複数個の導体領域を有し、かつ一端
側が共通の導通パターンで電気的に接続され、他端側に
は互いに分離してランドが配設されて成る導体領域の接
続抵抗測定用クーポンが形設されていることを特徴とす
る印刷配線基板である。
層間絶縁体を貫挿する導体領域によって電気的に接続す
る構成の印刷配線基板であって、非回路形成部の表層の
少なくとも１か所に、直列に電気的に接続する複数個の
ランドより成る基準抵抗値測定用クーポンおよび前記層
間絶縁体を貫挿する複数個の導体領域を有し、かつ一端
側が共通の導通パターンで電気的に接続され、他端側に
は互いに分離してランドが配設されて成る導体領域の接
続抵抗測定用クーポンが形設されていることを特徴とす
る印刷配線基板である。
【００１４】上記発明において、配線パターン層は、た
とえば銅箔などをフォトエッチングなどによって、パタ
ーニングしたしたもので、一般的には、後述する導電性
バンプの層間絶縁体層貫挿で、層間絶縁体層中に導体領
域するとき、同時に一体化した銅箔を配線パターニング
することで形成される。また、配線パターンの多層化
は、前記配線パターニングした基板をコア基板とし、こ
のコア基板の配線パターン面に、導電性バンプを形成
し、その導電性バンプの層間絶縁体層貫挿で、層間絶縁
体層中に導体領域する一方、層間絶縁体層面上に配置し
た銅箔を一体化した後、その銅箔を配線パターニングす
る工程の繰り返しで製造できる。
とえば銅箔などをフォトエッチングなどによって、パタ
ーニングしたしたもので、一般的には、後述する導電性
バンプの層間絶縁体層貫挿で、層間絶縁体層中に導体領
域するとき、同時に一体化した銅箔を配線パターニング
することで形成される。また、配線パターンの多層化
は、前記配線パターニングした基板をコア基板とし、こ
のコア基板の配線パターン面に、導電性バンプを形成
し、その導電性バンプの層間絶縁体層貫挿で、層間絶縁
体層中に導体領域する一方、層間絶縁体層面上に配置し
た銅箔を一体化した後、その銅箔を配線パターニングす
る工程の繰り返しで製造できる。
【００１５】そして、前記配線パターン層間を接続する
導体領域有する層間絶縁体層に対応して形設・配置され
るテストクーポン、およびこれらを電気的に接続するテ
スト用導体パターンは、前記配線パターニングと同時に
形成する。ここで、テストクーポンの形設・配置は、非
回路形成部、一般的に、切除可能な外形加工部の少なく
とも１箇所、たとえば対向するコーナー領域などが選択
される。
導体領域有する層間絶縁体層に対応して形設・配置され
るテストクーポン、およびこれらを電気的に接続するテ
スト用導体パターンは、前記配線パターニングと同時に
形成する。ここで、テストクーポンの形設・配置は、非
回路形成部、一般的に、切除可能な外形加工部の少なく
とも１箇所、たとえば対向するコーナー領域などが選択
される。
【００１６】上記発明において、配線パターン層同士を
接続する導体領域は、たとえば銀、金、銅、半田粉など
の導電性粉末、これらの合金粉末もしくは複合（混合）
金属粉末と、たとえばポリカーボネート樹脂、ポリスル
ホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノ
ール樹脂、ポリイミド樹脂などのバインダー成分とを混
合して調製された導電性組成物で構成される。そして、
前記導体は、たとえば比較的厚いメタルマスクを用いた
印刷法によって形成したアスペクト比の高い導電性バン
プの層間絶縁体層貫挿で形設される。
接続する導体領域は、たとえば銀、金、銅、半田粉など
の導電性粉末、これらの合金粉末もしくは複合（混合）
金属粉末と、たとえばポリカーボネート樹脂、ポリスル
ホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノ
ール樹脂、ポリイミド樹脂などのバインダー成分とを混
合して調製された導電性組成物で構成される。そして、
前記導体は、たとえば比較的厚いメタルマスクを用いた
印刷法によって形成したアスペクト比の高い導電性バン
プの層間絶縁体層貫挿で形設される。
【００１７】上記発明において、導電性バンプが貫挿
し、配線パターン層間の接続導体領域を形成する層間絶
縁体は、たとえば熱可塑性樹脂層、ガラス・エポキシ樹
脂系などの合成樹脂系である。そして、層間絶縁体層の
厚さは、対向配置されている両配線パターン層面に対接
し、導電性バンプの先端部が塑性変形して十分な電気的
な接続を構成する必要があるので、導電性バンプの高さ
よりも大きい値に選択・設定される。
し、配線パターン層間の接続導体領域を形成する層間絶
縁体は、たとえば熱可塑性樹脂層、ガラス・エポキシ樹
脂系などの合成樹脂系である。そして、層間絶縁体層の
厚さは、対向配置されている両配線パターン層面に対接
し、導電性バンプの先端部が塑性変形して十分な電気的
な接続を構成する必要があるので、導電性バンプの高さ
よりも大きい値に選択・設定される。
【００１８】製造工程で使用する層間絶縁体の素材とし
ては、たとえばポリカーボネート樹脂、ポリスルホン樹
脂、熱可塑性ポリイミド樹脂、４フッ化ポリエチレン樹
脂、６フッ化ポリプロピレン樹脂、ポリエーテルエーテ
ルケトン樹脂などの熱可塑性樹脂シート類が挙げられ
る。また、エポキシ樹脂、ビスマレイミドトリアジン樹
脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹
脂、メラミン樹脂などの硬化前状態に保持される熱硬化
性樹脂シートが挙げられる。なお、これら合成樹脂は、
単独でもよいが絶縁性無機物や有機物系の充填物を含有
してもよく、さらにガラスクロスやマット、有機合成繊
維布やマット、あるいは紙などの補強材と組み合わせて
成るシートであってもよい。
ては、たとえばポリカーボネート樹脂、ポリスルホン樹
脂、熱可塑性ポリイミド樹脂、４フッ化ポリエチレン樹
脂、６フッ化ポリプロピレン樹脂、ポリエーテルエーテ
ルケトン樹脂などの熱可塑性樹脂シート類が挙げられ
る。また、エポキシ樹脂、ビスマレイミドトリアジン樹
脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹
脂、メラミン樹脂などの硬化前状態に保持される熱硬化
性樹脂シートが挙げられる。なお、これら合成樹脂は、
単独でもよいが絶縁性無機物や有機物系の充填物を含有
してもよく、さらにガラスクロスやマット、有機合成繊
維布やマット、あるいは紙などの補強材と組み合わせて
成るシートであってもよい。
【００１９】
【発明の実施の形態】以下、図１ (a)， (b)、図２
(a)， (b)、図３ (a)， (b)、および図４ (a)，(b)を参
照して実施例を説明する。
(a)， (b)、図３ (a)， (b)、および図４ (a)，(b)を参
照して実施例を説明する。
【００２０】図１ (a)， (b)は、第１の実施例に係る印
刷配線基板のテストクーポンの設置状態を示す平面図お
よび断面図である。なお、この実施例における印刷配線
基板の要部構成は、図５に図示した断面構造を有してい
る。そして、このような断面構造を採った印刷配線基板
の複数個が多面取りに設けられているワークエリアに対
して外形加工領域の各コーナー部に、前記テストクーポ
ンが形設・配置されている。
刷配線基板のテストクーポンの設置状態を示す平面図お
よび断面図である。なお、この実施例における印刷配線
基板の要部構成は、図５に図示した断面構造を有してい
る。そして、このような断面構造を採った印刷配線基板
の複数個が多面取りに設けられているワークエリアに対
して外形加工領域の各コーナー部に、前記テストクーポ
ンが形設・配置されている。
【００２１】図１ (a)， (b)において、４は非回路形成
部５の表層の少なくとも１か所に形設されたテストクー
ポンであり、配線パターン層2a〜2d間を接続する導体領
域層3a，3bの数、すなわち２個のリング状テストクーポ
ン６，６′が形設されている。ここで、リング状テスト
クーポン６，６′は、層間絶縁体1a，1cを貫挿する径0.
35mmの導体領域3a′，3b′を中心とし、外径 1.0mm，内
径 0.6mmのリング状に配置・形設されたパターン6a，6b
で形成されている。
部５の表層の少なくとも１か所に形設されたテストクー
ポンであり、配線パターン層2a〜2d間を接続する導体領
域層3a，3bの数、すなわち２個のリング状テストクーポ
ン６，６′が形設されている。ここで、リング状テスト
クーポン６，６′は、層間絶縁体1a，1cを貫挿する径0.
35mmの導体領域3a′，3b′を中心とし、外径 1.0mm，内
径 0.6mmのリング状に配置・形設されたパターン6a，6b
で形成されている。
【００２２】また、７，７′は、前記テストクーポン４
に配置・形設された導体領域層3a，3bのずれチェックク
ーポンであり、配線パターン層2a−2b、2c−2d間を接続
する導体領域層3a，3bの数、すなわち２個の径 1.0mmの
スルホール8a，8b、およびこのスルホール8a，8b内周面
に、ほぼ等間隔（対向ピッチ1.35mm）に配置・形設され
た層間絶縁体1a，1cを貫挿する径0.35mmの導体領域3
c′，3d′，3e′，3f′、3c″，3d″，3e″，3f″で形
成されている。
に配置・形設された導体領域層3a，3bのずれチェックク
ーポンであり、配線パターン層2a−2b、2c−2d間を接続
する導体領域層3a，3bの数、すなわち２個の径 1.0mmの
スルホール8a，8b、およびこのスルホール8a，8b内周面
に、ほぼ等間隔（対向ピッチ1.35mm）に配置・形設され
た層間絶縁体1a，1cを貫挿する径0.35mmの導体領域3
c′，3d′，3e′，3f′、3c″，3d″，3e″，3f″で形
成されている。
【００２３】上記リング状テストクーポン６，６′を、
層間絶縁体1a，1cを貫挿する導体領域3a′，3b′、およ
びこの導体領域3a′，3b′を中心としてリング状パター
ン6a，6bを配置・形設した構成としたことにより、導体
領域3a′，3b′のスケールを容易に測定できるだけでな
く、導体領域3a′，3b′が中心に位置するか否かも容易
に検出できる。したがって、印刷配線基板における配線
パターン層2a〜2d間を接続する導体領域（導体バンプ）
3a，3bのスケール測定、および導体領域3a，3bの位置ず
れの有無・判別も確実に行える。
層間絶縁体1a，1cを貫挿する導体領域3a′，3b′、およ
びこの導体領域3a′，3b′を中心としてリング状パター
ン6a，6bを配置・形設した構成としたことにより、導体
領域3a′，3b′のスケールを容易に測定できるだけでな
く、導体領域3a′，3b′が中心に位置するか否かも容易
に検出できる。したがって、印刷配線基板における配線
パターン層2a〜2d間を接続する導体領域（導体バンプ）
3a，3bのスケール測定、および導体領域3a，3bの位置ず
れの有無・判別も確実に行える。
【００２４】一方、スルホール8a，8bの内周面に沿わ
せ、導体領域3c′，3d′，3e′，3f′、3c″，3d″，3
e″，3f″を配置・形設した構成の場合も、対を成す導
体領域3c′，3d′，3e′，3f′同士、3c″，3d″，3
e″，3f″同士の露出状態が容易に検出できる。したが
って、印刷配線基板における配線パターン層2a〜2d間を
接続する導体領域（導体バンプ）3a，3bの位置ずれの有
無が一目瞭然となり、位置ずれの判別やスルホール穿設
加工の精度向上、導体領域3a，3bの接続信頼性の確認な
ど容易に行える。
せ、導体領域3c′，3d′，3e′，3f′、3c″，3d″，3
e″，3f″を配置・形設した構成の場合も、対を成す導
体領域3c′，3d′，3e′，3f′同士、3c″，3d″，3
e″，3f″同士の露出状態が容易に検出できる。したが
って、印刷配線基板における配線パターン層2a〜2d間を
接続する導体領域（導体バンプ）3a，3bの位置ずれの有
無が一目瞭然となり、位置ずれの判別やスルホール穿設
加工の精度向上、導体領域3a，3bの接続信頼性の確認な
ど容易に行える。
【００２５】図２ (a)， (b)は、第２の実施例に係る印
刷配線基板のテストクーポンの設置状態を示す平面図お
よび断面図である。なお、この実施例における印刷配線
基板の要部構成は、図５に図示した断面構造を有してい
る。そして、このような断面構造を採った印刷配線基板
の複数個が多面取りに設けられているワークエリアに対
して外形加工領域の各コーナー部に、前記テストクーポ
ンが形設・配置されている。
刷配線基板のテストクーポンの設置状態を示す平面図お
よび断面図である。なお、この実施例における印刷配線
基板の要部構成は、図５に図示した断面構造を有してい
る。そして、このような断面構造を採った印刷配線基板
の複数個が多面取りに設けられているワークエリアに対
して外形加工領域の各コーナー部に、前記テストクーポ
ンが形設・配置されている。
【００２６】図２ (a)， (b)において、４は非回路形成
部５の表層の少なくとも１か所に、形設されたテストク
ーポンであり、配線パターン層2a〜2dの数、すなわち配
線パターン層2a〜2d間を接続する導体領域3a，3bを有す
る各層間絶縁体層1a，1bに、導体領域3a，3bの接続信頼
性をチェックするチェッククーポン９が直列的に形設さ
れている。ここで、チェッククーポン９は、層間絶縁体
1aを貫挿する径0.35mmの導体領域3g′がピッチ 1.0mm，
導体領域3g′の端面ランド径 0.7mm，導体領域3g′数 1
00個，これらを直列に接続する導体パターン10の幅が 3
00μm である。また、この導体パターン10の両端は、た
とえば 5× 5mm角の端子 11a， 11bに接続し、各導体領
域3g′の直列的な接続試験を行えるようになっている。
なお、端子 11a， 11bは、導体領域3g′との距離 Aを少
なくとも10mm程度として設置されている。
部５の表層の少なくとも１か所に、形設されたテストク
ーポンであり、配線パターン層2a〜2dの数、すなわち配
線パターン層2a〜2d間を接続する導体領域3a，3bを有す
る各層間絶縁体層1a，1bに、導体領域3a，3bの接続信頼
性をチェックするチェッククーポン９が直列的に形設さ
れている。ここで、チェッククーポン９は、層間絶縁体
1aを貫挿する径0.35mmの導体領域3g′がピッチ 1.0mm，
導体領域3g′の端面ランド径 0.7mm，導体領域3g′数 1
00個，これらを直列に接続する導体パターン10の幅が 3
00μm である。また、この導体パターン10の両端は、た
とえば 5× 5mm角の端子 11a， 11bに接続し、各導体領
域3g′の直列的な接続試験を行えるようになっている。
なお、端子 11a， 11bは、導体領域3g′との距離 Aを少
なくとも10mm程度として設置されている。
【００２７】上記チェッククーポン９の構成によれば、
多数個の導体領域3g′が両側の導体パターン10で直列に
接続しており、前記の一導体パターン10で複数個につい
て同時に接続の信頼性を確認できる。したがって、印刷
配線基板本体側における配線パターン層2a，2b，2c，2d
の層間接続について、より適格な信頼性の評価を行うこ
とができる。
多数個の導体領域3g′が両側の導体パターン10で直列に
接続しており、前記の一導体パターン10で複数個につい
て同時に接続の信頼性を確認できる。したがって、印刷
配線基板本体側における配線パターン層2a，2b，2c，2d
の層間接続について、より適格な信頼性の評価を行うこ
とができる。
【００２８】図３ (a)， (b)および図４ (a)， (b)は、
第３の実施例に係る印刷配線基板のテストクーポンの設
置状態をそれぞれ示す平面図および断面図である。な
お、この実施例における印刷配線基板の要部構成は、図
５に図示した断面構造を有している。そして、このよう
な断面構造を採った印刷配線基板の複数個が多面取りに
設けられているワークエリアに対して外形加工領域の各
コーナー部に、前記テストクーポンが形設・配置されて
いる。
第３の実施例に係る印刷配線基板のテストクーポンの設
置状態をそれぞれ示す平面図および断面図である。な
お、この実施例における印刷配線基板の要部構成は、図
５に図示した断面構造を有している。そして、このよう
な断面構造を採った印刷配線基板の複数個が多面取りに
設けられているワークエリアに対して外形加工領域の各
コーナー部に、前記テストクーポンが形設・配置されて
いる。
【００２９】ここで、図３ (a)， (b)は、基準となる抵
抗値の測定用のテストクーポンを、また、図４ (a)，
(b)は、配線パターン層2a〜2d間を接続する導体領域3
a，3bの接続抵抗に対応する導体領域3g′の接続抵抗値
測定用のテストクーポンである。図３ (a)， (b)におい
て、４は非回路形成部５の表層の少なくとも１か所に、
形設されたテストクーポンであり、配線パターン層2a〜
2d間を接続する導体領域3a，3bの接続抵抗値を測定・評
価するための、基準抵抗値測定用クーポン12である。こ
こで、基準抵抗値測定用クーポン12は、層間絶縁体1aの
外表面に、ピッチ1.0mm，ランド径 0.7mm，ランド13数
が 100個で、これらのランド13を幅が 300μm の導体パ
ターン10で直列に接続した構成を採っている。また、こ
の導体パターン10の両端は、たとえば 5× 5mm角の端子
11a， 11bに接続し、前記 100個のランド13について、
直列的な接続抵抗値の測定試験を行えるようになってい
る。一方、図４ (a)， (b)において、４は非回路形成部
５の表層の少なくとも１か所に、形設されたテストクー
ポンであり、配線パターン層2a〜2d間を接続する導体領
域3a，3bの接続抵抗、すなわちビア接続の接続抵抗測定
用クーポン12′である。ここで、ビア測定用クーポン1
2′は、層間絶縁体1aを貫挿する径0.35mmの導体領域3
g′がピッチ2.54mm，導体領域3g′の一端面側のランド1
3径 0.6mm，導体領域3g′数が 100個で、他端面側が幅
300μm の共通導体パターン10′で接続されている。ま
た、この導体パターン10′の両端は、たとえば 5× 5mm
角の端子 11a， 11bに接続し、各導体領域3g′接続抵抗
値を測定・試験できるようになっている。
抗値の測定用のテストクーポンを、また、図４ (a)，
(b)は、配線パターン層2a〜2d間を接続する導体領域3
a，3bの接続抵抗に対応する導体領域3g′の接続抵抗値
測定用のテストクーポンである。図３ (a)， (b)におい
て、４は非回路形成部５の表層の少なくとも１か所に、
形設されたテストクーポンであり、配線パターン層2a〜
2d間を接続する導体領域3a，3bの接続抵抗値を測定・評
価するための、基準抵抗値測定用クーポン12である。こ
こで、基準抵抗値測定用クーポン12は、層間絶縁体1aの
外表面に、ピッチ1.0mm，ランド径 0.7mm，ランド13数
が 100個で、これらのランド13を幅が 300μm の導体パ
ターン10で直列に接続した構成を採っている。また、こ
の導体パターン10の両端は、たとえば 5× 5mm角の端子
11a， 11bに接続し、前記 100個のランド13について、
直列的な接続抵抗値の測定試験を行えるようになってい
る。一方、図４ (a)， (b)において、４は非回路形成部
５の表層の少なくとも１か所に、形設されたテストクー
ポンであり、配線パターン層2a〜2d間を接続する導体領
域3a，3bの接続抵抗、すなわちビア接続の接続抵抗測定
用クーポン12′である。ここで、ビア測定用クーポン1
2′は、層間絶縁体1aを貫挿する径0.35mmの導体領域3
g′がピッチ2.54mm，導体領域3g′の一端面側のランド1
3径 0.6mm，導体領域3g′数が 100個で、他端面側が幅
300μm の共通導体パターン10′で接続されている。ま
た、この導体パターン10′の両端は、たとえば 5× 5mm
角の端子 11a， 11bに接続し、各導体領域3g′接続抵抗
値を測定・試験できるようになっている。
【００３０】上記配線パターン層2a〜2dの層間接続を行
う導体領域3a，3bの接続抵抗を測定・評価するビア接続
抵抗測定用のクーポン12，12′の構成によれば、多数個
の導体領域3g′の一端側を共通の導体パターン10′で接
続する一方、他端側を分離して個別に接続抵抗値を測定
し、接続抵抗のばらつきなどを確認できる。したがっ
て、印刷配線基板本体側における配線パターン層2a，2
b，2c，2dの層間接続について、より適格な信頼性の評
価を行うことができる。
う導体領域3a，3bの接続抵抗を測定・評価するビア接続
抵抗測定用のクーポン12，12′の構成によれば、多数個
の導体領域3g′の一端側を共通の導体パターン10′で接
続する一方、他端側を分離して個別に接続抵抗値を測定
し、接続抵抗のばらつきなどを確認できる。したがっ
て、印刷配線基板本体側における配線パターン層2a，2
b，2c，2dの層間接続について、より適格な信頼性の評
価を行うことができる。
【００３１】なお、上記図４ (a)， (b)に図示したテス
トクーポンの構成において、列数を一列とし（図におい
て左右方向）、かつ要すればそれらの周辺を銅箔のベタ
層とした場合は、印刷配線板本体内における導体領域3
a，3bに対するランド（配線パターンを含む）2c，2dの
位置ずれなどを容易に判別できる。
トクーポンの構成において、列数を一列とし（図におい
て左右方向）、かつ要すればそれらの周辺を銅箔のベタ
層とした場合は、印刷配線板本体内における導体領域3
a，3bに対するランド（配線パターンを含む）2c，2dの
位置ずれなどを容易に判別できる。
【００３２】上記では、配線パターン層が４層2a，2b，
2c，2dの場合について説明したが、たとえば配線パター
ン層2a，2b，2c，2d，2e，2fが６層の場合も、４層構造
の場合に準じた構成を採ればよい。すなわち、配線パタ
ーン層2e，2fをコア基板視し、このコア基板の両面側
に、配線パターン層2a，2b、配線パターン層2c，2dを配
置した構成に置き換えて、前記実施例に準じて各種のテ
ストクーポン４を形設すればよい。
2c，2dの場合について説明したが、たとえば配線パター
ン層2a，2b，2c，2d，2e，2fが６層の場合も、４層構造
の場合に準じた構成を採ればよい。すなわち、配線パタ
ーン層2e，2fをコア基板視し、このコア基板の両面側
に、配線パターン層2a，2b、配線パターン層2c，2dを配
置した構成に置き換えて、前記実施例に準じて各種のテ
ストクーポン４を形設すればよい。
【００３３】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば層間接続用導体領域の
スケール測定クーポンおよび位置ずれチェック用クーポ
ンなど、２種類のテストクーポンを併設せず、いずれか
一方だけを形設した構成を採ってもよいし、逆に３種類
以上のテストクーポンを併設してもよい。
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば層間接続用導体領域の
スケール測定クーポンおよび位置ずれチェック用クーポ
ンなど、２種類のテストクーポンを併設せず、いずれか
一方だけを形設した構成を採ってもよいし、逆に３種類
以上のテストクーポンを併設してもよい。
【００３４】
【発明の効果】請求項１の発明によれば、印刷配線基板
における配線パターン層間を接続する導体領域（導体バ
ンプ）スケール測定、および層間を接続する導体領域の
位置ずれの有無・判別も確実に行えるので、高品質の印
刷配線基板の評価・選択が行えるし、また、製造工程へ
のフィードバックによって歩留まりや信頼性の向上も図
られる。
における配線パターン層間を接続する導体領域（導体バ
ンプ）スケール測定、および層間を接続する導体領域の
位置ずれの有無・判別も確実に行えるので、高品質の印
刷配線基板の評価・選択が行えるし、また、製造工程へ
のフィードバックによって歩留まりや信頼性の向上も図
られる。
【００３５】請求項２の発明によれば、スルホール内周
面における導体領域の露出状態が容易に検出できるの
で、印刷配線基板における配線パターン層間を接続する
導体領域（導体バンプ）の位置ずれの有無が一目瞭然と
なり、位置ずれの判別やスルホール穿設加工の精度向
上、導体領域の接続信頼性の確認など容易に行える。
面における導体領域の露出状態が容易に検出できるの
で、印刷配線基板における配線パターン層間を接続する
導体領域（導体バンプ）の位置ずれの有無が一目瞭然と
なり、位置ずれの判別やスルホール穿設加工の精度向
上、導体領域の接続信頼性の確認など容易に行える。
【００３６】請求項３の発明によれば、印刷配線板本体
内における導体領域に対するランド（配線パターンを含
む）の位置ずれなどを容易に判別できるので、印刷配線
基板の良品・不良品の選別も適格に行える。
内における導体領域に対するランド（配線パターンを含
む）の位置ずれなどを容易に判別できるので、印刷配線
基板の良品・不良品の選別も適格に行える。
【００３７】請求項４の発明によれば、印刷配線基板本
体側における配線パターン層の層間接続について、同時
に、また、より適格な信頼性の評価を行うことができる
ので、高品質の印刷配線基板の選択・提供が可能とな
る。
体側における配線パターン層の層間接続について、同時
に、また、より適格な信頼性の評価を行うことができる
ので、高品質の印刷配線基板の選択・提供が可能とな
る。
【図１】第１の実施例に係る印刷配線基板のテストクー
ポン部の構成を示すもので、(a)は平面図、 (b)は断面
図。
ポン部の構成を示すもので、(a)は平面図、 (b)は断面
図。
【図２】第２の実施例に係る印刷配線基板のテストクー
ポン部の構成を示すもので、(a)は平面図、 (b)は断面
図。
ポン部の構成を示すもので、(a)は平面図、 (b)は断面
図。
【図３】第３の実施例に係る印刷配線基板のテストクー
ポン部構成の一部を示すもので、 (a)は平面図、 (b)
は断面図。
ポン部構成の一部を示すもので、 (a)は平面図、 (b)
は断面図。
【図４】第３の実施例に係る印刷配線基板のテストクー
ポン部構成の他の一部を示すもので、 (a)は平面図、
(b)は断面図。
ポン部構成の他の一部を示すもので、 (a)は平面図、
(b)は断面図。
【図５】配線パターン層間が層間絶縁体層を貫挿する導
体領域（導電バンプ）で接続された印刷配線基板の要部
構成を示す断面図。
体領域（導電バンプ）で接続された印刷配線基板の要部
構成を示す断面図。
1a，1b，1c……層間絶縁体層 2a，2b，2c，2d……配線パターン層 3a，3b……配線パターン層間を接続する導体領域（導電
バンプ） 3a′〜3g′……テストクーポンの導体領域（導電バン
プ） ４……テストクーポン ５……非回路形成部 ６，６′……リング状のテストクーポン 6a，6b……リングパターン ７，７′……位置ずれチェッククーポン 8a，8b′……スルホール ９……接続信頼性チェッククーポン 10，13……導体パターン 11a ，11b ……端子 12……基準抵抗値チェッククーポン 12′……抵抗値チェッククーポン
バンプ） 3a′〜3g′……テストクーポンの導体領域（導電バン
プ） ４……テストクーポン ５……非回路形成部 ６，６′……リング状のテストクーポン 6a，6b……リングパターン ７，７′……位置ずれチェッククーポン 8a，8b′……スルホール ９……接続信頼性チェッククーポン 10，13……導体パターン 11a ，11b ……端子 12……基準抵抗値チェッククーポン 12′……抵抗値チェッククーポン
Claims (4)
- 【請求項１】 配線パターン層間が、層間絶縁体を貫挿
する導体領域によって電気的に接続する構成の印刷配線
基板であって、 非回路形成部の表層の少なくとも１か所に、前記層間絶
縁体を貫挿する導体領域を中心としたリング状テストク
ーポンが、前記導体領域の貫挿する層間絶縁体層数形設
されていることを特徴とする印刷配線基板。 - 【請求項２】 配線パターン層間が、層間絶縁体を貫挿
する導体領域によって電気的に接続する構成の印刷配線
基板であって、 非回路形成部の表層の少なくとも１か所に、前記層間絶
縁体を貫挿するスルホールおよびこのスルホール周面に
ほぼ等間隔に配置・形成された少なくとも４個の導体領
域で形成されたチエッククーポンが、前記導体領域の貫
挿する層間絶縁体層数形設されていることを特徴とする
印刷配線基板。 - 【請求項３】 配線パターン層間が、層間絶縁体を貫挿
する導体領域によって電気的に接続する構成の印刷配線
基板であって、 非回路形成部の表層の少なくとも１か所に、直列に電気
的に接続する層間絶縁体を貫挿する所定寸法の複数個の
導体領域をほぼ等間隔に位置するように配置されたチェ
ッククーポンが、前記層間接続された配線パターン層数
形設されていることを特徴とする印刷配線基板。 - 【請求項４】 配線パターン層間が、層間絶縁体を貫挿
する導体領域によって電気的に接続する構成の印刷配線
基板であって、 非回路形成部の表層の少なくとも１か所に、直列に電気
的に接続する複数個のランドより成る基準抵抗値測定用
クーポンおよび前記層間絶縁体を貫挿する複数個の導体
領域を有し、かつ一端側が共通の導通パターンで電気的
に接続され、他端側には互いに分離してランドが配設さ
れ成る導体領域の接続抵抗測定用クーポンが形設されて
いることを特徴とする印刷配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30312497A JPH11145628A (ja) | 1997-11-05 | 1997-11-05 | 印刷配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30312497A JPH11145628A (ja) | 1997-11-05 | 1997-11-05 | 印刷配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145628A true JPH11145628A (ja) | 1999-05-28 |
Family
ID=17917179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30312497A Pending JPH11145628A (ja) | 1997-11-05 | 1997-11-05 | 印刷配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145628A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006091990A1 (de) * | 2005-03-01 | 2006-09-08 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage |
| KR100797690B1 (ko) * | 2006-07-07 | 2008-01-23 | 삼성전기주식회사 | 인쇄회로기판 |
| JP2008112885A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | プリント配線板 |
| JP2009021401A (ja) * | 2007-07-12 | 2009-01-29 | Panasonic Corp | プリント配線板およびプリント配線板の検査方法 |
| JP2009200205A (ja) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | 回路基板、回路基板の検査方法および回路基板の製造方法 |
| JP2012018984A (ja) * | 2010-07-06 | 2012-01-26 | Dainippon Printing Co Ltd | 支持枠付サスペンション用基板およびその製造方法 |
| CN102480852A (zh) * | 2010-11-22 | 2012-05-30 | 富葵精密组件(深圳)有限公司 | 电路板的制作方法 |
| US8242784B2 (en) | 2009-12-07 | 2012-08-14 | International Business Machines Corporation | Qualifying circuit board materials |
| US8653848B2 (en) | 2010-05-28 | 2014-02-18 | Kabushiki Kaisha Toshiba | Television apparatus, semiconductor package, and electronic device |
| JP2017157787A (ja) * | 2016-03-04 | 2017-09-07 | 三菱瓦斯化学株式会社 | 多層基板 |
| CN107708285A (zh) * | 2016-08-09 | 2018-02-16 | 北大方正集团有限公司 | 多层电路板和多层电路板的制备方法 |
| CN110461106A (zh) * | 2019-07-26 | 2019-11-15 | 江门崇达电路技术有限公司 | 一种在厚铜线路板上制作大孔径导通孔的方法 |
| JP2020091279A (ja) * | 2018-12-04 | 2020-06-11 | グレーター アジア パシフィック リミテッドＧｒｅａｔｅｒ Ａｓｉａ Ｐａｃｉｆｉｃ Ｌｉｍｉｔｅｄ | 熱暴露時の電気検査用プリント回路基板テストクーポン及びその使用方法 |
| WO2023279432A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 电学测试结构、半导体结构及电学测试方法 |
| US11854915B2 (en) | 2021-07-09 | 2023-12-26 | Changxin Memory Technologies, Inc. | Electrical test structure, semiconductor structure and electrical test method |
-
1997
- 1997-11-05 JP JP30312497A patent/JPH11145628A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006091990A1 (de) * | 2005-03-01 | 2006-09-08 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage |
| KR100797690B1 (ko) * | 2006-07-07 | 2008-01-23 | 삼성전기주식회사 | 인쇄회로기판 |
| JP2008112885A (ja) * | 2006-10-31 | 2008-05-15 | Hitachi Cable Ltd | プリント配線板 |
| JP2009021401A (ja) * | 2007-07-12 | 2009-01-29 | Panasonic Corp | プリント配線板およびプリント配線板の検査方法 |
| JP2009200205A (ja) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | 回路基板、回路基板の検査方法および回路基板の製造方法 |
| US8242784B2 (en) | 2009-12-07 | 2012-08-14 | International Business Machines Corporation | Qualifying circuit board materials |
| US9087029B2 (en) | 2009-12-07 | 2015-07-21 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Qualifying circuit board materials |
| US8653848B2 (en) | 2010-05-28 | 2014-02-18 | Kabushiki Kaisha Toshiba | Television apparatus, semiconductor package, and electronic device |
| JP2012018984A (ja) * | 2010-07-06 | 2012-01-26 | Dainippon Printing Co Ltd | 支持枠付サスペンション用基板およびその製造方法 |
| CN102480852A (zh) * | 2010-11-22 | 2012-05-30 | 富葵精密组件(深圳)有限公司 | 电路板的制作方法 |
| JP2017157787A (ja) * | 2016-03-04 | 2017-09-07 | 三菱瓦斯化学株式会社 | 多層基板 |
| CN107708285A (zh) * | 2016-08-09 | 2018-02-16 | 北大方正集团有限公司 | 多层电路板和多层电路板的制备方法 |
| JP2020091279A (ja) * | 2018-12-04 | 2020-06-11 | グレーター アジア パシフィック リミテッドＧｒｅａｔｅｒ Ａｓｉａ Ｐａｃｉｆｉｃ Ｌｉｍｉｔｅｄ | 熱暴露時の電気検査用プリント回路基板テストクーポン及びその使用方法 |
| CN110461106A (zh) * | 2019-07-26 | 2019-11-15 | 江门崇达电路技术有限公司 | 一种在厚铜线路板上制作大孔径导通孔的方法 |
| WO2023279432A1 (zh) * | 2021-07-09 | 2023-01-12 | 长鑫存储技术有限公司 | 电学测试结构、半导体结构及电学测试方法 |
| US11854915B2 (en) | 2021-07-09 | 2023-12-26 | Changxin Memory Technologies, Inc. | Electrical test structure, semiconductor structure and electrical test method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0469308B1 (en) | Multilayered circuit board assembly and method of making same | |
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| US7457129B2 (en) | Multilayer printed wiring board | |
| JPH11145628A (ja) | 印刷配線基板 | |
| JP3213291B2 (ja) | 多層基板及び半導体装置 | |
| US20130168148A1 (en) | Multilayer printed wiring board and method of manufacturing same | |
| EP1019989A1 (en) | Interposers for land grid arrays | |
| CN101242711A (zh) | 检查标记结构、基板片层叠体及其设计方法、多层电路基板及其层叠一致精度的检查方法 | |
| US8737085B2 (en) | Wiring board with a built-in component and method for manufacturing the same | |
| KR20040023776A (ko) | 전자 디바이스 검사용 콘택트시트 및 그 제조방법 | |
| KR20190099738A (ko) | 인쇄회로기판 | |
| US20180156841A1 (en) | Structure and Method of Making Circuitized Substrate Assembly | |
| JP3474936B2 (ja) | 実装用印刷配線板およびその製造方法 | |
| JPH0772171A (ja) | 配線板用電気検査治具 | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| JPH08125396A (ja) | 実装用電子部品及び実装用電子部品実装方法 | |
| JPH1187932A (ja) | 多層配線板の製造方法 | |
| JP2009021401A (ja) | プリント配線板およびプリント配線板の検査方法 | |
| JP2003283145A (ja) | 多層配線板の位置ずれ検査方法 | |
| JP5515210B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP3576297B2 (ja) | 電気検査治具及びその製造方法 | |
| KR910007474B1 (ko) | 적층모듈을 사용하는 고밀도접속기판 및 그 제조방법 | |
| CN101316479B (zh) | 电路板及其制作方法 | |
| JP3610769B2 (ja) | 多層電子部品搭載用基板 | |
| TWI293236B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20050511 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A977 | Report on retrieval |
Effective date: 20051222 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |