JPH11145779A - 周波数可変型デジタルフィルタ - Google Patents
周波数可変型デジタルフィルタInfo
- Publication number
- JPH11145779A JPH11145779A JP31765197A JP31765197A JPH11145779A JP H11145779 A JPH11145779 A JP H11145779A JP 31765197 A JP31765197 A JP 31765197A JP 31765197 A JP31765197 A JP 31765197A JP H11145779 A JPH11145779 A JP H11145779A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- supplied
- adder
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 22
- 238000010586 diagram Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、フィルタ係数を１つだけで
実現できる周波数可変型フィルタを提供することにあ
る。 【解決手段】 サンプリング周波数ｆｓの入力デジタル
信号が供給され、ｆｓ／２ｎ以下の周波数成分をカット
する第１のフィルタ（２）と、第１のフィルタ（２）の
出力が供給され、ｆｓ／２ｎ乃至ｆｓ／ｎの周波数成分
を通過させる第２のフィルタ（３）からなる第１のフィ
ルタ回路と、前記第１のフィルタ回路の出力が供給され
る第１の加算器（４）と、入力デジタル信号が供給さ
れ、サンプリング周波数を１／ｎに低下させた信号を出
力する第１の間引き器（１１）、第１フィルタ回路と同
一の構成からなる第２のフィルタ回路（１２，１３）、
及び、サンプリング周波数をｎ倍に上昇させた信号を出
力して前記第１の加算器に供給する第１の補間器（１
５）からなる第１のブロック（６）とから構成される。
実現できる周波数可変型フィルタを提供することにあ
る。 【解決手段】 サンプリング周波数ｆｓの入力デジタル
信号が供給され、ｆｓ／２ｎ以下の周波数成分をカット
する第１のフィルタ（２）と、第１のフィルタ（２）の
出力が供給され、ｆｓ／２ｎ乃至ｆｓ／ｎの周波数成分
を通過させる第２のフィルタ（３）からなる第１のフィ
ルタ回路と、前記第１のフィルタ回路の出力が供給され
る第１の加算器（４）と、入力デジタル信号が供給さ
れ、サンプリング周波数を１／ｎに低下させた信号を出
力する第１の間引き器（１１）、第１フィルタ回路と同
一の構成からなる第２のフィルタ回路（１２，１３）、
及び、サンプリング周波数をｎ倍に上昇させた信号を出
力して前記第１の加算器に供給する第１の補間器（１
５）からなる第１のブロック（６）とから構成される。
Description
【０００１】
【発明の属する技術分野】本発明はデジタルフィルタに
関し、特に周波数可変型デジタルフィルタに関する。
関し、特に周波数可変型デジタルフィルタに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来の
デジタルフィルタでは、周波数可変型フィルタを構成す
ると、周波数可変のために複数のフィルタ係数を持たな
ければならないために、前記複数の係数を格納するメモ
リ容量がＲＯＭメモリに必要となる。
デジタルフィルタでは、周波数可変型フィルタを構成す
ると、周波数可変のために複数のフィルタ係数を持たな
ければならないために、前記複数の係数を格納するメモ
リ容量がＲＯＭメモリに必要となる。
【０００３】本発明の目的は、上記従来の問題を解決
し、フィルタ係数を１つだけで実現できる周波数可変型
フィルタを提供することにある。
し、フィルタ係数を１つだけで実現できる周波数可変型
フィルタを提供することにある。
【０００４】
【課題を解決するための手段】本発明に係る周波数可変
型フィルタは、請求項１に記載のように、サンプリング
周波数ｆｓでデジタル化された入力デジタル信号が供給
され、ｆｓ／２ｎ（ｎは２以上の整数）以下の周波数成
分をカットするための第１のフィルタと、前記第１のフ
ィルタの出力が供給され、ｆｓ／２ｎ乃至ｆｓ／ｎの周
波数成分を通過させる第２のフィルタからなる第１のフ
ィルタ回路と、前記第１のフィルタ回路の出力が供給さ
れる第１の加算器と、サンプリング周波数ｆｓでデジタ
ル化された入力デジタル信号が供給され、サンプリング
周波数を１／ｎに低下させた信号を出力する第１の間引
き器と、前記第１の間引き器の出力が供給され、前記第
１フィルタ回路と同一の構成からなる第２のフィルタ回
路と、前記第２のフィルタ回路の出力が供給され、サン
プリング周波数をｎ倍に上昇させた信号を出力して前記
第１の加算器に供給する第１の補間器とからなる第１の
ブロックとから構成されることを特徴とする。
型フィルタは、請求項１に記載のように、サンプリング
周波数ｆｓでデジタル化された入力デジタル信号が供給
され、ｆｓ／２ｎ（ｎは２以上の整数）以下の周波数成
分をカットするための第１のフィルタと、前記第１のフ
ィルタの出力が供給され、ｆｓ／２ｎ乃至ｆｓ／ｎの周
波数成分を通過させる第２のフィルタからなる第１のフ
ィルタ回路と、前記第１のフィルタ回路の出力が供給さ
れる第１の加算器と、サンプリング周波数ｆｓでデジタ
ル化された入力デジタル信号が供給され、サンプリング
周波数を１／ｎに低下させた信号を出力する第１の間引
き器と、前記第１の間引き器の出力が供給され、前記第
１フィルタ回路と同一の構成からなる第２のフィルタ回
路と、前記第２のフィルタ回路の出力が供給され、サン
プリング周波数をｎ倍に上昇させた信号を出力して前記
第１の加算器に供給する第１の補間器とからなる第１の
ブロックとから構成されることを特徴とする。
【０００５】また、本発明に係る周波数可変型フィルタ
は、請求項２に記載のように、サンプリング周波数ｆｓ
でデジタル化された入力デジタル信号が供給され、ｆｓ
／２ｎ（ｎは２以上の整数）以下の周波数成分をカット
するための第１のフィルタと、前記第１のフィルタの出
力が供給され、ｆｓ／２ｎ乃至ｆｓ／ｎの周波数成分を
通過させる第２のフィルタからなる第１のフィルタ回路
と、前記第１のフィルタ回路の出力が供給される第１の
加算器と、サンプリング周波数ｆｓでデジタル化された
入力デジタル信号が供給され、サンプリング周波数を１
／ｎに低下させた信号を出力する第１の間引き器と、前
記第１の間引き器の出力が供給され、前記第１フィルタ
回路と同一の構成からなる第２のフィルタ回路と、前記
第２のフィルタ回路の出力が供給される第２の加算器
と、前記第２の加算器の出力が供給され、サンプリング
周波数をｎ倍に上昇させた信号を出力して前記第１の加
算器に供給する第１の補間器とからなる第１のブロック
と、各々が前記第１のブロックと同一の構成からなり、
第Ｎ（＝１，２，３，．．．）のブロックの間引き器の
出力と加算器との間にパラレルに接続された第（Ｎ＋
１）のブロックとからなることを特徴とする。
は、請求項２に記載のように、サンプリング周波数ｆｓ
でデジタル化された入力デジタル信号が供給され、ｆｓ
／２ｎ（ｎは２以上の整数）以下の周波数成分をカット
するための第１のフィルタと、前記第１のフィルタの出
力が供給され、ｆｓ／２ｎ乃至ｆｓ／ｎの周波数成分を
通過させる第２のフィルタからなる第１のフィルタ回路
と、前記第１のフィルタ回路の出力が供給される第１の
加算器と、サンプリング周波数ｆｓでデジタル化された
入力デジタル信号が供給され、サンプリング周波数を１
／ｎに低下させた信号を出力する第１の間引き器と、前
記第１の間引き器の出力が供給され、前記第１フィルタ
回路と同一の構成からなる第２のフィルタ回路と、前記
第２のフィルタ回路の出力が供給される第２の加算器
と、前記第２の加算器の出力が供給され、サンプリング
周波数をｎ倍に上昇させた信号を出力して前記第１の加
算器に供給する第１の補間器とからなる第１のブロック
と、各々が前記第１のブロックと同一の構成からなり、
第Ｎ（＝１，２，３，．．．）のブロックの間引き器の
出力と加算器との間にパラレルに接続された第（Ｎ＋
１）のブロックとからなることを特徴とする。
【０００６】また、本発明に係る周波数可変型フィルタ
は、請求項３に記載のように、請求項１または２記載の
周波数可変型デジタルフィルタにおいて、ｎ＝２である
ことを特徴とする。
は、請求項３に記載のように、請求項１または２記載の
周波数可変型デジタルフィルタにおいて、ｎ＝２である
ことを特徴とする。
【０００７】
【発明の実施の形態】図１は、本発明に係る周波数可変
型フィルタの一実施例を示すブロック図である。図１に
おいて、１はサンプリング周波数ｆｓでデジタル化され
た入力デジタル信号が入力される入力端子、２はｆｓ／
２ｎ（ｎは２以上の整数であり、この実施例では一例と
してｎ＝２で説明する）以下のサンプリング周波数成分
をカットするためのフィルタ、３はフィルタ２の出力が
供給され、ｆｓ／２ｎ（＝ｆｓ／４）乃至ｆｓ／ｎ（＝
ｆｓ／２）の周波数成分を通過させるフィルタ、４はフ
ィルタ３の出力が供給される加算器、５は出力端子であ
る。
型フィルタの一実施例を示すブロック図である。図１に
おいて、１はサンプリング周波数ｆｓでデジタル化され
た入力デジタル信号が入力される入力端子、２はｆｓ／
２ｎ（ｎは２以上の整数であり、この実施例では一例と
してｎ＝２で説明する）以下のサンプリング周波数成分
をカットするためのフィルタ、３はフィルタ２の出力が
供給され、ｆｓ／２ｎ（＝ｆｓ／４）乃至ｆｓ／ｎ（＝
ｆｓ／２）の周波数成分を通過させるフィルタ、４はフ
ィルタ３の出力が供給される加算器、５は出力端子であ
る。
【０００８】また、６は第１のブロックであり、入力端
子１からの入力デジタル信号が供給され、サンプリング
周波数ｆｓを１／ｎ（＝１／２）に低下させた信号を出
力する間引き器１１と、フィルタ２と同一構成のフィル
タ１２と、フィルタ３と同一構成のフィルタ１３と、フ
ィルタ１３の出力が供給される加算器１４と、加算器１
４の出力が供給され、サンプリング周波数をｎ倍に上昇
させた信号を出力して加算器４に供給する補間器１５と
から構成されている。
子１からの入力デジタル信号が供給され、サンプリング
周波数ｆｓを１／ｎ（＝１／２）に低下させた信号を出
力する間引き器１１と、フィルタ２と同一構成のフィル
タ１２と、フィルタ３と同一構成のフィルタ１３と、フ
ィルタ１３の出力が供給される加算器１４と、加算器１
４の出力が供給され、サンプリング周波数をｎ倍に上昇
させた信号を出力して加算器４に供給する補間器１５と
から構成されている。
【０００９】また、７は第１のブロック６と同一の構成
からなり、第１のブロック６の間引き器１１の出力と加
算器１４との間にパラレルに接続された第２のブロック
である。
からなり、第１のブロック６の間引き器１１の出力と加
算器１４との間にパラレルに接続された第２のブロック
である。
【００１０】さらに、８は第１のブロック６と同一の構
成（ただし、加算器１４が省略されている）からなり、
第２のブロック７の間引き器１１の出力と加算器１４と
の間にパラレルに接続された第３のブロックである。
成（ただし、加算器１４が省略されている）からなり、
第２のブロック７の間引き器１１の出力と加算器１４と
の間にパラレルに接続された第３のブロックである。
【００１１】上記の構成においては、デジタルフィルタ
３のフィルタ係数を変えずにフィルタリングの周波数を
可変することが可能であり、デジタル信号処理を行ない
フィルタリングを必要とする機器に有効である。すなわ
ち、ｆｓ／２ーｆｓ／４の周波数帯域を通過させるフィ
ルタ係数ｋを１つだけＲＯＭメモリに保持し、デジタル
フィルタ３をこのフィルタ係数ｋで動作させれば、フィ
ルタ３からの出力として出力端子５には、図２の周波数
特性のに示すｆｓ／２ーｆｓ／４の周波数帯域のデジ
タル信号が得られる。
３のフィルタ係数を変えずにフィルタリングの周波数を
可変することが可能であり、デジタル信号処理を行ない
フィルタリングを必要とする機器に有効である。すなわ
ち、ｆｓ／２ーｆｓ／４の周波数帯域を通過させるフィ
ルタ係数ｋを１つだけＲＯＭメモリに保持し、デジタル
フィルタ３をこのフィルタ係数ｋで動作させれば、フィ
ルタ３からの出力として出力端子５には、図２の周波数
特性のに示すｆｓ／２ーｆｓ／４の周波数帯域のデジ
タル信号が得られる。
【００１２】また、入力端子１と加算器４の間に第１の
ブロック６を接続し、フィルタ１３を前記と同一のフィ
ルタ係数ｋで動作させれば、第１のブロック６の出力と
して図２の周波数特性のに示すｆｓ／４−ｆｓ／８の
周波数帯域のデジタル信号が得られ、加算器４に加算さ
れる。したがって、この場合、出力端子５にはｆｓ／２
−ｆｓ／８の周波数帯域のデジタル信号が得られる。
ブロック６を接続し、フィルタ１３を前記と同一のフィ
ルタ係数ｋで動作させれば、第１のブロック６の出力と
して図２の周波数特性のに示すｆｓ／４−ｆｓ／８の
周波数帯域のデジタル信号が得られ、加算器４に加算さ
れる。したがって、この場合、出力端子５にはｆｓ／２
−ｆｓ／８の周波数帯域のデジタル信号が得られる。
【００１３】また、第１のブロック６の間引き器１１の
出力と加算器１４の間に第２のブロック７を接続し、第
２のブロック中のフィルタ１３を同一フィルタ係数ｋで
動作させれば、第２のブロック７の出力として図２の周
波数特性のに示すｆｓ／８−ｆｓ／１６の周波数帯域
のデジタル信号が得られ、第１のブロック６の加算器１
４に加算される。したがって、この場合、出力端子５に
はｆｓ／２−ｆｓ／１６の周波数帯域のデジタル信号が
得られる。
出力と加算器１４の間に第２のブロック７を接続し、第
２のブロック中のフィルタ１３を同一フィルタ係数ｋで
動作させれば、第２のブロック７の出力として図２の周
波数特性のに示すｆｓ／８−ｆｓ／１６の周波数帯域
のデジタル信号が得られ、第１のブロック６の加算器１
４に加算される。したがって、この場合、出力端子５に
はｆｓ／２−ｆｓ／１６の周波数帯域のデジタル信号が
得られる。
【００１４】さらに、第２のブロック７の間引き器１１
の出力と加算器１４の間に第３のブロック８を接続し、
第３のブロック中のフィルタ１３を同一フィルタ係数ｋ
で動作させれば、第３のブロック７の出力として図２の
周波数特性のに示すｆｓ／１６−ｆｓ／３２の周波数
帯域のデジタル信号が得られ、第１のブロック６の加算
器１４に加算される。したがって、この場合、出力端子
５にはｆｓ／２−ｆｓ／３２の周波数帯域のデジタル信
号が得られる。
の出力と加算器１４の間に第３のブロック８を接続し、
第３のブロック中のフィルタ１３を同一フィルタ係数ｋ
で動作させれば、第３のブロック７の出力として図２の
周波数特性のに示すｆｓ／１６−ｆｓ／３２の周波数
帯域のデジタル信号が得られ、第１のブロック６の加算
器１４に加算される。したがって、この場合、出力端子
５にはｆｓ／２−ｆｓ／３２の周波数帯域のデジタル信
号が得られる。
【００１５】以下、同様に、各々が第１のブロック６と
同一の構成からなり、第Ｎ（＝１，２，３，．．．）の
ブロックの間引き器の出力と加算器との間に第（Ｎ＋
１）のブロックをパラレルに接続していけば、ｆｓ／２
−ｆｓ／２Ｎ＋２ の周波数帯域のデジタル信号が得ら
れる。
同一の構成からなり、第Ｎ（＝１，２，３，．．．）の
ブロックの間引き器の出力と加算器との間に第（Ｎ＋
１）のブロックをパラレルに接続していけば、ｆｓ／２
−ｆｓ／２Ｎ＋２ の周波数帯域のデジタル信号が得ら
れる。
【００１６】以上説明したように、上述の構成では、ｆ
ｓ／ｎ（＝２，３，４，．．．）−ｆｓ／２ｎ、ｆｓ／
２ｎ−ｆｓ／４ｎ、ｆｓ／４ｎ−ｆｓ／８ｎ、ｆｓ／８
ｎ−ｆｓ／１６ｎの間のフィルタを同一の１つの係数で
構成できる。したがって、間引き器、フィルタ及び補間
器によって各ブロックを構成し、各ブロックの間引きの
度合いを変えることにより、フィルタの係数を変えずに
（すなわち１つだけの係数により）フィルタリングの周
波数を可変することが可能なので、ＲＯＭメモリの容量
が１つの係数分で済む。
ｓ／ｎ（＝２，３，４，．．．）−ｆｓ／２ｎ、ｆｓ／
２ｎ−ｆｓ／４ｎ、ｆｓ／４ｎ−ｆｓ／８ｎ、ｆｓ／８
ｎ−ｆｓ／１６ｎの間のフィルタを同一の１つの係数で
構成できる。したがって、間引き器、フィルタ及び補間
器によって各ブロックを構成し、各ブロックの間引きの
度合いを変えることにより、フィルタの係数を変えずに
（すなわち１つだけの係数により）フィルタリングの周
波数を可変することが可能なので、ＲＯＭメモリの容量
が１つの係数分で済む。
【００１７】
【発明の効果】本発明によれば、フィルタ係数を１つだ
けで実現できる周波数可変型フィルタが得られる。
けで実現できる周波数可変型フィルタが得られる。
【図１】本発明に係る周波数可変型フィルタの一実施例
を示すブロック図である。
を示すブロック図である。
【図２】図１の周波数可変型フィルタの周波数特性図で
ある。
ある。
１ 入力端子 ２ フィルタ ３ フィルタ ４ 加算器 ５ 出力端子 ６ 第１のブロック ７ 第２のブロック ８ 第３のブロック １１ 間引き器 １２ フィルタ １３ フィルタ １４ 加算器 １５ 補間器
Claims (3)
- 【請求項１】 サンプリング周波数ｆｓでデジタル化さ
れた入力デジタル信号が供給され、ｆｓ／２ｎ（ｎは２
以上の整数）以下の周波数成分をカットするための第１
のフィルタと、前記第１のフィルタの出力が供給され、
ｆｓ／２ｎ乃至ｆｓ／ｎの周波数成分を通過させる第２
のフィルタからなる第１のフィルタ回路と、 前記第１のフィルタ回路の出力が供給される第１の加算
器と、 サンプリング周波数ｆｓでデジタル化された入力デジタ
ル信号が供給され、サンプリング周波数を１／ｎに低下
させた信号を出力する第１の間引き器と、前記第１の間
引き器の出力が供給され、前記第１フィルタ回路と同一
の構成からなる第２のフィルタ回路と、前記第２のフィ
ルタ回路の出力が供給され、サンプリング周波数をｎ倍
に上昇させた信号を出力して前記第１の加算器に供給す
る第１の補間器とからなる第１のブロックとから構成さ
れることを特徴とする周波数可変型デジタルフィルタ。 - 【請求項２】 サンプリング周波数ｆｓでデジタル化さ
れた入力デジタル信号が供給され、ｆｓ／２ｎ（ｎは２
以上の整数）以下の周波数成分をカットするための第１
のフィルタと、前記第１のフィルタの出力が供給され、
ｆｓ／２ｎ乃至ｆｓ／ｎの周波数成分を通過させる第２
のフィルタからなる第１のフィルタ回路と、 前記第１のフィルタ回路の出力が供給される第１の加算
器と、 サンプリング周波数ｆｓでデジタル化された入力デジタ
ル信号が供給され、サンプリング周波数を１／ｎに低下
させた信号を出力する第１の間引き器と、前記第１の間
引き器の出力が供給され、前記第１フィルタ回路と同一
の構成からなる第２のフィルタ回路と、前記第２のフィ
ルタ回路の出力が供給される第２の加算器と、前記第２
の加算器の出力が供給され、サンプリング周波数をｎ倍
に上昇させた信号を出力して前記第１の加算器に供給す
る第１の補間器とからなる第１のブロックと、 各々が前記第１のブロックと同一の構成からなり、第Ｎ
（＝１，２，３，．．．）のブロックの間引き器の出力
と加算器との間にパラレルに接続された第（Ｎ＋１）の
ブロックとからなることを特徴とする周波数可変型デジ
タルフィルタ。 - 【請求項３】 請求項１または２記載の周波数可変型デ
ジタルフィルタにおいて、ｎ＝２であることを特徴とす
る周波数可変型デジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31765197A JPH11145779A (ja) | 1997-11-04 | 1997-11-04 | 周波数可変型デジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31765197A JPH11145779A (ja) | 1997-11-04 | 1997-11-04 | 周波数可変型デジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145779A true JPH11145779A (ja) | 1999-05-28 |
Family
ID=18090529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31765197A Pending JPH11145779A (ja) | 1997-11-04 | 1997-11-04 | 周波数可変型デジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145779A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103997355A (zh) * | 2013-02-20 | 2014-08-20 | 中兴通讯股份有限公司 | 一种插值滤波方法及插值滤波器 |
-
1997
- 1997-11-04 JP JP31765197A patent/JPH11145779A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103997355A (zh) * | 2013-02-20 | 2014-08-20 | 中兴通讯股份有限公司 | 一种插值滤波方法及插值滤波器 |
| CN103997355B (zh) * | 2013-02-20 | 2018-01-19 | 中兴通讯股份有限公司 | 一种插值滤波方法及插值滤波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hentschel et al. | Sample rate conversion for software radio | |
| CA2286051C (en) | Filterbank structure and method for filtering and separating an information signal into different bands, particularly for audio signals in hearing aids | |
| CA2098711C (en) | Method to reduce the power consumation of a digital filter bank by reducing the number of multiplications | |
| EP0693235B1 (en) | Decimation filter | |
| EP1449298B1 (en) | Time discrete filter comprising upsampling, sampling rate conversion and downsampling stages | |
| Lian | Complexity reduction for FRM-based FIR filters using the prefilter-equalizer technique | |
| CA1269136A (en) | Interpolator/decimator filter structure and a digital filter therefor | |
| JPH11145779A (ja) | 周波数可変型デジタルフィルタ | |
| CN119010839A (zh) | 数字抽取滤波器、信号处理方法及电子设备 | |
| JP2004248477A (ja) | ディジタル保護リレー | |
| KR20090040298A (ko) | 디지털 입력 신호 처리 방법 및 디지털 필터 회로 | |
| JP3572057B2 (ja) | 帯域分割ａ／ｄ変換装置 | |
| CN113661655A (zh) | 多通道、多速率、点阵波滤波器系统和方法 | |
| Gustafsson et al. | Design and efficient implementation of narrow-band single filter frequency masking FIR filters | |
| JP2006319571A (ja) | 復調回路 | |
| GB2159014A (en) | Switched capacitor filter | |
| Zanjani et al. | Design of FIR filters using identical subfilters of even length | |
| Babic et al. | Flexible down-sampling using CIC filter with non-integer delay | |
| CA1276988C (en) | Interpolator/decimator filter structure and a digital filter therefor | |
| Yang et al. | A new digital filter bank for digital audio applications | |
| KR930006537B1 (ko) | Iir필터를 이용한 시간축방향의 영상서브밴드코더와 디코더 및 홀수대역의 대역 분할방법 | |
| JP5466054B2 (ja) | Ｄ／ａコンバータ | |
| Mok et al. | A flexible decimation filter architecture for sigma-delta converters | |
| JP2005341204A (ja) | 音場補正方法及び音場補正装置 | |
| Eghbali et al. | A new structure for reconfigurable two-stage Nyquist pulse shaping filters |