JPH11145913A - プリアンプ - Google Patents
プリアンプInfo
- Publication number
- JPH11145913A JPH11145913A JP9306969A JP30696997A JPH11145913A JP H11145913 A JPH11145913 A JP H11145913A JP 9306969 A JP9306969 A JP 9306969A JP 30696997 A JP30696997 A JP 30696997A JP H11145913 A JPH11145913 A JP H11145913A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset
- output
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000002265 prevention Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims 8
- 102100040678 Programmed cell death protein 1 Human genes 0.000 abstract description 4
- 101710089372 Programmed cell death protein 1 Proteins 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 光受信信号にプリバイアスを含んでいても、
波形歪みを起こさずに正常に受信できるプリアンプを提
供する。 【解決手段】 本発明によれば、ＰＤ１によって光信号
から電流信号へと変換され、トランスインピーダンス型
増幅回路１２によって、電圧信号へと変換・増幅され
る。ＰＤ１からの入力信号にプリバイアスを伴っていた
場合、リセット回路６によってＡＯＣ１１のオフセット
レベルをプリバイアスの分だけ補正したタイミングにシ
フトさせる。プリバイアスを一定量以上に含んでいる場
合と含んでいない場合とでは、増幅回路１２の出力信号
のオフセット‘０’レベルが異なる。このため、第１の
ＡＴＣ８と第２のＡＴＣ９とによってそれぞれの場合の
最適なスレッシュルド電圧に設定し、プリバイアス検出
回路７からの制御信号を受けてセレクタ１０によって第
１のＡＴＣ，第２のＡＴＣの出力を選択する。
波形歪みを起こさずに正常に受信できるプリアンプを提
供する。 【解決手段】 本発明によれば、ＰＤ１によって光信号
から電流信号へと変換され、トランスインピーダンス型
増幅回路１２によって、電圧信号へと変換・増幅され
る。ＰＤ１からの入力信号にプリバイアスを伴っていた
場合、リセット回路６によってＡＯＣ１１のオフセット
レベルをプリバイアスの分だけ補正したタイミングにシ
フトさせる。プリバイアスを一定量以上に含んでいる場
合と含んでいない場合とでは、増幅回路１２の出力信号
のオフセット‘０’レベルが異なる。このため、第１の
ＡＴＣ８と第２のＡＴＣ９とによってそれぞれの場合の
最適なスレッシュルド電圧に設定し、プリバイアス検出
回路７からの制御信号を受けてセレクタ１０によって第
１のＡＴＣ，第２のＡＴＣの出力を選択する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号にオフセ
ット光（プリバイアス）を伴った光信号を受信した場合
の入力電流を受けても、波形歪みを起こさず信号を増幅
させ、受信できるプリアンプに関するものである。
ット光（プリバイアス）を伴った光信号を受信した場合
の入力電流を受けても、波形歪みを起こさず信号を増幅
させ、受信できるプリアンプに関するものである。
【０００２】
【従来の技術】従来、バースト信号を取り扱うＰＯＮ
（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）
システムでは、個々のバースト信号の光パワー差に対す
る受信器（受信回路）が多数開発され、実用化されてい
る。
（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）
システムでは、個々のバースト信号の光パワー差に対す
る受信器（受信回路）が多数開発され、実用化されてい
る。
【０００３】しかしながら、加入者の増加，送受信器の
低価格化に伴い、光部品のコスト低減も求められてい
る。
低価格化に伴い、光部品のコスト低減も求められてい
る。
【０００４】従来の基幹系伝送装置や開発当初のＰＯＮ
システムでは、光信号を送出するＬＤ（Ｌａｓｅｒ Ｄ
ｉｏｄｅ）も比較的性能の良いものが適用されており、
また、技術的にもＬＤにバイアス電圧を加えなくても所
望の光出力信号を送出することができていた。
システムでは、光信号を送出するＬＤ（Ｌａｓｅｒ Ｄ
ｉｏｄｅ）も比較的性能の良いものが適用されており、
また、技術的にもＬＤにバイアス電圧を加えなくても所
望の光出力信号を送出することができていた。
【０００５】
【発明が解決しようとする課題】これに対し、送受信器
のコスト低減を実現するために光部品としても安価なも
のを適用する傾向にあり、この場合のＬＤとしては、特
に、バイアス電圧を加えないと所望の光出力波形が得ら
れないという問題が起きている。
のコスト低減を実現するために光部品としても安価なも
のを適用する傾向にあり、この場合のＬＤとしては、特
に、バイアス電圧を加えないと所望の光出力波形が得ら
れないという問題が起きている。
【０００６】その結果、光出力に予めオフセット光（プ
リバイアス）を伴った信号を送信することになり、受信
器側ではＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）によって光信
号を電流信号に変換すると、オフセットを伴った入力電
流となってしまう。さらに、バースト信号送信器の全て
について前述するようなプリバイアスを伴っているわけ
でなく、複数個のある特定の送信器についてこの入力条
件となっているため、それぞれのバースト信号につい
て、各々対処する必要がある。
リバイアス）を伴った信号を送信することになり、受信
器側ではＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）によって光信
号を電流信号に変換すると、オフセットを伴った入力電
流となってしまう。さらに、バースト信号送信器の全て
について前述するようなプリバイアスを伴っているわけ
でなく、複数個のある特定の送信器についてこの入力条
件となっているため、それぞれのバースト信号につい
て、各々対処する必要がある。
【０００７】本発明の目的は、光受信信号にプリバイア
スを含んでいても、波形歪みを起こさずに正常に受信で
きるプリアンプを提供することにある。
スを含んでいても、波形歪みを起こさずに正常に受信で
きるプリアンプを提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、ＰＤ
（Ｐｈｏｔｏ Ｄｉｏｄｅ）によって光信号から電流信
号へと変換され、オペアンプと帰還抵抗で形成されるト
ランスインピーダンス型増幅回路によって、電圧信号へ
と変換・増幅される。
（Ｐｈｏｔｏ Ｄｉｏｄｅ）によって光信号から電流信
号へと変換され、オペアンプと帰還抵抗で形成されるト
ランスインピーダンス型増幅回路によって、電圧信号へ
と変換・増幅される。
【０００９】このとき、ＰＤからの入力信号に入力信号
段差（プリバイアス）を伴っていた場合、リセット回路
によってＡＯＣ（Ａｕｔｏｍａｔｉｃ Ｏｆｆｓｅｔ
Ｃｏｎｔｒｏｌ）のオフセットレベルをプリバイアスの
分だけ補正したタイミングにシフトさせる。
段差（プリバイアス）を伴っていた場合、リセット回路
によってＡＯＣ（Ａｕｔｏｍａｔｉｃ Ｏｆｆｓｅｔ
Ｃｏｎｔｒｏｌ）のオフセットレベルをプリバイアスの
分だけ補正したタイミングにシフトさせる。
【００１０】プリバイアスを一定量以上に含んでいる場
合と含んでいない場合とでは、トランスインピーダンス
型増幅回路の出力信号のオフセット‘０’レベルが異な
る。このため、第１のＡＴＣ（Ａｕｔｏｍａｔｉｃ Ｔ
ｈｒｅｓｈｏｌｄ Ｃｏｎｔｒｏｌ）と第２のＡＴＣと
によってそれぞれの場合の最適なスレッシュルド電圧に
設定し、プリバイアス検出回路からの制御信号を受けて
切替器によって第１のＡＴＣ，第２のＡＴＣの出力を選
択する。
合と含んでいない場合とでは、トランスインピーダンス
型増幅回路の出力信号のオフセット‘０’レベルが異な
る。このため、第１のＡＴＣ（Ａｕｔｏｍａｔｉｃ Ｔ
ｈｒｅｓｈｏｌｄ Ｃｏｎｔｒｏｌ）と第２のＡＴＣと
によってそれぞれの場合の最適なスレッシュルド電圧に
設定し、プリバイアス検出回路からの制御信号を受けて
切替器によって第１のＡＴＣ，第２のＡＴＣの出力を選
択する。
【００１１】
【発明の実施の形態】図１は、本発明のプリアンプの一
実施例の構成を示す図である。
実施例の構成を示す図である。
【００１２】図１において、フォトダイオード（ＰＤ）
１によって光信号から電気の電流信号へと変換され、オ
ペアンプ３と帰還抵抗２とで形成されるトランスインピ
ーダンス型増幅回路１２（以下コアアンプ）によって、
電圧信号へと変換・増幅される。この電圧信号は、入力
電流信号に対し反転された信号である。
１によって光信号から電気の電流信号へと変換され、オ
ペアンプ３と帰還抵抗２とで形成されるトランスインピ
ーダンス型増幅回路１２（以下コアアンプ）によって、
電圧信号へと変換・増幅される。この電圧信号は、入力
電流信号に対し反転された信号である。
【００１３】コアアンプ１２の出力オフセットをキャン
セルするため、自動オフセット・コントロール（ＡＯ
Ｃ）１１によって入力の直流オフセットレベルを帰還制
御している。ＡＯＣ１１は、コアアンプ出力のピーク値
を検出するピーク検出部５と、ピーク検出部５からの制
御信号により直流オフセットレベルを調節するＡＯＣ制
御部４によって構成されている。
セルするため、自動オフセット・コントロール（ＡＯ
Ｃ）１１によって入力の直流オフセットレベルを帰還制
御している。ＡＯＣ１１は、コアアンプ出力のピーク値
を検出するピーク検出部５と、ピーク検出部５からの制
御信号により直流オフセットレベルを調節するＡＯＣ制
御部４によって構成されている。
【００１４】ＰＤ１への光入力信号に予めオフセット光
が伴っていると、その分のオフセット量がコアアンプ１
２によって増幅されるため、コアアンプの出力が歪んで
しまう。この対策として、リセット回路６によって自己
リセット信号を発生し、ＡＯＣ回路１１のピーク検出部
５を制御する。
が伴っていると、その分のオフセット量がコアアンプ１
２によって増幅されるため、コアアンプの出力が歪んで
しまう。この対策として、リセット回路６によって自己
リセット信号を発生し、ＡＯＣ回路１１のピーク検出部
５を制御する。
【００１５】プリバイアスを含んでいるときの直流オフ
セットレベルと、含んでいないときの直流オフセットレ
ベルでは、ＡＯＣ１１によって制御される絶対値レベル
が異なるため、それぞれのレベルに応じた自動スレッシ
ョルド・コントロール（ＡＴＣ）回路が必要となる。
セットレベルと、含んでいないときの直流オフセットレ
ベルでは、ＡＯＣ１１によって制御される絶対値レベル
が異なるため、それぞれのレベルに応じた自動スレッシ
ョルド・コントロール（ＡＴＣ）回路が必要となる。
【００１６】例えば図１の回路図では、第１のＡＴＣ８
の方が直流オフセットレベルよりもスレッショルド電圧
が高く設定され、第２のＡＴＣ９が直流オフセットレベ
ルよりもスレッショルド電圧が低く設定される回路形式
である。
の方が直流オフセットレベルよりもスレッショルド電圧
が高く設定され、第２のＡＴＣ９が直流オフセットレベ
ルよりもスレッショルド電圧が低く設定される回路形式
である。
【００１７】これらＡＴＣ８，ＡＴＣ９の出力の切り換
えは、プリバイアス検出回路７からの制御信号を受けセ
レクタ１０によって選択される。プリバイアス検出回路
７では、ＰＤ１に光無入力状態から初めて光が入力され
るとき、その電流信号の立ち上がり（コアアンプ１２の
最初の立ち下がり）が規定レベルよりも大きいか小さい
かを検出すればよい。
えは、プリバイアス検出回路７からの制御信号を受けセ
レクタ１０によって選択される。プリバイアス検出回路
７では、ＰＤ１に光無入力状態から初めて光が入力され
るとき、その電流信号の立ち上がり（コアアンプ１２の
最初の立ち下がり）が規定レベルよりも大きいか小さい
かを検出すればよい。
【００１８】次に、図１の回路の動作について、図２，
図３を参照して説明する。図２のタイムチャートにおい
て、ＰＤ１によって光信号を電気信号（電流信号）に変
換されたものを入力電流（ａ）として表している。この
入力電流はプリバイアスを含んでおり、オフセットを生
じている。リセット回路６によってプリバイアスの立ち
上がりエッジに対応した自己リセット信号（ｂ）が発生
し、この自己リセット信号によりＡＯＣ回路１１のピー
ク検出部５にリセット制御がかけられ、プリバイアス分
のオフセットレベルをオフセット‘０’レベルとして検
出する。
図３を参照して説明する。図２のタイムチャートにおい
て、ＰＤ１によって光信号を電気信号（電流信号）に変
換されたものを入力電流（ａ）として表している。この
入力電流はプリバイアスを含んでおり、オフセットを生
じている。リセット回路６によってプリバイアスの立ち
上がりエッジに対応した自己リセット信号（ｂ）が発生
し、この自己リセット信号によりＡＯＣ回路１１のピー
ク検出部５にリセット制御がかけられ、プリバイアス分
のオフセットレベルをオフセット‘０’レベルとして検
出する。
【００１９】この結果、オフセットキャンセル信号
（ｃ）は、オフセットレベルと同じ量引き抜く。このと
きのコアアンプ１２への入力信号（電流）が図２におけ
るキャンセル後入力電流（ｄ）であり、この入力電流に
応じてコアアンプ１２の出力が図２のコアアンプ出力電
圧（ｅ）として得られる。
（ｃ）は、オフセットレベルと同じ量引き抜く。このと
きのコアアンプ１２への入力信号（電流）が図２におけ
るキャンセル後入力電流（ｄ）であり、この入力電流に
応じてコアアンプ１２の出力が図２のコアアンプ出力電
圧（ｅ）として得られる。
【００２０】一方、入力信号にプリバイアスが含まれて
いないとき、タイムチャートは図３のように表される。
プリバイアスが無いときリセット回路６は、入力信号
（ａ）の１ビット目の立ち上がりで動作し、このときの
自己リセット信号（ｂ）によってＡＯＣ回路１１では１
ビット目のＨｉｇｈレベルをオフセット‘０’レベルと
して検出する。
いないとき、タイムチャートは図３のように表される。
プリバイアスが無いときリセット回路６は、入力信号
（ａ）の１ビット目の立ち上がりで動作し、このときの
自己リセット信号（ｂ）によってＡＯＣ回路１１では１
ビット目のＨｉｇｈレベルをオフセット‘０’レベルと
して検出する。
【００２１】この結果、オフセットキャンセル信号
（ｃ）は（１ビット目の）Ｈｉｇｈレベルと同じ量を引
き抜き、コアアンプ出力のＨｉｇｈレベルがオフセット
‘０’レベルとして動作する。したがって、コアアンプ
１２の出力信号（電圧）はオフセット‘０’レベルに対
し上に出力され、プリバイアスが含まれているときと出
力動作レベルが異なっていることがわかる。
（ｃ）は（１ビット目の）Ｈｉｇｈレベルと同じ量を引
き抜き、コアアンプ出力のＨｉｇｈレベルがオフセット
‘０’レベルとして動作する。したがって、コアアンプ
１２の出力信号（電圧）はオフセット‘０’レベルに対
し上に出力され、プリバイアスが含まれているときと出
力動作レベルが異なっていることがわかる。
【００２２】図２，図３のタイムチャートでわかるよう
に、入力信号にプリバイアスを含んでいるときと含んで
いないときでは、オフセット‘０’レベルに対するコア
アンプ出力レベルが異なっており、それぞれのスレッシ
ョルド電圧の設定が必要となる。図１の回路図ではＡＴ
Ｃ８とＡＴＣ９を用意し、それぞれ別のスレッショルド
電圧を設定している。
に、入力信号にプリバイアスを含んでいるときと含んで
いないときでは、オフセット‘０’レベルに対するコア
アンプ出力レベルが異なっており、それぞれのスレッシ
ョルド電圧の設定が必要となる。図１の回路図ではＡＴ
Ｃ８とＡＴＣ９を用意し、それぞれ別のスレッショルド
電圧を設定している。
【００２３】ＡＴＣ８では、オフセット‘０’レベルと
コアアンプ１２の出力のボトム値を検出し、その中間レ
ベルにスレッショルド電圧が設定されるように機能を持
たせている。この動作は図２に示されており、入力信号
にプリバイアスがある時に受信可能となっている。
コアアンプ１２の出力のボトム値を検出し、その中間レ
ベルにスレッショルド電圧が設定されるように機能を持
たせている。この動作は図２に示されており、入力信号
にプリバイアスがある時に受信可能となっている。
【００２４】一方、ＡＴＣ９ではオフセット‘０’レベ
ルとコアアンプ１２出力のピーク値を検出し、その中間
レベルにスレッショルド電圧が設定されるよう設計され
ている、この動作は、図３に示されており、入力信号に
プリバイアスが無い時に受信可能な状態になっている。
ルとコアアンプ１２出力のピーク値を検出し、その中間
レベルにスレッショルド電圧が設定されるよう設計され
ている、この動作は、図３に示されており、入力信号に
プリバイアスが無い時に受信可能な状態になっている。
【００２５】これらＡＴＣ８，ＡＴＣ９の出力につい
て、プリバイアス検出回路７によってプリバイアスの有
無を検出し、この回路からの制御信号を受けセレクタ１
０によってどちらかの出力信号を選択する。図２および
図３のタイムチャートで分かるように、いずれの場合で
も出力論理については問題ないことが明らかである。
て、プリバイアス検出回路７によってプリバイアスの有
無を検出し、この回路からの制御信号を受けセレクタ１
０によってどちらかの出力信号を選択する。図２および
図３のタイムチャートで分かるように、いずれの場合で
も出力論理については問題ないことが明らかである。
【００２６】次に、本発明のプリアンプの他の実施例に
ついて図４を参照して説明する。
ついて図４を参照して説明する。
【００２７】このプリアンプは、図１で示したものにお
いて、帰還抵抗２に並列に飽和防止回路１３が設けられ
ている。通常、トランスインピーダンス型プリアンプ
は、コアアンプ１２に入力される電流信号が過剰に多い
と飽和状態となり出力波形歪みを生じてしまう。この飽
和現象を回避するため帰還抵抗に流れ込む電流を飽和防
止回路によって調節し、波形歪みを防いでいる。
いて、帰還抵抗２に並列に飽和防止回路１３が設けられ
ている。通常、トランスインピーダンス型プリアンプ
は、コアアンプ１２に入力される電流信号が過剰に多い
と飽和状態となり出力波形歪みを生じてしまう。この飽
和現象を回避するため帰還抵抗に流れ込む電流を飽和防
止回路によって調節し、波形歪みを防いでいる。
【００２８】図４に示す飽和防止回路１３では、帰還抵
抗２に並列にダイオードを接続し、帰還抵抗に発生する
電圧振幅をダイオードの順方向電圧（通常０．７Ｖ〜
０．８Ｖ）に抑えている。
抗２に並列にダイオードを接続し、帰還抵抗に発生する
電圧振幅をダイオードの順方向電圧（通常０．７Ｖ〜
０．８Ｖ）に抑えている。
【００２９】
【発明の効果】本発明のプリアンプによれば、光受信信
号にプリバイアスを含んでいても、波形歪みを起こさず
正常に受信できる。その理由は、プリバイアスに対応し
て自己リセットを行い、プリバイアス分のオフセットを
検出してオフセットキャンセル機能を持たせたＡＯＣ回
路を設けたためである。
号にプリバイアスを含んでいても、波形歪みを起こさず
正常に受信できる。その理由は、プリバイアスに対応し
て自己リセットを行い、プリバイアス分のオフセットを
検出してオフセットキャンセル機能を持たせたＡＯＣ回
路を設けたためである。
【図１】本発明のプリアンプの一実施例を示す図であ
る。
る。
【図２】入力信号にプリバイアスを含む場合の図１のプ
リアンプの動作を示すタイムチャートである。
リアンプの動作を示すタイムチャートである。
【図３】入力信号にプリバイアスを含まない場合の図１
のプリアンプの動作を示すタイムチャートである。
のプリアンプの動作を示すタイムチャートである。
【図４】本発明の他の一実施例を示す図である。
１ ＰＤ ２ 帰還抵抗 ３ オペアンプ ４ ＡＯＣ制御部 ５ ピーク検出部 ６ リセット回路 ７ プリバイアス検出回路 ８，９ ＡＴＣ １０ セレクタ １１ ＡＯＣ回路 １２ コアアンプ １３ 飽和防止回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｆ 3/08 3/34
Claims (7)
- 【請求項１】光信号から電流信号に変換する光電変換手
段と、 前記電流信号を電圧信号に変換する電流電圧変換手段
と、 前記電流電圧変換手段の入力の直流オフセットレベルを
帰還制御して、前記電流電圧変換手段の出力オフセット
をキャンセルする手段と、 前記電流電圧変換手段の出力を、前記光信号がプリバイ
アスを含んでいる場合と、含まない場合とで、異なるス
レッショルド電圧値を用いて検出する手段と、を備える
ことを特徴とするプリアンプ。 - 【請求項２】前記出力オフセットをキャンセルする手段
は、 前記電力電圧変換手段の出力のピーク値を検出するピー
ク検出部と、 前記ピーク検出部からの制御信号により前記直流オフセ
ットレベルを調節する自動オフセット制御部と、 前記光電変換手段の出力が真のオフセットレベル０レベ
ルより変移すると自己リセット信号を発生するリセット
回路とを有し、 前記リセット信号が発生すると、前記ピーク検出部をリ
セット制御して、自己リセットによるオフセット０レベ
ルを検出し、前記自動オフセット制御部に、検出された
オフセット０レベルを値とするオフセットキャンセル信
号を発生することを特徴とする請求項１記載のプリアン
プ。 - 【請求項３】前記スレッショルド電圧を用いて検出する
手段は、 前記光信号がプリバイアスを含んでいる場合の前記電流
電圧変換手段の出力電圧に対応したスレッショルド電圧
を有する第１の自動スレッショルド制御回路と、 前記光信号がプリバイアスを含んでいない場合の前記電
流電圧変換手段の出力電圧に対応したスレッショルド電
圧を有する第２の自動スレッショルド制御回路と、 前記光信号にプリバイアスがあるか否かを検出するプリ
バイアス検出回路と、 前記プリバイアス検出回路の出力する制御信号により、
前記第１および第２のスレッショルド制御回路の出力を
選択するセレクト回路と、を有することを特徴とする請
求項２記載のプリアンプ。 - 【請求項４】前記光電変換手段は、フォトダイオードで
あり、 前記電流電圧変換手段は、トランスインピーダンス型増
幅回路であることを特徴とする請求項１〜３のいずれか
に記載のプリアンプ。 - 【請求項５】前記トランスインピーダンス型増幅回路
は、オペアンプと帰還抵抗とから構成されていることを
特徴とする請求項４記載のプリアンプ。 - 【請求項６】前記帰還抵抗に並列に、飽和防止回路が接
続されていることを特徴とする請求項５記載のプリアン
プ。 - 【請求項７】前記飽和防止回路は、ダイオードであるこ
とを特徴とする請求項６記載のプリアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9306969A JPH11145913A (ja) | 1997-11-10 | 1997-11-10 | プリアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9306969A JPH11145913A (ja) | 1997-11-10 | 1997-11-10 | プリアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145913A true JPH11145913A (ja) | 1999-05-28 |
Family
ID=17963453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9306969A Pending JPH11145913A (ja) | 1997-11-10 | 1997-11-10 | プリアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145913A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774728B2 (en) | 2002-12-20 | 2004-08-10 | Intel Corporation | Transimpedance amplifier |
| US6809596B2 (en) * | 2002-12-20 | 2004-10-26 | Intel Corporation | DC offset cancellation circuit, system and method |
| US6816010B2 (en) * | 2002-12-20 | 2004-11-09 | Intel Corporation | Transimpedance amplifier |
| US6833762B2 (en) | 2002-12-20 | 2004-12-21 | Intel Corporation | Transimpedance ampifier |
| JP2006211629A (ja) * | 2005-01-29 | 2006-08-10 | Samsung Electro Mech Co Ltd | マルチゲインを有するｐｄｉｃ |
| JP2007174440A (ja) * | 2005-12-23 | 2007-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 光受信回路 |
| US8207488B2 (en) | 2005-03-14 | 2012-06-26 | Hamamatsu Photonics K.K. | Photodetector circuit |
| WO2018087815A1 (ja) * | 2016-11-08 | 2018-05-17 | オリンパス株式会社 | 光検出装置および画像取得装置 |
-
1997
- 1997-11-10 JP JP9306969A patent/JPH11145913A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774728B2 (en) | 2002-12-20 | 2004-08-10 | Intel Corporation | Transimpedance amplifier |
| US6809596B2 (en) * | 2002-12-20 | 2004-10-26 | Intel Corporation | DC offset cancellation circuit, system and method |
| US6816010B2 (en) * | 2002-12-20 | 2004-11-09 | Intel Corporation | Transimpedance amplifier |
| US6833762B2 (en) | 2002-12-20 | 2004-12-21 | Intel Corporation | Transimpedance ampifier |
| US6864749B2 (en) | 2002-12-20 | 2005-03-08 | Intel Corporation | Transimpedance amplifier |
| US7023280B2 (en) | 2002-12-20 | 2006-04-04 | Intel Corporation | Transimpedance amplifier |
| JP2006211629A (ja) * | 2005-01-29 | 2006-08-10 | Samsung Electro Mech Co Ltd | マルチゲインを有するｐｄｉｃ |
| US8207488B2 (en) | 2005-03-14 | 2012-06-26 | Hamamatsu Photonics K.K. | Photodetector circuit |
| JP2007174440A (ja) * | 2005-12-23 | 2007-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 光受信回路 |
| WO2018087815A1 (ja) * | 2016-11-08 | 2018-05-17 | オリンパス株式会社 | 光検出装置および画像取得装置 |
| US10704953B2 (en) | 2016-11-08 | 2020-07-07 | Olympus Corporation | Light detecting apparatus and image acquiring apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151150A (en) | Method and apparatus for level decision and optical receiver using same | |
| US4415803A (en) | Optical receiver with improved dynamic range | |
| EP1355464B1 (en) | DC removal in an optical receiver | |
| JP2010093353A (ja) | 光受信器 | |
| KR100640413B1 (ko) | 버스트모드 광 수신기 | |
| EP1355437B1 (en) | Bottom level detection device for burst mode optical receiver | |
| EP0402044B1 (en) | Optical receivers | |
| US6731881B2 (en) | Device for transmitting and receiving optical signals | |
| US5838731A (en) | Burst-mode digital receiver | |
| JPH11145913A (ja) | プリアンプ | |
| EP0177217B1 (en) | Optical receiver | |
| US7539424B2 (en) | Burst mode optical receiver for maintaining constant signal amplitude | |
| KR100703428B1 (ko) | 버스트모드 광 수신기 및 그의 신호 크기 검출 장치 | |
| US6819722B2 (en) | Offset control circuit, optical receiver using the same and optical communication system | |
| JPH1075214A (ja) | 変調された光波によって搬送される信号の検出装置 | |
| WO2006013841A1 (ja) | 受信方法及び受信回路 | |
| US4499609A (en) | Symmetrically clamped fiber optic receiver | |
| JP3058922B2 (ja) | 広ダイナミックレンジ光受信器 | |
| JP2616480B2 (ja) | バースト光受信回路 | |
| JP3230574B2 (ja) | 光受信回路 | |
| JP2713126B2 (ja) | 光受信装置 | |
| JP2001211040A (ja) | デジタル信号増幅回路及び光受信回路 | |
| JPH0575544A (ja) | 自動利得調整回路 | |
| JP2536178B2 (ja) | 光送受信器 | |
| JPS5943859B2 (ja) | 対称クランプ光ファイバ受信機 |