JPH11146301A - ビデオ信号用電源回路 - Google Patents
ビデオ信号用電源回路Info
- Publication number
- JPH11146301A JPH11146301A JP32947697A JP32947697A JPH11146301A JP H11146301 A JPH11146301 A JP H11146301A JP 32947697 A JP32947697 A JP 32947697A JP 32947697 A JP32947697 A JP 32947697A JP H11146301 A JPH11146301 A JP H11146301A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- period
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】ディジタル信号処理により、高品質の映像が得
られる電源回路を提供する。 【解決手段】この電源回路１は、制御回路２２がスイッ
チング素子１１を制御し、ビデオ信号の映像信号期間中
は遮断させ、水平ブランキング期間内で導通させる。ス
イッチング素子１１の導通期間は、カウンタ４５内のカ
ウント値に応じた長さに設定されており、比較器４
１1、４１2により、直流出力電圧ＶOUTに対応したサン
プル電圧ＶSを上限電圧Ｖref1及び下限電圧Ｖref2と比
較し、比較結果によってカウント値を操作する。アナロ
グ的な処理を行わないので、動作が安定している。ま
た、水平ブランキング期間内で導通するので、映像信号
にノイズが侵入することはない。
られる電源回路を提供する。 【解決手段】この電源回路１は、制御回路２２がスイッ
チング素子１１を制御し、ビデオ信号の映像信号期間中
は遮断させ、水平ブランキング期間内で導通させる。ス
イッチング素子１１の導通期間は、カウンタ４５内のカ
ウント値に応じた長さに設定されており、比較器４
１1、４１2により、直流出力電圧ＶOUTに対応したサン
プル電圧ＶSを上限電圧Ｖref1及び下限電圧Ｖref2と比
較し、比較結果によってカウント値を操作する。アナロ
グ的な処理を行わないので、動作が安定している。ま
た、水平ブランキング期間内で導通するので、映像信号
にノイズが侵入することはない。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオ信号を扱う
電子装置に用いる電源回路にかかり、特に、高品位画像
を得るための電源回路に関する。
電子装置に用いる電源回路にかかり、特に、高品位画像
を得るための電源回路に関する。
【０００２】
【従来の技術】一般に、スイッチング方式の電源回路に
は、入力電圧を昇圧する昇圧型と、入力電圧を降圧する
降圧型、入力電圧の極性を反転させる極性反転型の３種
類があり、いずれの型の電源回路も電子機器に広く用い
られている。従来技術のスイッチング方式の電源回路の
うち、降圧型の電源回路を図６の符号１０１に示す。
は、入力電圧を昇圧する昇圧型と、入力電圧を降圧する
降圧型、入力電圧の極性を反転させる極性反転型の３種
類があり、いずれの型の電源回路も電子機器に広く用い
られている。従来技術のスイッチング方式の電源回路の
うち、降圧型の電源回路を図６の符号１０１に示す。
【０００３】この電源回路１０１は、ｐチャネルＭＯＳ
トランジスタから成るスイッチング素子１１１と、該ス
イッチング素子１１１に直列接続されたインダクタンス
素子１１２と、スイッチング素子１１１を動作させる制
御回路１１５とを有しており、制御回路１１５がスイッ
チング素子１１１を導通させると、インダクタンス素子
１１２が入力側電源１１８に接続され、インダクタンス
素子１１２に入力電圧Ｖbが印加されるように構成され
ている。
トランジスタから成るスイッチング素子１１１と、該ス
イッチング素子１１１に直列接続されたインダクタンス
素子１１２と、スイッチング素子１１１を動作させる制
御回路１１５とを有しており、制御回路１１５がスイッ
チング素子１１１を導通させると、インダクタンス素子
１１２が入力側電源１１８に接続され、インダクタンス
素子１１２に入力電圧Ｖbが印加されるように構成され
ている。
【０００４】このとき、グラウンド電圧ラインとスイッ
チング素子１１１のドレイン端子との間に接続されたダ
イオード素子１１４は逆バイアスされ、入力側電源１１
８から供給された電流ｉ1はインダクタンス素子１１２
を流れ、負荷と平滑コンデンサ１１３に供給される。
チング素子１１１のドレイン端子との間に接続されたダ
イオード素子１１４は逆バイアスされ、入力側電源１１
８から供給された電流ｉ1はインダクタンス素子１１２
を流れ、負荷と平滑コンデンサ１１３に供給される。
【０００５】制御回路１１５が、スイッチング素子１１
１を導通から遮断に転じさせると、インダクタンス素子
１１２に生じた起電力によってダイオード１１４が順バ
イアスされ、インダクタンス素子１１２に蓄積された磁
気エネルギーが電流ｉ2に変換され、負荷と平滑コンデ
ンサ１１３に供給される。
１を導通から遮断に転じさせると、インダクタンス素子
１１２に生じた起電力によってダイオード１１４が順バ
イアスされ、インダクタンス素子１１２に蓄積された磁
気エネルギーが電流ｉ2に変換され、負荷と平滑コンデ
ンサ１１３に供給される。
【０００６】その状態からインダクタンス素子１１２に
蓄積された磁気エネルギーが消滅すると、平滑コンデン
サ１１３が放電し、負荷に電流が供給されるようになっ
ており、そして、制御回路１１５がスイッチング素子１
１１を再び導通させると、入力側電源１１８から負荷や
平滑コンデンサ１１３に電力が供給される。
蓄積された磁気エネルギーが消滅すると、平滑コンデン
サ１１３が放電し、負荷に電流が供給されるようになっ
ており、そして、制御回路１１５がスイッチング素子１
１１を再び導通させると、入力側電源１１８から負荷や
平滑コンデンサ１１３に電力が供給される。
【０００７】このように、制御回路１１５が、スイッチ
ング素子１１１に導通と遮断を繰り返させることで、負
荷に電力が供給されており、制御回路１１５は、平滑コ
ンデンサ１１３に現れる直流出力電圧を検出し、スイッ
チング素子１１１の導通期間を制御して、直流出力電圧
を所定値で安定させている。
ング素子１１１に導通と遮断を繰り返させることで、負
荷に電力が供給されており、制御回路１１５は、平滑コ
ンデンサ１１３に現れる直流出力電圧を検出し、スイッ
チング素子１１１の導通期間を制御して、直流出力電圧
を所定値で安定させている。
【０００８】しかしながら、昇圧型や極性反転型の電源
回路を含め、上記のような従来技術の電源回路１０１で
は、オペアンプ等の増幅器を用いてアナログのフィード
バックループを構成し、直流出力電圧が所定値で安定す
るようにスイッチング素子１１１の導通期間を変更して
おり、フィードバックループが正常に動作し、発振等の
誤動作が生じないようにするために、フィードバックル
ープの時定数の設定が面倒であった。
回路を含め、上記のような従来技術の電源回路１０１で
は、オペアンプ等の増幅器を用いてアナログのフィード
バックループを構成し、直流出力電圧が所定値で安定す
るようにスイッチング素子１１１の導通期間を変更して
おり、フィードバックループが正常に動作し、発振等の
誤動作が生じないようにするために、フィードバックル
ープの時定数の設定が面倒であった。
【０００９】また、スイッチング方式の電源回路では、
スイッチング素子が導通と遮断を繰り返す際にノイズが
発生してしまい、特に、スイッチング電源回路がビデオ
信号を扱う電子回路に電力を供給する場合には、ビデオ
信号に含まれる映像信号にノイズが侵入し、画質が劣化
するという問題がある。
スイッチング素子が導通と遮断を繰り返す際にノイズが
発生してしまい、特に、スイッチング電源回路がビデオ
信号を扱う電子回路に電力を供給する場合には、ビデオ
信号に含まれる映像信号にノイズが侵入し、画質が劣化
するという問題がある。
【００１０】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、ビデオ信号の映像信号にスイッチング動作に伴
うノイズが重畳することのないビデオ信号を扱う電子回
路に好適な電源回路を提供することにある。
の不都合を解決するために創作されたものであり、その
目的は、ビデオ信号の映像信号にスイッチング動作に伴
うノイズが重畳することのないビデオ信号を扱う電子回
路に好適な電源回路を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、映像信号期間と水平ブラン
キング期間とを含むビデオ信号における前記映像信号期
間中はスイッチング素子を遮断させ、少なくとも前記水
平ブランキング期間中に前記スイッチング素子を導通さ
せる制御回路を有し、前記スイッチング素子に流れる電
流を直流出力電圧に変換し、前記ビデオ信号を扱う電子
回路に供給するように構成された電源回路であって、前
記制御回路は、前記水平ブランキング期間中の前記スイ
ッチング素子の導通期間を、カウンタに記憶されたカウ
ント値に応じた時間に設定する導通期間設定回路と、前
記直流出力電圧に対応するサンプル電圧を所定の基準電
圧と比較する比較器と、前記比較器の比較結果に基づい
て、前記直流出力電圧が所定値になるように、前記カウ
ント値を操作するカウンタ操作回路とを有することを特
徴とする。
に、請求項１記載の発明は、映像信号期間と水平ブラン
キング期間とを含むビデオ信号における前記映像信号期
間中はスイッチング素子を遮断させ、少なくとも前記水
平ブランキング期間中に前記スイッチング素子を導通さ
せる制御回路を有し、前記スイッチング素子に流れる電
流を直流出力電圧に変換し、前記ビデオ信号を扱う電子
回路に供給するように構成された電源回路であって、前
記制御回路は、前記水平ブランキング期間中の前記スイ
ッチング素子の導通期間を、カウンタに記憶されたカウ
ント値に応じた時間に設定する導通期間設定回路と、前
記直流出力電圧に対応するサンプル電圧を所定の基準電
圧と比較する比較器と、前記比較器の比較結果に基づい
て、前記直流出力電圧が所定値になるように、前記カウ
ント値を操作するカウンタ操作回路とを有することを特
徴とする。
【００１２】請求項２記載の発明は、請求項１記載の電
源回路であって、前記基準電圧は下限電圧と上限電圧を
含み、前記比較器は、前記サンプル電圧を前記下限電圧
及び前記上限電圧と比較し、前記カウンタ操作回路は、
前記サンプル電圧が、前記下限電圧と前記上限電圧で構
成される電圧の範囲外にあった場合に、前記カウント値
を増減するように構成されたことを特徴とする。
源回路であって、前記基準電圧は下限電圧と上限電圧を
含み、前記比較器は、前記サンプル電圧を前記下限電圧
及び前記上限電圧と比較し、前記カウンタ操作回路は、
前記サンプル電圧が、前記下限電圧と前記上限電圧で構
成される電圧の範囲外にあった場合に、前記カウント値
を増減するように構成されたことを特徴とする。
【００１３】請求項３記載の発明は、請求項１又は請求
項２のいずれか１項記載の電源回路であって、前記導通
期間設定回路は、前記スイッチング素子の導通期間を、
クロック信号によって決定される単位時間に前記カウン
ト値を乗算した値に応じた時間に設定するように構成さ
れたことを特徴とする。
項２のいずれか１項記載の電源回路であって、前記導通
期間設定回路は、前記スイッチング素子の導通期間を、
クロック信号によって決定される単位時間に前記カウン
ト値を乗算した値に応じた時間に設定するように構成さ
れたことを特徴とする。
【００１４】請求項４記載の発明は、請求項１乃至請求
項３のいずれか１項記載の電源回路であって、前記導通
期間設定回路は、前記導通期間の開始時刻又は終了時刻
のいずれか一方の時刻を固定し、前記カウント値が増減
されると、他方の時刻を変更するように構成されたこと
を特徴とする。
項３のいずれか１項記載の電源回路であって、前記導通
期間設定回路は、前記導通期間の開始時刻又は終了時刻
のいずれか一方の時刻を固定し、前記カウント値が増減
されると、他方の時刻を変更するように構成されたこと
を特徴とする。
【００１５】本発明は上述のように構成されており、ビ
デオ信号中の映像信号が送出される映像信号期間中はス
イッチング素子を遮断させておき、水平ブランキング期
間毎に導通させ、ビデオ信号を扱う電子回路に直流出力
電圧を供給している。
デオ信号中の映像信号が送出される映像信号期間中はス
イッチング素子を遮断させておき、水平ブランキング期
間毎に導通させ、ビデオ信号を扱う電子回路に直流出力
電圧を供給している。
【００１６】スイッチング素子の導通期間は、カウンタ
に記憶されたカウント値に応じた時間になるように構成
されており、比較器が、直流出力電圧の大きさに対応し
たサンプル電圧を所定の基準電圧と比較し、その結果に
よってカウント値が操作され、サンプル電圧が基準電圧
に近づく方向に導通期間が修正される。その結果、直流
出力電圧が変動した場合でも、所定の電圧で安定するよ
うになっている。
に記憶されたカウント値に応じた時間になるように構成
されており、比較器が、直流出力電圧の大きさに対応し
たサンプル電圧を所定の基準電圧と比較し、その結果に
よってカウント値が操作され、サンプル電圧が基準電圧
に近づく方向に導通期間が修正される。その結果、直流
出力電圧が変動した場合でも、所定の電圧で安定するよ
うになっている。
【００１７】従って、アナログ信号を処理する増幅器は
不要であり、比較器やカウンタにより、サンプル電圧が
ディジタル的に処理されるので、発振等の誤動作が発生
する危険性がない。
不要であり、比較器やカウンタにより、サンプル電圧が
ディジタル的に処理されるので、発振等の誤動作が発生
する危険性がない。
【００１８】また、基準電圧を下限電圧と上限電圧で構
成し、比較器が、サンプル電圧を下限電圧及び上限電圧
とそれぞれ比較し、サンプル電圧が、下限電圧と上限電
圧で構成される電圧の範囲外であった場合にはカウント
値を増減し、その電圧の範囲内にあった場合にはカウン
ト値を変更しないようにしておくと、直流出力電圧の安
定度が向上する。
成し、比較器が、サンプル電圧を下限電圧及び上限電圧
とそれぞれ比較し、サンプル電圧が、下限電圧と上限電
圧で構成される電圧の範囲外であった場合にはカウント
値を増減し、その電圧の範囲内にあった場合にはカウン
ト値を変更しないようにしておくと、直流出力電圧の安
定度が向上する。
【００１９】そして、ビデオ信号を扱う電子機器内では
高速なクロック信号が生成されているので、そのクロッ
ク信号を利用すると、スイッチング素子の導通期間を、
クロック信号によって決定される単位時間にカウント値
を乗算した値に応じた時間に設定することができる。
高速なクロック信号が生成されているので、そのクロッ
ク信号を利用すると、スイッチング素子の導通期間を、
クロック信号によって決定される単位時間にカウント値
を乗算した値に応じた時間に設定することができる。
【００２０】以上の電源回路では、スイッチング素子が
水平ブランキング期間内で導通し、そして水平ブランキ
ング期間が終了する前に導通から遮断に転じる必要があ
るので、導通期間の開始時刻又は終了時刻のいずれか一
方の時刻を水平ブランキング期間内で固定しておき、カ
ウント値が変更された場合には、他方の時刻を水平ブラ
ンキング期間内で変更することで、導通期間をカウント
値に応じて設定することが可能となる。
水平ブランキング期間内で導通し、そして水平ブランキ
ング期間が終了する前に導通から遮断に転じる必要があ
るので、導通期間の開始時刻又は終了時刻のいずれか一
方の時刻を水平ブランキング期間内で固定しておき、カ
ウント値が変更された場合には、他方の時刻を水平ブラ
ンキング期間内で変更することで、導通期間をカウント
値に応じて設定することが可能となる。
【００２１】
【発明の実施の形態】図１の符号１は、本発明の一例の
電源回路であり、スイッチング素子１１と、インダクタ
ンス素子１２と、平滑コンデンサ１３と、ダイオード１
４と、駆動回路２１と、制御回路２２と、クロック信号
発生器２３とを有している。
電源回路であり、スイッチング素子１１と、インダクタ
ンス素子１２と、平滑コンデンサ１３と、ダイオード１
４と、駆動回路２１と、制御回路２２と、クロック信号
発生器２３とを有している。
【００２２】スイッチング素子１１は、ｐチャネルＭＯ
Ｓトランジスタで構成されており、そのソース端子は入
力側電源１８に接続され、入力電圧Ｖbが印加されてい
る。また、スイッチング素子１１のゲート端子は駆動回
路２１に接続され、ドレイン端子は、ダイオード１４の
カソード端子とインダクタンス素子１２の一端とに接続
されている。
Ｓトランジスタで構成されており、そのソース端子は入
力側電源１８に接続され、入力電圧Ｖbが印加されてい
る。また、スイッチング素子１１のゲート端子は駆動回
路２１に接続され、ドレイン端子は、ダイオード１４の
カソード端子とインダクタンス素子１２の一端とに接続
されている。
【００２３】そのインダクタンス素子１２の他端は、こ
の電源回路１の負荷である電子回路２９と、一方の端子
がグラウンド電圧ラインに接続された平滑コンデンサ１
３の他方の端子とに接続されている。
の電源回路１の負荷である電子回路２９と、一方の端子
がグラウンド電圧ラインに接続された平滑コンデンサ１
３の他方の端子とに接続されている。
【００２４】他方、ダイオード１４のアノード端子はグ
ラウンド電圧ラインに接続されており、駆動回路２１
が、スイッチング素子１１のゲート端子にグラウンド電
圧を印加し、スイッチング素子１１を導通させると、ダ
イオード１４は逆バイアスされた状態で、インダクタン
ス素子１２の一端が入力側電源１８に接続され、入力側
電源１８から電子回路２９と平滑コンデンサ１３に電流
が供給されることで、直流出力電圧ＶOUTが生成され
る。
ラウンド電圧ラインに接続されており、駆動回路２１
が、スイッチング素子１１のゲート端子にグラウンド電
圧を印加し、スイッチング素子１１を導通させると、ダ
イオード１４は逆バイアスされた状態で、インダクタン
ス素子１２の一端が入力側電源１８に接続され、入力側
電源１８から電子回路２９と平滑コンデンサ１３に電流
が供給されることで、直流出力電圧ＶOUTが生成され
る。
【００２５】その状態から駆動回路２１がゲート端子に
高電圧を印加し、スイッチング素子１１を導通から遮断
に転じさせた場合、インダクタンス素子１２に生じる起
電力によってダイオード１４が順バイアスされ、インダ
クタンス素子１２に蓄積された磁気エネルギーが電流に
変換され、平滑コンデンサ１３及び電子回路２９に供給
される。
高電圧を印加し、スイッチング素子１１を導通から遮断
に転じさせた場合、インダクタンス素子１２に生じる起
電力によってダイオード１４が順バイアスされ、インダ
クタンス素子１２に蓄積された磁気エネルギーが電流に
変換され、平滑コンデンサ１３及び電子回路２９に供給
される。
【００２６】そして、インダクタンス素子１２に蓄積さ
れたエネルギーが消滅すると、平滑コンデンサ１３や電
子回路２９に供給される電流は停止し、平滑コンデンサ
１３が放電することで、電子回路２９に電流を供給す
る。
れたエネルギーが消滅すると、平滑コンデンサ１３や電
子回路２９に供給される電流は停止し、平滑コンデンサ
１３が放電することで、電子回路２９に電流を供給す
る。
【００２７】その電子回路２９の例を図２に示す。この
電子回路２９は、ＣＣＤ回路６１と、ＡＤコンバータ６
２と、ドライバ６７とを有しており、ＣＣＤ回路６１は
ドライバ６７によって駆動され、入射光を画像データと
して取り込むように構成されている。
電子回路２９は、ＣＣＤ回路６１と、ＡＤコンバータ６
２と、ドライバ６７とを有しており、ＣＣＤ回路６１は
ドライバ６７によって駆動され、入射光を画像データと
して取り込むように構成されている。
【００２８】ＣＣＤ回路６１が取り込んだ画像データは
アナログ信号として出力され、ＡＤコンバータ６２が、
そのアナログ信号からノイズを除去した後、ディジタル
信号に変換し、論理回路(ＡＳＩＣ)６３によって制御さ
れた状態で、ＤＳＰ回路６５に出力される。
アナログ信号として出力され、ＡＤコンバータ６２が、
そのアナログ信号からノイズを除去した後、ディジタル
信号に変換し、論理回路(ＡＳＩＣ)６３によって制御さ
れた状態で、ＤＳＰ回路６５に出力される。
【００２９】ＤＳＰ回路６５に入力されたディジタル信
号は、メモリ６４に記憶されたプログラムに従って画像
処理が行われ、論理回路６３を介して、ＤＡコンバータ
６８とプロトコル回路６９に出力されている。画像処理
が行われたディジタル信号は、ＤＡコンバータ６８によ
ってアナログ信号に変換され、プロトコル回路６９によ
って制御された状態で送信され、受信側の表示装置によ
って画像表示が行われる。
号は、メモリ６４に記憶されたプログラムに従って画像
処理が行われ、論理回路６３を介して、ＤＡコンバータ
６８とプロトコル回路６９に出力されている。画像処理
が行われたディジタル信号は、ＤＡコンバータ６８によ
ってアナログ信号に変換され、プロトコル回路６９によ
って制御された状態で送信され、受信側の表示装置によ
って画像表示が行われる。
【００３０】ＣＣＤ回路６１から出力されるアナログ信
号は、最大出力が１００ｍＶと微弱であり、そのため、
ＡＤコンバータ６２内では入力された信号を電圧増幅し
た後、ディジタル信号に変換している。このような微弱
なアナログ信号を扱う信号処理系にノイズが侵入した場
合にはアナログ信号と一緒に増幅され、ディジタル信号
に変換されるために、最終的に得られる画像が劣化して
しまう。
号は、最大出力が１００ｍＶと微弱であり、そのため、
ＡＤコンバータ６２内では入力された信号を電圧増幅し
た後、ディジタル信号に変換している。このような微弱
なアナログ信号を扱う信号処理系にノイズが侵入した場
合にはアナログ信号と一緒に増幅され、ディジタル信号
に変換されるために、最終的に得られる画像が劣化して
しまう。
【００３１】本発明の電源回路１では、スイッチング素
子１１を動作させる駆動回路２１は、制御回路２２によ
って制御されており、駆動回路２１は、画像データに影
響を与えない期間だけ、スイッチング素子１１を導通さ
せるように構成されている。
子１１を動作させる駆動回路２１は、制御回路２２によ
って制御されており、駆動回路２１は、画像データに影
響を与えない期間だけ、スイッチング素子１１を導通さ
せるように構成されている。
【００３２】その制御内容を説明すると、この電源回路
１は、２個の抵抗２７、２８を有しており、電子回路２
９に供給される直流出力電圧ＶOUTは、その抵抗２７、
２８によって分圧され、直流出力電圧ＶOUTに比例した
サンプル電圧ＶSが生成されており、そのサンプル電圧
ＶSは、制御回路２２に供給されている。
１は、２個の抵抗２７、２８を有しており、電子回路２
９に供給される直流出力電圧ＶOUTは、その抵抗２７、
２８によって分圧され、直流出力電圧ＶOUTに比例した
サンプル電圧ＶSが生成されており、そのサンプル電圧
ＶSは、制御回路２２に供給されている。
【００３３】制御回路２２内には、２個の比較器４
１1、４１2と、基準電圧発生器４２1、４２2と、カウン
タ操作回路(デコーダ)４４と、カウンタ４５と、導通期
間設定回路４６とが設けられており、入力されたサンプ
ル電圧ＶSは、各比較器４１1、４１2の非反転入力端子
に供給されている。
１1、４１2と、基準電圧発生器４２1、４２2と、カウン
タ操作回路(デコーダ)４４と、カウンタ４５と、導通期
間設定回路４６とが設けられており、入力されたサンプ
ル電圧ＶSは、各比較器４１1、４１2の非反転入力端子
に供給されている。
【００３４】各比較器４１1、４１2の反転入力端子に
は、基準電圧発生器４２1、４２2が出力する基準電圧が
それぞれ入力され、サンプル電圧ＶSとの大小関係を求
めるようになっている。
は、基準電圧発生器４２1、４２2が出力する基準電圧が
それぞれ入力され、サンプル電圧ＶSとの大小関係を求
めるようになっている。
【００３５】基準電圧発生器４２1、４２2が出力する基
準電圧は、上限電圧Ｖref1と、その上限電圧よりも低電
圧の下限電圧Ｖref2(Ｖref2＜Ｖref1)によって構成され
ており、一方の比較器４１1を上位ビット側、他方の比
較器４１2を下位ビット側とすると、上限電圧Ｖref1は
上位ビット側の比較器４１1に入力され、下限電圧Ｖref
2は下位ビット側の比較器４１2に入力されている。
準電圧は、上限電圧Ｖref1と、その上限電圧よりも低電
圧の下限電圧Ｖref2(Ｖref2＜Ｖref1)によって構成され
ており、一方の比較器４１1を上位ビット側、他方の比
較器４１2を下位ビット側とすると、上限電圧Ｖref1は
上位ビット側の比較器４１1に入力され、下限電圧Ｖref
2は下位ビット側の比較器４１2に入力されている。
【００３６】比較器４１1、４１2の出力がハイの場合を
“１”、ローの場合を“０”で表すものとすると、サン
プル電圧ＶSが上限電圧Ｖref1よりも大きい場合(Ｖref1
＜ＶS)は“１１”が出力され、サンプル電圧ＶSが上限
電圧Ｖref1と下限電圧Ｖref2で構成される電圧の範囲内
にある場合(Ｖref2≦ＶS≦Ｖref1)は“０１”が出力さ
れ、また、サンプル電圧ＶSが下限電圧Ｖref1よりも小
さい場合(Ｖs＜Ｖref1)は“００”が出力される。
“１”、ローの場合を“０”で表すものとすると、サン
プル電圧ＶSが上限電圧Ｖref1よりも大きい場合(Ｖref1
＜ＶS)は“１１”が出力され、サンプル電圧ＶSが上限
電圧Ｖref1と下限電圧Ｖref2で構成される電圧の範囲内
にある場合(Ｖref2≦ＶS≦Ｖref1)は“０１”が出力さ
れ、また、サンプル電圧ＶSが下限電圧Ｖref1よりも小
さい場合(Ｖs＜Ｖref1)は“００”が出力される。
【００３７】各比較器４１1、４１2の出力はカウンタ操
作回路４４に入力され、カウンタ操作回路４４は入力さ
れた信号によってカウンタ４５内のカウント値を操作す
るように構成されており、カウンタ操作回路４４に“１
１”が入力されるとカウント値は“１”だけ増加され、
“００”が入力されると“１”だけ減じられ、“０１”
が入力されると増減されないように構成されている。
作回路４４に入力され、カウンタ操作回路４４は入力さ
れた信号によってカウンタ４５内のカウント値を操作す
るように構成されており、カウンタ操作回路４４に“１
１”が入力されるとカウント値は“１”だけ増加され、
“００”が入力されると“１”だけ減じられ、“０１”
が入力されると増減されないように構成されている。
【００３８】カウンタ４５内のカウント値は、導通期間
設定回路４６によって読みとられており、導通期間設定
回路４６は、クロック信号発生器２３から入力されるク
ロック信号の１周期期間を単位時間とし、その単位時間
をカウント値で乗算した値に対応した時点をスイッチン
グ素子１１の導通開始時に設定し、駆動回路２１を介し
て、スイッチング素子１１を導通させるように構成され
ている。
設定回路４６によって読みとられており、導通期間設定
回路４６は、クロック信号発生器２３から入力されるク
ロック信号の１周期期間を単位時間とし、その単位時間
をカウント値で乗算した値に対応した時点をスイッチン
グ素子１１の導通開始時に設定し、駆動回路２１を介し
て、スイッチング素子１１を導通させるように構成され
ている。
【００３９】導通期間のタイミングを、図３を用いて説
明する。図３を参照し、符号５０はビデオ信号を示して
おり、そのビデオ信号５０に含まれる映像信号は、映像
信号期間ＴA内に出力され、水平ブランキング期間Ｔ
B(１０μsec)内では出力されないものとする。
明する。図３を参照し、符号５０はビデオ信号を示して
おり、そのビデオ信号５０に含まれる映像信号は、映像
信号期間ＴA内に出力され、水平ブランキング期間Ｔ
B(１０μsec)内では出力されないものとする。
【００４０】また、符号５１は、水平ブランキング期間
ＴB内で、スイッチング素子１１が導通可能とされた期
間を示す信号であり、水平ブランキング期間ＴBが開始
する時刻ｈmaxから、ビデオ信号５１に含まれる水平同
期信号が終了する時刻ｈstopまで出力される。従って、
スイッチング素子１１の導通時間の最大値は、時刻ｈ
maxから時刻ｈstopまでの間のＴmaxで表される。
ＴB内で、スイッチング素子１１が導通可能とされた期
間を示す信号であり、水平ブランキング期間ＴBが開始
する時刻ｈmaxから、ビデオ信号５１に含まれる水平同
期信号が終了する時刻ｈstopまで出力される。従って、
スイッチング素子１１の導通時間の最大値は、時刻ｈ
maxから時刻ｈstopまでの間のＴmaxで表される。
【００４１】この制御回路２２では、スイッチング素子
１１の導通が終了する時刻は、時刻ｈstopに固定されて
おり、スイッチング素子１１が導通を開始する時刻ｈON
が変更可能になっている。
１１の導通が終了する時刻は、時刻ｈstopに固定されて
おり、スイッチング素子１１が導通を開始する時刻ｈON
が変更可能になっている。
【００４２】そして、時刻ｈstopよりもクロック信号の
１期間だけ早い時刻ｈminが設定されており、スイッチ
ング素子１１の導通開始時刻ｈONは、時刻ｈminから時
刻ｈs topの間には設定できないようになっている。従っ
て、導通開始時刻ｈONがｈminと一致したときに、スイ
ッチング素子１１の導通期間ＴONは、最小の導通期間Ｔ
minになる。導通期間ＴONが最大値Ｔmaxになるのは、時
刻ｈONが時刻ｈmaxに一致したときである。
１期間だけ早い時刻ｈminが設定されており、スイッチ
ング素子１１の導通開始時刻ｈONは、時刻ｈminから時
刻ｈs topの間には設定できないようになっている。従っ
て、導通開始時刻ｈONがｈminと一致したときに、スイ
ッチング素子１１の導通期間ＴONは、最小の導通期間Ｔ
minになる。導通期間ＴONが最大値Ｔmaxになるのは、時
刻ｈONが時刻ｈmaxに一致したときである。
【００４３】符号５６はスイッチング素子１１のゲート
電圧の波形を示しており、導通期間ＴON中にローにな
り、スイッチング素子１１を導通させる。符号５７は、
スイッチング素子１１のドレイン電圧の波形を示してお
り、スイッチング素子１１が導通すると、ドレイン電圧
は入力電圧Ｖbまで上昇し、導通から遮断に転じると、
インダクタンス素子１２の起電力によってダイオード１
４が順バイアスされ、負電圧まで低下する。
電圧の波形を示しており、導通期間ＴON中にローにな
り、スイッチング素子１１を導通させる。符号５７は、
スイッチング素子１１のドレイン電圧の波形を示してお
り、スイッチング素子１１が導通すると、ドレイン電圧
は入力電圧Ｖbまで上昇し、導通から遮断に転じると、
インダクタンス素子１２の起電力によってダイオード１
４が順バイアスされ、負電圧まで低下する。
【００４４】スイッチング素子１１の導通期間ＴONは、
ｈmaxの時点から単位時間(クロック信号の１周期期間)
をカウント値Ｓ1で乗算した値に対応した時点ｈONまで
の期間を期間Ｔmaxから差し引いた期間として設定され
ており、水平ブランキング期間ＴB内で、その期間だけ
スイッチング素子１１が導通するものとする。そして、
次にスイッチング素子１１が導通する前に、サンプル電
圧Ｖsが基準電圧と比較され、その結果、カウンタ操作
回路４４から“１１”が出力された場合には、新しいカ
ウント値Ｓ2は、
ｈmaxの時点から単位時間(クロック信号の１周期期間)
をカウント値Ｓ1で乗算した値に対応した時点ｈONまで
の期間を期間Ｔmaxから差し引いた期間として設定され
ており、水平ブランキング期間ＴB内で、その期間だけ
スイッチング素子１１が導通するものとする。そして、
次にスイッチング素子１１が導通する前に、サンプル電
圧Ｖsが基準電圧と比較され、その結果、カウンタ操作
回路４４から“１１”が出力された場合には、新しいカ
ウント値Ｓ2は、
【００４５】Ｓ2 ＝ Ｓ1＋１ となり、また、“０１”が出力された場合は、 Ｓ2 ＝ Ｓ1 となり、また、“００”が出力された場合は、 Ｓ2 ＝ Ｓ1−１ となり、導通期間設定回路４６は、カウント値Ｓ2に従
い、導通開始時刻ｈONを動かす。従って、スイッチング
素子１１の導通期間は、期間Ｔmaxから単位時間をカウ
ント値Ｓ2で乗算した期間を差し引いた期間になる。
い、導通開始時刻ｈONを動かす。従って、スイッチング
素子１１の導通期間は、期間Ｔmaxから単位時間をカウ
ント値Ｓ2で乗算した期間を差し引いた期間になる。
【００４６】このように、スイッチング素子１１の導通
開始時刻ｈONを示すカウント値は、水平ブランキング期
間ＴB毎に見直されているので、電源回路１が動作を開
始する際や、負荷変動により、サンプル電圧ＶSが基準
電圧の範囲外の電圧になった場合には、導通期間ＴON毎
に、単位時間の導通分だけ基準電圧に徐々に近づく。そ
して、サンプル電圧ＶSは、下限電圧Ｖref1と上限電圧
Ｖref2の間の電圧になったところで安定するので、結
局、出力電圧ＶOUTが所定の電圧で安定する。
開始時刻ｈONを示すカウント値は、水平ブランキング期
間ＴB毎に見直されているので、電源回路１が動作を開
始する際や、負荷変動により、サンプル電圧ＶSが基準
電圧の範囲外の電圧になった場合には、導通期間ＴON毎
に、単位時間の導通分だけ基準電圧に徐々に近づく。そ
して、サンプル電圧ＶSは、下限電圧Ｖref1と上限電圧
Ｖref2の間の電圧になったところで安定するので、結
局、出力電圧ＶOUTが所定の電圧で安定する。
【００４７】また、導通期間ＴONは水平ブランキング期
間ＴB内にあるので、スイッチング素子１１が導通する
ときや、導通から遮断に転じるときにノイズが発生した
場合でも、ビデオ信号５０に含まれる映像信号に影響を
与えることはない。
間ＴB内にあるので、スイッチング素子１１が導通する
ときや、導通から遮断に転じるときにノイズが発生した
場合でも、ビデオ信号５０に含まれる映像信号に影響を
与えることはない。
【００４８】なお、上記電源回路１は、降圧型であった
が、図５(ａ)、(ｂ)の符号２、３にそれぞれ示すよう
に、昇圧型や極性反転型であってもよい。
が、図５(ａ)、(ｂ)の符号２、３にそれぞれ示すよう
に、昇圧型や極性反転型であってもよい。
【００４９】図５(ａ)、(ｂ)において、図１と同じ回路
要素には、同じ符号を付して説明を省略すると、同図
(ａ)の昇圧型の電源回路２では、インダクタンス素子１
２aの一端が入力側電源１８に接続され、他端がダイオ
ード１４aのアノード端子に接続されており、ダイオー
ド１４aのカソード端子は、負荷である電子回路２９に
接続されている。
要素には、同じ符号を付して説明を省略すると、同図
(ａ)の昇圧型の電源回路２では、インダクタンス素子１
２aの一端が入力側電源１８に接続され、他端がダイオ
ード１４aのアノード端子に接続されており、ダイオー
ド１４aのカソード端子は、負荷である電子回路２９に
接続されている。
【００５０】ｎチャネルＭＯＳトランジスタで構成され
たスイッチング素子１１aは、ドレイン端子が、ダイオ
ード１４aのアノード端子に接続され、ソース端子がグ
ラウンド電圧ラインに接続されており、ゲート端子は、
駆動回路２１を介して制御回路２２に接続され、導通期
間が上記の電源回路１のように制御されるように構成さ
れている。
たスイッチング素子１１aは、ドレイン端子が、ダイオ
ード１４aのアノード端子に接続され、ソース端子がグ
ラウンド電圧ラインに接続されており、ゲート端子は、
駆動回路２１を介して制御回路２２に接続され、導通期
間が上記の電源回路１のように制御されるように構成さ
れている。
【００５１】そのスイッチング素子１１aのゲート端子
の電圧波形を図４(ａ)の符号５６aで示し、また、ドレ
イン端子の電圧波形を同図の符号５７aで示す。ゲート
電圧５６aがハイになり、スイッチング素子１１aが導通
すると、ダイオード１４aは逆バイアスされ、インダク
タンス素子１２aに電流が流れる。
の電圧波形を図４(ａ)の符号５６aで示し、また、ドレ
イン端子の電圧波形を同図の符号５７aで示す。ゲート
電圧５６aがハイになり、スイッチング素子１１aが導通
すると、ダイオード１４aは逆バイアスされ、インダク
タンス素子１２aに電流が流れる。
【００５２】そして導通から遮断に転じると、ダイオー
ド１４aのアノード端子には、入力側電源１８の出力電
圧Ｖbに、インダクタンス素子１２aの起電力が重畳され
た電圧が印加され、順バイアスされ、インダクタンス素
子１２aに蓄積された磁気エネルギーが電流に変換さ
れ、電子回路２９と平滑コンデンサ１３に供給される。
このとき、入力電圧Ｖbに、インダクタンス素子１２aに
生じた起電力が重畳されているので、この電源回路２の
直流出力電圧ＶOUTは昇圧されている。この電源回路２
でも、スイッチング素子１１aは、ビデオ信号の水平ブ
ランキング期間ＴB毎に導通し、導通期間が操作される
ことで出力電圧ＶOUTが安定される。
ド１４aのアノード端子には、入力側電源１８の出力電
圧Ｖbに、インダクタンス素子１２aの起電力が重畳され
た電圧が印加され、順バイアスされ、インダクタンス素
子１２aに蓄積された磁気エネルギーが電流に変換さ
れ、電子回路２９と平滑コンデンサ１３に供給される。
このとき、入力電圧Ｖbに、インダクタンス素子１２aに
生じた起電力が重畳されているので、この電源回路２の
直流出力電圧ＶOUTは昇圧されている。この電源回路２
でも、スイッチング素子１１aは、ビデオ信号の水平ブ
ランキング期間ＴB毎に導通し、導通期間が操作される
ことで出力電圧ＶOUTが安定される。
【００５３】図５(ｂ)の極性反転型の電源回路３は、ｐ
チャネルＭＯＳトランジスタで構成されたスイッチング
素子１１bのソース端子が入力側電源１８に接続され、
ドレイン端子がダイオード１４bのカソード端子に接続
され、ダイオード１４bのアノード端子が電子回路２９
とコンデンサ１３に接続されている。インダクタンス素
子１２bの一端は、スイッチング素子１１bのドレイン端
子に接続されており、他端はグラウンド電圧ラインに接
続されている。
チャネルＭＯＳトランジスタで構成されたスイッチング
素子１１bのソース端子が入力側電源１８に接続され、
ドレイン端子がダイオード１４bのカソード端子に接続
され、ダイオード１４bのアノード端子が電子回路２９
とコンデンサ１３に接続されている。インダクタンス素
子１２bの一端は、スイッチング素子１１bのドレイン端
子に接続されており、他端はグラウンド電圧ラインに接
続されている。
【００５４】スイッチング素子１１bのゲート電圧の波
形を図４(ｂ)の符号５６bで示し、ドレイン電圧の波形
を同図の符号５７bで示す。ゲート電圧５６bがローにな
り、スイッチング素子１１bが導通すると、ダイオード
１４aが逆バイアスされ、インダクタンス素子１２bに電
流が流れる。そして、ゲート電圧がハイになり、スイッ
チング素子１１bが導通から遮断に転じると、インダク
タンス素子１２bの起電力により、ダイオード１４bが順
バイアスされ、電子回路２９を負電位にする。
形を図４(ｂ)の符号５６bで示し、ドレイン電圧の波形
を同図の符号５７bで示す。ゲート電圧５６bがローにな
り、スイッチング素子１１bが導通すると、ダイオード
１４aが逆バイアスされ、インダクタンス素子１２bに電
流が流れる。そして、ゲート電圧がハイになり、スイッ
チング素子１１bが導通から遮断に転じると、インダク
タンス素子１２bの起電力により、ダイオード１４bが順
バイアスされ、電子回路２９を負電位にする。
【００５５】このスイッチング電源３でも、上記スイッ
チング電源１、２と同様に、スイッチング素子１１bは
水平ブランキング期間ＴB内で導通するようにされてお
り、導通期間が制御されることで、出力電圧ＶOUTが安
定化されている。
チング電源１、２と同様に、スイッチング素子１１bは
水平ブランキング期間ＴB内で導通するようにされてお
り、導通期間が制御されることで、出力電圧ＶOUTが安
定化されている。
【００５６】なお、以上の電源回路１〜３では、スイッ
チング素子１１、１１a、１１bは、クロック信号の１周
期を単位時間として導通期間を増減させたが、それに限
定されるものではなく、例えば、クロック信号の半周期
や２周期以上の期間を単位時間としてもよい。また、導
通時刻の終了時刻を固定せず、開始時刻を固定し、カウ
ント値が増減された場合に終了時刻を変更するようにし
てもよい。
チング素子１１、１１a、１１bは、クロック信号の１周
期を単位時間として導通期間を増減させたが、それに限
定されるものではなく、例えば、クロック信号の半周期
や２周期以上の期間を単位時間としてもよい。また、導
通時刻の終了時刻を固定せず、開始時刻を固定し、カウ
ント値が増減された場合に終了時刻を変更するようにし
てもよい。
【００５７】更にまた、上限電圧Ｖref1と下限電圧Ｖ
ref2以外にもサンプル電圧ＶSを比較する電圧を設け、
導通期間を細かく制御するようにしてもよい。
ref2以外にもサンプル電圧ＶSを比較する電圧を設け、
導通期間を細かく制御するようにしてもよい。
【００５８】
【発明の効果】アナログ的な処理を行わないので、回路
の時定数を設定する必要がない。スイッチング素子が水
平ブランキング期間内で導通するので、高品質の映像を
得ることができる。
の時定数を設定する必要がない。スイッチング素子が水
平ブランキング期間内で導通するので、高品質の映像を
得ることができる。
【図１】本発明の電源回路の一例を示すブロック図
【図２】その電源回路の負荷となる電子回路の一例を示
すブロック図
すブロック図
【図３】本発明の電源回路の動作を説明するためのタイ
ミングチャート
ミングチャート
【図４】(ａ)：本発明の第２例の電源回路のドレイン波
形を示すタイミングチャート (ｂ)：本発明の第３例の電源回路のドレイン波形を示す
タイミングチャート
形を示すタイミングチャート (ｂ)：本発明の第３例の電源回路のドレイン波形を示す
タイミングチャート
【図５】(ａ)：本発明の第２例の電源回路のブロック図 (ｂ)：本発明の第３例の電源回路のブロック図
【図６】従来技術の電源回路の例を示すブロック図
１、２、３……電源回路 １１、１１a、１１b……ス
イッチング素子 ４１1、４１2……比較器 ４４…
…カウンタ操作回路 ４５……カウンタ ４６……
導通期間設定回路 ５０……ビデオ信号 Ｓ1、Ｓ2
……カウント値 ＴA……映像信号期間 ＴB……水平ブランキング期間
ｈON……導通期間の開始時刻 ｈstop……導通期
間の終了時刻 ＶS……サンプル電圧 Ｖref 1……
上限電圧 Ｖref2……下限電圧 ＶOUT……直流出
力電圧
イッチング素子 ４１1、４１2……比較器 ４４…
…カウンタ操作回路 ４５……カウンタ ４６……
導通期間設定回路 ５０……ビデオ信号 Ｓ1、Ｓ2
……カウント値 ＴA……映像信号期間 ＴB……水平ブランキング期間
ｈON……導通期間の開始時刻 ｈstop……導通期
間の終了時刻 ＶS……サンプル電圧 Ｖref 1……
上限電圧 Ｖref2……下限電圧 ＶOUT……直流出
力電圧
Claims (4)
- 【請求項１】映像信号期間と水平ブランキング期間とを
含むビデオ信号における前記映像信号期間中はスイッチ
ング素子を遮断させ、少なくとも前記水平ブランキング
期間中に前記スイッチング素子を導通させる制御回路を
有し、 前記スイッチング素子に流れる電流を直流出力電圧に変
換し、前記ビデオ信号を扱う電子回路に供給するように
構成された電源回路であって、 前記制御回路は、前記水平ブランキング期間中の前記ス
イッチング素子の導通期間を、カウンタに記憶されたカ
ウント値に応じた時間に設定する導通期間設定回路と、 前記直流出力電圧に対応するサンプル電圧を所定の基準
電圧と比較する比較器と、 前記比較器の比較結果に基づいて、前記直流出力電圧が
所定値になるように、前記カウント値を操作するカウン
タ操作回路とを有する電源回路。 - 【請求項２】前記基準電圧は下限電圧と上限電圧を含
み、 前記比較器は、前記サンプル電圧を前記下限電圧及び前
記上限電圧と比較し、 前記カウンタ操作回路は、前記サンプル電圧が、前記下
限電圧と前記上限電圧で構成される電圧の範囲外にあっ
た場合に、前記カウント値を増減させるように構成され
た請求項１記載の電源回路。 - 【請求項３】前記導通期間設定回路は、前記導通期間
を、クロック信号によって決定される単位時間に前記カ
ウント値を乗算した値に応じた時間に設定するように構
成された請求項１又は請求項２のいずれか１項記載の電
源回路。 - 【請求項４】前記導通期間設定回路は、前記導通期間の
開始時刻又は終了時刻のいずれか一方の時刻を固定し、 前記カウント値が増減されると、他方の時刻を変更する
ように構成された請求項１乃至請求項３のいずれか１項
記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32947697A JP3202957B2 (ja) | 1997-11-13 | 1997-11-13 | ビデオ信号用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32947697A JP3202957B2 (ja) | 1997-11-13 | 1997-11-13 | ビデオ信号用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11146301A true JPH11146301A (ja) | 1999-05-28 |
| JP3202957B2 JP3202957B2 (ja) | 2001-08-27 |
Family
ID=18221813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32947697A Expired - Fee Related JP3202957B2 (ja) | 1997-11-13 | 1997-11-13 | ビデオ信号用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202957B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042597A (ja) * | 2002-07-10 | 2006-02-09 | Marvell World Trade Ltd | 出力レギュレータ |
| JP5159895B2 (ja) * | 2008-12-19 | 2013-03-13 | 三菱電機株式会社 | 車載光源用点灯装置 |
| JP2014166032A (ja) * | 2013-02-25 | 2014-09-08 | Advics Co Ltd | モータ駆動装置 |
-
1997
- 1997-11-13 JP JP32947697A patent/JP3202957B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042597A (ja) * | 2002-07-10 | 2006-02-09 | Marvell World Trade Ltd | 出力レギュレータ |
| US7358711B2 (en) | 2002-07-10 | 2008-04-15 | Marvell World Trade Ltd. | Adaptive control loop |
| US7368898B2 (en) | 2002-07-10 | 2008-05-06 | Marvell World Trade, Ltd. | Power array system and method |
| JP2008182887A (ja) * | 2002-07-10 | 2008-08-07 | Marvell World Trade Ltd | 出力レギュレータ |
| US7411377B2 (en) | 2002-07-10 | 2008-08-12 | Marvell World Trade Ltd. | Adaptive control loop |
| US7573249B2 (en) | 2002-07-10 | 2009-08-11 | Marvell World Trade Ltd. | Power array system and method |
| US7609043B2 (en) | 2002-07-10 | 2009-10-27 | Marvell World Trade Ltd. | Power array system and method |
| US7622904B2 (en) | 2002-07-10 | 2009-11-24 | Marvell World Trade Ltd. | Power array system and method |
| US7863880B1 (en) | 2002-07-10 | 2011-01-04 | Marvell World Trade Ltd. | Adaptive control loop |
| US7906949B1 (en) | 2002-07-10 | 2011-03-15 | Marvell World Trade Ltd. | Adaptive control loop |
| JP5159895B2 (ja) * | 2008-12-19 | 2013-03-13 | 三菱電機株式会社 | 車載光源用点灯装置 |
| JP2014166032A (ja) * | 2013-02-25 | 2014-09-08 | Advics Co Ltd | モータ駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3202957B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247239A (en) | Dual dc/dc voltage converter power system | |
| US7750615B2 (en) | Burst mode operation in a DC-DC converter | |
| US6922042B2 (en) | DC/DC converter | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US7683730B2 (en) | Differential crystal oscillator circuit with peak regulation | |
| US20080061754A1 (en) | Switching power supply unit and control method of switching power supply unit | |
| US6917189B2 (en) | Electric power supply unit having improved output voltage response | |
| JP2010051079A (ja) | Ｄｃ−ｄｃコンバータおよび制御方法 | |
| US12334886B2 (en) | Systems and methods for error amplification and processing | |
| JP2005150550A (ja) | ソレノイド駆動装置 | |
| JP5515390B2 (ja) | スイッチング電源装置 | |
| JP3202957B2 (ja) | ビデオ信号用電源回路 | |
| US7705578B2 (en) | Switching regulator | |
| US20220302841A1 (en) | Current detection circuit, synchronous rectification type dc/dc buck converter and control circuit thereof | |
| US6559624B1 (en) | Voltage converter capable of outputting a stable output voltage | |
| JP2001337653A (ja) | 液晶用駆動電源 | |
| KR20100035521A (ko) | 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법 | |
| JP2007097286A (ja) | スイッチングレギュレータおよびその駆動方法 | |
| JP2006235991A (ja) | 基準電圧発生回路及び駆動回路 | |
| JP7542455B2 (ja) | スイッチング電源装置 | |
| JP4400992B2 (ja) | 駆動信号供給回路 | |
| JP4002644B2 (ja) | クランプ装置 | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP2000165151A (ja) | 電力増幅装置 | |
| JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |