JPH1114710A - 電子回路における不良素子検出方法および記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 電子回路における大多数の優良素子に対して
無駄な測定時間を要することなく、不良素子の検出作業
に費やされる時間を短縮する方法を提供する。 【解決手段】 電子回路を構成する素子Ｓ₁ 〜Ｓ₁₆によ
り並列の測定回路を形成して回路全体の漏れ電流を測定
する。そして、得られた測定値と測定回路全体の規格値
との比較結果に基づいて、この測定回路における不良素
子の存否を判定し、不良素子の存在と判定されると、素
子Ｓ₁ 〜Ｓ₁₆のうち半数の素子Ｓ₉ 〜Ｓ₁₆の接続を解除
し、残り半数の素子Ｓ₁ 〜Ｓ₈ を基にして、上記測定回
路形成から不良存否判定までの処理を繰り返し実行す
る。一方、不良素子が不存在と判定されると、その不存
在と判定された測定回路に対しては、上記繰り返される
処理を停止する。この繰り返し処理を経た結果、最終的
に１つの素子Ｓ₁₆が不良素子であることを特定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、ＩＣなどの電子
回路を構成する複数の素子から特定の不良素子を検出す
る電子回路における不良素子検出方法、およびその内容
をプログラムとして格納した記憶媒体に関する。

【０００２】

【従来の技術】従来、半導体ＩＣなどの電子回路は、半
導体上に作り出された複数の素子を回路要素として構成
されており、製造管理などを目的として、その複数の素
子から特定の不良素子、たとえば漏れ電流が規格値を超
越するような不良素子の検出が行われている。

【０００３】図４は、従来の不良素子検出方法による測
定回路を示した回路図、また、図５は、図４に示す測定
回路における不良素子検出時の動作手順を示したタイミ
ングチャートであり、これらの図に示すように、従来の
不良素子検出方法では、第１に、電子回路１０を構成す
る複数の素子Ｓ₁ 〜Ｓ_n を、それぞれリレーＲ₁ 〜Ｒ _n
を介して並列に接続して測定回路を形成するとともに、
この測定回路に対して電流計Ａを接続する。

【０００４】第２に、測定回路中のリレーＲ₁ 〜Ｒ_n を
一定の時間間隔ｔをもって順次動作させることにより、
複数の素子Ｓ₁ 〜Ｓ_n 各々に対して順次所定電圧を印加
し、その結果、各素子Ｓ₁ 〜Ｓ_n より発生する漏れ電流
を逐次電流計Ａで測定してその測定値が規格値を超えて
いないかどうかを判定する。

【０００５】上記判定により、測定値が規格値を超えた
と判定された場合には、その測定時点の素子が不良素子
であると特定され、このようなリレーＲ₁ 〜Ｒ_n による
電圧印加の切り換えを素子の数ｎ回だけ繰り返し行うと
ともに、漏れ電流の測定や規格値に基づく判定もｎ回行
うことにより、複数の素子Ｓ₁ 〜Ｓ_n すべてに対して特
定の不良素子を逐次的に検出している。

【０００６】

【発明が解決しようとする課題】しかし、上記従来の電
子回路における不良素子検出方法では、電子回路中の複
数の素子Ｓ₁ 〜Ｓ_n すべてに対して一定時間ｔをもって
電圧を印加するとともに、順次その測定をｎ回繰り返さ
なければならないので、製造技術の進歩によりほぼ不良
率を０％とするような現状においては、不良素子である
可能性の低い、すなわち漏れ電流が規格内に収まるよう
な大多数の優良素子に対して測定を繰り返すことで無駄
な時間を要しており、その結果、不良素子の検出作業に
多大な測定時間ｎｔを浪費していた。

【０００７】本願発明は、上記した事情のもとで考え出
されたものであって、電子回路における大多数の優良素
子に対して無駄な測定時間を要することなく、不良素子
の検出作業に費やされる時間を大幅に短縮した電子回路
における不良素子検出方法、およびその内容をプログラ
ムとして格納した記憶媒体を提供することをその課題と
する。

【０００８】

【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。

【０００９】すなわち、本願発明の第１の側面によれ
ば、電子回路を構成する複数の素子のうちいずれが不良
素子であるかを検出する、電子回路における不良素子検
出方法であって、上記電子回路を構成する所定数の素子
を基にして、並列の測定回路を形成する回路形成工程
と、上記回路形成工程により形成された測定回路全体の
特性値を測定する特性値測定工程と、上記特性値測定工
程により得られた特性値と、上記測定回路全体の規格値
との比較結果に基づいて、この測定回路に不良素子が存
在するか否かを判定する不良存否判定工程と、上記不良
存否判定工程により不良素子が存在すると判定された場
合、上記測定回路に接続された複数の素子のうち一部の
素子の接続を解除し、残り一部の素子を基にして、上記
回路形成工程から上記不良存否判定工程までを反復して
実行する反復実行工程と、上記不良存否判定工程により
不良素子が存在しないと判定された場合、その存在しな
いと判定された測定回路に対しては、上記反復実行工程
を停止する反復実行停止工程と、上記反復実行工程を経
た結果、最終的に１つの素子の特性値と規格値との比較
結果に基づいて、その１つの素子が不良素子であること
を特定する不良素子特定工程と、を有することを特徴と
する、電子回路における不良素子検出方法が提供され
る。

【００１０】好ましい実施の形態によれば、上記特性値
測定工程は、測定回路全体の特性値として漏れ電流を測
定する。

【００１１】また、本願発明の第２の側面によれば、電
子回路を構成する複数の素子のうちいずれが不良素子で
あるかを検出するプログラムを格納した記憶媒体であっ
て、上記電子回路を構成する所定数の素子を基にして、
並列の測定回路を形成する回路形成プログラムと、上記
回路形成プログラムにより形成された測定回路全体の特
性値を測定する特性値測定プログラムと、上記特性値測
定プログラムにより得られた特性値と、上記測定回路全
体の規格値との比較結果に基づいて、この測定回路に不
良素子が存在するか否かを判定する不良存否判定プログ
ラムと、上記不良存否判定プログラムにより不良素子が
存在すると判定された場合、上記測定回路に接続された
複数の素子のうち一部の素子の接続を解除し、残り一部
の素子を基にして、上記回路形成プログラムから上記不
良存否判定プログラムまでを反復して実行する反復実行
プログラムと、上記不良存否判定プログラムにより不良
素子が存在しないと判定された場合、その存在しないと
判定された測定回路に対しては、上記反復実行プログラ
ムを停止する反復実行停止プログラムと、上記反復実行
プログラムを経た結果、最終的に１つの素子の特性値と
規格値との比較結果に基づいて、その１つの素子が不良
素子であることを特定する不良素子特定プログラムと、
を格納することを特徴とする、記憶媒体が提供される。

【００１２】好ましい実施の形態によれば、上記特性値
測定プログラムは、測定回路全体の特性値として漏れ電
流を測定する。

【００１３】上記技術的手段が講じられた第１の側面に
かかる電子回路における不良素子検出方法では、電子回
路を構成する所定数の素子を基にして、並列の測定回路
を形成し、その形成された測定回路全体の特性値を測定
することにより、測定結果として得られた特性値と、上
記測定回路全体の規格値との比較結果に基づいて、この
測定回路に不良素子が存在するか否かを判定する。そし
て、不良素子が存在すると判定された場合、上記測定回
路に接続された複数の素子のうち一部の素子の接続を解
除し、残り一部の素子を基にして、上記と同様の測定回
路形成から判定までの工程を繰り返し実行する。最終的
に１つの素子により構成される測定回路の特性値と規格
値とを比較することにより、その１つの素子が不良素子
であることを特定する。一方、測定回路中に不良素子が
存在しないと判定された場合、その測定回路に対して
は、上記した測定回路形成の工程以後を実行することな
く、不良素子の検出を終了する。具体的にたとえば、不
良素子検出の第１段階において、電子回路を構成するす
べての素子を基にした測定回路に不良素子が存在しない
と判定されると、その電子回路自体には、不良素子が含
まれていないこととなり、不良素子の検出作業が一回で
終了することとなる。

【００１４】したがって、第１の側面にかかる電子回路
における不良素子検出方法によれば、測定回路に不良素
子が存在しないと判定された場合、その測定回路に対し
ては、上記した測定回路形成の工程以後を実行すること
なく、その不良素子の検出を終了するので、具体的にた
とえば、不良素子検出の第１段階において、電子回路を
構成するすべての素子を基にした測定回路に不良素子が
存在しないと判定されると、その電子回路自体に不良素
子が含まれていないこととなり、不良素子の検出作業が
一回で終了することから、電子回路における大多数の優
良素子に対して無駄な測定時間を要することなく、不良
素子の検出作業に費やされる時間を大幅に短縮すること
ができる。

【００１５】また、上記技術的手段が講じられた第２の
側面にかかる記憶媒体では、プログラミング化された不
良素子検出方法の内容をパーソナルコンピュータなどの
情報処理装置にインストールすることによって、上記第
１の側面にかかる電子回路における不良素子検出方法を
実現する。

【００１６】したがって、第２の側面にかかる記憶媒体
によれば、パーソナルコンピュータなどの情報処理装置
によって、上記第１の側面にかかる電子回路における不
良素子検出方法を実現し、上記第１の側面と同様の効果
を得ることができる。

【００１７】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。

【００１８】

【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。

【００１９】図１は、本願発明にかかる不良素子検出方
法による一実施形態の測定回路を示した回路図であり、
この図に示すように、測定回路は、半導体ＩＣからなる
電子回路１、リレーＲ₁ 〜Ｒ_n 、電流計Ａ、および電源
Ｖ_ccより概略構成されている。

【００２０】電子回路１は、半導体基板上に回路要素と
して複数の素子Ｓ₁ 〜Ｓ_n （図１においてドライバで示
す）を有しており、これら複数の素子Ｓ₁ 〜Ｓ_n それぞ
れの出力端子にリレーＲ₁ 〜Ｒ_n を介して電源Ｖ_ccの正
極が接続されるとともに、その電源端子の負極に電源Ｖ
_ccの負極が接続され、これら複数の素子Ｓ₁ 〜Ｓ_n が互
いに並列接続されて測定回路を形成している。電流計Ａ
は、この測定回路全体の電流値を測定するように接続さ
れている。一方、上記各素子Ｓ₁ 〜Ｓ_n には、微弱な漏
れ電流に対して十分大きな規格値が規定されており、規
格値を超越するような漏れ電流を発生する特定の不良素
子を検出するために、電子回路１における不良素子検出
方法が実行される。

【００２１】図２は、図１に示す測定回路における不良
素子検出時の動作手順を示したタイミングチャートであ
り、この図を参照して説明すると、まず不良素子検出方
法の第１段階では、上記複数の素子Ｓ₁ 〜Ｓ_n それぞれ
に対応するリレーＲ₁ 〜Ｒ_nを一定時間ｔだけ閉状態と
して、上記複数の素子Ｓ₁ 〜Ｓ_n を基とした並列の測定
回路を形成する。

【００２２】そして、リレーＲ₁ 〜Ｒ_n が閉状態とされ
ている間、複数の素子Ｓ₁ 〜Ｓ_n により構成される測定
回路全体の特性値として、電流計Ａに計示される電流値
を測定する。この電流計Ａに計示される電流値は、測定
回路の構成要素となった複数の素子Ｓ₁ 〜Ｓ_n より発生
する漏れ電流の総計として示される。

【００２３】次に、上記測定結果より得られた電流値と
上記測定回路全体の規格値とを比較するとともに、その
比較結果に基づいて測定回路に不良素子が存在するか否
かを判定する。ここで、測定回路全体の規格値とは、そ
の測定時点で測定回路を形成する各素子に規定された規
格値の総和であり、この第１段階では、素子Ｓ₁ 〜Ｓ _n
に規定された規格値の総和となる。

【００２４】続いて、不良素子が存在すると判定された
場合、すなわち、電流計Ａに計示された電流値が測定回
路全体の規格値を超越してしまい、その測定回路を構成
する素子Ｓ₁ 〜Ｓ_n のうちいずれかより多大な漏れ電流
が発生したと想定される場合、リレーＲ₁ 〜Ｒ_n を制御
することによって、その測定回路に接続された複数の素
子Ｓ₁ 〜Ｓ_n のうち一部の素子、たとえば半数の素子Ｓ
_n/2+1 〜Ｓ_n （ｎは偶数とする）の接続を解除する。そ
して第２段階に移行し、その残り半数の素子Ｓ ₁ 〜Ｓ
_n/2 を基にして、上記第１段階から第２段階に移行する
までと同様の処理が繰り返し実行される。さらにその
後、先に接続を解除された半数の素子Ｓ_{n/2+ 1} 〜Ｓ_n に
ついても、上記第１段階から第２段階に移行するまでと
同様の処理が繰り返し実行される。

【００２５】このような処理を実行中、測定回路内に不
良素子が存在しないと判定された場合、すなわち、電流
計Ａに計示された電流値が測定回路全体の規格値内であ
った場合、その存在しないと判定された測定回路に対し
ては、その時点で上記第１段階から第２段階に移行する
までの処理が実行されずに停止される。

【００２６】以上のような第１段階から第２段階に移行
するまでの反復処理を所定数段階経た結果、最終的に１
つの素子により測定回路が形成され、この１つの素子を
含む測定回路の電流値と規格値とを比較することによっ
て、その１つの素子が不良素子であることが特定され
る。

【００２７】図３は、以上説明した不良素子検出方法に
より得られた結果を示した表であり、この表では、１６
個の素子Ｓ₁ 〜Ｓ₁₆を構成要素とする電子回路１に対し
て適用されたことが示されている。

【００２８】この表に示すように、大多数の素子Ｓ₁ 〜
Ｓ₁₅は優良素子で、素子Ｓ₁₆が不良素子であるとし、順
次測定回数が進むごとに素子の数を二分割して測定など
の各種処理が実行されるものとすると、第１段階では、
すべての素子Ｓ₁ 〜Ｓ₁₆を接続状態とした測定回路に不
良素子が存在すると判定され、その後、第２段階および
第３段階において、それぞれ半数ずつの素子Ｓ₁ 〜Ｓ₈
およびＳ₉ 〜Ｓ₁₆に対して判定処理が実行される。

【００２９】ここで、第２段階においては、素子Ｓ₁ 〜
Ｓ₈ に不良素子Ｓ₁₆が含まれないことから、これら素子
Ｓ₁ 〜Ｓ₈ に対する判定以後の処理は、その時点で停止
され実行されない。

【００３０】一方、第３段階においては、不良素子Ｓ₁₆
が実際に含まれることから、不良素子が存在すると判定
され、その後、素子Ｓ₉ 〜Ｓ₁₆をさらに半数ずつに分割
して第４段階および第５段階の判定処理が実行される。

【００３１】このような判定処理が繰り返し実行される
と、第９段階において最終的に素子Ｓ₁₆が不良素子であ
ると判定され、１回の測定処理に要する時間をｔとする
と、全測定処理に９ｔの時間を要したこととなる。これ
は、従来の素子１つずつ測定する方法による時間１６ｔ
に比べて、不良素子の検出作業を大幅に短縮したものと
なり、最低５回の測定により不良素子を検出することが
可能である。

【００３２】また、この表では、実際に不良素子が存在
する場合の判定結果を示したが、逆に、実際に不良素子
が電子回路１中に全く存在しない場合には、第１段階に
よる判定結果が得られた時点で、不良素子が存在しない
と判定されることから、測定に要する時間も１回分のｔ
となり、短時間のうちに不良素子の検出作業が終了す
る。

【００３３】以上説明したような電子回路における不良
素子検出方法によれば、測定回路に不良素子が存在しな
いと判定された場合、その測定回路に対しては、不良素
子存否の判定以後の処理を実行することなく、その不良
素子の検出を終了するので、たとえば第１段階におい
て、電子回路１を構成するすべての素子Ｓ₁ 〜Ｓ_n を基
にした測定回路に不良素子が存在しないと判定される
と、不良素子の検出作業が一回で終了することから、電
子回路における大多数の優良素子に対して無駄な測定時
間を要することなく、不良素子の検出作業に費やされる
測定時間を従来に比べて大幅に短縮することができる。

【００３４】また、実際に不良素子が存在するとして
も、その不良素子を特定するまでは、電子回路１に含ま
れる素子の数ｎより少ない回数の測定処理により特定す
ることができるので、従来のように、すべての素子につ
いて逐一測定処理を行う場合に比べれば、格段にその測
定処理に要する時間を短縮することができる。

【００３５】なお、本実施形態による不良素子検出方法
の内容をプログラムとして格納した記憶媒体を作成し、
この記憶媒体の内容をパーソナルコンピュータなどの情
報処理装置にインストールして実行させることにより、
本実施形態と同様の効果を得ることができる。

【図面の簡単な説明】

【図１】本願発明にかかる不良素子検出方法による測定
回路を示した回路図である。

【図２】図１に示す測定回路における不良素子検出時の
動作手順を示したタイミングチャートである。

【図３】不良素子検出方法により得られた結果を示した
表である。

【図４】従来の不良素子検出方法による測定回路を示し
た回路図である。

【図５】図４に示す測定回路における不良素子検出時の
動作手順を示したタイミングチャートである。

【符号の説明】

１ 電子回路 Ｓ₁ 〜Ｓ_n 素子 Ｒ₁ 〜Ｒ_n リレー Ａ 電流計 Ｖ_cc 電源

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電子回路を構成する複数の素子のうちい
   ずれが不良素子であるかを検出する、電子回路における
   不良素子検出方法であって、 上記電子回路を構成する所定数の素子を基にして、並列
   の測定回路を形成する回路形成工程と、 上記回路形成工程により形成された測定回路全体の特性
   値を測定する特性値測定工程と、 上記特性値測定工程により得られた特性値と、上記測定
   回路全体の規格値との比較結果に基づいて、この測定回
   路に不良素子が存在するか否かを判定する不良存否判定
   工程と、 上記不良存否判定工程により不良素子が存在すると判定
   された場合、上記測定回路に接続された複数の素子のう
   ち一部の素子の接続を解除し、残り一部の素子を基にし
   て、上記回路形成工程から上記不良存否判定工程までを
   反復して実行する反復実行工程と、 上記不良存否判定工程により不良素子が存在しないと判
   定された場合、その存在しないと判定された測定回路に
   対しては、上記反復実行工程を停止する反復実行停止工
   程と、 上記反復実行工程を経た結果、最終的に１つの素子の特
   性値と規格値との比較結果に基づいて、その１つの素子
   が不良素子であることを特定する不良素子特定工程と、 を有することを特徴とする、電子回路における不良素子
   検出方法。
2. 【請求項２】 電子回路を構成する複数の素子のうちい
   ずれが不良素子であるかを検出するプログラムを格納し
   た記憶媒体であって、 上記電子回路を構成する所定数の素子を基にして、並列
   の測定回路を形成する回路形成プログラムと、 上記回路形成プログラムにより形成された測定回路全体
   の特性値を測定する特性値測定プログラムと、 上記特性値測定プログラムにより得られた特性値と、上
   記測定回路全体の規格値との比較結果に基づいて、この
   測定回路に不良素子が存在するか否かを判定する不良存
   否判定プログラムと、 上記不良存否判定プログラムにより不良素子が存在する
   と判定された場合、上記測定回路に接続された複数の素
   子のうち一部の素子の接続を解除し、残り一部の素子を
   基にして、上記回路形成プログラムから上記不良存否判
   定プログラムまでを反復して実行する反復実行プログラ
   ムと、 上記不良存否判定プログラムにより不良素子が存在しな
   いと判定された場合、その存在しないと判定された測定
   回路に対しては、上記反復実行プログラムを停止する反
   復実行停止プログラムと、 上記反復実行プログラムを経た結果、最終的に１つの素
   子の特性値と規格値との比較結果に基づいて、その１つ
   の素子が不良素子であることを特定する不良素子特定プ
   ログラムと、 を格納することを特徴とする、記憶媒体。