JPH11149372A - データｒａｍを用いたマイクロコントローラ用の強制ページゼロページング方式 - Google Patents
データｒａｍを用いたマイクロコントローラ用の強制ページゼロページング方式Info
- Publication number
- JPH11149372A JPH11149372A JP10225140A JP22514098A JPH11149372A JP H11149372 A JPH11149372 A JP H11149372A JP 10225140 A JP10225140 A JP 10225140A JP 22514098 A JP22514098 A JP 22514098A JP H11149372 A JPH11149372 A JP H11149372A
- Authority
- JP
- Japan
- Prior art keywords
- microcontroller
- random access
- access memory
- pages
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J13/00—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network
- H02J13/13—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network
- H02J13/1311—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network using the power network as support for the transmission
- H02J13/1313—Circuit arrangements for providing remote monitoring or remote control of equipment in a power distribution network characterised by the transmission of data to equipment in the power network using the power network as support for the transmission using pulsed signals
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30138—Extension of register space, e.g. register cache
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/12—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them characterised by data transport means between the monitoring, controlling or managing units and monitored, controlled or operated electrical equipment
- Y04S40/121—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them characterised by data transport means between the monitoring, controlling or managing units and monitored, controlled or operated electrical equipment using the power network as support for the transmission
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Abstract
(57)【要約】 （修正有）
【課題】演算コードデコード欄に専用ビットを追加し
て、その命令用にランダムアクセスメモリ （ＲＡＭ）
のページ０で起こるデータアクセスを強制する。 【解決手段】ユーザーは任意のページを選択し、しかも
ＲＡＭのページ０に位置する特定機能レジスタ、また
は、レジスタ変数に直接アクセスすることができる。専
用ビットの設定は、マイクロコントローラの現行の動作
には影響を及ぼさないか、または、ビットの設定が、マ
イクロコントローラにより現在実行されている演算コー
ド命令に記憶されている現在選択されているアドレスを
修正することもない。
て、その命令用にランダムアクセスメモリ （ＲＡＭ）
のページ０で起こるデータアクセスを強制する。 【解決手段】ユーザーは任意のページを選択し、しかも
ＲＡＭのページ０に位置する特定機能レジスタ、また
は、レジスタ変数に直接アクセスすることができる。専
用ビットの設定は、マイクロコントローラの現行の動作
には影響を及ぼさないか、または、ビットの設定が、マ
イクロコントローラにより現在実行されている演算コー
ド命令に記憶されている現在選択されているアドレスを
修正することもない。
Description
【発明の属する技術分野】本発明は、一般にマイクロコ
ントローラに関し、特にユーザーがマイクロコントロー
ラのランダムアクセスメモリ（ＲＡＭ）で任意のページ
を選択でき、しかも現行の命令のページ選択レジスタを
修正することなく特定機能レジスタ、または、レジスタ
変数に直接アクセスできる、マイクロコントローラ用の
ランダムアクセスページング方式に関する。
ントローラに関し、特にユーザーがマイクロコントロー
ラのランダムアクセスメモリ（ＲＡＭ）で任意のページ
を選択でき、しかも現行の命令のページ選択レジスタを
修正することなく特定機能レジスタ、または、レジスタ
変数に直接アクセスできる、マイクロコントローラ用の
ランダムアクセスページング方式に関する。
【従来の技術】ＰＩＣマイクロコントローラを含む現在
のマイクロコントローラは、全てのデータメモリをアド
レス指定するためにランダムアクセスメモリ（ＲＡＭ）
ページング方式を採用している。この方式は、ユーザー
がＲＡＭの適正なアドレスに書込み、または、読出しを
行っていることを確認するために、幾つかの命令を要す
るので極めて面倒である。それによってさらに、Ｃ−コ
ンパイラは現在どのページがＲＡＭで選択されているの
かの情報を保持しなければならないので、Ｃ−コンパイ
ラのジヨブが複雑になる。このことは処理が中断する場
合にはさらに大きな問題点になる。標準的なマイクロコ
ントローラの構成では、上記の問題点は、より大きなア
ドレスを処理することと、演算コード（ｏｐ−ｃｏｄ
ｅ）欄を増大することによって解決されてきた。しか
し、演算コード欄を増大すると、マイクロコントローラ
のサイズが増大し、ひいてはマイクロコントローラの総
コストが上昇するという欠点がある。ＲＡＭのページン
グ問題を軽減する別の方法は、全てのバンクまたはペー
ジで利用できる全ての特定機能と、レジスタ専用の記憶
スペースとをマッピングすることである。マッピングさ
れる全ての記憶位置が、全てのバンクの汎用ＲＡＭ記憶
位置の１つを占めることから、この方法は貴重なＲＡＭ
のスペースを浪費してしまう。もし、マイクロが８ペー
ジを有している場合、ＲＡＭの７つの記憶位置が無駄に
なってしまう。従って、改良されたマイクロコントロー
ラの構成とページング方式を提供する必要がある。改良
形のマイクロコントローラの構成とページング方式は特
定機能レジスタに直接アクセスできなければならない。
改良形のマイクロコントローラの構成とページング方式
は、マイクロコントローラによって実行されている現在
の命令のページ選択レジスタを修正することなく、特定
機能レジスタに直接アクセスできなければならない。改
良形のマイクロコントローラの構成とページング方式
は、さらに、マイクロコントローラのサイズを増大する
ことなく特定機能レジスタに直接アクセスできなければ
ならない。
のマイクロコントローラは、全てのデータメモリをアド
レス指定するためにランダムアクセスメモリ（ＲＡＭ）
ページング方式を採用している。この方式は、ユーザー
がＲＡＭの適正なアドレスに書込み、または、読出しを
行っていることを確認するために、幾つかの命令を要す
るので極めて面倒である。それによってさらに、Ｃ−コ
ンパイラは現在どのページがＲＡＭで選択されているの
かの情報を保持しなければならないので、Ｃ−コンパイ
ラのジヨブが複雑になる。このことは処理が中断する場
合にはさらに大きな問題点になる。標準的なマイクロコ
ントローラの構成では、上記の問題点は、より大きなア
ドレスを処理することと、演算コード（ｏｐ−ｃｏｄ
ｅ）欄を増大することによって解決されてきた。しか
し、演算コード欄を増大すると、マイクロコントローラ
のサイズが増大し、ひいてはマイクロコントローラの総
コストが上昇するという欠点がある。ＲＡＭのページン
グ問題を軽減する別の方法は、全てのバンクまたはペー
ジで利用できる全ての特定機能と、レジスタ専用の記憶
スペースとをマッピングすることである。マッピングさ
れる全ての記憶位置が、全てのバンクの汎用ＲＡＭ記憶
位置の１つを占めることから、この方法は貴重なＲＡＭ
のスペースを浪費してしまう。もし、マイクロが８ペー
ジを有している場合、ＲＡＭの７つの記憶位置が無駄に
なってしまう。従って、改良されたマイクロコントロー
ラの構成とページング方式を提供する必要がある。改良
形のマイクロコントローラの構成とページング方式は特
定機能レジスタに直接アクセスできなければならない。
改良形のマイクロコントローラの構成とページング方式
は、マイクロコントローラによって実行されている現在
の命令のページ選択レジスタを修正することなく、特定
機能レジスタに直接アクセスできなければならない。改
良形のマイクロコントローラの構成とページング方式
は、さらに、マイクロコントローラのサイズを増大する
ことなく特定機能レジスタに直接アクセスできなければ
ならない。
【発明が解決しようとする課題】本発明の一実施形態に
よれば、本発明の目的は、改良形のマイクロコントロー
ラ構成とページング方式を提供することにある。本発明
の別の目的は、マイクロコントローラによって実行され
ている現在の命令のページ選択レジスタを修正すること
なく、特定機能レジスタに直接アクセスできる改良形の
マイクロコントローラ構成とページング方式を提供する
ことにある。本発明のさらに別の目的は、マイクロコン
トローラのサイズを増大することなく特定機能レジスタ
に直接アクセスできる改良形のマイクロコントローラ構
成とページング方式を提供することにある。
よれば、本発明の目的は、改良形のマイクロコントロー
ラ構成とページング方式を提供することにある。本発明
の別の目的は、マイクロコントローラによって実行され
ている現在の命令のページ選択レジスタを修正すること
なく、特定機能レジスタに直接アクセスできる改良形の
マイクロコントローラ構成とページング方式を提供する
ことにある。本発明のさらに別の目的は、マイクロコン
トローラのサイズを増大することなく特定機能レジスタ
に直接アクセスできる改良形のマイクロコントローラ構
成とページング方式を提供することにある。
【課題を解決するための手段】本発明の一実施形態に従
うと、マイクロコントローラ用のページング方式はラン
ダムアクセスメモリの現在選択されているアドレスをト
ラッキングできるデータランダムアクセスメモリを使用
している。この方法は、マイクロコントローラの各々の
演算コード命令にビットを専用に割り当てるステップか
らなっている。ビットが設定されると、ビットは、マイ
クロコントローラの現在の動作に影響を及ぼすことな
く、特定、及び、汎用レジスタを記憶するランダムアク
セスメモリのセクションで起こるデータのアクセスを強
制する。ビットが設定された場合でも、専用ビットは、
マイクロコントローラによって現在実行されている演算
コード命令に記憶されている現在選択されているアドレ
スを修正することはない。この方法は、さらに、ランダ
ムアクセスメモリのアドレス範囲全体を線形化するステ
ップと、特定、及び、汎用レジスタに、ランダムアクセ
スメモリの第１のアドレスセクションを専用に割り当て
るステップとを含んでいる。本発明の別の実施形態に従
うと、強制ページゼロ構成を有するマイクロコントロー
ラが開示されている。マイクロコントローラは、全体が
線形化されたアドレス範囲を有するランダムアクセスメ
モリを有している。ランダムアクセスメモリは、複数の
ページに分割され、第１のページは、特定、及び、汎用
レジスタ専用に割り当てられる。マイクロコントローラ
の各々の演算コード命令の専用ビットは、特定、及び、
汎用レジスタを記憶するランダムアクセスメモリの最初
のページで起こる強制的なデータ・アクセスに利用され
る。専用ビットの設定は、マイクロコントローラの現在
の動作には影響を及ぼさないか、または、ビットの設定
は、マイクロコントローラによって現在実行されている
演算コード命令に記憶さている現在選択されているアド
レスを修正しない。
うと、マイクロコントローラ用のページング方式はラン
ダムアクセスメモリの現在選択されているアドレスをト
ラッキングできるデータランダムアクセスメモリを使用
している。この方法は、マイクロコントローラの各々の
演算コード命令にビットを専用に割り当てるステップか
らなっている。ビットが設定されると、ビットは、マイ
クロコントローラの現在の動作に影響を及ぼすことな
く、特定、及び、汎用レジスタを記憶するランダムアク
セスメモリのセクションで起こるデータのアクセスを強
制する。ビットが設定された場合でも、専用ビットは、
マイクロコントローラによって現在実行されている演算
コード命令に記憶されている現在選択されているアドレ
スを修正することはない。この方法は、さらに、ランダ
ムアクセスメモリのアドレス範囲全体を線形化するステ
ップと、特定、及び、汎用レジスタに、ランダムアクセ
スメモリの第１のアドレスセクションを専用に割り当て
るステップとを含んでいる。本発明の別の実施形態に従
うと、強制ページゼロ構成を有するマイクロコントロー
ラが開示されている。マイクロコントローラは、全体が
線形化されたアドレス範囲を有するランダムアクセスメ
モリを有している。ランダムアクセスメモリは、複数の
ページに分割され、第１のページは、特定、及び、汎用
レジスタ専用に割り当てられる。マイクロコントローラ
の各々の演算コード命令の専用ビットは、特定、及び、
汎用レジスタを記憶するランダムアクセスメモリの最初
のページで起こる強制的なデータ・アクセスに利用され
る。専用ビットの設定は、マイクロコントローラの現在
の動作には影響を及ぼさないか、または、ビットの設定
は、マイクロコントローラによって現在実行されている
演算コード命令に記憶さている現在選択されているアド
レスを修正しない。
【発明の実施形態】本発明の前述及びその他の目的、特
徴、及び、利点は、添付図面に示されたように、本発明
の好ましい実施形態の以下のより詳細な説明によって明
らかにされる。図１を参照すると、データメモリのアド
レス指定をするためのマイクロコントローラ用の従来技
術のページング方式１０の概略構成図が示されている。
前述のように、全ての特定機能とレジスタ変数１２は、
ＲＡＭの最初のページにマッピングされる。しかし、特
定機能レジスタ１２が常時アクセス可能でなければなら
ないことから、特定機能レジスタ１２は、全てのバンク
（すなわちバンク１〜７）へとマッピングされる。その
ため、マッピングされる全ての記憶位置が、汎用ＲＡＭ
の記憶位置の１つを占めることから、貴重なＲＡＭスペ
ースが浪費される。図２を参照すると、強制ページゼロ
構成のマイクロコントローラ２０が示されている。マイ
クロコントローラ２０は、データを記憶するためにラン
ダムアクセスメモリ（ＲＡＭ）２２を使用している。Ｒ
ＡＭ２２のサイズはマイクロコントローラの特定の用途
に基づいて規定される。図２に示すように、ＲＡＭ２２
のアドレス範囲全体が線形化されている。アドレス範囲
を線形化することによって、従来技術のバンキング、及
び、ページビットに関連する問題点は解消される。しか
し、一般に、マイクロコントローラ２０の演算コード命
令の多くは、アドレススペース内に限定されている。本
発明の好ましい実施形態では、マイクロコントローラ２
０は、８−ビットＰＩＣマイクロコントローラである。
従って、マイクロコントローラ２０の演算コード命令の
多くは、８−ビットアドレスに限定される。このため、
線形のアドレス範囲は、複数のページへと分割される。
もし、マイクロコントローラ２０が８−ビットマイクロ
コントローラであるならば、ＲＡＭ２２は、複数の２５
６ｋバイトのページへと分割される。最初のページ２４
（すなわちページ０）は、特定機能レジスタ１２（図
１）と汎用レジスタ１４（図１）とを記憶するために用
いられる。前述のように、これらのレジスタ１２と１４
は、常時アクセスされる必要がある。これは、割込みが
呼出され、ユーザーが割込みサービスルーチンを利用し
たい場合、ユーザーは最初のページ２４に記憶されてい
る特定機能、及び、汎用レジスタ１２と１４を処理せね
ばならないために必要とされる。本発明の好ましい実施
形態では、最初のページ２４は、２つの１２８ｋバイト
セクションに分割される。第１の１２８ｋバイトセクシ
ョンは、特定機能レジスタを記憶し、一方、第２の１２
８ｋバイトセクションは汎用レジスタを記憶する。ここ
で図２および図３を参照すると、特定機能、及び、汎用
レジスタ１２と１４に常時アクセス可能であるために、
ビット３６は、マイクロコントローラ２０の各々の演算
コード命令３０に割り当てられ、ビット３６が設定され
ると、ＲＡＭ２２の最初のページ２４（すなわちページ
０）で起こるデータアクセスを強制する。専用ビットの
設定は、マイクロコントローラ２０の現行の動作に影響
を及ぼさないか、または、マイクロコントローラ２０に
よって現在実行されている演算コード命令に記憶されて
いる現在選択されたアドレスを修正しない。このよう
に、ユーザーがＲＡＭ２２内のどの領域にアクセスして
いても、ビット３６が設定されれば、現行の命令は、常
に、特定機能、及び、汎用レジスタ１２と１４を記憶す
る最初のページ（すなわちページ０）に作用する。この
ように、もし、ユーザーが汎用ＲＡＭ領域（すなわち最
初のページ、ページ０を除く任意のページ）にアクセス
し、割込みを受ける場合、割込みサービスルーチンは、
演算コード命令３０に専用ビット３６を設定することが
できる。次に、ユーザーは、マイクロコントローラ２０
が実行している他のどの機能にも影響を及ぼすことな
く、特定機能、及び、汎用レジスタ１２と１４を処理す
ることができる。割込みサービスが適正に行われてきた
とき、割込みサービス中にアドレス記憶位置は修正され
ていないので、マイクロコントローラ２０は、ＲＡＭ２
２の現行のアドレス位置に戻ることができる。８−ビッ
トマイクロコントローラ２０の本発明の好ましい実施形
態では、演算コード命令３０は、１６−ビット命令であ
る。第１の８−ビットセクション３２は、命令を定義
し、マイクロコントローラ２０に何を行うべきかを通知
する。第２の８−ビットセクション３４は、命令が実行
されるべきアドレスを定義する。専用ビット３６は、そ
れが設定されたときに、演算コード命令３０内に記憶さ
れているアドレスを変更しないように、演算コード命令
３０の第１の８−ビットセクション３２に追加される。
本発明の好ましい実施形態では、専用ビット３６は、マ
イクロコントローラ２０の数値処理演算コード命令に追
加されるだけである。マイクロコントローラ２０の命令
デコードマップから僅かな非数値処理演算コード命令を
除去することにより、マイクロコントローラ２０の命令
デコードマップのサイズを増大することなく、専用ビッ
ト３６をマイクロコントローラ２０の数値処理演算コー
ド命令に追加できる。本発明を好ましい実施形態に関し
て具体的に図示し説明してきたけれども、本発明の精神
と範囲から逸脱することなく、それらの形や細部に上記
及びその他の変更ができることは、当業者により理解さ
れるであろう。
徴、及び、利点は、添付図面に示されたように、本発明
の好ましい実施形態の以下のより詳細な説明によって明
らかにされる。図１を参照すると、データメモリのアド
レス指定をするためのマイクロコントローラ用の従来技
術のページング方式１０の概略構成図が示されている。
前述のように、全ての特定機能とレジスタ変数１２は、
ＲＡＭの最初のページにマッピングされる。しかし、特
定機能レジスタ１２が常時アクセス可能でなければなら
ないことから、特定機能レジスタ１２は、全てのバンク
（すなわちバンク１〜７）へとマッピングされる。その
ため、マッピングされる全ての記憶位置が、汎用ＲＡＭ
の記憶位置の１つを占めることから、貴重なＲＡＭスペ
ースが浪費される。図２を参照すると、強制ページゼロ
構成のマイクロコントローラ２０が示されている。マイ
クロコントローラ２０は、データを記憶するためにラン
ダムアクセスメモリ（ＲＡＭ）２２を使用している。Ｒ
ＡＭ２２のサイズはマイクロコントローラの特定の用途
に基づいて規定される。図２に示すように、ＲＡＭ２２
のアドレス範囲全体が線形化されている。アドレス範囲
を線形化することによって、従来技術のバンキング、及
び、ページビットに関連する問題点は解消される。しか
し、一般に、マイクロコントローラ２０の演算コード命
令の多くは、アドレススペース内に限定されている。本
発明の好ましい実施形態では、マイクロコントローラ２
０は、８−ビットＰＩＣマイクロコントローラである。
従って、マイクロコントローラ２０の演算コード命令の
多くは、８−ビットアドレスに限定される。このため、
線形のアドレス範囲は、複数のページへと分割される。
もし、マイクロコントローラ２０が８−ビットマイクロ
コントローラであるならば、ＲＡＭ２２は、複数の２５
６ｋバイトのページへと分割される。最初のページ２４
（すなわちページ０）は、特定機能レジスタ１２（図
１）と汎用レジスタ１４（図１）とを記憶するために用
いられる。前述のように、これらのレジスタ１２と１４
は、常時アクセスされる必要がある。これは、割込みが
呼出され、ユーザーが割込みサービスルーチンを利用し
たい場合、ユーザーは最初のページ２４に記憶されてい
る特定機能、及び、汎用レジスタ１２と１４を処理せね
ばならないために必要とされる。本発明の好ましい実施
形態では、最初のページ２４は、２つの１２８ｋバイト
セクションに分割される。第１の１２８ｋバイトセクシ
ョンは、特定機能レジスタを記憶し、一方、第２の１２
８ｋバイトセクションは汎用レジスタを記憶する。ここ
で図２および図３を参照すると、特定機能、及び、汎用
レジスタ１２と１４に常時アクセス可能であるために、
ビット３６は、マイクロコントローラ２０の各々の演算
コード命令３０に割り当てられ、ビット３６が設定され
ると、ＲＡＭ２２の最初のページ２４（すなわちページ
０）で起こるデータアクセスを強制する。専用ビットの
設定は、マイクロコントローラ２０の現行の動作に影響
を及ぼさないか、または、マイクロコントローラ２０に
よって現在実行されている演算コード命令に記憶されて
いる現在選択されたアドレスを修正しない。このよう
に、ユーザーがＲＡＭ２２内のどの領域にアクセスして
いても、ビット３６が設定されれば、現行の命令は、常
に、特定機能、及び、汎用レジスタ１２と１４を記憶す
る最初のページ（すなわちページ０）に作用する。この
ように、もし、ユーザーが汎用ＲＡＭ領域（すなわち最
初のページ、ページ０を除く任意のページ）にアクセス
し、割込みを受ける場合、割込みサービスルーチンは、
演算コード命令３０に専用ビット３６を設定することが
できる。次に、ユーザーは、マイクロコントローラ２０
が実行している他のどの機能にも影響を及ぼすことな
く、特定機能、及び、汎用レジスタ１２と１４を処理す
ることができる。割込みサービスが適正に行われてきた
とき、割込みサービス中にアドレス記憶位置は修正され
ていないので、マイクロコントローラ２０は、ＲＡＭ２
２の現行のアドレス位置に戻ることができる。８−ビッ
トマイクロコントローラ２０の本発明の好ましい実施形
態では、演算コード命令３０は、１６−ビット命令であ
る。第１の８−ビットセクション３２は、命令を定義
し、マイクロコントローラ２０に何を行うべきかを通知
する。第２の８−ビットセクション３４は、命令が実行
されるべきアドレスを定義する。専用ビット３６は、そ
れが設定されたときに、演算コード命令３０内に記憶さ
れているアドレスを変更しないように、演算コード命令
３０の第１の８−ビットセクション３２に追加される。
本発明の好ましい実施形態では、専用ビット３６は、マ
イクロコントローラ２０の数値処理演算コード命令に追
加されるだけである。マイクロコントローラ２０の命令
デコードマップから僅かな非数値処理演算コード命令を
除去することにより、マイクロコントローラ２０の命令
デコードマップのサイズを増大することなく、専用ビッ
ト３６をマイクロコントローラ２０の数値処理演算コー
ド命令に追加できる。本発明を好ましい実施形態に関し
て具体的に図示し説明してきたけれども、本発明の精神
と範囲から逸脱することなく、それらの形や細部に上記
及びその他の変更ができることは、当業者により理解さ
れるであろう。
【図１】データメモリをアドレス指定するための従来技
術のマイクロコントローラ用のページング方式の概略構
成図である。
術のマイクロコントローラ用のページング方式の概略構
成図である。
【図２】強制ページゼロページング方式を有するマイク
ロコントローラの概略構成図である。
ロコントローラの概略構成図である。
【図３】演算コード命令の概略構成図である。
【符合の説明】 ２０ マイクロコントローラ ２２ ＲＡＭ ２４ 最初のページ ３０ 演算コード命令 ３２ ８−ビット・セクション ３４ ８−ビット・セクション ３６ 専用ビット
Claims (13)
- 【請求項１】 ランダムアクセスメモリで現在選択され
ているアドレスのトラッキングができる前記データラン
ダムアクセスメモリを用いたマイクロコントローラ用の
ページング方式であり、前記マイクロコントローラの各
々の演算コード命令にビットを専用に割り当てるステッ
プを含んでなり、前記ビットが設定されると、前記マイ
クロコントローラの現在の動作に影響を及ぼさず、そし
て、前記マイクロコントローラによって実行されている
演算コード命令に記憶されている前記現在選択されてい
るアドレスを修正することなく、前記マイクロコントロ
ーラが、特定、及び、汎用レジスタを記憶させる前記ラ
ンダム・アクセス・メモリのセクションで起こるデータ
・アクセスを強制することを特徴とするマイクロコント
ローラ用のページング方式。 - 【請求項２】 前記ランダムアクセスメモリのアドレス
範囲全体を線形化するステップと、 特定、及び、汎用レジスタに、前記ランダムアクセスメ
モリの第１のアドレスセクションを専用に割り当てるス
テップと、をさらに含んでなることを特徴とする請求項
１に記載のマイクロコントローラ用のページング方式。 - 【請求項３】 前記ランダムアクセスメモリのアドレス
範囲全体を線形化する前記ステップが、前記ランダムア
クセスメモリの前記線形化されたアドレス範囲を複数の
ページに分割するステップをさらに含んでなることを特
徴とする請求項２に記載のマイクロコントローラ用のペ
ージング方式。 - 【請求項４】 前記ランダムアクセスメモリの前記線形
化されたアドレス範囲を複数のページに分割する前記ス
テップが、前記ランダムアクセスメモリの前記線形化さ
れたアドレス範囲を、前記複数のページの各々が２５６
ｋバイトのサイズである複数のページに分割するステッ
プをさらに含んでなることを特徴とする請求項３に記載
のマイクロコントローラ用のページング方式。 - 【請求項５】 前記マイクロコントローラの各々の演算
コード命令にビットを専用に割り当てる前記ステップ
が、前記マイクロコントローラの数値処理演算コード命
令だけにビットを専用に割り当てるステップをさらに含
んでなることを特徴とする請求項２に記載のマイクロコ
ントローラ用のページング方式。 - 【請求項６】 前記マイクロコントローラの数値処理演
算コード命令だけにビットを専用に割り当てる前記ステ
ップが、前記マイクロコントローラの前記命令デコード
マップのサイズを増大することなく前記マイクロコント
ローラの前記数値処理演算コード命令だけに前記専用ビ
ットを追加できるように、前記マイクロコントローラの
命令デコードマップから非数値処理演算コード命令を除
去するステップをさらに含んでなることを特徴とする請
求項５に記載のマイクロコントローラ用のページング方
式。 - 【請求項７】 ランダムアクセスメモリの現在選択され
ているアドレスのトラッキングが可能であるように前記
データランダムアクセスメモリを用いたマイクロコント
ローラ用のページング方式であり、 前記ランダムアクセスメモリのアドレス範囲全体を線形
化するステップと、 前記ランダムアクセスメモリの線形化されたアドレス範
囲を複数のページに分割するステップと、 特定、及び、汎用レジスタに、前記ランダムアクセスメ
モリの第１のページを専用に割り当てるステップと、 前記マイクロコントローラの各々の演算コード命令にビ
ットを専用に割り当てるステップとを含んでなり、前記
ビットが設定されると、前記マイクロコントローラの現
在の動作に影響を及ぼさず、そして、前記マイクロコン
トローラによって実行されている演算コード命令に記憶
されている前記現在選択されているアドレスを修正する
ことなく、前記マイクロコントローラが、特定、及び、
汎用レジスタを記憶させる前記ランダムアクセスメモリ
のセクションで起こるデータアクセスを強制することを
特徴とするマイクロコントローラ用のページング方式。 - 【請求項８】 前記ランダムアクセスメモリの前記線形
化されたアドレス範囲を複数のページに分割する前記ス
テップが、前記ランダムアクセスメモリの前記線形化さ
れたアドレス範囲を前記複数のページの各々が２５６ｋ
バイトのサイズである複数のページに分割するステップ
をさらに含んでなることを特徴とする請求項７に記載の
マイクロコントローラ用のページング方式。 - 【請求項９】 前記マイクロコントローラの各々の演算
コード命令にビットを専用に割り当てる前記ステップ
が、前記マイクロコントローラの数値処理演算コード命
令だけにビットを専用に割り当てるステップをさらに含
んでなることを特徴とする請求項７に記載のマイクロコ
ントローラ用のページング方式。 - 【請求項１０】 前記マイクロコントローラの数値処理
演算コード命令だけにビットを専用に割り当てる前記ス
テップが、前記マイクロコントローラの命令デコードマ
ップのサイズを増大することなく前記マイクロコントロ
ーラの前記数値処理演算コード命令だけに前記専用ビッ
トを追加できるように、命令デコードマップから非数値
処理演算コード命令を除去するステップをさらに含んで
なることを特徴とする請求項９に記載のマイクロコント
ローラ用のページング方式。 - 【請求項１１】 強制ページゼロの構成を有するマイク
ロコントローラであり、 全体が線形化されたアドレス範囲を有し、複数のページ
に分割され、特定、及び、汎用レジスタに最初のページ
を専用に割り当てるランダムアクセスメモリと、 ビットが設定されると、前記マイクロコントローラの現
在の動作に影響を及ぼすことなく、そして、前記マイク
ロコントローラによって実行されている演算コード命令
に記憶されている前記現在選択されているアドレスを修
正することなく、前記特定、及び、汎用レジスタを記憶
する前記ランダムアクセスメモリの前記最初のページで
起こるデータアクセスを強制する前記マイクロコントロ
ーラの各々の演算コード命令の前記専用ビットと、を組
合わせて含んでなることを特徴とする強制ページゼロの
構成を有するマイクロコントローラ。 - 【請求項１２】 前記ランダムアクセスメモリの前記複
数のページの各々が２５６ｋバイトのサイズであること
を特徴とする請求項１１に記載の強制ページゼロ構成を
有するマイクロコントローラ。 - 【請求項１３】 前記専用ビットが、前記マイクロコン
トローラの数値処理演算コード命令だけに配置されてな
ることを特徴とする請求項１１に記載の強制ページゼロ
構成を有するマイクロコントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/887,876 | 1997-07-03 | ||
| US08/887,876 US6055211A (en) | 1997-07-03 | 1997-07-03 | Force page zero paging scheme for microcontrollers using data random access memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11149372A true JPH11149372A (ja) | 1999-06-02 |
| JP3220714B2 JP3220714B2 (ja) | 2001-10-22 |
Family
ID=25392055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22514098A Expired - Fee Related JP3220714B2 (ja) | 1997-07-03 | 1998-07-03 | データｒａｍを用いたマイクロコントローラ用の強制ページゼロページング方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6055211A (ja) |
| EP (1) | EP0889393B1 (ja) |
| JP (1) | JP3220714B2 (ja) |
| KR (1) | KR19990013576A (ja) |
| TW (1) | TW449722B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PT932865E (pt) | 1996-10-25 | 2002-12-31 | Schlumberger Systems & Service | Utilizacao de linguagem de programacao de nivel elevado com um microcontrolador |
| US6157966A (en) * | 1997-06-30 | 2000-12-05 | Schlumberger Malco, Inc. | System and method for an ISO7816 complaint smart card to become master over a terminal |
| US6055211A (en) | 1997-07-03 | 2000-04-25 | Microchip Technology Incorporated | Force page zero paging scheme for microcontrollers using data random access memory |
| US6198691B1 (en) * | 1997-07-03 | 2001-03-06 | Microchip Technology Incorporated | Force page paging scheme for microcontrollers of various sizes using data random access memory |
| US6308270B1 (en) | 1998-02-13 | 2001-10-23 | Schlumberger Technologies, Inc. | Validating and certifying execution of a software program with a smart card |
| KR100329768B1 (ko) * | 1998-12-30 | 2002-05-09 | 박종섭 | 마이크로컨트롤러의메모리어드레싱장치 |
| US6708268B1 (en) | 1999-03-26 | 2004-03-16 | Microchip Technology Incorporated | Microcontroller instruction set |
| KR100470822B1 (ko) * | 2001-12-24 | 2005-03-08 | 매그나칩 반도체 유한회사 | 마이크로 컨트롤러의 메모리 어드레싱 방법 및 페이지매핑장치 |
| WO2005043383A1 (en) | 2003-10-23 | 2005-05-12 | Microchip Technology Incorporated | Microcontroller instruction set |
| US7996651B2 (en) | 2007-11-30 | 2011-08-09 | Microchip Technology Incorporated | Enhanced microprocessor or microcontroller |
| US8539210B2 (en) * | 2007-11-30 | 2013-09-17 | Microchip Technology Incorporated | Context switching with automatic saving of special function registers memory-mapped to all banks |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3345619A (en) * | 1964-10-21 | 1967-10-03 | Sperry Rand Corp | Data processing system |
| US5255382A (en) * | 1990-09-24 | 1993-10-19 | Pawloski Martin B | Program memory expander for 8051-based microcontrolled system |
| DE4208459A1 (de) * | 1992-03-17 | 1993-09-23 | Philips Patentverwaltung | Schaltungsanordnung zur verarbeitung von eingabe/ausgabedaten |
| WO1996009584A2 (en) * | 1994-09-19 | 1996-03-28 | Philips Electronics N.V. | A microcontroller system for performing operations of multiple microcontrollers |
| US5845307A (en) * | 1997-01-27 | 1998-12-01 | Sun Microsystems, Inc. | Auxiliary register file accessing technique |
| US5809327A (en) * | 1997-03-27 | 1998-09-15 | Atmel Corporation | Eight-bit microcontroller having a risc architecture |
| US6055211A (en) | 1997-07-03 | 2000-04-25 | Microchip Technology Incorporated | Force page zero paging scheme for microcontrollers using data random access memory |
| US6029241A (en) * | 1997-10-28 | 2000-02-22 | Microchip Technology Incorporated | Processor architecture scheme having multiple bank address override sources for supplying address values and method therefor |
-
1997
- 1997-07-03 US US08/887,876 patent/US6055211A/en not_active Expired - Lifetime
-
1998
- 1998-07-03 JP JP22514098A patent/JP3220714B2/ja not_active Expired - Fee Related
- 1998-07-03 KR KR1019980026769A patent/KR19990013576A/ko not_active Abandoned
- 1998-07-03 EP EP98112385.4A patent/EP0889393B1/en not_active Expired - Lifetime
- 1998-08-27 TW TW087110870A patent/TW449722B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0889393A3 (en) | 2001-04-04 |
| TW449722B (en) | 2001-08-11 |
| EP0889393A2 (en) | 1999-01-07 |
| EP0889393B1 (en) | 2015-03-18 |
| JP3220714B2 (ja) | 2001-10-22 |
| KR19990013576A (ko) | 1999-02-25 |
| US6055211A (en) | 2000-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963983A (en) | Method and apparatus for dynamically creating conversion tables to access a semiconductor memory device | |
| US5129070A (en) | Method of using the memory in an information processing system of the virtual addressing type, and apparatus for performing the method | |
| JPH11149372A (ja) | データｒａｍを用いたマイクロコントローラ用の強制ページゼロページング方式 | |
| US6029241A (en) | Processor architecture scheme having multiple bank address override sources for supplying address values and method therefor | |
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| US5835973A (en) | Instruction processing unit capable of efficiently accessing the entire address space of an external memory | |
| KR19990037573A (ko) | 사용가능한 연산코드를 최대화하고 다양한 어드레싱 모드를 실행하는 프로세서 구조 및 명령 세트 | |
| US5329631A (en) | Microprocessor system for effectively using a part of an address space | |
| US6067601A (en) | Cache memory based instruction execution | |
| KR20010085562A (ko) | 데이터 랜덤 액세스 메모리를 사용하는 다양한 사이즈의마이크로컨트롤러를 위한 강제 페이지 페이징 방법 | |
| JP2005222519A (ja) | メモリに記憶されたデータワード内のビット値へのアクセス | |
| US8812813B2 (en) | Storage apparatus and data access method thereof for reducing utilized storage space | |
| KR100470822B1 (ko) | 마이크로 컨트롤러의 메모리 어드레싱 방법 및 페이지매핑장치 | |
| KR100329768B1 (ko) | 마이크로컨트롤러의메모리어드레싱장치 | |
| KR890000805B1 (ko) | 메모리를 이용한 메모리 스페이스 확장방식 | |
| JPS6160151A (ja) | タグ付計算機 | |
| JP2954988B2 (ja) | 情報処理装置 | |
| KR20000042435A (ko) | 마이크로 콘트롤러의 메모리 어드레싱 방법 | |
| JPH05127920A (ja) | 主記憶アクセス最適化処理方法 | |
| JPS6327736B2 (ja) | ||
| JPS6371884A (ja) | メモリ制御方式 | |
| WO2004111857A2 (en) | Microcontroller and addressing method | |
| JPS6243746A (ja) | タグ付デ−タ制御方式 | |
| JPH03122735A (ja) | 汎用キャッシュメモリコントローラ | |
| KR960704269A (ko) | 어드레스가능한 메모리 스페이스의 선형 확장을 제공하는 프로세서 코어(processor core which provides a linear extenstion of an addressable memory space) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |