JPH11149489A - シミュレーション装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来困難であった動作タイミングのシミュレ
ーションを自動的に行うことのできるシミュレーション
装置を提供することにある。 【解決手段】 本発明のシミュレーション装置は、プロ
グラムを入力する入力手段１００と、動作タイミング設
定用のプログラムを実行してＰＣ（プログラムカウン
タ）・ＣＣ（クロックサイクル数）対応表を生成するＰ
Ｃ・ＣＣ対応表生成手段２１０と、動作タイミング設定
用のプログラムとシミュレーションしようとするプログ
ラムを実行する命令レベルシミュレータ２２０と、動作
タイミング情報を生成する動作タイミング情報生成手段
２３０と、動作タイミング情報と命令レベルシミュレー
タからの情報とを参照して、各クロックサイクル数にお
けるステージ状態を再現するステージ状態再現手段２４
０と、ステージ状態を出力する出力手段３００とを具備
することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサ等のシ
ミュレーションを行う際に、従来困難であった動作タイ
ミングのシミュレーションを自動的に行うことのできる
シミュレーション装置に関する。

【０００２】

【従来の技術】従来では、プロセッサの命令セット・シ
ミュレータ（シミュレーション・モデルともいう）に
は、大きく分けてＨＤＬ（Verilog,VHDL等）記述による
シミュレーション・モデルとＣ言語によるシミュレーシ
ョン・モデルとがあった。

【０００３】しかし、ＨＤＬ（Verilog,VHDL等）記述に
よるシミュレーション・モデルでは、処理性能が低く、
また通常はデバッグ機能が無いためにソフト開発に利用
することは難しかった。

【０００４】そこで、ソフト開発には、一般にＣ言語に
よるシミュレーション・モデルが使用されている。この
Ｃ言語によるシミュレーション・モデルは、さらに、機
能面のみをシミュレーション可能な命令レベル・シミュ
レータと、機能に併せて、プロセッサのどの命令が、い
つ実行されるかという動作タイミングについてもシミュ
レーション可能なcycle-accurateなシミュレータとの２
つに分類することができる。

【０００５】タイミング制約の厳しいソフトの開発やＨ
Ｗ（ハードウェア）／ＳＷ（ソフトウェア）協調検証に
おいては、機能面についてのシミュレーションしかでき
ない命令レベル・シミュレータだけでは十分なシミュレ
ーションが行えず、動作タイミングについてもシミュレ
ーション可能なcycle-accurateなシミュレータが必要で
あった。

【０００６】ここで、従来のcycle-accurateなシミュレ
ータについて説明する。

【０００７】従来ではcycle-accurateなシミュレータで
動作タイミングをシミュレーションする場合には、動作
タイミングをシミュレーションするためのプログラムを
作成し、そのプログラムをcycle-accurateなシミュレー
タで実行することにより動作タイミングをシミュレーシ
ョンしていた。そのプログラムの作成方法としては、Ｈ
ＤＬ記述からＣ言語に変換して作られる場合と人手によ
り作成される場合との２つがあったが、ＨＤＬ記述から
Ｃ言語に変換される場合にはソフトのシミュレーション
には不要な構造の記述が含まれているために、処理速度
が低くなるという問題点があり、そのために人手で作成
される場合が多かった。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
たような人手で動作タイミングをシミュレーションする
プログラムを作成するには、その開発（特に、動作タイ
ミングについての実装と検証）に大きな工数が必要とな
る問題点があった。

【０００９】それは人手でプログラムを作成する場合に
は、まずシミュレーションしようとしているプロセッサ
の仕様書に基づいてプログラムを作成するのであるが、
シミュレーションのうち機能面については、通常は仕様
書に明確に記載されており、人手でも容易に実装／検証
をすることができた（例えば、１週間程度で実装／検証
が可能である）。これに対し、動作タイミングの面につ
いては、実装／検証に大きな工数が必要であった（例え
ば、１年程度必要となる場合もある）。

【００１０】この大きな工数が必要となる理由として
は、まず第１に、プログラムを作成する人が仕様を理解
することに多くの時間が必要であることが考えられ、第
２には動作タイミングは全てが仕様書に記されていると
は限らず、記されていない部分を見つけることに大きな
労力を要するということがある。また、動作タイミング
の仕様が全く記されていない場合もあり、このような場
合には動作タイミングを実装すること自体が大変困難で
あった。

【００１１】本発明は上記事情に鑑みてなされたもので
あり、その目的は、シミュレーションする場合におい
て、多くの労力を必要としていた動作タイミングの実装
を自動化することを可能にすると共に、動作タイミング
の仕様が難解であったり、不明な場合であっても動作タ
イミングのシミュレーションを可能にするシミュレーシ
ョン装置を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明であるシミュレーション装置は、動作タ
イミング設定用のプログラムとシミュレーションしよう
とするプログラムを入力する入力手段と、この入力手段
により入力された動作タイミング設定用のプログラムを
実行して、クロックサイクル数とパイプラインの各ステ
ージのプログラムカウンタとの関係を表したプログラム
カウンタ・クロックサイクル数対応表を生成するプログ
ラムカウンタ・クロックサイクル数対応表生成手段と、
このプログラムカウンタ・クロックサイクル数対応表生
成手段によって生成されたプログラムカウンタ・クロッ
クサイクル数対応表を参照して、動作タイミング設定用
のプログラムとシミュレーションしようとするプログラ
ムとを実行する命令レベルシミュレータと、この命令レ
ベルシミュレータから出力される情報とプログラムカウ
ンタ・クロックサイクル数対応表とを参照して、先行す
る命令と後続する命令との関係により発生するストール
の段数を表した動作タイミング情報を生成する動作タイ
ミング情報生成手段と、この動作タイミング情報生成手
段によって生成された動作タイミング情報と命令レベル
シミュレータからの情報とを参照して、各クロックサイ
クル数におけるステージ状態を再現するステージ状態再
現手段と、このステージ状態再現手段によって再現され
たステージ状態を出力する出力手段とを具備することを
特徴とする。

【００１３】この第１の発明によれば、従来多くの時間
と手間のかかっていた命令セット・シミュレータにおけ
るシミュレーションするプログラムの開発、特に動作タ
イミングのシミュレーションを自動化することができる
ので、シミュレーションするのに要する時間を大幅に短
縮することができる。さらに、従来はシミュレーション
の対象となるプロセッサやＨＤＬ記述のみが存在し、動
作タイミングに関する仕様が不明であるようなプロセッ
サに対しては動作タイミングのシミュレーションが不可
能であったが、本発明のシミュレーション装置によれば
可能になる。

【００１４】第２の発明であるシミュレーション装置で
は、命令レベルシミュレータがキャッシュテーブルを有
していない場合に、動作タイミング情報に命令キャッシ
ュのミス率の情報とデータキャッシュのミス率の情報と
を含めて、この命令キャッシュのミス率またはデータキ
ャッシュのミス率とメモリのレイテンシとを掛け合わせ
てレイテンシ期待値を生成し、このレイテンシ期待値を
クロックサイクル数に加算することを特徴とする。

【００１５】この第２の発明によれば、命令レベルシミ
ュレータがキャッシュテーブルを有していない場合で
も、キャッシュのミス率を保持することにより、クロッ
クサイクル数に実数を用いてレイテンシ期待値というか
たちで加算することができる。これによりキャッシュテ
ーブルを有していない場合でも正確なクロックサイクル
数を得ることができると共にシミュレーションの処理を
高速化でき、メモリ使用量を軽減できる。

【００１６】第３の発明であるシミュレーション装置で
は、プログラムカウンタ・クロックサイクル数対応表生
成手段において、データキャッシュまたは命令キャッシ
ュからのＲｅｆｉｌｌ要求をプログラムカウンタ・クロ
ックサイクル数対応表に追加することを特徴とする。

【００１７】この第３の発明によれば、データキャッシ
ュと命令キャッシュとからのＲｅｆｉｌｌ要求を検知す
ることにより、特別なプログラムを用意することなく、
バス競合についてシミュレーション装置自体が認識でき
るので、特別なプログラムを用意する手間を省くことが
できると共に、ストール段数およびその原因の特定が容
易になる。

【００１８】第４の発明であるシミュレーション装置で
は、ステージ状態再現手段から出力されるステージ状態
のクロックサイクル数とプログラムカウンタ・クロック
サイクル数対応表のクロックサイクル数とを比較する比
較手段を具備することを特徴とする。

【００１９】この第４の発明によれば、ＰＣ・ＣＣ対応
表生成手段で生成されたＰＣ・ＣＣ対応表のクロックサ
イクル数とステージ状態再現手段で再現されたステージ
状態のクロックサイクル数とを比較する比較手段を設け
ることによって、より正確なクロックサイクル数を得る
ことができる。

【００２０】

【発明の実施の形態】以下、本発明に係るシミュレーシ
ョン装置の一実施形態を図面に基づいて説明する。

【００２１】図１は本実施形態のシミュレーション装置
の構成を示すブロック図である。

【００２２】図１に示すように、本実施形態のシミュレ
ーション装置は、動作タイミングを設定するためのプロ
グラムやシミュレーションしようとするプログラム、さ
らに処理に必要なアーキテクチャ情報を入力する入力手
段１００と、この入力手段１００により入力された動作
タイミングを設定するためのプログラムによってＰＣ
（プログラムカウンタ）・ＣＣ（クロックサイクル数）
対応表を生成するＰＣ・ＣＣ対応表生成手段２１０と、
このＰＣ・ＣＣ対応表生成手段２１０により生成された
ＰＣ・ＣＣ対応表を利用して、入力手段１００によって
入力されたプログラムを実行する命令レベルシミュレー
タ２２０と、この命令レベルシミュレータ２２０により
出力された情報とＰＣ・ＣＣ対応表とから動作タイミン
グ情報を生成する動作タイミング情報生成手段２３０
と、この動作タイミング情報生成手段２３０によって生
成された動作タイミング情報と命令レベルシミュレータ
２２０によって出力された情報とから各クロックにおけ
るパイプラインのステージ状態を再現するステージ状態
再現手段２４０と、このステージ状態再現手段２４０に
よって再現されたステージ状態を出力する出力手段３０
０とから構成されている。

【００２３】また、命令レベルシミュレータ２２０はキ
ャッシュテーブル２２５を有している。

【００２４】なお、入力手段１００は、キーボード、マ
ウス、ライトペン、又はフレキシブルディスク装置等が
含まれ、シミュレーション手段２００は各種の処理を行
うためのＣＰＵとこの処理の命令を記憶する記憶手段と
を有する通常のコンピュータシステムを含む装置であ
り、また、出力手段３００は、ディスプレイ装置やプリ
ンタ装置等が含まれる。上記シミュレーション手段２０
０に含まれるＰＣ・ＣＣ対応表生成手段２１０、命令レ
ベルシミュレータ２２０、動作タイミング情報生成手段
２３０、ステージ状態再現手段２４０の各処理の命令や
タイミング制約は記憶手段に保持されており、必要に応
じてＣＰＵにロードされ、実行がなされる。通常の場
合、実行の制御は、操作者が入力手段１００に対して命
令（コマンド）の入力を行うことにより行われる。

【００２５】次に、本実施形態のシミュレーション装置
の動作について説明する。図２は本実施形態のシミュレ
ーション装置の動作を示したフローチャートである。

【００２６】まず、動作タイミング設定用のプログラム
Ｐ１とアーキテクチャ情報を入力手段１００から入力す
る（Ｓ０１）。アーキテクチャ情報にはプロセッサのパ
イプライン段数、各命令についての入力オペランドある
いは出力オペランドの情報、キャッシュ・サイズや方式
などの情報が含まれている。

【００２７】また、動作タイミング設定用のプログラム
Ｐ１とは、さまざまなストール原因、例えばキャッシュ
ミスやデータハザードを含んだプログラムであって、各
ストール原因によって何段のストールが発生するかとい
う情報を得るために入力されるものである。

【００２８】ここで、この動作タイミング設定用のプロ
グラムＰ１の例を図３に示す。図３のプログラムＡはキ
ャッシュミスがなく、データハザードがある場合のプロ
グラムの例であり、プログラムＢはデータキャッシュミ
スがあり、データハザードもある場合のプログラムの例
であり、プログラムＣはデータキャッシュミスがあり、
命令キャッシュミスもある場合のプログラムの例であ
る。

【００２９】このように、さまざまなストール原因を含
んだ動作タイミング設定用のプログラムＰ１は入力され
ると、ＰＣ・ＣＣ対応表生成手段２１０と命令レベルシ
ミュレータ２２０とに送られる。

【００３０】プログラムＰ１の送られたＰＣ・ＣＣ対応
表生成手段２１０では、それぞれのプログラムが含んで
いるストール原因に対応したＰＣ・ＣＣ対応表を生成す
る。

【００３１】このＰＣ・ＣＣ対応表生成手段２１０は、
シミュレーションを行おうとしている対象のプロセッサ
やそのプロセッサを含む応用システム、あるいはＨＤＬ
シミュレータによって構成されているので、動作タイミ
ング設定用のプログラムＰ１が入力されると、各ストー
ル原因によって発生するストールがパイプラインの各ス
テージにどのような影響を与えるかについて情報を得る
ことができ、この情報をもとにＰＣ・ＣＣ対応表を作成
する。例えば、図３のプログラムＡが入力された場合に
はキャッシュミスがなく、データハザードがある場合の
ＰＣ・ＣＣ対応表が生成され、同様にプログラムＢが入
力された場合にはデータキャッシュミスがあり、データ
ハザードもある場合のＰＣ・ＣＣ対応表が生成され、プ
ログラムＣが入力された場合にはデータキャッシュミス
があり、命令キャッシュミスもある場合のＰＣ・ＣＣ対
応表が生成される（Ｓ０２）。

【００３２】ここで、ＰＣ・ＣＣ対応表について図４の
例をもとに説明する。

【００３３】図４（ａ）のＰＣ・ＣＣ対応表はクロック
サイクル数の各時点のパイプラインのステージ状態を示
している。パイプラインの各ステージは、Ｆがフェッ
チ、Ｄがデコード、Ｅがエクゼキュート、Ｍはメモリア
クセス、Ｗはライトバックを示している。図４（ａ）は
図４（ｂ）のプログラムについてのＰＣ・ＣＣ対応表で
あり、各命令のプログラムカウンタの値は図４（ｂ）に
示す値であるが、図４（ａ）のＰＣ・ＣＣ対応表では簡
単のため図４（ｂ）のプログラムカウンタの値の下３桁
のみで表している。

【００３４】図４（ａ）のＰＣ・ＣＣ対応表では、クロ
ックサイクル数が１０１の時点で１３Ｃの命令、即ちａ
ｄｄｉ命令がＥの段を行うことができずに１段のストー
ルが発生していることが分かる。

【００３５】このようなＰＣ・ＣＣ対応表を生成するＰ
Ｃ・ＣＣ対応表生成手段２１０とは別に、ステップＳ０
１で入力手段１００から入力された動作タイミング設定
用のプログラムＰ１とアーキテクチャ情報とは命令レベ
ルシミュレータ２２０にも送られる。命令レベルシミュ
レータ２２０では送られてきた動作タイミング設定用の
プログラムＰ１の１命令を読み込むとともに、ＰＣ・Ｃ
Ｃ対応表のプログラムカウンタを入手して当該命令をデ
コードし、その情報を動作タイミング情報生成手段２３
０に送る（Ｓ０３）。

【００３６】この情報の送られた動作タイミング情報生
成手段２３０ではＰＣ・ＣＣ対応表の該当する１行を読
み込み、当該命令時点におけるクロックサイクル数を得
る（Ｓ０４）。そして、当該命令と当該命令時点におけ
るクロックサイクル数、それ以前の命令とそのクロック
サイクル数などの情報から、当該命令時点における動作
タイミング情報を作成、更新する（Ｓ０５）。上記ステ
ップＳ０３からステップＳ０５までの処理を動作タイミ
ング設定用のプログラムの全ての命令について繰り返し
行い（Ｓ０６）、全ての命令について終了すると動作タ
イミング情報が生成される（Ｓ０７）。

【００３７】ここで、動作タイミング情報について図５
の例をもとに説明する。動作タイミング情報は先行する
命令と後続する命令の関係を表したものであり、図５で
は縦には先行する命令が、横には後続する命令が表され
ており、図中の数字はストールする段数の最小値を表し
ている。また、キャッシュミスやバス競合があった場合
にはリストを付加していく。図５では先行する命令がｍ
ｕｌｔ命令で後続する命令もｍｕｌｔ命令である場合に
は段数が「１」のストールが発生することを示してい
る。また、先行する命令がｌｗ命令で後続する命令がｍ
ｕｌｔ命令である場合にはキャッシュミスが発生し、２
段のストールが発生することを示している。

【００３８】次に、この動作タイミング情報がＰＣ・Ｃ
Ｃ対応表と命令レベルシミュレータからの情報とによっ
て、どのように作成されるかについて説明する。

【００３９】図４（ａ）のＰＣ・ＣＣ対応表と図４
（ｂ）のプログラムを例にすると、まず図４（ｂ）のプ
ログラムを参照すると、ｌｗ命令、ｍｕｌｔ命令の順で
実行されており、図４（ａ）のＰＣ・ＣＣ対応表を参照
するとｌｗ命令のプログラムカウンタの下３桁である
「１３４」とｍｕｌｔ命令の下３桁である「１３８」と
の間にはとくにストールが発生していないことが分か
る。

【００４０】そこで、動作タイミング情報生成手段２３
０では、図５の動作タイミング情報に示すように、先行
する命令がｌｗ命令、後続する命令がｍｕｌｔ命令とな
る欄にストール段数として「０」を書き込むことにな
る。

【００４１】次に、図４（ｂ）のプログラムを参照する
と、ｍｕｌｔ命令の次にはａｄｄｉ命令が実行されてお
り、図４（ａ）のＰＣ・ＣＣ対応表を参照するとｍｕｌ
ｔ命令のプログラムカウンタの下３桁である「１３８」
とａｄｄｉ命令の下３桁である「１３Ｃ」との間にはク
ロックサイクル数が「１０１」の行において、１段のス
トールが発生していることが分かる。

【００４２】そこで、動作タイミング情報生成手段２３
０では、図５の動作タイミング情報に示すように、先行
する命令がｍｕｌｔ命令、後続する命令がａｄｄｉ命令
となる欄にストール段数として「１」を書き込む。ただ
し、ここで書き込んだストールの段数は最小値を表すも
のであり、その他にストールの原因が存在した場合には
ストールする段数は増えていく。

【００４３】また、命令レベルシミュレータ２２０のキ
ャッシュテーブル２２５からキャッシュミスが発生した
という情報を受けた場合には、動作タイミング情報生成
手段２３０では、図５に示すように、その情報をリスト
として動作タイミング情報に付加する。このようにし
て、動作タイミング情報生成手段２３０では図５のよう
な動作タイミング情報が作成される。

【００４４】以上説明したように、動作タイミング情報
にストールの有無、ストール段数を記入することによっ
て、データハザードによるストールを自動的にシミュレ
ーションすることができるようになる。

【００４５】また、動作タイミング情報生成手段２３０
は図６に示すように、ＰＣ・ＣＣ対応表からの情報を得
て動作する各ステージのプログラムカウンタ２３１（Ｆ
ステージプログラムカウンタ、Ｄステージプログラムカ
ウンタ、Ｅステージプログラムカウンタ、Ｍステージプ
ログラムカウンタ、Ｗステージプログラムカウンタ）
と、命令バッファ２３２とを具備している。そして、命
令バッファ２３２では命令レベルシミュレータ２２０か
らの命令を入手して蓄えておき、とくに分岐が発生した
という情報（アドレスがジャンプしたか否か）を受けた
ときには図に示すように記録することができる。この記
録により後続する命令にストールが発生したときに、そ
の原因が分岐ハザードであるか否かを特定することがで
きる。

【００４６】次に、以上説明したようなステップＳ０７
までを実行して動作タイミング情報が生成されたところ
でシミュレーションしようとするプログラムＰ２を入力
手段１００から入力する（Ｓ０８）。入力されたプログ
ラムＰ２は命令レベルシミュレータ２２０に送られ、命
令レベルシミュレータ２２０では送られてきたシミュレ
ーションしようとするプログラムＰ２の１命令を読み込
むとともに、ＰＣ・ＣＣ対応表のプログラムカウンタを
入手して当該命令をデコードして（Ｓ０９）実行する
（Ｓ１０）。そして、当該命令が命令レベルシミュレー
タ２２０で実行されたという情報がステージ状態再現手
段２４０に送られると、ステージ状態再現手段２４０で
は動作タイミング情報を受けて、当該命令と当該命令時
点のクロックサイクル数、それ以前の命令とその命令時
点のクロックサイクル数等の情報により、当該命令時点
のステージ状態を再現して出力する（Ｓ１１）。

【００４７】シミュレーションしようとするプログラム
Ｐ２の全ての命令について、ステップＳ０９からステッ
プＳ１１までの処理を繰り返し行い（Ｓ１２）、終了す
るとステージ状態が再現され（Ｓ１３）、このステージ
状態を出力手段３００から処理結果として出力すると
（Ｓ１４）動作タイミングについてのシミュレーション
が終了することになる。

【００４８】ここで、出力されるステージ状態は、図４
に示したＰＣ・ＣＣ対応表のようにパイプラインの各ス
テージの状態を全て再現して、そのときのクロックサイ
クル数を対応させたものであるが、簡単に表す場合には
クロックサイクル数のみを出力してもよい。このクロッ
クサイクル数のみを出力する場合には、ステージ状態再
現手段２４０はサイクル数カウンタのように簡単な構成
にすることができる。

【００４９】次に、命令レベルシミュレータ２２０がキ
ャッシュテーブル２２５を有していない場合について説
明する。

【００５０】図１のシミュレーション装置では、命令レ
ベルシミュレータ２２０がキャッシュ・テーブル２２５
を有していたので、キャッシュミスが発生したか否かの
情報について、動作タイミング情報生成手段２３０は命
令レベルシミュレータ２２０から正確な情報を得ること
ができた。

【００５１】しかし、シミュレーションする時間を短く
したい場合には、命令レベルシミュレータ２２０がキャ
ッシュ・テーブル２２５を有していると、各命令毎にキ
ャッシュテーブルを参照する時間がかかるためにシミュ
レーションするスピードが遅くなる場合があった。従っ
て、シミュレーションする時間を短くしたい場合には命
令レベルシミュレータ２２０がキャッシュテーブル２２
５を有しないほうがよい場合がある。また、もともと命
令レベルシミュレータがキャッシュテーブルを有してい
ない場合もある。

【００５２】このような場合には、命令レベルシミュレ
ータ２２０からキャッシュミスが発生したか否かの情報
を得ることができないので、動作タイミング情報に図７
に示すような命令キャッシュのミス率と図８に示すよう
なデータキャッシュのミス率に関する情報を含める必要
がある。

【００５３】図７のグラフは分岐命令が発生したときの
アドレス・ジャンプの量と命令キャッシュのミス率との
関係を示したグラフである。従って、動作タイミング情
報生成手段２３０とステージ状態再現手段２４０が直前
の分岐命令に対するアドレスジャンプの量を保持してお
くことによって、図７のグラフを利用してアドレスジャ
ンプの量から命令キャッシュのミス率を求めることがで
きる。

【００５４】また、図８のグラフはデータキャッシュへ
のアクセス数（及びアクセス範囲）とデータキャッシュ
のミス率との関係を示したグラフである。従って、動作
タイミング情報生成手段２３０とステージ状態再現手段
２４０がアクセス数及びアクセス範囲を保持しておくこ
とによって、図８のグラフを利用してアクセス数からデ
ータキャッシュのミス率を求めることができる。

【００５５】そして、この命令キャッシュ、データキャ
ッシュのミス率とメモリのレイテンシとを掛け合わせる
と、キャッシュのミス率は確率（１以下）であるのでレ
イテンシ期待値を生成することができる。このレイテン
シ期待値を命令の実行の度に、クロックサイクル数に加
算していくことによって、キャッシュテーブルからのキ
ャッシュミスに関する情報がない場合でも動作タイミン
グのシミュレーションを行うことができるようになる。

【００５６】従来、クロックサイクル数は、整数（例え
ば、図４では１００、１０１など）だったので整数加算
されていたものであるが、それではこの場合キャッシュ
ミスの影響は無視されてしまう。そこで、この問題を回
避するためにキャッシュテーブルがない場合には、クロ
ックサイクル数を実数値（例えば，１００．８など）で
表してレイテンシ期待値を実数で加算できるようにす
る。このように、クロックサイクル数に実数を用いるこ
とによって、データへのアクセスの度にデータキャッシ
ュのミスの影響がレイテンシ期待値というかたちで加算
され、命令レベルシミュレータ２２０がキャッシュテー
ブル２２５を有しない場合であっても正確なクロックサ
イクル数を得ることができる。

【００５７】また、ここでは図７や図８のように、特定
のパラメタ（アドレスジャンプの量、アクセス数、アク
セス範囲等）の関数としてキャッシュのミス率を表した
が、キャッシュのミス率を簡単にその平均値（一定値）
で表してもよい。

【００５８】次に、バス競合が生じているか否かをシミ
ュレーション装置自体が検知することができる場合につ
いて説明する。

【００５９】図１のシミュレーション装置では、バス競
合がある場合の動作タイミング情報を得るためには図３
に示すような特別なプログラムを用意してバス競合があ
る場合のＰＣ・ＣＣ対応表を作成しなければならなかっ
た。しかし、バス競合が生じているか否かをシミュレー
ション装置自体が検知することができるようにすれば、
その手間を省略することができる。

【００６０】そこで、図９に示すようにデータ・キャッ
シュと命令キャッシュからのrefill要求信号をＢＩＵ
（Bus Interface Unit）を介してＰＣ・ＣＣ対応表生成
手段２１０で検知して利用できるように構成する。ＰＣ
・ＣＣ対応表生成手段２１０はシミュレーションを行お
うとしている対象のプロセッサやそのプロセッサを含む
応用システム、あるいはＨＤＬシミュレータによって構
成されているので、データキャッシュや命令キャッシュ
を含んでいる。そこで、このデータキャッシュと命令キ
ャッシュから直接命令を検知できるように構成したもの
である。

【００６１】そして、ＰＣ・ＣＣ対応表生成手段２１０
では、検知したrefill要求信号の値をＰＣ・ＣＣ対応表
に追加して動作タイミング情報生成手段２３０に送るの
で、動作タイミング情報生成手段２３０では、送られて
きたrefill要求信号の値によってバス競合の有無を正し
く認識して動作タイミング情報を生成することができ
る。さらに、その動作タイミング情報を受け取ったステ
ージ状態再現手段２４０でもバス競合の影響について考
慮されたステージ状態を出力することができる。

【００６２】このように、シミュレーション装置自体が
ＰＣ・ＣＣ対応表生成手段２１０においてバス競合の有
無を直接検知できるようにしたことにより、特別なプロ
グラムを作る手間を省略できるようになった。

【００６３】次に、処理結果として出力されたステージ
状態が正しいか否かを確認することのできるシミュレー
ション装置について説明する。

【００６４】図１０はステージ状態が正しいか否かを確
認することのできるシミュレーション装置の構成を示す
ブロック図である。

【００６５】図１０のシミュレーション装置では、ＰＣ
・ＣＣ対応表生成手段２１０で生成されたＰＣ・ＣＣ対
応表のクロックサイクル数とステージ状態再現手段２４
０で再現されたステージ状態のクロックサイクル数とを
比較する比較手段２５０をさらに具備している。

【００６６】ＰＣ・ＣＣ対応表生成手段２１０は、シミ
ュレーションを行おうとしている対象のプロセッサやそ
のプロセッサを含む応用システム、あるいはＨＤＬシミ
ュレータによって構成されているので、シミュレーショ
ンをしようとするプログラムＰ２を入力した場合には正
確なクロックサイクル数を得ることが期待できる。従っ
て、ＰＣ・ＣＣ対応表のクロックサイクル数とステージ
状態再現手段２４０で生成されたステージ状態のクロッ
クサイクル数とを比較することによって、ステージ状態
のクロックサイクル数が正しいか否かを確認することが
できる。

【００６７】この図１０のシミュレーション装置は、図
２のフローチャートに示すような図１のシミュレーショ
ン装置と同様の処理を行ってステージ状態を出力した後
に、出力されたステージ状態が正しいか否かを確認する
以下に示すような処理を行う。

【００６８】まず、シミュレーションしようとするプロ
グラムＰ２を入力手段１００から再び入力すると、ＰＣ
・ＣＣ対応表生成手段２１０で実行され、ＰＣ・ＣＣ対
応表を生成する。

【００６９】次に、プログラムＰ２が命令レベルシミュ
レータ２２０で１命令ずつ実行されると、ステージ状態
再現手段２４０では、命令レベルシミュレータ２２０か
ら送られる情報とすでに生成されている動作タイミング
情報とを受けて、第１の実施形態と同様にステージ状態
を出力する。

【００７０】このステージ状態再現手段２４０で出力さ
れたステージ状態とＰＣ・ＣＣ対応表生成手段２１０で
生成されたＰＣ・ＣＣ対応表とが比較手段２５０に送ら
れ、ステージ状態のクロック・サイクル数とＰＣ・ＣＣ
対応表のクロックサイクル数とを比較する。この比較し
た結果、それぞれのクロックサイクル数が違っていた場
合にはその直前の命令列、すなわちステージ状態再現手
段２４０の命令バッファの内容をログ・ファイルとして
出力する。シミュレータの開発者は、その内容を解析し
クロック・サイクル数の誤差を修正するような追加プロ
グラムを作成し、入力手段１００から入力する。この追
加プログラムは、ステージ状態再現手段２４０により呼
び出されて（ダイナミック・リンクがなされ）利用され
る。

【００７１】また、さらに一致しない場合には、ステー
ジ状態のクロック・サイクル数の値をＰＣ・ＣＣ対応表
のクロックサイクル数で置き換える。この置き換えによ
り、以後の比較がいたずらに失敗することを防ぐことが
できるので、シミュレーションをする者の解析作業が軽
減されることになる。

【００７２】

【発明の効果】以上説明してきたように、本発明のシミ
ュレーション装置によれば、従来多くの時間と手間のか
かっていた命令セット・シミュレータにおけるシミュレ
ーションするプログラムの開発、特に動作タイミングの
シミュレーションを自動化することができるので、シミ
ュレーションするのに要する時間を大幅に短縮すること
ができる。さらに、従来はシミュレーションの対象とな
るプロセッサやＨＤＬ記述のみが存在し、動作タイミン
グに関する仕様が不明であるようなプロセッサに対して
は動作タイミングのシミュレーションが不可能であった
が、本発明のシミュレーション装置によれば可能にな
る。

【００７３】また、命令レベルシミュレータがキャッシ
ュテーブルを有していない場合でも、キャッシュのミス
率を保持することにより、クロックサイクル数に実数を
用いてレイテンシ期待値というかたちで加算することが
できる。これによりキャッシュテーブルを有していない
場合でも正確なクロックサイクル数を得ることができる
と共にシミュレーションの処理を高速化でき、メモリ使
用量を軽減できる。

【００７４】また、データキャッシュと命令キャッシュ
とからのＲｅｆｉｌｌ要求信号を検知することにより、
特別なプログラムを用意することなく、バス競合につい
てシミュレーション装置自体が認識できるので、特別な
プログラムを用意する手間を省くことができると共に、
ストール段数およびその原因の特定が容易になる。

【００７５】また、ＰＣ・ＣＣ対応表生成手段で生成さ
れたＰＣ・ＣＣ対応表のクロックサイクル数とステージ
状態再現手段で再現されたステージ状態のクロックサイ
クル数とを比較する比較手段を設けることによって、よ
り正確なクロックサイクル数を得ることができる。

【図面の簡単な説明】

【図１】本発明によるシミュレーション装置の一実施の
形態の構成を示すブロック図である。

【図２】本発明によるシミュレーション装置の動作を示
すフローチャートである。

【図３】動作タイミングを設定するための特別なプログ
ラムの例を示す図である。

【図４】ＰＣ・ＣＣ対応表の例を示す図である。

【図５】動作タイミング情報の例を示す図である。

【図６】動作タイミング情報生成手段２１０の構成を示
すブロック図である。

【図７】データキャッシュのミス率とアドレスジャンプ
の量との関係を示したグラフである。

【図８】命令キャッシュのミス率とアクセス数との関係
を示したグラフである。

【図９】Ｒｅｆｉｌｌ要求を検知する場合のＰＣ・ＣＣ
対応表生成手段２１０内の構成を示したブロック図であ
る。

【図１０】図１のシミュレーション装置に比較手段をさ
らに具備した場合について示したブロック図である。

【符号の説明】

１００ 入力手段 ２００ シミュレーション手段 ２１０ ＰＣ・ＣＣ対応表生成手段 ２２０ 命令レベルシミュレータ ２２５ キャッシュテーブル ２３０ 動作タイミング情報生成手段 ２３１ プログラムカウンタ ２３２ 命令バッファ ２４０ ステージ状態再現手段 ２５０ 比較手段 ３００ 出力手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 動作タイミング設定用のプログラムとシ
   ミュレーションしようとするプログラムを入力する入力
   手段と、 この入力手段により入力された前記動作タイミング設定
   用のプログラムを実行して、クロックサイクル数とパイ
   プラインの各ステージのプログラムカウンタとの関係を
   表したプログラムカウンタ・クロックサイクル数対応表
   を生成するプログラムカウンタ・クロックサイクル数対
   応表生成手段と、 このプログラムカウンタ・クロックサイクル数対応表生
   成手段によって生成された前記プログラムカウンタ・ク
   ロックサイクル数対応表を参照して、前記動作タイミン
   グ設定用のプログラムと前記シミュレーションしようと
   するプログラムとを実行する命令レベルシミュレータ
   と、 この命令レベルシミュレータから出力される情報と前記
   プログラムカウンタ・クロックサイクル数対応表とを参
   照して、先行する命令と後続する命令との関係により発
   生するストールの段数を表した動作タイミング情報を生
   成する動作タイミング情報生成手段と、 この動作タイミング情報生成手段によって生成された前
   記動作タイミング情報と前記命令レベルシミュレータか
   らの情報とを参照して、各クロックサイクル数における
   ステージ状態を再現するステージ状態再現手段と、 このステージ状態再現手段によって再現された前記ステ
   ージ状態を出力する出力手段とを具備することを特徴と
   するシミュレーション装置。
2. 【請求項２】 前記命令レベルシミュレータがキャッシ
   ュテーブルを有していない場合に、前記動作タイミング
   情報に命令キャッシュのミス率の情報とデータキャッシ
   ュのミス率の情報とを含めて、この命令キャッシュのミ
   ス率またはデータキャッシュのミス率とメモリのレイテ
   ンシとを掛け合わせてレイテンシ期待値を生成し、この
   レイテンシ期待値を前記クロックサイクル数に加算する
   ことを特徴とする請求項１に記載のシミュレーション装
   置。
3. 【請求項３】 前記プログラムカウンタ・クロックサイ
   クル数対応表生成手段において、データキャッシュまた
   は命令キャッシュからのＲｅｆｉｌｌ要求信号の値を前
   記プログラムカウンタ・クロックサイクル数対応表に追
   加することを特徴とする請求項１に記載のシミュレーシ
   ョン装置。
4. 【請求項４】 前記ステージ状態再現手段から出力され
   るステージ状態のクロックサイクル数と前記プログラム
   カウンタ・クロックサイクル数対応表のクロックサイク
   ル数とを比較する比較手段を具備することを特徴とする
   請求項１に記載のシミュレーション装置。