JPH11154045A5 - - Google Patents

Info

Publication number
JPH11154045A5
JPH11154045A5 JP1998239845A JP23984598A JPH11154045A5 JP H11154045 A5 JPH11154045 A5 JP H11154045A5 JP 1998239845 A JP1998239845 A JP 1998239845A JP 23984598 A JP23984598 A JP 23984598A JP H11154045 A5 JPH11154045 A5 JP H11154045A5
Authority
JP
Japan
Prior art keywords
signal
clamp device
clamp
receiver
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1998239845A
Other languages
English (en)
Other versions
JPH11154045A (ja
JP4475692B2 (ja
Filing date
Publication date
Priority claimed from US08/932,438 external-priority patent/US5949825A/en
Application filed filed Critical
Publication of JPH11154045A publication Critical patent/JPH11154045A/ja
Publication of JPH11154045A5 publication Critical patent/JPH11154045A5/ja
Application granted granted Critical
Publication of JP4475692B2 publication Critical patent/JP4475692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (3)

  1. 信号上のノイズを低減する方法であって、
    (a)第1の電圧レベルから第2の電圧レベルへの、前記信号の遷移を検出するステップと、
    (b)前記第2の電圧レベルが、電圧の第1の範囲内にある場合には、第1のクランプ装置をオンにするステップであって、
    電圧の前記第1の範囲は、ローの論理レベルを画定し、
    前記第1のクランプ装置は、前記信号に接続され、
    前記第1のクランプ装置は、オンの時には、第1の電圧源と、前記信号と第1の論理基準電圧との間の第1のインピーダンスとを備える第1のテブナンの等価回路として機能することからなる、ステップと、
    (c)前記第2の電圧レベルが、電圧の第2の範囲内にある場合には、第2のクランプ装置をオンにするステップであって、
    電圧の前記第2の範囲は、ハイの論理レベルを画定し、
    前記第2のクランプ装置は、前記信号に接続され、
    前記第2のクランプ装置は、オンの時には、第2の電圧源と、前記信号と第2の論理基準電圧との間の第2のインピーダンスとを備える第2のテブナンの等価回路として機能することからなる、ステップと、
    (d)前記第1のクランプ装置と前記第2のクランプ装置とのうちの一方がオンである間、ある期間にわたって待機するステップと、
    (e)前記第1のクランプ装置と前記第2のクランプ装置とのうちのオンである前記一方を、オフにするステップ
    とを含む、方法。
  2. 信号上のノイズを低減するための装置であって、
    受信器出力と受信器入力とを有する受信器であって、
    前記受信器入力は、前記信号に接続され、
    前記受信器出力は、前記信号がローの論理レベルか又はハイの論理レベルかどうかを示すことからなる、受信器と、
    パルス発生器入力と、クランプ・ハイ出力と、クランプ・ロー出力とを有するパルス発生器であって、
    前記パルス発生器入力は、前記受信器出力に結合され、
    前記クランプ・ハイ出力は、前記パルス発生器入力に応答して、前記信号がローの論理レベルからハイの論理レベルへと遷移したことを前記パルス発生器入力が示す時には、第1のパルスを発生し、
    前記クランプ・ロー出力は、前記パルス発生器入力に応答して、前記信号がハイの論理レベルからローの論理レベルへと遷移したことを前記パルス発生器入力が示す時には、第2のパルスを発生することからなる、パルス発生器と、
    前記クランプ・ハイ出力に結合された第1のクランプ装置であって、
    前記第1のクランプ装置は、オンの時には、前記信号と第1の電源ノードとの間に第1の無限ではないインピーダンスを確立し、
    前記第1の電源ノード上の電圧は、前記第1の電源ノード上の前記電圧が前記受信器入力において存在した場合には、前記信号が前記ハイの論理レベルにあることを前記受信器出力が示すこととなるような電圧であり、
    前記第1のクランプ装置は、前記第1のパルスが存在する期間中だけオンであることからなる、第1のクランプ装置と、
    前記クランプのローの出力に結合された第2のクランプ装置であって、
    前記第2のクランプ装置は、オンの時には、前記信号と第2の電源ノードとの間に第2の無限ではないインピーダンスを確立し、
    前記第2の電源ノード上の電圧は、前記第2の電源ノード上の前記電圧が前記受信器入力において存在した場合には、前記信号が前記ローの論理レベルにあることを前記受信器出力が示すこととなるような電圧であり、
    前記第2のクランプ装置は、前記第2のパルスが存在する期間中だけオンであることからなる、第2のクランプ装置
    とを備える、装置。
  3. 前記クランプ・ロー出力に結合された第3のクランプ装置を更に備え、
    前記第3のクランプ装置は、オンの時には、前記信号と前記第1の電源ノードとの間に第3の無限ではないインピーダンスを確立し、
    前記第3のクランプ装置は、前記第2のパルスが存在する期間中だけオンであることからなる、請求項2に記載の装置。
JP23984598A 1997-09-17 1998-08-26 バス信号ノイズ低減方法 Expired - Fee Related JP4475692B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US932,438 1992-08-19
US08/932,438 US5949825A (en) 1997-09-17 1997-09-17 Regenerative clamp for multi-drop busses

Publications (3)

Publication Number Publication Date
JPH11154045A JPH11154045A (ja) 1999-06-08
JPH11154045A5 true JPH11154045A5 (ja) 2005-10-27
JP4475692B2 JP4475692B2 (ja) 2010-06-09

Family

ID=25462319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23984598A Expired - Fee Related JP4475692B2 (ja) 1997-09-17 1998-08-26 バス信号ノイズ低減方法

Country Status (3)

Country Link
US (1) US5949825A (ja)
EP (1) EP0903853A3 (ja)
JP (1) JP4475692B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275088B1 (en) * 1997-09-30 2001-08-14 Intel Corporation Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line
US6694444B1 (en) * 2000-06-30 2004-02-17 Intel Corporation System and method for reducing over-shoot and ringback by delaying input and establishing a synchronized pulse over which clamping is applied
JP4803891B2 (ja) * 2001-03-09 2011-10-26 キヤノン株式会社 シリアル通信装置,シリアル通信方法,シリアル通信のための記憶媒体およびプログラム
US20030160630A1 (en) * 2002-02-27 2003-08-28 Adrian Earle Bidirectional edge accelerator circuit
US6744332B2 (en) * 2002-06-21 2004-06-01 Hewlett-Packard Development Company, L.P. Four-drop bus with matched response
US6756862B2 (en) * 2002-06-21 2004-06-29 Hewlett-Packard Development Company, L.P. Six-drop bus with matched response
US7138821B2 (en) * 2002-11-18 2006-11-21 Koninklijke Philips Electronics N.V. Digital filter circuit and method for blocking a transmission line reflection signal
US7212058B2 (en) * 2004-03-10 2007-05-01 Power Integrations, Inc. Method and apparatus for robust mode selection with low power consumption
JP5394318B2 (ja) * 2010-05-20 2014-01-22 株式会社日本自動車部品総合研究所 差動通信装置
JP5498527B2 (ja) * 2011-05-16 2014-05-21 株式会社日本自動車部品総合研究所 リンギング抑制回路
US8593202B2 (en) 2011-05-16 2013-11-26 Denso Corporation Ringing suppression circuit
JP5543402B2 (ja) * 2011-05-16 2014-07-09 株式会社日本自動車部品総合研究所 リンギング抑制回路
JP6538768B2 (ja) * 2016-08-23 2019-07-03 株式会社Soken リンギング抑制回路及びリンギング抑制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647797A (en) * 1984-08-23 1987-03-03 Ncr Corporation Assist circuit for improving the rise time of an electronic signal
US5345113A (en) * 1993-05-19 1994-09-06 Unisys Corporation Control module for reducing ringing in digital signals on a transmission line
US5585740A (en) * 1993-12-10 1996-12-17 Ncr Corporation CMOS low output voltage bus driver with controlled clamps
US5514979A (en) * 1994-11-28 1996-05-07 Unisys Corporation Methods and apparatus for dynamically reducing ringing of driver output signal
US5485107A (en) * 1995-01-09 1996-01-16 Unisys Corporation Backplane driver circuit
GB9502646D0 (en) * 1995-02-10 1995-03-29 Texas Instruments Ltd Bus maintenance circuit
US5546016A (en) * 1995-07-03 1996-08-13 Intel Corporation MOS termination for low power signaling

Similar Documents

Publication Publication Date Title
JPH11154045A5 (ja)
EP0556605A3 (ja)
JP2004274719A5 (ja)
JPH10208489A5 (ja)
TW365005B (en) Power-up detection circuit of semiconductor components
KR960015151A (ko) 절전기능을 구비한 모뎀장치
TW262557B (en) Semiconductor memory device
DE69925982D1 (de) Vorrichtung und Verfahren zum Schutz einer unter Spannung steckbaren Schaltung
KR880008336A (ko) 반도체 집적회로 장치
US5787293A (en) Computer incorporating a power supply control system therein
TW200520386A (en) Input stage for mixed-voltage-tolerant buffer without leakage issue
JP2005094233A5 (ja)
TW350958B (en) Sense amplifier enable signal generating circuit of semiconductor memory devices
SE9804605L (sv) Dataskivare
WO2000028335A3 (en) Connection detection circuit apparatus and method
JP3395238B2 (ja) アイソレーション回路
WO2001099314A3 (en) Power controlled input receiver
ATE43468T1 (de) Energiesparende schaltvorrichtung.
JPH1141047A5 (ja)
US4975774A (en) Art processor in a picture-in-picture system
KR940013050A (ko) 전화 단말기의 전원 제어방법 및 장치
JP3873264B2 (ja) 信号変換器
KR950004456Y1 (ko) 전화기의 링 신호 검출회로
KR900005133Y1 (ko) 오디오 노이즈 제거회로
JP2591425B2 (ja) 保護回路