JPH11154393A

JPH11154393A - 不揮発性半導体メモリ

Info

Publication number: JPH11154393A
Application number: JP31989097A
Authority: JP
Inventors: Kaoru Tokushige; 重芳徳
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-11-20
Filing date: 1997-11-20
Publication date: 1999-06-08

Abstract

(57)【要約】【課題】音声や画像等を扱うためにプログラムを大き
な単位で行うことができ、大容量ファイル装置に適した
不揮発性メモリを提供する。【解決手段】複数の不揮発性メモリセルがマトリクス
状に配設されたメモリセルアレイ（３００）と、制御コ
マンドをデコードするコマンドデコード手段（２３０）
と、このコマンドデコード手段の出力に基づいて選択さ
れた行に属する所定数の複数のメモリセルについて順次
レジスタとの間でデータをシリアル転送してページ単位
のプログラムおよび読み出しを行うページモード動作の
不揮発性半導体メモリにおいて、レジスタは通常のペー
ジ単位の整数倍のデータ保持領域を有するページレジス
タ（３１０）であり、コマンドデコード手段によるデコ
ード結果に基づき、プログラム単位を指定するコマンド
が含まれているときには所定数を指定されたページ単位
にする制御手段（２００）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はページ単位でプログ
ラムおよび読み出しを行う形式の不揮発性半導体メモリ
に係り、特にファイル用途に特化された大容量不揮発性
半導体メモリに関するものである。

【０００２】

【従来の技術】マルチメディア時代を迎えて画像や音声
の記録が重要となっており、参照されるメモリ容量は飛
躍的に増加し、しかも高速の書き込みおよび読み出しが
要求されている。このような観点から大容量の不揮発性
メモリを用いた大容量ファイルシステムが提案されてお
り、この大容量ファイルシステムでは特にプログラム速
度の高速化が要求されている。ここで、不揮発性の半導
体メモリとしては電気的に書き込み可能なＥＥＰＲＯＭ
（Electrically Erasable & Programable Read Only Me
mory）が一般的である。

【０００３】半導体メモリの高速化動作モードとしては
種々のものが提案されているが、ページモードはその中
で最も良く知られているものである。これは通常のメモ
リ動作では行アドレスと列アドレスとを別個に指定する
のに対し、ページモードでは行アドレス一定のまま列ア
ドレスを順次指定し、列アドレスの変化に伴い指定され
たメモリセルの記憶データを出力センス回路から順次出
力できるようにしたものである。特にＮＡＮＤタイプの
ＥＥＰＲＯＭでは、書き込み・消去時にメモリセルに流
れる電流が少ない点を考慮し、ページ単位（２５６ビッ
ト〜数Ｋビット）での読み出し、書き込みが通常となっ
ている。

【０００４】図８は従来のページモード動作が可能な不
揮発性メモリのブロック構成図である。同図によれば、
８つのＮＡＮＤセルを基本単位としてマトリクス状に構
成されたメモリセルアレイ１００が設けられ、その各ビ
ット線には、ビット線の電位を判定してメモリセルのデ
ータを読み出すセンスアンプ１１０と、読み出し、書き
込み時のデータをラッチしておくデータレジスタ１２０
が接続される。またこのデータレジスタは、カラムアド
レスに対応して選択されたカラムデコーダ１３０の出力
により選択的にデータの出力、入力が行なえるよう構成
される。与えられたカラムアドレスを一時保持するカラ
ムアドレスバッファ１４０がカラムデコーダ１３０に接
続されている。また、ロウアドレスバッファ１５０によ
り保持されたロウアドレスはロウデコーダはロウデコー
ダ１６０によりデコードされ、ワード線が選択される。
なお、ここでいうセンスアンプはデータを確定させるた
めの比較回路を含む概念であるものとする。

【０００５】一方、Ｉ／Ｏバッファ回路２１０より入力
されるチップイネーブル（ＮCE）、読み出し（ＮRE）、
書き込み（ＮWE）、消去等の各モードを制御するコマン
ドコードをはじめとする各種コマンドはコマンドレジス
タ２２０に入力されており、コマンドデコーダ２３０に
よりデコードされ、制御回路２００に与えられる。制御
回路２００は各モードに応じてデータレジスタ１２０、
カラムデコーダ１３０、ロウデコーダ１６０等を制御す
るとともに、各モードで必要となる種々の電圧を発生す
るために電圧発生回路２４０を制御する。

【０００６】図９は図８における８ＮＡＮＤセルの詳細
構成を示す回路図であって、制御ゲートとチャネルの間
に浮遊ゲートを有する８つのメモリセルＭＣがビット線
とＧＮＤ間に直列に接続されて構成されるＮＡＮＤ束２
個の構成を示したもので、各メモリセルの制御ゲートに
はワード線ＷＬが接続されており、ビット線とＮＡＮＤ
束の間にはゲートがセレクト線ＳＬ（１）に接続された
選択トランジスタＴ１が、ＮＡＮＤ束とＧＮＤ（接地）
間にはゲートがセレクト線ＳＬ（２）に接続された選択
トランジスタＴ２がそれぞれ設けられている。

【０００７】読み出し時には、ＮＡＮＤ束中の選択され
たメモリセルのゲートは低レベルに設定され、ＮＡＮＤ
束中残りの７個のメモリセルの制御ゲートは高レベルに
設定される。また、選択トランジスタＴ１のゲート（セ
レクト線ＳＬ（１））と、選択トランジスタＴ２のゲー
ト（セレクト線ＳＬ（２））は、高レベルに設定され
る。

【０００８】ＮＡＮＤ構造の不揮発性半導体メモリで
は、図１０に示すように書き込まれたメモリセルのしき
い値は正に分布するが、ＮＡＮＤ束中の非選択トランジ
スタのゲート電圧（Ｈレベル）より書き込み後のしきい
値が低い値となるようメモリセルへの電子の注入量が制
御される。このため選択メモリセルのしきい値電圧が正
であれば、ビット線ＢＬとＧＮＤ間に電流は流れずビッ
ト線は高レベルとなる。逆に選択メモリセルのしきい値
電圧が負であればビット線とＧＮＤ間にセル電流が流れ
ビット線は低レベルとなる。このビット線の電位をセン
スすることにより、メモリセルデータの読み出しを行な
う。

【０００９】次に、書き込み動作について説明する。図
１１（ａ）に示すように、書き込みを行うメモリセルの
制御ゲートに接続されたワード線には２０Ｖ程度の高電
圧（Ｖpp）がロウデコーダより供給され、同じＮＡＮＤ
束の他の７個のメモリセルの制御ゲートに接続されたワ
ード線には１０Ｖ程度の中間電圧（ＶＰＩ）が供給され
る。

【００１０】この時選択されたメモリセルを含むＮＡＮ
Ｄ束とビット線間の選択トランジスタのゲートにはセレ
クト線ＳＬ（１）を通じて１２Ｖの電位が与えられ、Ｎ
ＡＮＤ束とＧＮＤ線間の選択トランジスタのゲートには
セレクト線ＳＬ（２）を通じて０Ｖが与えられる。この
状態で、ビット線を０Ｖにすると、選択トランジスタに
より選択されたＮＡＮＤ束中のすべてのメモリセルのド
レイン、ソース、及びチャネルの電位は０Ｖとなるた
め、選択されたメモリセルの制御ゲートとチャネル間に
２０Ｖの電位差が生じ、図１１（ｂ）に示すように、基
板から電子が浮遊ゲートに注入される。このとき同じＮ
ＡＮＤ束中の他の７個のメモリセルの制御ゲートとチャ
ネル間には１０Ｖの電位差が生じるが、１０Ｖの電位差
では電子の注入がほとんど生じないように浮遊ゲートと
チャネル間の酸化膜厚を設定しているため、他の７個の
メモリセルには“０”データが書き込まれない。また、
図１１（ｃ）に示すように、ビット線を１０Ｖ程度の書
き込み禁止ドレイン電圧（ＶＤＰＩ）にすると選択され
たメモリセルの制御ゲートとチャネル間の電位差は１０
Ｖとなり、書き込みが行なわれない。この時同じＮＡＮ
Ｄ束中の他の７個のメモリセルの制御ゲートとチャネル
間には電位差が生じないため、書き込みが行なわれな
い。このようにして選択されたメモリセルに“０”デー
タを書き込む場合はビット線に０Ｖを、また“１”デー
タを書き込む場合はビット線にＶＤＰＩの電圧を供給す
ることにより、データの書き込みを行なう。

【００１１】最後に消去動作について説明する。図１２
（ａ）に示すように、消去は基板を２０Ｖ（Ｖpp）、制
御ゲートを０Ｖに設定することにより、浮遊ゲート中の
電子を基板に引き抜いて消去が行なわれる。このとき選
択トランジスタのゲートストレスを緩和するためセレク
ト線は２０Ｖ（Ｖpp）に設定される。さらに、図１２
（ａ）（ｂ）に示すように、メモリアレイ内のＰ−Ｎ接
合部がフォワードバイアス状態とならないよう、ビット
線、ＧＮＤ線はオープンにされ、この結果これらはほぼ
Ｖppの電位となる。

【００１２】このようにトンネル電流で書き込みが行な
われるＮＡＮＤ構造半導体メモリでは、書き込み時にビ
ット線に流れる電流は小さいため、数１０００個のメモ
リセルに同時に書き込みを行なうことが可能であり、高
速の大容量メモリとしての使用が注目されている。

【００１３】図１３は、現在実用化されている４Ｍビッ
トＮＡＮＤ構造不揮発性半導体メモリの典型的な構成
を示す図面であり、カラムデコーダ１３０で制御される
カラム方向に５１２ビット×８（Ｉ／Ｏ）＝４０９６本
のビット線が配置され、ロウ方向に１２８ＮＡＮＤ束×
８ビット＝１０２４本のワード線が配置された様子を示
している。

【００１４】図１４はこのメモリにおける種々の動作を
説明するもので、図１４（ａ）および（ｂ）はこのメモ
リにデータを書き込む場合、図１５（ａ）および（ｂ）
はデータの読み出しを行う場合をそれぞれ示している。

【００１５】まず、データ書き込みの場合には、各ビッ
ト線に接続された各データレジスタに、Ｉ／Ｏバッファ
回路から５１２回データを入力した後（図１４
（ａ））、選択行の４０９６ビットに一括して書き込み
が行なわれる（図１４（ｂ））。すなわち、ページモー
ドの書き込みを行っている。

【００１６】また読み出し時には、２つのモードがあ
る。まず、選択された行のメモリセルのデータをデータ
レジスタに転送した後に特定カラムアドレスのデータの
みを読み出すランダム読み出しモード（図１５（ａ））
と、選択された行のメモリセルのデータをデータレジス
タに転送した後にデータレジスタの内容だけを順次読み
出すページ内読み出しモード（図１５（ｂ））に分けら
れる。ロウ・アドレス（ページアドレス）が切り換わる
場合はランダム読み出し状態となり、メモリセルのデー
タ読み出しに１０μsec の時間を要するが、カラムアド
レス（ページ内アドレス）が切り換わる場合はページ読
み出しが可能となり、７０nsecの高速読み出しが行なえ
る。

【００１７】

【発明が解決しようとする課題】ページモード動作の不
揮発性メモリは高速読み出しには適しているが、一般に
プログラム単位はセクタ単位でデバイス毎に決まってお
り、意図的に特殊な書き込みを行わない限りプログラム
単位を変更することができない。

【００１８】例えば、１６ＭビットのＮＡＮＤセルでは
１ページは２６４バイト（２５６バイト＋ユーザ領域８
バイト）、３２ＭビットのＮＡＮＤセルでは１ページは
５２８バイト（５１２バイト＋ユーザ領域１６バイト）
となっている。

【００１９】ところが、音声や画像等のデータは１つの
データの単位は２５６あるいは５１２バイトとは限ら
ず、さらに大きい単位が使用されることがあり、また使
用したいという希望がある。例えば、標準のプログラム
サイズを超える単位、例えば１０２４バイト、あるいは
２０４８バイト単位でプログラムを行えば１回当たりの
プログラム時間は変わらないので、不揮発メモリ全体で
は書き込み速度を２〜１６倍に上げることが考えられる
が、従来の装置では上述したようにプログラム単位が固
定されているため、このようなプログラムを行うことが
できず、大容量ファイルを扱う上でデータ活用効率上の
障害となっている。

【００２０】本発明はこのような問題を解決するために
なされたもので、特に、プログラム単位を自由に設定す
ることができる不揮発性メモリを提供することを目的と
する。

【００２１】

【課題を解決するための手段】本発明によれば、複数の
不揮発性メモリセルがマトリクス状に配設されたメモリ
セルアレイと、制御コマンドをデコードするコマンドデ
コード手段と、前記コマンドデコード手段の出力に基づ
いて選択された行に属する所定数の複数のメモリセルに
ついて順次レジスタとの間でデータをシリアル転送して
ページ単位のプログラムおよび読み出しを行う不揮発性
半導体メモリにおいて、前記レジスタは通常のページ単
位の整数倍のデータ保持領域を有するページレジスタで
あり、前記コマンドデコード手段によるデコード結果に
基づき、プログラム単位を指定するコマンドが含まれて
いるときには前記所定数を指定されたページ単位にする
制御手段とを備えたことを特徴とする。

【００２２】また、本発明によれば、複数の不揮発性メ
モリセルがマトリクス状に配設されたメモリセルアレイ
と、プログラム単位を指定する部分を含む制御コマンド
をデコードするコマンドデコード手段と、カラムアドレ
スデータをデコードして前記メモリセルアレイのビット
線を活性化するカラムアドレスデコード手段と、ロウア
ドレスデータをデコードして前記メモリセルアレイのワ
ード線を活性化するロウアドレスデコード手段と、前記
デコード回路の出力に基づいて選択された行に属する所
定数の複数のメモリセルについてプログラムデータおよ
び読み出しデータを保持し、通常のページ単位の整数倍
のサイズを有するページレジスタと、前記コマンドデコ
ード手段によるデコード結果に基づき、プログラム単位
を指定するコマンドが含まれているときには前記所定数
を指定されたページ単位として、プログラムおよび読み
出しの制御を行う制御手段と、指定されたページ単位の
開始アドレスを指定するポインタ手段と、データ書き込
み、読み出しに必要な電圧を発生する電圧発生手段と、
前記指定されたプログラム単位が前記ページレジスタの
一部であるときには、プログラム単位外のページレジス
タアドレスにプログラムを禁止するデータを書き込むマ
スク発生手段と、読み出し時に読み出しデータをセンス
するセンス手段とを備えたことを特徴とする。

【００２３】これらの不揮発性半導体メモリでは、デバ
イス内部に大きなサイズのバッファメモリを有し、この
バッファメモリの範囲でページサイズを自由に設定でき
るようになっているので、必要に応じプログラム単位を
大きくでき、書き込み速度を向上させて装置全体の動作
時間の短縮化が可能となる。したがって、この不揮発性
半導体メモリは膨大なデータを記憶、転送する必要のあ
る音声や画像のためのファイル装置に好適である。

【００２４】

【実施例】以下、図面を参照して本発明の実施の一形態
にかかる不揮発性メモリについて詳細に説明する。

【００２５】図１は本発明にかかる不揮発性半導体記憶
装置の実施例を示すブロック図である。同図において、
従来の図８と同じ構成要素には同じ参照番号を付してそ
の詳細な説明は省略する。

【００２６】図１におけるメモリアレイ部の周辺回路
や、メモリセルの読み出し書き込み時のビット線電位、
ワード線電位、選択トランジスタのゲート電位の関係は
従来例と同じである。

【００２７】しかし、メモリセルアレイ部３００は、所
定数のカラムごとに分割可能となっている点、従来のデ
ータレジスタ１２０が固定されたページ単位のデータを
保持するだけの容量を有していたのに対し、この実施の
形態ではメモリセルアレイの全カラムアドレスに対応し
た容量を有するページレジスタ３１０となっている点、
ページサイズの指定があったときに指定されなかった部
分をプログラム時にマスクするマスク発生部３２０、分
割ページの先頭アドレスを指定するためのポインタ３３
０を有している点が従来と異なる。

【００２８】さらに詳述すると、メモリセルアレイ３０
０は横方向がＮバイトのカラムアドレスで１つの単位と
なっており、これを４つ備えて全体では４Ｎバイトのカ
ラムアドレスを有している。一方、縦方向にはｍのロウ
アドレスを有しているが、これは８ロウで構成されるＮ
ＡＮＤ束を１ブロックとしてその集合体である。

【００２９】以下に示す本発明の実施の形態ではこの不
揮発性メモリはＮ＝５１２バイト単位で最小５１２バイ
ト、最大２Ｋバイト（４Ｎ）のプログラムが可能である
ものとする。

【００３０】以下、本発明にかかる不揮発性メモリの動
作を説明する。

【００３１】図２はプログラム動作を説明する概略構成
図であり、図１から動作上必要のある構成要素のみを抽
出して表したものである。

【００３２】入力されたコマンドはコマンドデコーダ２
３０によりデコードされ、そのデコード結果は制御回路
２００に与えられ、さらに制御回路２００からカラムデ
コーダ１３０、ポインタ３３０、ロウデコーダ１６０、
および電圧発生回路２４０がそれぞれ駆動される。

【００３３】図３は本発明において重要な、コマンド中
のページサイズ指定コマンドを示す図表である。このペ
ージサイズ指定コマンドはセットアップコマンドと称さ
れており、１バイトのサイズを有している。図３に示す
ようにＡ、Ｂ、Ｃ、Ｄ・・・がＮ、２Ｎ、４Ｎ、８Ｎ・
・・に対応しており２のべき乗の関係となっている。図
２ではメモリセルアレイは４Ｎのサイズを有しているた
め、セットアップコマンドとして指定されるのはＡ、
Ｂ、Ｃのいずれかであり、以下の説明ではセットアップ
コマンドはＡであり、サイズＮが指定されるものとして
説明する。

【００３４】図４はプログラム動作の概略を示すシーケ
ンス説明図であり、左から右へ時間が進行するときにメ
モリ装置に対して与えられるコマンドやデータを示して
いる。また、図４中○印は原則として１バイト＝８ビッ
トの情報量を示す。なお、ページモードの選択およびペ
ージ（ロウアドレス）の選択はすでに行われているもの
とする。

【００３５】前述したように、セットアップコマンドに
よりページサイズが決まっているので、次にどの位置の
ページ単位をプログラム対象とするかを指定する。

【００３６】このため、Ａ０〜Ａ７のカラムアドレスが
取り込まれるが、そのうちの上位２ビットはどのページ
部分がプログラム対象かを示すＮ選択データとなる。図
２では２番目のページ部分をプログラム対象ページ部分
としている。したがって、ポインタ３３０はこのＮ選択
データに基づいて選択されたページ部分の先頭アドレス
（ｎi ）を出力する。したがって、カラムデコーダ１３
０は指定された先頭アドレスのビット線からそのページ
部分の最終アドレス（ｎi+N ）のビット線までを順次活
性化する。プログラム対象ページ部分のアドレス対応し
てプログラムデータが順次取り込まれ、ページレジスタ
３１０に格納される。

【００３７】一方、制御回路２００はマスク発生部２２
０に対してプログラム対象でないページ部分についてマ
スキング指示を行う。すなわち、マスク発生部２２０は
図２における第１番目、第３番目、第４番目のページ部
分についてはすべてのアドレスに対しデータ“１”を発
生し、ページレジスタ３１０にセットする。

【００３８】これらの準備が整った時点でプログラム実
行コマンド（１０Ｈ）が与えられ、ページレジスタの内
容は選択ページの各アドレスに書き込まれる。この際、
すべてがデータ“１”となっているプログラム対象でな
いページ部分についてはプログラムが禁止されるので、
結局プログラム対象ページ部分のみにプログラムが行わ
れることになる。

【００３９】なお、ページレジスタ３１０から選択ペー
ジのプログラム対象ページ部分へプログラムを行う際に
は図１には示されていないベリファイ手段を用いて、公
知の自動リードおよびベリファイ動作を行わせることに
より完全にプログラムができるまでプログラム動作が繰
り返される。

【００４０】図５はリード動作の概略を示す概略構成図
であり、図２と同様に動作上必要のある構成要素のみを
抽出して表したものである。

【００４１】基本的に図２の場合と同様であるので、詳
細な説明は省略するが、コマンドがリード命令であり、
そのために従来技術として前述したようにメモリの各部
分に印加される電圧が異なっている。

【００４２】図６はリードコマンドにおけるページサイ
ズ指定コマンドを示す図表である。このページサイズ指
定はプログラム時のページサイズ指定コマンドに良く似
ており、ａ、ｂ、ｃ、ｄ・・・がページサイズＮ、２
Ｎ、４Ｎ、８Ｎ・・・に対応しており２のべき乗の関係
となっている。

【００４３】図５と図２は対応しているので、ページサ
イズ指定コマンドはサイズＮを指定するａであり、指定
ページ部分は４分割中の第２の部分となる。

【００４４】図７はリード動作の概略を示すシーケンス
説明図であり、図４の場合と同様に左から右へ時間が進
行するときにメモリ装置に対して与えられるコマンドや
データを示しており、ページモードの選択およびページ
（ロウアドレス）の選択はすでに行われているものとす
る。

【００４５】読み出すページ単位はＮであるので、どの
位置のページ単位をリード対象とするかを指定するため
に、Ａ０〜Ａ７のカラムアドレスが取り込まれるが、そ
のうちの上位２ビットはどのページ部分がプログラム対
象かを示すＮ選択データとなる。図２では２番目のペー
ジ部分をプログラム対象ページ部分としている。したが
って、ポインタ３３０はこのＮ選択データに基づいて選
択されたページ部分の先頭アドレス（ｎi ）を決定す
る。

【００４６】プログラム動作の場合と異なり、リード動
作にあってはぺ一ジアドレスをインクリメントしながら
メモリセルからの読み出しが行われるので、選択ページ
（行）に属するすべてのメモリセルのデータはページレ
ジスタに転送される。そしてこのページレジスタに格納
されたデータのうち、先に求めておいた選択されたペー
ジ部分に属するアドレスｎi からｎi+N までのデータが
出力部からシリアルに出力されることになる。

【００４７】以上の実施の形態においては、メモリセル
アレイとしてＮＡＮＤ型のものを用いたが、他の形式の
メモリセル、例えば多層多結晶シリコンや強誘電体膜を
用いたものであっても良い。

【００４８】また、メモリ装置を構成するデコーダ、レ
ジスタ等は公知のあらゆる形式の者を用いることができ
る。

【００４９】

【発明の効果】以上のように、本発明によれば、ページ
サイズをコマンドに基づいて変更可能にしているので、
画像や音声のような大容量データを扱うファイル装置に
応用した場合でもページサイズを大きく設定することに
より、高速のプログラムが可能となり、装置全体の動作
時間の短縮化が可能となる。

【図面の簡単な説明】

【図１】本発明にかかる不揮発性メモリの一実施形態の
概略構成を示すブロック図である。

【図２】図１に示した不揮発性メモリにおけるプログラ
ム動作の説明図である。

【図３】プログラムコマンド中のページサイズ指定コマ
ンドを示す図表である。

【図４】プログラム時に不揮発性メモリに与えられるコ
マンド、アドレス、データを示すシーケンス図である。

【図５】図１に示した不揮発性メモリにおけるリード動
作の説明図である。

【図６】リードコマンド中のページサイズ指定コマンド
を示す図表である。

【図７】リード時に不揮発性メモリに与えられるコマン
ド、アドレス、データを示すシーケンス図である。

【図８】従来の不揮発性メモリの一例を示すブロック図
である。

【図９】８ＮＡＮＤセルの一例を示す回路図である。

【図１０】セルの記憶データによる閾値の分布を示すグ
ラフである。

【図１１】セルへのデータ書き込みを示す説明図であ
る。

【図１２】セルからのデータ消去を示す説明図である。

【図１３】典型的なメモリセルアレイの例を示す説明図
である。

【図１４】データプログラム動作を示す説明図である。

【図１５】データリード動作を示す説明図である。

【符号の説明】

１００，３００メモリセルアレイ１１０センスアンプ１２０データレジスタ１３０カラムデコーダ１４０カラムアドレスバッファ２００制御回路２１０入出力バッファ２２０コマンドレジスタ２３０コマンドデコーダ２４０電圧発生回路３１０ページレジスタ３２０マスク発生部３３０ポインタ

Claims

【特許請求の範囲】

【請求項１】複数の不揮発性メモリセルがマトリクス状
に配設されたメモリセルアレイと、制御コマンドをデコ
ードするコマンドデコード手段と、前記コマンドデコー
ド手段の出力に基づいて選択された行に属する所定数の
複数のメモリセルについて順次レジスタとの間でデータ
をシリアル転送してページ単位のプログラムおよび読み
出しを行う不揮発性半導体メモリにおいて、前記レジスタは通常のページ単位の整数倍のデータ保持
領域を有するページレジスタであり、前記コマンドデコード手段によるデコード結果に基づ
き、プログラム単位を指定するコマンドが含まれている
ときには前記所定数を指定されたページ単位にする制御
手段とを備えたことを特徴とする不揮発性半導体メモ
リ。
【請求項２】前記ページレジスタは通常のページ単位の
２のべき乗のサイズを有し、前記プログラム単位は前記
ページレジスタのサイズの範囲内で通常のページ単位の
２のべき乗倍として指定されることを特徴とする請求項
１に記載の不揮発性半導体メモリ。
【請求項３】前記ページレジスタ内のプログラム部分以
外のアドレスにプログラムを禁止するデータを書き込む
マスク発生手段をさらに備えた請求項１に記載の不揮発
性半導体メモリ。
【請求項４】前記プログラムを禁止するデータはオール
“１”データであることを特徴とする請求項３に記載の
不揮発性半導体メモリ。
【請求項５】前記制御コマンドは、プログラム単位を指
定するコマンド部分を含み、前記コマンドデコーダは前
記プログラム単位を指定するコマンド部分のデコード結
果を前記マスク発生手段に与えることを特徴とする請求
項３に記載の不揮発性半導体メモリ。
【請求項６】複数の不揮発性メモリセルがマトリクス状
に配設されたメモリセルアレイと、プログラム単位を指定する部分を含む制御コマンドをデ
コードするコマンドデコード手段と、カラムアドレスデータをデコードして前記メモリセルア
レイのビット線を活性化するカラムアドレスデコード手
段と、ロウアドレスデータをデコードして前記メモリセルアレ
イのワード線を活性化するロウアドレスデコード手段
と、前記デコード回路の出力に基づいて選択された行に属す
る所定数の複数のメモリセルについてプログラムデータ
および読み出しデータを保持し、通常のページ単位の整
数倍のサイズを有するページレジスタと、前記コマンドデコード手段によるデコード結果に基づ
き、プログラム単位を指定するコマンドが含まれている
ときには前記所定数を指定されたページ単位として、プ
ログラムおよび読み出しの制御を行う制御手段と、指定されたページ単位の開始アドレスを指定するポイン
タ手段と、データ書き込み、読み出しに必要な電圧を発生する電圧
発生手段と、前記指定されたプログラム単位が前記ページレジスタの
一部であるときには、プログラム単位外のページレジス
タアドレスにプログラムを禁止するデータを書き込むマ
スク発生手段と、読み出し時に読み出しデータをセンスするセンス手段と
を備えた不揮発性半導体メモリ。
【請求項７】前記メモリセルは、チャネルと制御ゲート
間に浮遊ゲートを有する複数個のセルがビット線とグラ
ンド間に直列接続されたＮＡＮＤ束をなすＮＡＮＤ型メ
モリセルアレイをなすことを特徴とする請求項６に記載
の不揮発性半導体メモリ。
【請求項８】前記制御コマンドは、ページサイズを指定
するセットアップコマンド、カラムアドレス指定、ペー
ジ位置指定コマンドを少なくとも含むことを特徴とする
請求項６に記載の不揮発性半導体メモリ。