JPH11154864A - アナログ／ディジタル変換装置 - Google Patents
アナログ／ディジタル変換装置Info
- Publication number
- JPH11154864A JPH11154864A JP9320852A JP32085297A JPH11154864A JP H11154864 A JPH11154864 A JP H11154864A JP 9320852 A JP9320852 A JP 9320852A JP 32085297 A JP32085297 A JP 32085297A JP H11154864 A JPH11154864 A JP H11154864A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- input
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000013139 quantization Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ変換器をセルベースのコアとして使用
する場合、Ａ／Ｄ変換器の変換データ出力端子に接続さ
れるユーザ論理回路のテスタビリティを確保するため、
Ａ／Ｄ変換器をスルーする必要があり、外部端子数が増
大する。 【解決手段】 アナログマルチプレクサ１は、アナログ
入力とディジタル入力兼用の外部入力端子１Ａ〜１Ｈに
１対１に対応してアナログスイッチＳＷが内部に設けら
れており、また、外部入力端子１Ａ〜１Ｈと８つのアナ
ログスイッチＳＷとの各接続点がディジタルマルチプレ
クサ３の外部入力端子に接続されている。外部入力端子
１Ａ〜１Ｈにディジタル信号を入力するときは、ディジ
タルマルチプレクサ３をアナログマルチプレクサ１の出
力ディジタル信号６を選択させる。これにより、外部入
力端子１Ａ〜１Ｈのディジタル信号を、外部端子数を増
やすことなく、端子８を介して直接ユーザ論理回路に入
力できる。
する場合、Ａ／Ｄ変換器の変換データ出力端子に接続さ
れるユーザ論理回路のテスタビリティを確保するため、
Ａ／Ｄ変換器をスルーする必要があり、外部端子数が増
大する。 【解決手段】 アナログマルチプレクサ１は、アナログ
入力とディジタル入力兼用の外部入力端子１Ａ〜１Ｈに
１対１に対応してアナログスイッチＳＷが内部に設けら
れており、また、外部入力端子１Ａ〜１Ｈと８つのアナ
ログスイッチＳＷとの各接続点がディジタルマルチプレ
クサ３の外部入力端子に接続されている。外部入力端子
１Ａ〜１Ｈにディジタル信号を入力するときは、ディジ
タルマルチプレクサ３をアナログマルチプレクサ１の出
力ディジタル信号６を選択させる。これにより、外部入
力端子１Ａ〜１Ｈのディジタル信号を、外部端子数を増
やすことなく、端子８を介して直接ユーザ論理回路に入
力できる。
Description
【０００１】
【発明の属する技術分野】本発明はアナログ／ディジタ
ル変換装置に係り、特にアナログマルチプレクサを有す
るＣＭＯＳアナログ／ディジタル変換装置に関する。
ル変換装置に係り、特にアナログマルチプレクサを有す
るＣＭＯＳアナログ／ディジタル変換装置に関する。
【０００２】
【従来の技術】アナログ／ディジタル変換装置（以下、
Ａ／Ｄ変換装置という）をセルベース集積回路（ＩＣ）
のコアとして使用する場合、従来はＡ／Ｄ変換装置のデ
ータ出力部と接続されるユーザ論理回路の試験時の故障
検出率を向上するために、外部から信号をスルーする回
路を設けている。これはＡ／Ｄ変換装置のデータ出力部
からユーザ論理回路に入力される信号がＡ／Ｄ変換装置
に入力されるアナログ信号に依存し、期待値通りの信号
を得ることが難しいからである。
Ａ／Ｄ変換装置という）をセルベース集積回路（ＩＣ）
のコアとして使用する場合、従来はＡ／Ｄ変換装置のデ
ータ出力部と接続されるユーザ論理回路の試験時の故障
検出率を向上するために、外部から信号をスルーする回
路を設けている。これはＡ／Ｄ変換装置のデータ出力部
からユーザ論理回路に入力される信号がＡ／Ｄ変換装置
に入力されるアナログ信号に依存し、期待値通りの信号
を得ることが難しいからである。
【０００３】たとえ、ミックスシグナルテスタを使用し
て高精度のアナログ電圧を入力できたとしても、Ａ／Ｄ
変換装置のリニアルティ特性の誤差のため期待値からず
れてしまう。このような問題なくユーザ論理回路に自由
に信号を入力するため、スルーする回路が用意されてい
るのである。
て高精度のアナログ電圧を入力できたとしても、Ａ／Ｄ
変換装置のリニアルティ特性の誤差のため期待値からず
れてしまう。このような問題なくユーザ論理回路に自由
に信号を入力するため、スルーする回路が用意されてい
るのである。
【０００４】図３は８チャンネルのアナログマルチプレ
クサを持つセルベースのコアとして使用される従来のＡ
／Ｄ変換装置の一例のブロック図を示す。同図に示す従
来のＡ／Ｄ変換装置は、アナログ信号入力用の８つの外
部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び
１Ｈを有する８チャンネルのアナログマルチプレクサ１
５と、その入力端子４にアナログマルチプレクサ１５の
出力端子が接続されているアナログ／ディジタル変換器
（Ａ／Ｄ変換器）２と、ディジタルマルチプレクサ３
と、８本の外部ディジタル端子１Ｉ、１Ｊ、１Ｋ、１
Ｌ、１Ｍ、１Ｎ、１Ｏ及び１Ｐと、セレクト端子７と、
ディジタル出力端子８とから構成されている。ディジタ
ル出力端子８は、ユーザ設計の論理回路（図示せず）に
接続されている。
クサを持つセルベースのコアとして使用される従来のＡ
／Ｄ変換装置の一例のブロック図を示す。同図に示す従
来のＡ／Ｄ変換装置は、アナログ信号入力用の８つの外
部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び
１Ｈを有する８チャンネルのアナログマルチプレクサ１
５と、その入力端子４にアナログマルチプレクサ１５の
出力端子が接続されているアナログ／ディジタル変換器
（Ａ／Ｄ変換器）２と、ディジタルマルチプレクサ３
と、８本の外部ディジタル端子１Ｉ、１Ｊ、１Ｋ、１
Ｌ、１Ｍ、１Ｎ、１Ｏ及び１Ｐと、セレクト端子７と、
ディジタル出力端子８とから構成されている。ディジタ
ル出力端子８は、ユーザ設計の論理回路（図示せず）に
接続されている。
【０００５】この従来装置の動作について説明するに、
外部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及
び１Ｈにそれぞれ並列入力されたアナログ電圧は、外部
端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び１
Ｈにそれぞれ１対１に対応して設けられたアナログマル
チプレクサ１５内の８つのアナログスイッチが選択的に
１個だけオンすることにより、１つの入力アナログ電圧
のみが選択されて、端子４を介してＡ／Ｄ変換器２に供
給され、ここでアナログ／ディジタル変換されて、例え
ば量子化ビット数８ビットのディジタル信号とされる。
外部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及
び１Ｈにそれぞれ並列入力されたアナログ電圧は、外部
端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び１
Ｈにそれぞれ１対１に対応して設けられたアナログマル
チプレクサ１５内の８つのアナログスイッチが選択的に
１個だけオンすることにより、１つの入力アナログ電圧
のみが選択されて、端子４を介してＡ／Ｄ変換器２に供
給され、ここでアナログ／ディジタル変換されて、例え
ば量子化ビット数８ビットのディジタル信号とされる。
【０００６】このディジタル信号はＡ／Ｄ変換器２の出
力端子５より取り出されて、２入力のディジタルマルチ
プレクサ３の一方の入力端子に入力される。このディジ
タルマルチプレクサ３は、他方の入力端子に８本の外部
ディジタル端子１Ｉ、１Ｊ、１Ｋ、１Ｌ、１Ｍ、１Ｎ、
１Ｏ及び１Ｐからの計８ビットのディジタル信号が入力
される。ディジタルマルチプレクサ３は、セレクト端子
７を介して入力されるセレクト信号により、Ａ／Ｄ変換
器２から出力された８ビットのディジタル信号及び外部
ディジタル端子１Ｉ、１Ｊ、１Ｋ、１Ｌ、１Ｍ、１Ｎ、
１Ｏ及び１Ｐからの計８ビットのディジタル信号のいず
れか一方を選択して出力端子８へ出力する。
力端子５より取り出されて、２入力のディジタルマルチ
プレクサ３の一方の入力端子に入力される。このディジ
タルマルチプレクサ３は、他方の入力端子に８本の外部
ディジタル端子１Ｉ、１Ｊ、１Ｋ、１Ｌ、１Ｍ、１Ｎ、
１Ｏ及び１Ｐからの計８ビットのディジタル信号が入力
される。ディジタルマルチプレクサ３は、セレクト端子
７を介して入力されるセレクト信号により、Ａ／Ｄ変換
器２から出力された８ビットのディジタル信号及び外部
ディジタル端子１Ｉ、１Ｊ、１Ｋ、１Ｌ、１Ｍ、１Ｎ、
１Ｏ及び１Ｐからの計８ビットのディジタル信号のいず
れか一方を選択して出力端子８へ出力する。
【０００７】ここで、ユーザがＡ／Ｄ変換器２を使用す
る場合は、上記のセレクト信号により、ディジタルマル
チプレクサ３をＡ／Ｄ変換器２から出力された８ビット
のディジタル信号を選択するように制御する。また、ユ
ーザがユーザ論理回路を試験する場合は、上記のセレク
ト信号により、ディジタルマルチプレクサ３を外部ディ
ジタル端子１Ｉ、１Ｊ、１Ｋ、１Ｌ、１Ｍ、１Ｎ、１Ｏ
及び１Ｐからの計８ビットのディジタル信号を選択する
ように制御する。これにより、ユーザがユーザ論理回路
を試験する場合は、外部からＡ／Ｄ変換器２を通すこと
なく直接にユーザ論理回路にディジタル信号を入力で
き、よって、テスタビリティを損なわずにユーザ論理回
路の試験を実施することができる。
る場合は、上記のセレクト信号により、ディジタルマル
チプレクサ３をＡ／Ｄ変換器２から出力された８ビット
のディジタル信号を選択するように制御する。また、ユ
ーザがユーザ論理回路を試験する場合は、上記のセレク
ト信号により、ディジタルマルチプレクサ３を外部ディ
ジタル端子１Ｉ、１Ｊ、１Ｋ、１Ｌ、１Ｍ、１Ｎ、１Ｏ
及び１Ｐからの計８ビットのディジタル信号を選択する
ように制御する。これにより、ユーザがユーザ論理回路
を試験する場合は、外部からＡ／Ｄ変換器２を通すこと
なく直接にユーザ論理回路にディジタル信号を入力で
き、よって、テスタビリティを損なわずにユーザ論理回
路の試験を実施することができる。
【０００８】
【発明が解決しようとする課題】しかるに、上記の従来
のＡ／Ｄ変換装置では、Ａ／Ｄ変換装置の出力端子８に
接続されるユーザ論理回路のテスタビリティを確保する
ため、新たなディジタル信号入力用の外部端子１Ｉ〜１
Ｐが必要になり、外部端子数が増大するという問題があ
る。他のディジタル端子（ユーザ端子）とピンマルチプ
レクスして、これらの外部端子を用意することも可能で
あるが、その場合は付加回路を必要とし、使用上の制約
を受ける場合がある。
のＡ／Ｄ変換装置では、Ａ／Ｄ変換装置の出力端子８に
接続されるユーザ論理回路のテスタビリティを確保する
ため、新たなディジタル信号入力用の外部端子１Ｉ〜１
Ｐが必要になり、外部端子数が増大するという問題があ
る。他のディジタル端子（ユーザ端子）とピンマルチプ
レクスして、これらの外部端子を用意することも可能で
あるが、その場合は付加回路を必要とし、使用上の制約
を受ける場合がある。
【０００９】本発明は以上の点に鑑みなされたもので、
外部端子数を増大させることなく、出力端子に接続され
るユーザ論理回路のテスタビリティを確保し得るＡ／Ｄ
変換装置を提供することを目的とする。
外部端子数を増大させることなく、出力端子に接続され
るユーザ論理回路のテスタビリティを確保し得るＡ／Ｄ
変換装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明はアナログ信号入力とディジタル信号入力兼
用の複数の外部入力端子から、アナログ信号がそれぞれ
入力されたときにはそのうちの一のアナログ信号を選択
して第１の出力端子に出力し、複数の外部入力端子から
ディジタル信号が入力されたときには、それらを第２の
出力端子に出力するアナログマルチプレクサと、アナロ
グマルチプレクサの第１の出力端子から出力されたアナ
ログ信号をアナログ／ディジタル変換して、ディジタル
信号を出力するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力
されたディジタル信号と、アナログマルチプレクサの第
２の出力端子から出力された外部入力ディジタル信号の
一方を、セレクト端子からのセレクト信号に応じて選択
してディジタル出力端子に出力するディジタルマルチプ
レクサとを有する構成としたものである。
め、本発明はアナログ信号入力とディジタル信号入力兼
用の複数の外部入力端子から、アナログ信号がそれぞれ
入力されたときにはそのうちの一のアナログ信号を選択
して第１の出力端子に出力し、複数の外部入力端子から
ディジタル信号が入力されたときには、それらを第２の
出力端子に出力するアナログマルチプレクサと、アナロ
グマルチプレクサの第１の出力端子から出力されたアナ
ログ信号をアナログ／ディジタル変換して、ディジタル
信号を出力するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力
されたディジタル信号と、アナログマルチプレクサの第
２の出力端子から出力された外部入力ディジタル信号の
一方を、セレクト端子からのセレクト信号に応じて選択
してディジタル出力端子に出力するディジタルマルチプ
レクサとを有する構成としたものである。
【００１１】これにより、ユーザ論理回路の試験をする
ときは、ディジタルマルチプレクサのディジタル出力端
子はユーザ論理回路に接続され、アナログマルチプレク
サの複数の外部入力端子にディジタル信号を入力し、デ
ィジタルマルチプレクサはアナログマルチプレクサの第
２の出力端子から出力された外部入力ディジタル信号を
選択する。
ときは、ディジタルマルチプレクサのディジタル出力端
子はユーザ論理回路に接続され、アナログマルチプレク
サの複数の外部入力端子にディジタル信号を入力し、デ
ィジタルマルチプレクサはアナログマルチプレクサの第
２の出力端子から出力された外部入力ディジタル信号を
選択する。
【００１２】本発明では、アナログマルチプレクサの外
部入力端子をアナログ信号入力とディジタル信号入力兼
用にし、ディジタル信号入力時はＡ／Ｄ変換器をスルー
し、更にディジタルマルチプレクサを通してディジタル
出力端子より取り出すようにしたため、ディジタル出力
端子に接続されたユーザ論理回路に、アナログマルチプ
レクサの外部入力端子から入力されたディジタル信号を
直接入力することができる。
部入力端子をアナログ信号入力とディジタル信号入力兼
用にし、ディジタル信号入力時はＡ／Ｄ変換器をスルー
し、更にディジタルマルチプレクサを通してディジタル
出力端子より取り出すようにしたため、ディジタル出力
端子に接続されたユーザ論理回路に、アナログマルチプ
レクサの外部入力端子から入力されたディジタル信号を
直接入力することができる。
【００１３】ここで、アナログマルチプレクサの外部入
力端子の数を、Ａ／Ｄ変換装置の出力ディジタル信号の
量子化ビット数と同一とすることにより、ディジタル出
力端子に接続されたユーザ論理回路に、アナログマルチ
プレクサの外部入力端子から入力されたディジタル信号
を、Ａ／Ｄ変換器の出力ディジタル信号と同じビット数
で直接入力することができる。
力端子の数を、Ａ／Ｄ変換装置の出力ディジタル信号の
量子化ビット数と同一とすることにより、ディジタル出
力端子に接続されたユーザ論理回路に、アナログマルチ
プレクサの外部入力端子から入力されたディジタル信号
を、Ａ／Ｄ変換器の出力ディジタル信号と同じビット数
で直接入力することができる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
て図面と共に説明する。
【００１５】図１は本発明になるアナログ／ディジタル
変換装置の一実施の形態のブロック図を示す。この実施
の形態は、アナログ信号入力とディジタル信号入力兼用
の８つの外部入力端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、
１Ｆ、１Ｇ及び１Ｈを有する８チャンネルのアナログマ
ルチプレクサ１と、その入力端子４にアナログマルチプ
レクサ１の出力端子が接続されているアナログ／ディジ
タル変換器（Ａ／Ｄ変換器）２と、ディジタルマルチプ
レクサ３と、セレクト端子７と、ディジタル出力端子８
とから構成されている。
変換装置の一実施の形態のブロック図を示す。この実施
の形態は、アナログ信号入力とディジタル信号入力兼用
の８つの外部入力端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、
１Ｆ、１Ｇ及び１Ｈを有する８チャンネルのアナログマ
ルチプレクサ１と、その入力端子４にアナログマルチプ
レクサ１の出力端子が接続されているアナログ／ディジ
タル変換器（Ａ／Ｄ変換器）２と、ディジタルマルチプ
レクサ３と、セレクト端子７と、ディジタル出力端子８
とから構成されている。
【００１６】アナログマルチプレクサ１は、８つの外部
入力端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及
び１Ｈに１対１に対応して、８つのアナログスイッチＳ
Ｗが内部に設けられており、また、外部入力端子１Ａ、
１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び１Ｈと８つの
アナログスイッチＳＷとの各接続点がディジタルマルチ
プレクサ３のアナログ信号／ディジタル信号兼用の外部
入力端子に接続されている。
入力端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及
び１Ｈに１対１に対応して、８つのアナログスイッチＳ
Ｗが内部に設けられており、また、外部入力端子１Ａ、
１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び１Ｈと８つの
アナログスイッチＳＷとの各接続点がディジタルマルチ
プレクサ３のアナログ信号／ディジタル信号兼用の外部
入力端子に接続されている。
【００１７】ディジタルマルチプレクサ３は、一つの入
力端子にはＡ／Ｄ変換器２の出力８ビット信号が入力さ
れ、別の入力端子は上記のアナログ信号／ディジタル信
号兼用の外部入力端子で、アナログマルチプレクサ１か
らの８ビットのディジタル入力信号６が入力され、セレ
クト信号入力端子にはセレクト端子７が接続され、更に
その出力端子はディジタル出力端子８を介して、ユーザ
設計の論理回路（図示せず）に接続されている。
力端子にはＡ／Ｄ変換器２の出力８ビット信号が入力さ
れ、別の入力端子は上記のアナログ信号／ディジタル信
号兼用の外部入力端子で、アナログマルチプレクサ１か
らの８ビットのディジタル入力信号６が入力され、セレ
クト信号入力端子にはセレクト端子７が接続され、更に
その出力端子はディジタル出力端子８を介して、ユーザ
設計の論理回路（図示せず）に接続されている。
【００１８】アナログマルチプレクサ１の８つのチャン
ネルの各回路はそれぞれ同一回路で、例えば図２の回路
図に示す如き構成とされている。同図において、外部入
力端子９（図１の１Ａ〜１Ｈのいずれか一の外部入力端
子に相当）は、アナログ信号入力とディジタル信号入力
とを兼用している。この外部入力端子９は、入力保護用
のＰチャネルトランジスタＱ１とＮチャネルトランジス
タＱ２の各ドレインに共通接続される一方、アナログス
イッチ１２内のＰチャネルトランジスタＱ３とＮチャネ
ルトランジスタＱ４の各ドレイン（又は各ソース）に共
通接続され、また抵抗Ｒ１を介して２入力ＡＮＤ回路
（ディジタルゲート）Ｇ１の一方の入力端子に接続され
ている。
ネルの各回路はそれぞれ同一回路で、例えば図２の回路
図に示す如き構成とされている。同図において、外部入
力端子９（図１の１Ａ〜１Ｈのいずれか一の外部入力端
子に相当）は、アナログ信号入力とディジタル信号入力
とを兼用している。この外部入力端子９は、入力保護用
のＰチャネルトランジスタＱ１とＮチャネルトランジス
タＱ２の各ドレインに共通接続される一方、アナログス
イッチ１２内のＰチャネルトランジスタＱ３とＮチャネ
ルトランジスタＱ４の各ドレイン（又は各ソース）に共
通接続され、また抵抗Ｒ１を介して２入力ＡＮＤ回路
（ディジタルゲート）Ｇ１の一方の入力端子に接続され
ている。
【００１９】ＰチャネルトランジスタＱ１のゲートとソ
ースは高電位の電源端子ＶＤＤに接続され、Ｎチャネル
トランジスタＱ２のゲートとソースは接地されている。
また、アナログスイッチ１２は２段縦続接続されたイン
バータＧ２及びＧ３と、互いのソース同士、ドレイン同
士が接続された２つのトランジスタＱ３及びＱ４からな
り、インバータＧ２の入力端子が制御端子１０に接続さ
れ、インバータＧ２、Ｇ３の各出力端子がトランジスタ
Ｑ３、Ｑ４のゲートに接続された構成とされている。
ースは高電位の電源端子ＶＤＤに接続され、Ｎチャネル
トランジスタＱ２のゲートとソースは接地されている。
また、アナログスイッチ１２は２段縦続接続されたイン
バータＧ２及びＧ３と、互いのソース同士、ドレイン同
士が接続された２つのトランジスタＱ３及びＱ４からな
り、インバータＧ２の入力端子が制御端子１０に接続さ
れ、インバータＧ２、Ｇ３の各出力端子がトランジスタ
Ｑ３、Ｑ４のゲートに接続された構成とされている。
【００２０】２入力ＡＮＤ回路Ｇ１の他方の入力端子は
ディジタル入力制御端子１１に接続されている。２入力
ＡＮＤ回路Ｇ１の一方の入力端子に接続されている抵抗
Ｒ１は、ＡＮＤ回路Ｇ１をＥＳＤ破壊から保護するため
の保護抵抗である。
ディジタル入力制御端子１１に接続されている。２入力
ＡＮＤ回路Ｇ１の一方の入力端子に接続されている抵抗
Ｒ１は、ＡＮＤ回路Ｇ１をＥＳＤ破壊から保護するため
の保護抵抗である。
【００２１】次に、このアナログマルチプレクサ１の１
チャンネル分の回路の動作について説明するに、外部入
力端子９にアナログ電圧が入力される場合は、ＡＮＤ回
路Ｇ１からディジタル信号出力端子１４に中間電位の電
圧が出力されるのを防ぐため、ディジタル入力制御端子
１１にロウレベルの制御信号が入力され、ＡＮＤ回路Ｇ
１を強制的にゲート「閉」状態とする。これにより、Ａ
ＮＤ回路Ｇ１からディジタル信号出力端子１４への出力
信号は強制的にロウレベルとされる。
チャンネル分の回路の動作について説明するに、外部入
力端子９にアナログ電圧が入力される場合は、ＡＮＤ回
路Ｇ１からディジタル信号出力端子１４に中間電位の電
圧が出力されるのを防ぐため、ディジタル入力制御端子
１１にロウレベルの制御信号が入力され、ＡＮＤ回路Ｇ
１を強制的にゲート「閉」状態とする。これにより、Ａ
ＮＤ回路Ｇ１からディジタル信号出力端子１４への出力
信号は強制的にロウレベルとされる。
【００２２】このとき、制御端子１０にはハイレベル又
はロウレベルの制御信号が入力される。ハイレベルの制
御信号が入力されたときは、インバータＧ２を通してロ
ウレベルの信号がトランジスタＱ３のゲートに印加され
てこれをオンとし、かつ、インバータＧ２及びＧ３をそ
れぞれ通してハイレベルの信号がトランジスタＱ４のゲ
ートに印加されてこれをオンとする。従って、このとき
は外部入力端子９に入力されたアナログ電圧は、オンと
されたアナログスイッチ１２を通して出力端子１３へ出
力される。
はロウレベルの制御信号が入力される。ハイレベルの制
御信号が入力されたときは、インバータＧ２を通してロ
ウレベルの信号がトランジスタＱ３のゲートに印加され
てこれをオンとし、かつ、インバータＧ２及びＧ３をそ
れぞれ通してハイレベルの信号がトランジスタＱ４のゲ
ートに印加されてこれをオンとする。従って、このとき
は外部入力端子９に入力されたアナログ電圧は、オンと
されたアナログスイッチ１２を通して出力端子１３へ出
力される。
【００２３】一方、ロウレベルの制御信号が制御端子１
０に入力されたときは、インバータＧ２を通してハイレ
ベルの信号がトランジスタＱ３のゲートに印加されてこ
れをオフとし、かつ、インバータＧ２及びＧ３をそれぞ
れ通してロウレベルの信号がトランジスタＱ４のゲート
に印加されてこれをオフとする。従って、このときは外
部入力端子９に入力されたアナログ電圧は、アナログス
イッチ１２により遮断されて出力端子１３へ出力されな
い。
０に入力されたときは、インバータＧ２を通してハイレ
ベルの信号がトランジスタＱ３のゲートに印加されてこ
れをオフとし、かつ、インバータＧ２及びＧ３をそれぞ
れ通してロウレベルの信号がトランジスタＱ４のゲート
に印加されてこれをオフとする。従って、このときは外
部入力端子９に入力されたアナログ電圧は、アナログス
イッチ１２により遮断されて出力端子１３へ出力されな
い。
【００２４】上記の出力端子１３は、アナログマルチプ
レクサ１の他のチャンネルの出力端子１３相当の出力端
子とバス構造になって、Ａ／Ｄ変換器２の入力端子４に
接続されている。アナログスイッチ１２は８チャンネル
のうち１チャンネルのみがオンとされるので、８つの外
部入力端子のうち一つの外部入力端子からのアナログ電
圧のみがＡ／Ｄ変換器２の入力端子４に印加される。
レクサ１の他のチャンネルの出力端子１３相当の出力端
子とバス構造になって、Ａ／Ｄ変換器２の入力端子４に
接続されている。アナログスイッチ１２は８チャンネル
のうち１チャンネルのみがオンとされるので、８つの外
部入力端子のうち一つの外部入力端子からのアナログ電
圧のみがＡ／Ｄ変換器２の入力端子４に印加される。
【００２５】また、外部入力端子９にディジタル信号が
入力される場合は、ディジタル入力制御端子１１にハイ
レベルの制御信号が入力され、ＡＮＤ回路Ｇ１をゲート
「開」状態とする。これにより、外部入力端子９に入力
されたディジタル信号は、抵抗Ｒ１及びＡＮＤ回路Ｇ１
を通してディジタル信号出力端子１４に出力される。
入力される場合は、ディジタル入力制御端子１１にハイ
レベルの制御信号が入力され、ＡＮＤ回路Ｇ１をゲート
「開」状態とする。これにより、外部入力端子９に入力
されたディジタル信号は、抵抗Ｒ１及びＡＮＤ回路Ｇ１
を通してディジタル信号出力端子１４に出力される。
【００２６】一方、このとき、制御端子１０にはロウレ
ベルの制御信号が入力されるため、前述したようにアナ
ログスイッチ１２がオフとされ、外部入力端子９に入力
されたディジタル信号は、アナログスイッチ１２により
遮断されて出力端子１３へ出力されることはない。
ベルの制御信号が入力されるため、前述したようにアナ
ログスイッチ１２がオフとされ、外部入力端子９に入力
されたディジタル信号は、アナログスイッチ１２により
遮断されて出力端子１３へ出力されることはない。
【００２７】上記のディジタル信号出力端子１４は、ア
ナログマルチプレクサ１の他のチャンネルの出力端子１
４相当の出力端子とバス構造になって、ディジタルマル
チプレクサ３の８ビット入力端子に接続されている。外
部入力端子９にディジタル信号が入力される場合は、ア
ナログスイッチ１２は８チャンネルすべてがオフとさ
れ、かつ、８つのＡＮＤ回路Ｇ１がすべてゲート「開」
状態とされるので、８ビットのディジタル信号がディジ
タルマルチプレクサ３の８ビット入力端子に入力され
る。
ナログマルチプレクサ１の他のチャンネルの出力端子１
４相当の出力端子とバス構造になって、ディジタルマル
チプレクサ３の８ビット入力端子に接続されている。外
部入力端子９にディジタル信号が入力される場合は、ア
ナログスイッチ１２は８チャンネルすべてがオフとさ
れ、かつ、８つのＡＮＤ回路Ｇ１がすべてゲート「開」
状態とされるので、８ビットのディジタル信号がディジ
タルマルチプレクサ３の８ビット入力端子に入力され
る。
【００２８】再び図１に戻って説明するに、外部端子１
Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び１Ｈにそ
れぞれアナログ電圧が入力された場合は、図２と共に説
明したように、外部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１
Ｅ、１Ｆ、１Ｇ及び１Ｈにそれぞれ１対１に対応して設
けられたアナログマルチプレクサ１内の８つのアナログ
スイッチ１２が選択的に１個だけオンすることにより、
１つの入力アナログ電圧のみが選択されて、端子４を介
してＡ／Ｄ変換器２に供給され、ここでアナログ／ディ
ジタル変換されて、例えば量子化ビット数８ビットのデ
ィジタル信号とされる。
Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ及び１Ｈにそ
れぞれアナログ電圧が入力された場合は、図２と共に説
明したように、外部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１
Ｅ、１Ｆ、１Ｇ及び１Ｈにそれぞれ１対１に対応して設
けられたアナログマルチプレクサ１内の８つのアナログ
スイッチ１２が選択的に１個だけオンすることにより、
１つの入力アナログ電圧のみが選択されて、端子４を介
してＡ／Ｄ変換器２に供給され、ここでアナログ／ディ
ジタル変換されて、例えば量子化ビット数８ビットのデ
ィジタル信号とされる。
【００２９】このディジタル信号はＡ／Ｄ変換器２の出
力端子５より取り出されて、２入力のディジタルマルチ
プレクサ３の一方の入力端子に入力される。このときは
セレクト端子７からのセレクト信号によりディジタルマ
ルチプレクサ３はＡ／Ｄ変換器２からの信号を選択する
ように制御されているので、出力端子８へは一チャンネ
ルのアナログ電圧をＡ／Ｄ変換した、量子化ビット数８
ビットのディジタル信号が出力される。
力端子５より取り出されて、２入力のディジタルマルチ
プレクサ３の一方の入力端子に入力される。このときは
セレクト端子７からのセレクト信号によりディジタルマ
ルチプレクサ３はＡ／Ｄ変換器２からの信号を選択する
ように制御されているので、出力端子８へは一チャンネ
ルのアナログ電圧をＡ／Ｄ変換した、量子化ビット数８
ビットのディジタル信号が出力される。
【００３０】一方、外部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、
１Ｅ、１Ｆ、１Ｇ及び１Ｈにそれぞれ各１ビットのディ
ジタル信号が入力された場合は、図２と共に説明したよ
うに、アナログマルチプレクサ１内の８つのアナログス
イッチ１２がすべてオフとされ、かつ、入力ディジタル
信号はアナログマルチプレクサ１のディジタル信号出力
端子から８チャンネル分すべて取り出されて８ビットの
ディジタル信号６としてディジタルマルチプレクサ３の
他方の入力端子に入力される。
１Ｅ、１Ｆ、１Ｇ及び１Ｈにそれぞれ各１ビットのディ
ジタル信号が入力された場合は、図２と共に説明したよ
うに、アナログマルチプレクサ１内の８つのアナログス
イッチ１２がすべてオフとされ、かつ、入力ディジタル
信号はアナログマルチプレクサ１のディジタル信号出力
端子から８チャンネル分すべて取り出されて８ビットの
ディジタル信号６としてディジタルマルチプレクサ３の
他方の入力端子に入力される。
【００３１】このときはセレクト端子７からのセレクト
信号によりディジタルマルチプレクサ３はディジタル信
号６を選択するように制御されているので、出力端子８
へは外部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１
Ｇ及び１Ｈにそれぞれ入力された各１ビットのディジタ
ル信号が８ビットのディジタル信号として出力される。
信号によりディジタルマルチプレクサ３はディジタル信
号６を選択するように制御されているので、出力端子８
へは外部端子１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１
Ｇ及び１Ｈにそれぞれ入力された各１ビットのディジタ
ル信号が８ビットのディジタル信号として出力される。
【００３２】ここで、ユーザがＡ／Ｄ変換器２を使用す
る場合は、上記のセレクト信号により、ディジタルマル
チプレクサ３をＡ／Ｄ変換器２から出力された８ビット
のディジタル信号を選択するように制御する。また、ユ
ーザがユーザ論理回路を試験する場合は、上記のセレク
ト信号により、ディジタルマルチプレクサ３を８ビット
のディジタル信号６を選択するように制御する。これに
より、ユーザがユーザ論理回路を試験する場合は、外部
からＡ／Ｄ変換器２を通すことなく直接にユーザ論理回
路にディジタル信号を入力でき、よって、テスタビリテ
ィを損なわずにユーザ論理回路の試験を実施することが
できる。
る場合は、上記のセレクト信号により、ディジタルマル
チプレクサ３をＡ／Ｄ変換器２から出力された８ビット
のディジタル信号を選択するように制御する。また、ユ
ーザがユーザ論理回路を試験する場合は、上記のセレク
ト信号により、ディジタルマルチプレクサ３を８ビット
のディジタル信号６を選択するように制御する。これに
より、ユーザがユーザ論理回路を試験する場合は、外部
からＡ／Ｄ変換器２を通すことなく直接にユーザ論理回
路にディジタル信号を入力でき、よって、テスタビリテ
ィを損なわずにユーザ論理回路の試験を実施することが
できる。
【００３３】しかも、この実施の形態では、ユーザ論理
回路を試験する場合に用いるディジタル信号は、Ａ／Ｄ
変換器２を使用するときに使用するアナログマルチプレ
クサ１の外部入力端子１Ａ〜１Ｈにディジタル信号を入
力することができるので、従来の如く、ディジタル信号
入力専用の外部入力端子を不要にでき、また、他のディ
ジタル端子とピンマルチプレクスするための付加回路も
不要にできる。
回路を試験する場合に用いるディジタル信号は、Ａ／Ｄ
変換器２を使用するときに使用するアナログマルチプレ
クサ１の外部入力端子１Ａ〜１Ｈにディジタル信号を入
力することができるので、従来の如く、ディジタル信号
入力専用の外部入力端子を不要にでき、また、他のディ
ジタル端子とピンマルチプレクスするための付加回路も
不要にできる。
【００３４】なお、上記の実施の形態において、外部入
力端子１Ａ〜１Ｈにディジタル信号が入力される場合
は、アナログスイッチＳＷ（１２）をすべてオフするよ
うに説明したが、ディジタルマルチプレクサ３によりデ
ィジタル信号６のみを選択するので、アナログスイッチ
ＳＷ（１２）の制御は行わなくても構わない。
力端子１Ａ〜１Ｈにディジタル信号が入力される場合
は、アナログスイッチＳＷ（１２）をすべてオフするよ
うに説明したが、ディジタルマルチプレクサ３によりデ
ィジタル信号６のみを選択するので、アナログスイッチ
ＳＷ（１２）の制御は行わなくても構わない。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
アナログマルチプレクサの外部入力端子をアナログ信号
入力とディジタル信号入力兼用にし、ディジタル信号入
力時はＡ／Ｄ変換器をスルーし、更にディジタルマルチ
プレクサを通してディジタル出力端子より取り出すこと
により、ディジタル出力端子に接続されたユーザ論理回
路に、アナログマルチプレクサの外部入力端子から入力
されたディジタル信号を直接入力するようにしたため、
新たにディジタル信号入力専用の外部入力端子を増やす
ことなく、また、他のディジタル端子とピンマルチプレ
クスするための付加回路も用いることなく、外部から直
接にユーザ論理回路にディジタル信号を入力して、ユー
ザ論理回路のテスタビリティを確保することができる。
アナログマルチプレクサの外部入力端子をアナログ信号
入力とディジタル信号入力兼用にし、ディジタル信号入
力時はＡ／Ｄ変換器をスルーし、更にディジタルマルチ
プレクサを通してディジタル出力端子より取り出すこと
により、ディジタル出力端子に接続されたユーザ論理回
路に、アナログマルチプレクサの外部入力端子から入力
されたディジタル信号を直接入力するようにしたため、
新たにディジタル信号入力専用の外部入力端子を増やす
ことなく、また、他のディジタル端子とピンマルチプレ
クスするための付加回路も用いることなく、外部から直
接にユーザ論理回路にディジタル信号を入力して、ユー
ザ論理回路のテスタビリティを確保することができる。
【図１】本発明の一実施の形態のブロック図である。
【図２】図１中のアナログマルチプレクサの１チャンネ
ル分の一例の回路図である。
ル分の一例の回路図である。
【図３】従来の一例のブロック図である。
１ アナログマルチプレクサ ２ アナログ／ディジタル変換器（Ａ／Ｄ変換器） ３ ディジタルマルチプレクサ ６ ８ビットのディジタル信号 ７ セレクト端子 ８ ディジタル信号出力端子 ９、１Ａ〜１Ｈ 外部入力端子 １０ アナログスイッチ制御端子 １１ ディジタル入力制御端子 １２ アナログスイッチ １３ アナログスイッチの出力端子 １４ ディジタル信号出力端子 Ｇ１ ２入力ＡＮＤ回路 Ｇ２、Ｇ３ インバータ Ｑ１、Ｑ３ Ｐチャンネルトランジスタ Ｑ２、Ｑ４ Ｎチャンネルトランジスタ Ｒ１ 保護抵抗
Claims (6)
- 【請求項１】 アナログ信号入力とディジタル信号入力
兼用の複数の外部入力端子から、アナログ信号がそれぞ
れ入力されたときにはそのうちの一のアナログ信号を選
択して第１の出力端子に出力し、前記複数の外部入力端
子からディジタル信号が入力されたときには、それらを
第２の出力端子に出力するアナログマルチプレクサと、 前記アナログマルチプレクサの第１の出力端子から出力
された前記アナログ信号をアナログ／ディジタル変換し
て、ディジタル信号を出力するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器から出力されたディジタル信号と、前
記アナログマルチプレクサの第２の出力端子から出力さ
れた前記外部入力ディジタル信号の一方を、セレクト端
子からのセレクト信号に応じて選択してディジタル出力
端子に出力するディジタルマルチプレクサとを有するこ
とを特徴とするアナログ／ディジタル変換装置。 - 【請求項２】 ユーザ論理回路の試験のため、前記ディ
ジタルマルチプレクサのディジタル出力端子は該ユーザ
論理回路に接続され、前記アナログマルチプレクサの複
数の外部入力端子にディジタル信号を入力し、前記ディ
ジタルマルチプレクサは前記アナログマルチプレクサの
第２の出力端子から出力された外部入力ディジタル信号
を選択することを特徴とする請求項１記載のアナログ／
ディジタル変換装置。 - 【請求項３】 前記アナログマルチプレクサの外部入力
端子の数は、前記Ａ／Ｄ変換装置の出力ディジタル信号
の量子化ビット数と同一であることを特徴とする請求項
１又は２記載のアナログ／ディジタル変換装置。 - 【請求項４】 前記アナログマルチプレクサは、第１の
制御信号によりオン／オフ制御され、前記外部入力端子
の入力信号を通過又は遮断するアナログスイッチと、第
２の制御信号によりゲート制御され、前記外部入力端子
の入力信号を通過又は遮断するゲート回路とよりなる回
路が、前記外部入力端子のそれぞれに対応して設けられ
た構成であることを特徴とする請求項１記載のアナログ
／ディジタル変換装置。 - 【請求項５】 前記外部入力端子にアナログ信号が入力
されるときは、前記第２の制御信号により前記ゲート回
路はゲート「閉」状態に制御されることを特徴とする請
求項４記載のアナログ／ディジタル変換装置。 - 【請求項６】 前記外部入力端子にディジタル信号が入
力されるときは、前記第２の制御信号により前記ゲート
回路はゲート「開」状態に制御されることを特徴とする
請求項４記載のアナログ／ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320852A JPH11154864A (ja) | 1997-11-21 | 1997-11-21 | アナログ／ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320852A JPH11154864A (ja) | 1997-11-21 | 1997-11-21 | アナログ／ディジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154864A true JPH11154864A (ja) | 1999-06-08 |
Family
ID=18125975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9320852A Pending JPH11154864A (ja) | 1997-11-21 | 1997-11-21 | アナログ／ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154864A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8410961B2 (en) | 2010-07-26 | 2013-04-02 | Renesas Electronics Corporation | Semiconductor integrated circuit |
| CN110212919A (zh) * | 2019-05-27 | 2019-09-06 | 长沙韶光半导体有限公司 | 用于16通道模拟多路复用器的esd保护装置及多路复用装置 |
| CN113658533A (zh) * | 2020-05-12 | 2021-11-16 | 三星显示有限公司 | 数模转换器以及包括其的显示装置的驱动电路 |
-
1997
- 1997-11-21 JP JP9320852A patent/JPH11154864A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8410961B2 (en) | 2010-07-26 | 2013-04-02 | Renesas Electronics Corporation | Semiconductor integrated circuit |
| CN110212919A (zh) * | 2019-05-27 | 2019-09-06 | 长沙韶光半导体有限公司 | 用于16通道模拟多路复用器的esd保护装置及多路复用装置 |
| CN113658533A (zh) * | 2020-05-12 | 2021-11-16 | 三星显示有限公司 | 数模转换器以及包括其的显示装置的驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481471A (en) | Mixed signal integrated circuit architecture and test methodology | |
| US5841382A (en) | Fast testing of D/A converters | |
| US6654916B1 (en) | Waveform generator, semiconductor testing device and semiconductor device | |
| JPS62232155A (ja) | 半導体集積回路装置 | |
| US4733168A (en) | Test enabling circuit for enabling overhead test circuitry in programmable devices | |
| US5583502A (en) | A-D converter testing circuit and D-A converter testing circuit | |
| EP0713617B1 (en) | D/a converter with symmetrical differential switching circuit | |
| KR100236997B1 (ko) | 오프셋 트리밍 장치 | |
| JP2872074B2 (ja) | デジタル・アナログ変換装置 | |
| JP2827062B2 (ja) | 集積回路 | |
| US5124704A (en) | Multi-comparator a/d converter with circuit for testing the operation thereof | |
| US7279936B2 (en) | Logic basic cell, logic basic cell arrangement and logic device | |
| US5343083A (en) | Analog/digital hybrid masterslice IC | |
| KR900007379B1 (ko) | 반도체 집적회로 | |
| US6173424B1 (en) | Programmable pulse generator and method for using same | |
| KR100387192B1 (ko) | 내부 전원 회로를 가진 반도체장치 | |
| EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
| JP3167537B2 (ja) | Ｄａコンバータ | |
| KR940022585A (ko) | 반도체 메모리 장치 및 그 장치의 동작 시험 방법 | |
| US6696990B2 (en) | Binary encoding circuit | |
| US4891534A (en) | Circuit for comparing magnitudes of binary signals | |
| US5657018A (en) | Bar graph decoder outputting thermometer code | |
| KR100190084B1 (ko) | 반도체 장치의 특정 모드 신호 발생 회로 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| JP2617611B2 (ja) | 半導体集積回路 |