JPH1115657A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロプログラム制御の情報処理装置にお
いて、制御記憶のサイズを縮減し、論理部と記憶素子部
を混載したチップ化を図る。 【解決手段】 制御記憶１６０のマイクロ命令の実行順
序を定めたシーケスンコードを格納するシーケンス記憶
１４０を設け、制御記憶１６０には、それぞれの固有の
機能のマイクロ命令のみを格納することで、制御記憶１
６０のサイズを抜本的に縮減する。そして、命令制御ユ
ニット１１０、シーケンス記憶アドレスレジスタ１２
０、アドレス加算器１３０、シーケンス記憶１４０、制
御記憶アドレスレジスタ１５０、制御記憶１６０及び制
御記憶データレジスタ１７０の全部あるいはその所望の
組み合わせごとにチップ化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプログラム制
御で命令処理を行う情報処理装置に係わり、特に論理回
路部と制御記憶等の記憶素子とを同一の半導体チップに
実装する情報処理装置に関する。

【０００２】

【従来の技術】従来のマイクロプログラム制御の情報処
理装置は、制御記憶に予め格納されているマイクロ命令
（マイクロ命令データ）をマイクロプログラムの処理手
順に従い、順次一定手順で読み出し、該マイクロ命令を
制御記憶データレジスタに一旦セットし、該制御記憶デ
ータレジスタから実行ユニットにマイクロ命令を送出
し、該実行ユニットに於いて該マイクロ命令の複数のフ
ィールドで指定された複数の動作を行なう方式が一般的
であった。

【０００３】図２は、従来のこの種の情報処理装置にお
けるマイクロ命令の読出し及び実行に関係する部分の構
成例で、１１０は命令制御ユニット（以下、ＩＵとい
う）、１５０は制御記憶アドレスレジスタ（以下、ＣＳ
ＡＲという）、１６０は制御記憶（以下、ＣＳとい
う）、１７０は制御記憶データレジスタ（以下、ＣＳＤ
Ｒという）、１８０は実行ユニット（以下、ＥＵとい
う）を示している。

【０００４】図２において、ＩＵ１１０は、図示しない
主記憶やバッファ記憶あるいは命令バッファ等から命令
の読み出しを行ない、該命令の解読を行なった後、該命
令に対応する先頭のＣＳのマイクロ命令アドレス（以
下、ＩＵセットアップアドレスという）を作成してＣＳ
ＡＲ１５０に送出する。ＣＳＡＲ１５０は、ＩＵ１１０
から送られるＩＵセットアップアドレスを受取り、セッ
トする。次に、該ＣＳＡＲ１５０は、このセットされた
ＣＳの先頭アドレスを用いてＣＳ１６０に対しマイクロ
命令読み出し要求を出し、ＣＳ１６０は該アドレスを用
いて目的とするマイクロ命令（マイクロ命令データ）を
読み出し、ＣＳＤＲ１７０に送出する。該ＣＳＤＲ１７
０は、ＣＳ１６０から送出されたマイクロ命令をセット
し、ＥＵ１８０に送出すると共に、該マイクロ命令内の
次に実行すべきマイクロ命令アドレスを保持しているブ
ランチアドレスフィールド（以下、ＢＡフィールドとい
う）のデータをＣＳＡＲ１５０に送出する。ＣＳＡＲ１
５０は、該マイクロ命令内のＢＡフィールドのデータを
セットし、ＣＳ１６０に対するマイクロ命令読み出し要
求の発行動作に戻る。以下、これの繰返しにより、主記
憶等から読み出された命令語の機能を実現する複数のマ
イクロ命令から構成されるマイクロプログラムが順次実
行される。

【０００５】一連の複数のマイクロ命令から構成される
マイクロプログラムの実行の終了は、該マイクロプログ
ラムを構成する最後のマイクロ命令内の動作終了フィー
ルド（以下、ＥＯＰフィールドという）の値をオンに設
定することで実現される。

【０００６】ＣＳ１６０から、ＥＯＰフィールドの値が
オンであるマイクロ命令が読み出されると、ＣＳＤＲ１
７０は、該マイクロ命令内の次に実行すべきマイクロ命
令アドレスを保持しているＢＡフィールドのデータをＣ
ＳＡＲ１５０に送出せず、前記ＥＯＰフィールドの値を
ＩＵ１１０に送出する。ＩＵ１１０は、オンであるＥＯ
Ｐフィールドの値を受け取ると、次命令の読み出しを行
い、その解読を行なった後、該命令に対応する先頭のＣ
Ｓのマイクロ命令アドレス（ＩＵセットアップアドレ
ス）を作成してＣＳＡＲ１５０に送出し、次命令のマイ
クロプログラムの実行を起動する。

【０００７】図３は、複数のマイクロ命令から構成され
るマイクロプログラム実行手順と複数のマイクロ命令の
つながりを示した図である。図２で説明したように、Ｉ
Ｕ１１０は、命令の読み出し、その解読を行なった後、
該命令に対応するＩＵセットアップアドレスを作成し、
ＣＳＡＲ１５０に送出してセットする。該ＣＳＡＲ１５
０にセットされたＩＵセットアップアドレスを用いて、
ＣＳ１６０から第１マイクロ命令を読み出し、ＣＳＤＲ
１７０にセットする。該第１マイクロ命令のＢＡフィー
ルドは、次に実行すべき第２マイクロ命令のＣＳのアド
レスを保持している。該第１マイクロ命令をＥＵ１８０
に送出すると共に、そのＢＡフィールドをＣＳＡＲ１５
０に送出してセットし、該ＢＡフィールドのアドレスを
用いて、第２マイクロ命令をＣＳ１６０から読み出し、
ＣＳＤＲ１７０にセットする。ここで、ＣＳ１６０から
の第２マイクロ命令の読み出しには、ＩＵセットアップ
アドレスは使用されない。

【０００８】前記第１マイクロ命令のＢＡフィールドを
用いてＣＳ１６０から読み出され、ＣＳＤＲ１７０にセ
ットされた第２マイクロ命令のＢＡフィールドは、同様
に、次に実行すべき第３マイクロ命令のＣＳのアドレス
を保持している。該第２マイクロ命令のＢＡフィールド
をＣＳＡＲ１５０に送出してセットさせ、次の第３マイ
クロ命令をＣＳ１６０から読み出す。

【０００９】以上の動作を繰り返して、第ｎマイクロ命
令がＣＳ１６０から読み出され、ＣＳＤＲ１７０にセッ
トされたとする。該ＣＳＤＲ１７０にセットされた第ｎ
マイクロ命令のＢＡフィールドは、次に実行すべき第ｎ
＋１マイクロ命令のＣＳのアドレスを保持しており、該
第ｎマイクロ命令のＢＡフィールドをＣＳＡＲ１５０に
送出してセットし、第ｎ＋１マイクロ命令をＣＳ１６０
から読み出し、ＣＳＤＲ１７０にセットする。図３で
は、該第ｎ＋１マイクロ命令は、一連の複数のマイクロ
命令から構成されるマイクロプログラム処理手順の最後
のマイクロ命令である。この最終マイクロ命令のＥＯＰ
フィールドの値はオンに設定されているので、ＣＳＤＲ
１７０は、該マイクロ命令の次に実行すべきマイクロ命
令アドレスを保持しているＢＡフィールドをＣＳＡＲ１
５０に送出せず、前記オンであるＥＯＰフィールドの値
をＩＵ１１０に送出し、ＩＵ１１０の次命令の読み出し
と解読動作を起動する。

【００１０】次に、従来のこの種の情報処理装置の命令
機能が、複数のマイクロ命令から構成されるマイクロプ
ログラム処理手順で構成される場合の個々のマイクロ命
令のＣＳ内での記述頻度について説明する。

【００１１】図４は、複数のマイクロ命令の複数の機能
を組み合わせて１つの命令機能を実現した場合の、個々
の命令に対する複数のマイクロ命令機能の組合せとプロ
グラミング順序を示した図である。図４において、
（１）は、記憶領域間のデータ移動を行なう機能を持つ
命令Ａを、複数のマイクロ命令機能の組合せで実現した
場合のプログラミング順序の例である。また、（２）
は、記憶領域間のデータの排他的論理和を行なう機能を
持つ命令Ｂを、複数のマイクロ命令機能の組合せで実現
した場合のプログラミング順序の例である。

【００１２】まず、図４の（１）について、個々のマイ
クロ命令機能とその役割を説明する。なお、最初のアド
レスａａはＩＵのセットアップで指定されるものであ
る。

【００１３】アドレスａａ ： マイクロ命令ＢＯＰ
は、ＩＵからセットアップされる命令実行の開始に必要
な命令語のオペランドのパラメータをＥＵ内のハードウ
ェアに設定させる。本例では、データの移動元及び移動
先の記憶領域アドレスとデータの長さが、命令語のオペ
ランドのパラメータとしてＥＵ内のハードウェアに設定
される。その後、アドレスａｂに分岐する。

【００１４】アドレスａｂ ： マイクロ命令ＣＣは、
ＥＵ内のハードウェアであるカウンタをクリアする。そ
の後、アドレスａｃに分岐する。

【００１５】アドレスａｃ ： マイクロ命令Ｌは、ア
ドレスａａのマイクロ命令ＢＯＰでＥＵ内のハードウェ
アに設定されたデータの移動元記憶領域アドレスを用い
て、指定された記憶データをＥＵ内のハードウェアレジ
スタにロードする。その後、アドレスａｄに分岐する。

【００１６】アドレスａｄ ： マイクロ命令ＳＴは、
アドレスａａのマイクロ命令ＢＯＰによりＥＵ内のハー
ドウェアに設定されたデータの移動先記憶領域アドレス
を用いて、ＥＵ内のハードウェアレジスタにアドレスａ
ｃのマイクロ命令Ｌでロードされたデータを、該指定さ
れた記憶領域にストアする。その後、アドレスａｅに分
岐する。

【００１７】アドレスａｅ ： マイクロ命令ＭＣは、
ＥＵ内のハードウェアであるカウンタをアドレスａｄの
マイクロ命令ＳＴでストアされたデータ長の値を用いて
更新する。その後、アドレスａｆに分岐する。

【００１８】アドレスａｆ ： マイクロ命令ＴＣは、
アドレスａｅのマイクロ命令ＭＣで更新されたＥＵ内の
ハードウェアであるカウンタとアドレスａａのマイクロ
命令ＢＯＰでＥＵ内のハードウェアレジスタに設定され
た命令語のオペランドで指定されたデータの長さとを比
較する。その後、アドレスａｇに分岐する。

【００１９】アドレスａｇ ： マイクロ命令ＢＣは、
アドレスａｆのマイクロ命令ＴＣでの比較の結果を調
べ、該比較結果が一致であればアドレスａｋに分岐し、
不一致であれば通常の実行順であるアドレスａｈに分岐
する。

【００２０】アドレスａｈ ： マイクロ命令ＭＡは、
アドレスａｃのマイクロ命令Ｌで使用したところのＥＵ
内のハードウェアに保持されているデータの移動元記憶
領域アドレスを次の移動元記憶領域アドレスに更新す
る。その後、アドレスａｉに分岐する。

【００２１】アドレスａｉ ： マイクロ命令ＭＡは、
アドレスａｄのマイクロ命令ＳＴで使用したところのＥ
Ｕ内のハードウェアに保持されているデータの移動先記
憶領域アドレスを次の移動先記憶領域アドレスに更新す
る。その後、アドレスａｊに分岐する。

【００２２】アドレスａｊ ： マイクロ命令ＢＣは、
このステップでは、無条件にアドレスａｃに分岐させる
用途に使用される。その後、アドレスａｃに分岐する。

【００２３】アドレスａｋ ： マイクロ命令ＥＯＰ
は、現在実行している命令機能を構成する複数のマイク
ロ命令の処理手順の実行の終了を示し、現在実行してい
る命令の次の命令の実行の開始に必要なオペランドのパ
ラメータをＥＵ内のハードウェアに設定させるため、Ｉ
Ｕからのセットアップ動作を起動する。このステップで
のマイクロ命令での分岐動作は無い。

【００２４】次に、図５の（２）について、個々のマイ
クロ命令機能とその役割を説明する。なお、最初のアド
レスｂａはＩＵのセットァップアドレスで指定されるも
のである。

【００２５】アドレスｂａ ： マイクロ命令ＢＯＰ
は、ＩＵからセットアップされる命令実行の開始に必要
なオペランドのパラメータをＥＵ内のハードウェアに設
定させる。本例では、第１データの読み出し元の記憶領
域アドレスと第２データの読み出し元及び格納先の記憶
領域アドレスとデータの長さがオペランドのパラメータ
としてＥＵ内のハードウェアに設定される。その後、ア
ドレスｂｂに分岐する。 アドレスｂｂ ： マイクロ命令ＣＣは、ＥＵ内のハー
ドウェアであるカウンタをクリアする。その後、アドレ
スｂｃに分岐する。

【００２６】アドレスｂｃ ： マイクロ命令Ｌは、ア
ドレスｂａのマイクロ命令ＢＯＰでＥＵ内のハードウェ
アに設定された第１データの読み出し元記憶領域アドレ
スを用いて、指定された記憶データ（第１データ）をＥ
Ｕ内のハードウェアレジスタにロードする。その後、ア
ドレスｂｄに分岐する。

【００２７】アドレスｂｄ ： マイクロ命令Ｌは、ア
ドレスｂａのマイクロ命令ＢＯＰでＥＵ内のハードウェ
アに設定された第２データの読み出し元及び格納先の記
憶領域アドレスを用いて、指定された記憶データ（第２
データ）をＥＵ内のハードウェアレジスタにロードす
る。その後、アドレスｂｅに分岐する。

【００２８】アドレスｂｅ ： マイクロ命令ＸＲは、
アドレスｂｃのマイクロ命令ＬでＥＵ内のハードウェア
レジスタにロードされた第１データとアドレスｂｄのマ
イクロ命令ＬでＥＵ内のハードウェアレジスタにロード
された第２データの排他的論理和をとり、結果をＥＵ内
のハードウェアレジスタに置く。その後、アドレスｂｆ
に分岐する。

【００２９】アドレスｂｆ ： マイクロ命令ＳＴは、
アドレスｂａのマイクロ命令ＢＯＰでＥＵ内のハードウ
ェアに設定された第２データの読み出し元及び格納先の
記憶領域アドレスを用いて、アドレスｂｅのマイクロ命
令ＸＲで得られＥＵ内のハードウェアレジスタに置かれ
た排他的論理和の結果を、該指定された記憶領域にスト
アする。その後、アドレスｂｇに分岐する。

【００３０】アドレスｂｇ ： マイクロ命令ＭＣは、
ＥＵ内のハードウェアであるカウンタをアドレスｂｆの
マイクロ命令ＳＴでストアされたデータ長の値を用いて
更新する。その後、アドレスｂｈに分岐する。

【００３１】アドレスｂｈ ： マイクロ命令ＴＣは、
アドレスｂｇのマイクロ命令ＭＣで更新されたＥＵ内の
ハードウェアであるカウンタと、アドレスｂａのマイク
ロ命令ＢＯＰでＥＵ内のハードウェアに設定されたデー
タの長さとを比較する。その後、アドレスｂｉに分岐す
る。

【００３２】アドレスｂｉ ： マイクロ命令ＢＣは、
アドレスｂｈのマイクロ命令ＴＣでの比較の結果を調
べ、該比較結果が一致であればアドレスｂｍに分岐し、
不一致であれば通常の実行順番であるアドレスｂｃに分
岐する。

【００３３】アドレスｂｊ ： マイクロ命令ＭＡは、
アドレスｂｃのマイクロ命令Ｌで使用したＥＵ内のハー
ドウェアに保持されている第１データの読み出し元記憶
領域アドレスを、次の読み出し元記憶領域アドレスに更
新する。その後、アドレスｂｋに分岐する。

【００３４】アドレスｂｋ ： マイクロ命令ＭＡは、
アドレスｂｄのマイクロ命令Ｌ及びアドレスｂｆのマイ
クロ命令ＳＴで使用したＥＵ内のハードウェアに保持さ
れている第２データの読み出し元及び格納先の記憶領域
アドレスを、次の読み出し元及び格納先記憶領域アドレ
スに更新する。その後、アドレスｂｌに分岐する。

【００３５】アドレスｂｌ ： マイクロ命令ＢＣは、
このステップでは無条件にアドレスｂｃに分岐させる用
途に使用される。その後、アドレスｂｃに分岐する。

【００３６】アドレスｂｍ ： マイクロ命令ＥＯＰ
は、現在実行している命令を構成する複数のマイクロ命
令の実行の終了を示し、現在実行している命令の次の命
令の実行の開始に必要なオペランドのパラメータをＥＵ
内のハードウェアに設定させるため、ＩＵからのセット
アップ動作を起動する。このステップでのマイクロ命令
での分岐動作は無い。

【００３７】以上述べたように、従来のマイクロプログ
ラム制御方式の情報処理装置は、制御記憶に予め格納さ
れているマイクロ命令を、マイクロプログラムの処理手
順に従い、順次一定手順で読み出し、該マイクロ命令を
制御記憶データレジスタ（ＣＳＤＲ）に一旦セットし、
該制御記憶データレジスタから該マイクロ命令の実行を
司る実行ユニットに順次送出し、該実行ユニットに於い
て該マイクロ命令の複数のフィールドで指定された複数
の動作を実行する方式が一般的であった。そして、ＣＳ
アドレスの生成からマイクロ命令の読み出し及び該マイ
クロ命令の実行の繰返しは、それぞれのマイクロ命令の
一部がのフィールド次に実行すべきマイクロ命令のアド
レスを指定する構造とすることで実現していた。

【００３８】かかる従来のマイクロプログラム制御方式
による情報処理装置においては、命令機能を複数のマイ
クロ命令の複数の機能を組み合わせて実現する場合、同
一マイクロ命令を異なるＣＳアドレス上に複数格納して
おく必要が頻繁に発生する。例えば、図４において、記
憶領域間のデータ移動を行なう機能を持つ命令Ａと記憶
領域間のデータの排他的論理和を行なう機能を持つ命令
Ｂを、それぞれ複数のマイクロ命令機能の組合せで実現
した場合、ＢＯＰ，ＣＣ，ＳＴ，ＭＣ，ＴＣ，ＥＯＰな
るマイクロ命令は２ヵ所で使用され、Ｌなるマイクロ命
令は３ヵ所で、そして、ＢＣとＭＡなるマイクロ命令は
４ヵ所で使用されている。つまり、１０種類のマイクロ
命令が２２ヵ所の異なるＣＳアドレス上に重複して格納
されることになる。

【００３９】なお、情報処理装置のマイクロ命令の読出
し及び実行の方法に関する従来公知文献としては、例え
ば、Ｓamir Ｓ．Ｈusson著、Ｐrentice−Ｈall，Ｉnc発
行“Ｍicro Ｐrogramming：Ｐrinciples and Ｐractice
s”等が挙げられる。

【００４０】

【発明が解決しようとする課題】情報処理装置の命令語
が通常、数百命令からなることを考慮すると、同一マイ
クロ命令を異なるＣＳアドレス上に複数格納すること
は、マイクロ命令の種類数と比較して極めて大容量のＣ
Ｓの設置が要求されるという結果をもたらす。この大容
量のＣＳの設置の要求は、情報処理装置が使用するマイ
クロ命令の語長が、通常の情報処理装置が使用する機械
語レベルの命令語長と比較して極めて長いため、物理的
なＣＳのサイズの増大を招くことになり、この物理的な
ＣＳのサイズの増大は情報処理装置のハードウェアによ
るＣＳに対するアクセス時間の増大に直結し、このＣＳ
に対するアクセス時間の増大は、マイクロプログラム制
御で命令処理を行なう情報処理装置の性能向上を図る上
で無視しえない重要な問題である。

【００４１】さらに、この物理的なＣＳサイズの増大
は、情報処理装置を構成する最も重要な部品である大規
模集積回路のチップ面積の増大につながり、これは情報
処理装置の製造コストが増加するという、工業製品を製
造する上での工業的問題が存在し、この工業的問題も無
視しえない、重大な問題である。

【００４２】本発明の目的は、機械語レベルの命令機能
を実現する為に複数のマイクロ命令の複数の機能を組み
合わせて、マイクロプログラム処理手順を情報処理装置
に組み込んだ時、同一マイクロ命令を異なるＣＳアドレ
ス上に複数個格納しておく必要性をなくして、ＣＳサイ
ズの抜本的な縮減を可能にし、演算や制御を行う論理回
路部とＣＳ等の記憶素子とを同一の半導体チップに実装
して、情報処理装置のハードウェアの命令処理性能を大
幅に向上させ、且つ、工業的コストを抑えた情報処理装
置を提供することにある。

【００４３】

【課題を解決するための手段】上記目的を達成するた
め、本発明にかかるマイクロプログラム制御の情報処理
装置は、複数のマイクロ命令を格納する制御記憶と、前
記制御記憶に格納されているマイクロ命令の実行順序を
定めた複数のシーケンスコードを格納するシーケンス記
憶と、処理する命令に対応して、前記シーケンス記憶の
読出しアドレスを生成する手段と、前記生成されたアド
レスを用いて前記シーケンス記憶から前記シーケンスコ
ードを順次読み出す手段と、前記シーケンス記憶から読
み出されたシーケンスコードを前記制御記憶の読出しア
ドレスに用いて前記制御記憶のマイクロ命令を順次読み
出す手段からなることを前提とする。

【００４４】そして、本発明は、このような構成のマイ
クロプログラム制御の情報処理装置において、制御記
憶、シーケンス記憶、シーケンス記憶の読出しアドレス
を生成する手段、シーケンス記憶から前記シーケンスコ
ードを順次読み出す手段、及び、シーケンスコードを読
出しアドレスとして制御記憶のマイクロ命令を順次読み
出す手段の全部あるいはその所望の組み合わせごとに一
つの半導体チップで実装したことを特徴とするものであ
る。

【００４５】

【発明の実施の形態】以下、本発明の情報処理装置の実
施の形態を図面を用いて詳細に説明する。

【００４６】図１は、本発明で半導体チップ化の対象と
する情報処理装置の一実施例を示すブロック図で、特
に、マイクロ命令の読出し及び実行に関係する部分の構
成を示したものである。図１において、１１０は命令制
御ユニット（ＩＵ）、１２０はシーケンス記憶アドレス
レジスタ（以下、ＳＳＡＲという）、１３０はアドレス
加算器、１４０はシーケンス記憶（以下、ＳＳとい
う）、１５０は制御記憶アドレスレジスタ（ＣＳＡ
Ｒ）、１６０は制御記憶（ＣＳ）、１７０は制御記憶デ
ータレジスタ（ＣＳＤＲ）、１８０は実行ユニット（Ｅ
Ｕ）である。図２の従来の構成とは、ＳＳＡＲ１２０、
アドレス加算器１３０及びＳＳ１４０を付加した点が異
なる。

【００４７】ＩＵ１１０は、図示しない主記憶やバッフ
ァ記憶から命令の読み出しを行ない、該命令の解読を行
なった後、該命令に対応する先頭のシーケンスコードを
格納しているＳＳ１４０のアドレス（以下、シーケンス
コードアドレスという）を作成し、信号線１１１を介し
てＳＳＡＲ１２０に送り出す。図２のＩＵ１１０は命令
に対応する先頭のマイクロ命令のＣＳアドレスを作成し
たが、本ＩＵ１１０では、シーケンスコードアドレスを
作成する点が相違する。

【００４８】ＳＳＡＲ１２０は、信号線１１１を介し
て、ＩＵ１１０から送られて来たシーケンスコードアド
レスを一旦セットし、信号線１２１を介して、ＳＳ１４
０に対し読み出し要求を送出すると共に、アドレス加算
器１３０に対して該シーケンスコードを送出する。更
に、ＳＳＡＲ１２０は、後述するアドレス加算器１３
０、ＣＳＡＲ１５０、ＣＳＤＲ１７０などから、信号線
１３１、信号線１５１又は信号線１７２を介して送られ
てくる、同様のＳＳ１４０のアドレスを指定するシーケ
ンスコードアドレスをセットし、信号線１２１を介し
て、ＳＳ１４０に対して読み出し要求を送出すると共
に、アドレス加算器１３０に該シーケンスコードアドレ
スを送出する役割を有する。

【００４９】アドレス加算器１３０は、ＳＳＡＲ１２０
から信号線１２１を介して送られて来るシーケンスコー
ドアドレスの値を更新し、信号線１３１を介してＳＳＡ
Ｒ１２０に送出する役割を有する。これにより、ＳＳＡ
Ｒ１２０は、次にこの更新されたシーケンスコードアド
レスの値でＳＳ１４０に対して読み出し要求を送出し、
同時に、該更新されたシーケンスコードアドレスをアド
レス加算器１３０に送る。以下、これを繰り返す。

【００５０】ＳＳ１４０は、ＣＳ１６０のマイクロ命令
アドレスを指定する複数のシーケンスコードを格納する
記憶装置であり、ＳＳＡＲ１２０からのシーケンスコー
ドアドレスを伴う読み出し要求により、指定されたシー
ケンスコードを読み出し、信号線１４１を介してＳＳＡ
Ｒ１５０に送出する。更に、ＳＳ１４０は、後述するＥ
ＯＰフィールド又はＰＥＯＰフィールドの値がオンであ
るシーケンスコードが読み出されると、該ＥＯＰ又はＰ
ＥＯＰフィールドの値を信号線１４２を介してＳＳＡＲ
１２０に送出する。これを受けて、ＳＳＡＲ１２０は次
のシーケンスアドレスをＳＳ１４０に送出することを抑
止する。

【００５１】ＣＳＡＲ１５０は、ＳＳ１４０から送られ
るシーケンスコードを受取り、一旦セットした後、該セ
ットされたシーケンスコードをＣＳ１６０の読み出しア
ドレスに用いて、信号線１２１を介し、ＣＳ１６０に対
して読み出し要求を出す。また、ＣＳＡＲ１５０は、Ｅ
ＯＰフィールド又はＰＥＯＰフィールドの値がオンであ
るシーケンスコードがＳＳ１４０から読み出され、これ
が１区間ピッチ遅れてセットされた場合、該ＥＯＰ又は
ＰＥＯＰフィールドの値を信号線１５２を介してＩＵ１
１０に送出する。これを受けて、ＩＵ１１０は次命令の
読み出し、その解読及びシーケンスコードアドレスの作
成を開始することになる。更に、ＣＳＡＲ１５０は、後
述するように、シーケンスコードのフラグに基づいて、
必要に応じて当該セットされたシーケンスコードをＳＳ
ＡＲ１２０に送ることで、ＳＳ１４０からのシーケンス
コードの読み出し順序を変更する役割を有している。

【００５２】ＣＳ１６０は、それぞれが固有の機能の複
数のマイクロ命令を格納し、ＣＳＡＲ１５０から送られ
たシーケンスコードを用いて目的とするマイクロ命令を
読み出し、該読み出したマイクロ命令（マイクロ命令デ
ータ）を信号線１６１を介してＣＳＤＲ１７０に送出す
る。

【００５３】ＣＳＤＲ１７０は、ＣＳ１６０から前記の
如くの手順で読み出されたマイクロ命令を受取り、一旦
セットした後、該セットされたマイクロ命令を信号線１
７１を介して、ＥＵ１８０に送出する。また、ＣＳＤＲ
１７０は、必要に応じて、マイクロ命令のＢＡフィール
ドの内容を、信号線１７２を介してＳＳＡＲ１２０に送
ることで、ＳＳ１４０の次に読み出すべきシーケンスコ
ードのアドレスに使用したり、更には、マイクロ命令の
ＥＯＰフィールドの内容をＩＵ１１０に送って、該ＩＵ
１１０での次命令の読出しを起動したりする役割を有し
ている。なお、破線で示したように、必要によっては、
従来と同様にマイクロ命令のＢＡフィールドの内容を直
接ＣＳ１６０の読み出しアドレスに使用することもでき
る。

【００５４】図５は、ＳＳ１４０内に格納される１つの
シーケンスコードエントリの形式と内容を示した図であ
る。ここで、１つのシーケンスコードエントリはコード
タイプフィールド５０１、アドレスフィールド５０２、
ＰＥＯＰフィールド５０３及びＥＯＰフィールド５０４
の４つのフィールドから構成される。

【００５５】シーケンスコードエントリのコードタイプ
フィールド５０１には、該シーケンスコードエントリの
アドレスフィールド５０２のタイプを指定するフラグが
格納される。更に、本フィールド５０１には、対応する
ＣＳ内のマイクロ命令の種類を認識する情報も格納され
る。

【００５６】アドレスフィールド５０２には、該シーケ
ンスコードエントリに対応するＣＳ１６０内のマイクロ
命令のアドレスまたは次に読み出されるべきシーケンス
コードエントリのアドレスが格納される。アドレスフィ
ールド５０２が、どちらのアドレス情報を保持している
かは、コードタイプフィールド５０１のフラグで判別さ
れる。アドレスフィールド５０２が、次に読み出される
べきシーケンスコードエントリのアドレスである場合、
該アドレスフィールド５０２の内容はＳＳＡＲ１２０に
送られて、次に読み出されるシーケンスコードエントリ
のアドレスとして使われ、シーケンスコードエントリの
読み出し順序が変更される。

【００５７】ＥＯＰフィールド５０３には、一連のシー
ケンスコードエントリから構成されるマイクロプログラ
ム処理手順の実行の終了を示すフラグが設定される。該
ＥＯＰフィールド５０３の値がオンであるシーケンスコ
ードエントリがＳＳ１４０から読み出されると、該オン
であるＥＯＰフィールドの内容は即座にＳＳＡＲ１２０
に送られ、更に、１区間ピッチ遅れでＩＵ１１０に送ら
れる。これを受けて、ＳＳＡＲ１２０はＳＳ１４０に対
する次のシーケンスコードアドレスの送出を抑止し、１
区間ピッチ後、ＩＵ１１０では次命令の読み出しと解読
を行なった後、該命令に対応する先頭のＳＳ１４０のシ
ーケンスコードアドレスを作成してＳＳＡＲ１２０に送
出し、次命令のシーケンスコードの読み出しを起動す
る。

【００５８】ＰＥＯＰフィールド５０４には、一連のシ
ーケンスコードエントリから構成されるマイクロプログ
ラムの実行の擬似的な終了を示すフラグが設定される。
該ＰＥＯＰフィールド５０４の値がオンであるシーケン
スコードエントリＳＳ１４０からが読み出されると、一
連のシーケンスコードエントリから構成されるマイクロ
プログラムの実行が終了していなくとも、該ＰＥＯＰフ
ィールド５０４の値は同様にＳＳＡＲ１２０やＩＵ１１
０に送られる。これを受け取った場合のＳＳＡＲ１２
０、ＩＵ１１０の動作は前記ＥＯＰフィールドの場合と
同様である。

【００５９】次に、図１の構成による情報処理装置にお
いて、命令語をＩＵ１１０によって読出して解読し、対
応するシーケンスコードエントリのＳＳ１４０内のアド
レスを生成し、該アドレスを用いてＳＳ１４０をアクセ
スして目的とするシーケンスコードを読み出し、該読み
出されたシーケンスコードから対応するマイクロ命令の
ＣＳ１６０内のアドレスを得、該アドレスを用いてＣＳ
１６０をアクセスして目的とするマイクロ命令を読み出
し、該読み出されたマイクロ命令を用いてＥＵ１６０を
動作させる、マイクロ命令の繰返し実行制御の手順及び
その時間関係を説明する。

【００６０】図６は、シーケンスコードの読出しと実行
に伴うＩＵセットアップ、ＳＳＡＲ１２０ヘのＳＳアド
レスのセット、アドレス加算器１３０によるＳＳアドレ
スの加算、ＳＳ１４０ヘのシーケンスコードエントリ読
み出しアクセス要求の発行、ＣＳＡＲ１５０ヘのＣＳア
ドレスのセット、ＣＳ１６０ヘのマイクロ命令読み出し
アクセス要求の発行、ＣＳＤＲ１７０への読み出しマイ
クロ命令のセット及びＥＵ１８０でのマイクロファンク
ションの実行の時間関係を示したタイムチャートであ
る。

【００６１】区間Ｔ１ ： 区間Ｔ１に於いて、ＩＵ１
１０は命令の読み出しを行ない、該命令の解読を行なっ
た後、該命令に対応するＩＵセットアップシーケンスコ
ード（シーケンスコードエントリ＃１）アドレスを作成
し、ＳＳＡＲ１２０に送出する。

【００６２】区間Ｔ２ ： 区間Ｔ２に於いて、ＳＳＡ
Ｒ１２０は区間Ｔ１でＩＵ１１０から送られたＩＵセッ
トアップシーケンスコード（シーケンスコードエントリ
＃１）アドレスを受取り且つセットし、その後、該セッ
トされたＩＵセットアップシーケンスコード（シーケン
スコードエントリ＃１）アドレスを用いてＳＳ１４０に
対し読み出し要求を出す。同時に、ＳＳＡＲ１２０は、
該ＩＵセットアップシーケンスコード（シーケンスコー
ドエントリ＃１）アドレスをアドレス加算器１３０に送
出し、アドレス加算器１３０は、受け取ったＩＵセット
アップシーケンスコードアドレスの値に１を加えてその
結果（シーケンスコードエントリ＃２アドレス）をＳＳ
ＡＲ１２０に送り返す。

【００６３】区間Ｔ３ ： 区間Ｔ３に於いて、ＳＳ１
４０は、区間Ｔ２でＳＳＡＲ１２０から送られたシーケ
ンスコード（シーケンスコードエントリ＃１）アドレス
を伴う該ＳＳ１４０に対する読み出し要求により、指定
されたアドレスの内容（シーケンスコードエントリ＃
１）を読み出し、ＣＳＡＲ１５０に送出する。ＳＳＡＲ
１２０は、区間Ｔ２でアドレス加算器１３０から送られ
たシーケンスコード（シーケンスコードエントリ＃２）
アドレスを受取り且つセットし、その後、該セットされ
たシーケンスコード（シーケンスコードエントリ＃２）
アドレスを用いてＳＳ１４０に対し読み出し要求を出
す。同時に、ＳＳＡＲ１２０は、該シーケンスコード
（シーケンスコードエントリ＃２）アドレスをアドレス
加算器１３０に送出し、アドレス加算器１３０は、受け
取ったシーケンスコード（シーケンスコードエントリ＃
２）アドレスの値に１を加えて、その結果（シーケンス
コードエントリ＃３アドレス）をＳＳＡＲ１２０に送り
返す。

【００６４】区間Ｔ４ ： 区間Ｔ４に於いて、ＣＳＡ
Ｒ１５０は区間Ｔ３でＳＳ１４０から送られたシーケン
スコード（シーケンスコードエントリ＃１）を受取り且
つセットし、その後、該セットされたシーケンスコード
（シーケンスコードエントリ＃１）をＣＳアドレスに用
いてＣＳ１６０に対し読み出し要求を出す。ＳＳ１４０
は、区間Ｔ３でＳＳＡＲ１２０から送られたシーケンス
コード（シーケンスコードエントリ＃２）アドレスを伴
う該ＳＳ１４０に対する読み出し要求により、指定され
たアドレスの内容（シーケンスコードエントリ＃２）を
読み出し、ＣＳＡＲ１５０に送出する。ＳＳＡＲ１２０
は、区間Ｔ３でアドレス加算器１３０から送られたシー
ケンスコード（シーケンスコードエントリ＃３）アドレ
スを受取り且つセットし、その後、該セットされたシー
ケンスコード（シーケンスコードエントリ＃３）アドレ
スを用いてＳＳ１４０に対し読み出し要求を出す。同時
に、ＳＳＡＲ１２０は、該シーケンスコード（シーケン
スコードエントリ＃３）アドレスをアドレス加算器１３
０に送出し、アドレス加算器５３０は受け取ったシーケ
ンスコード（シーケンスコードエントリ＃３）アドレス
の値に１を加えて、その結果（シーケンスコードエント
リ＃４）アドレスをＳＳＡＲ１２０に送り返す。

【００６５】区間Ｔ５ ： 区間Ｔ５に於いて、ＣＳ１
６０は区間Ｔ４でＣＳＡＲ１５０から送られたＣＳアド
レス（マイクロ命令エントリ＃１アドレス）を伴う該Ｃ
Ｓ１６０に対する読み出し要求により、指定されたアド
レスの内容（マイクロ命令エントリ＃１）を読み出し、
ＣＳＤＲ１７０に送出する。ＣＳＡＲ１５０は、区間Ｔ
４で該ＳＳ１４０から送られたシーケンスコード（シー
ケンスコードエントリ＃２）を受取り且つセットし、そ
の後、該セットされたシーケンスコード（シーケンスコ
ードエントリ＃２）をＣＳアドレスに用いてＣＳ１６０
に対し読み出し要求を出す。ＳＳ１４０は、区間Ｔ４で
ＳＳＡＲ１２０から送られたシーケンスコード（シーケ
ンスコードエントリ＃３）アドレスを伴う該ＳＳ１４０
に対する読み出し要求により、指定されたアドレスの内
容（シーケンスコードエントリ＃３）を読み出し、ＣＳ
ＡＲ１６０に送出する。ＳＳＡＲ１２０は、区間Ｔ４で
アドレス加算器１３０から送られたシーケンスコード
（シーケンスコードエントリ＃４）アドレスを受取り且
つセットし、その後、該セットされたシーケンスコード
（シーケンスコードエントリ＃４）アドレスを用いてＳ
Ｓ１４０に対し読み出し要求を出す。同時に、ＳＳＡＲ
１２０は、該シーケンスコード（シーケンスコードエン
トリ＃４）アドレスをアドレス加算器１３０に送出し、
アドレス加算器１３０は受け取ったシーケンスコード
（シーケンスコードエントリ＃４）アドレスの値に１を
加えて、その結果（シーケンスコードエントリ＃５アド
レス）をＳＳＡＲ１２０に送り返す。

【００６６】区間Ｔ６ ： 区間Ｔ６に於いて、ＣＳＤ
Ｒ１７０は区間Ｔ５でＣＳ１７０から送られて来たマイ
クロ命令（マイクロ命令エントリ＃１）をセットし、Ｅ
Ｕ１８０に送出する。ＣＳ１６０は、区間Ｔ５でＣＳＡ
Ｒ１５０から送られて来たＣＳアドレス（マイクロ命令
エントリ＃２アドレス）を伴う該ＣＳ１６０に対する読
み出し要求により、指定されたアドレスの内容（マイク
ロ命令エントリ＃２）を読み出し、ＣＳＤＲ１７０に送
出する。ＣＳＡＲ１５０は、区間Ｔ５でＳＳ１４０から
送られて来たシーケンスコード（シーケンスコードエン
トリ＃３）を受取り且つセットし、その後、該セットさ
れたシーケンスコード（シーケンスコードエントリ＃
３）をＣＳアドレスに用いてＣＳ１６０に対し読み出し
要求を出す。ＳＳ１４０は、区間Ｔ５でＳＳＡＲ１２０
から送られたシーケンスコード（シーケンスコードエン
トリ＃４）アドレスを伴う該ＳＳ１４０に対する読み出
し要求により、指定されたアドレスの内容（シーケンス
コードエントリ＃４）を読み出し、ＣＳＡＲ１５０に送
出する。ここで、シーケンスコードエントリ＃４のＥＯ
Ｐフィールドがオンとなっているとする。ＳＳＡＲ１２
０は、区間Ｔ５でアドレス加算器１３０から送られたシ
ーケンスコード（シーケンスコードエントリ＃５）アド
レスを受取り且つセットし、その後、該セットされたシ
ーケンスコード（シーケンスコードエントリ＃５）アド
レスを用いてＳＳ１４０に対し読み出し要求を出そうと
するが、前記シーケンスコードエントリ＃４アドレスで
ＳＳ１４０から読み出されたＳＳ１４０の内容であるシ
ーケンスコード（シーケンスコードエントリ＃４）のＥ
ＯＰフィールドがオンとなっているため、当該シーケン
スコード（シーケンスコードエントリ＃５）アドレスに
よるＳＳ１４０に対する読み出し要求を抑止する。同時
に、ＳＳＡＲ１２０は、前記シーケンスコード（シーケ
ンスコードエントリ＃５）アドレスをアドレス加算器１
３０に送出し、アドレス加算器１３０は受け取ったシー
ケンスコード（シーケンスコードエントリ＃５）アドレ
スの値に１を加えて、その結果（シーケンスコードエン
トリ＃６アドレス）をＳＳＡＲ１２０に送り返そうとす
るが、前記シーケンスコード（シーケンスコードエント
リ＃４）のＥＯＰフィールドがオンとなっているため、
該ＳＳＡＲ１２０に対する前記アドレス加算器１３０か
らの加算結果の送付を抑止する。

【００６７】区間Ｔ７ ： 区間Ｔ７に於いて、ＥＵ１
８０は区間Ｔ６でＣＳＤＲ１７０から送られて来たマイ
クロ命令（マイクロ命令エントリ＃１）の実行を行な
う。ＣＳＤＲ１７０は、区間Ｔ６でＣＳ１７０から送ら
れて来たマイクロ命令（マイクロ命令エントリ＃２）を
セットし、ＥＵ１８０に送出する。ＣＳ１６０は、区間
Ｔ６でＣＳＡＲ１５０から送られたＣＳアドレス（マイ
クロ命令エントリ＃３アドレス）を伴う該ＣＳ１６０に
対する読み出し要求により、指定されたアドレスの内容
（マイクロ命令エントリ＃３）を読み出し、ＣＳＤＲ１
７０に送出する。ＣＳＡＲ１５０は、区間Ｔ６でＳＳ１
４０から送られたシーケンスコード（シーケンスコード
エントリ＃４）を受取り且つセットし、その後、該セッ
トされたシーケンスコード（シーケンスコードエントリ
＃４）をＣＳアドレスに用いてＣＳ１６０に対し読み出
し要求を出す。同時に、ＣＳＡＲ１５０は、区間Ｔ６で
読み出されたＳＳ１４０の内容であるシーケンスコード
（シーケンスコードエントリ＃４）のＥＯＰフィールド
がオンとなっているため、ＩＵ１１０に対して、次命令
の読み出しと解読を行ない、該命令に対応するＩＵセッ
トアップシーケンスコードエントリアドレスを作成し、
ＳＳＡＲ１２０に送出する旨の指示信号を送出し、ＩＵ
１１０を起動する。ＳＳ１４０は、区間Ｔ６でＳＳＡＲ
１２０から送られてくるはずのシーケンスコード（シー
ケンスコードエントリ＃５）アドレスを用いた該ＳＳ１
４０に対する読み出し要求がこないため、シーケンスコ
ード（シーケンスエントリ＃５）の読み出しを抑止す
る。ＳＳＡＲ１２０は、区間Ｔ６で読み出されたＳＳ１
４０の内容であるシーケンスコード（シーケンスコード
エントリ＃４）のＥＯＰフィールドがオンとなっていた
ため、ＳＳ１４０に対する読み出し要求を抑止し続け
る。同時に、ＳＳＡＲ１２０は、該ＳＳＡＲ１２０に対
するアドレス加算器１３０からの出力結果の送付を抑止
し続ける。

【００６８】区間Ｔ８ ： 区間Ｔ８に於いて、ＥＵ１
８０は、区間Ｔ７でＣＳＤＲ１７０から送られて来たマ
イクロ命令（マイクロ命令エントリ＃２）の実行を行な
う。ＣＳＤＲ１７０は、区間Ｔ７でＣＳ１６０から送ら
れて来たしマイクロ命令（マイクロ命令エントリ＃３）
をセットし、ＥＵ１８０に送出する。ＣＳ１６０は、区
間Ｔ７でＣＳＡＲ１５０から送られたＣＳアドレス（マ
イクロ命令エントリ＃４アドレス）を伴う該ＣＳ１６０
に対する読み出し要求により、指定されたアドレスの内
容（マイクロ命令エントリ＃４）を読み出し、ＣＳＤＲ
１７０に送出する。ＣＳＡＲ１５０は、区間Ｔ７でのＳ
Ｓ１４０に対する読み出し要求が抑止されているので、
ＳＳ１４０からの読み出しシーケンスコードのセットは
行なわれず、ＣＳ１６０に対する読み出し要求を出さな
い。ＳＳ１４０は、区間Ｔ６で該ＳＳ１４０に対する読
み出し要求が抑止されているので、該ＳＳ１４０の内容
の読み出しの抑止を続ける。ＳＳＡＲ１２０は、ＳＳ１
４０に対する読み出し要求を抑止し続ける。同時に、Ｓ
ＳＡＲ１２０は、該ＳＳＡＲ１２０に対する前記アドレ
ス加算器５３０からの出力結果の送付を抑止し続ける。

【００６９】区間Ｔ９ ： 区間Ｔ９に於いて、ＥＵ１
８０は、区間Ｔ８でＣＳＤＲ１７０から送られて来たマ
イクロ命令（マイクロ命令エントリ＃３）の実行を行な
う。ＣＳＤＲ１７０は、区間Ｔ８でＣＳ１６０から送ら
れて来たマイクロ命令（マイクロ命令エントリ＃４）を
セットし、ＥＵ１８０に送出する。ＣＳ１６０は、区間
Ｔ８でのＣＳＡＲ１５０のシーケンスコードのセットが
抑止されているので、該ＣＳ１６０の内容の読み出し及
びＣＳＤＲ１７０に対するマイクロ命令の送出は行なわ
ない。ＣＳＡＲ１５０は、区間Ｔ８のＳＳ１４０に対す
る読み出し要求が引き続き抑止されているので、ＳＳ１
４０からの読み出しシーケンスコードのセットは行なわ
ず、ＣＳ１６０に対する読み出し要求も出さない。ＳＳ
１４０は、区間Ｔ８でＳＳ１４０に対する読み出し要求
が引き続き抑止されているので、該ＳＳ１４０の内容の
読み出しは行なわない。ＳＳＡＲ１２０は、区間Ｔ８で
ＩＵ１１０から送られたＩＵセットアップシーケンスコ
ードアドレスを受取り且つセットし、その後、該セット
されたＩＵセットアップシーケンスコードアドレスを用
いてＳＳ１４０に対し読み出し要求を出す。同時に、Ｓ
ＳＡＲ１２０は、該ＩＵセットアップシーケンスコード
アドレスをアドレス加算器１３０に送出し、アドレス加
算器１３０は、この受け取ったＩＵセットアップシーケ
ンスコードアドレスの値に１を加えて、その結果をＳＳ
ＡＲ１２０に送り返す。

【００７０】区間Ｔ１０ ： 区間Ｔ１０に於いて、Ｅ
Ｕ１８０は、区間Ｔ９でＣＳＤＲ１７０から送られて来
たマイクロ命令（マイクロ命令エントリ＃４）の実行を
行なう。ＣＳＤＲ１７０は、区間Ｔ９でのＣＳ１６０の
内容の読み出しが抑止されているので、ＣＳ１６０から
の読み出しマイクロ命令のセット及び該マイクロ命令の
ＥＵ１８０への送出を行なわない。ＣＳ１６０は、区間
Ｔ９でのＣＳＡＲ１５０のシーケンスコードのセットが
引き続き抑止されているので、該ＣＳ１６０の内容の読
み出し及びＣＳＤＲ１７５７０に対する読み出しマイク
ロ命令の送出は行わない。ＣＳＡＲ１５０は、区間Ｔ９
でのＳＳ１４０に対する読み出し要求が引き続き抑止さ
れているので、ＳＳ１４０からのシーケンスコードのセ
ットは行なわず、ＣＳ１６０に対する読み出し要求も出
さない。ＳＳ１４０は、区間Ｔ９でＳＳＡＲ１２０から
送られたシーケンスコードアドレスを伴う該ＳＳ１４０
に対する読み出し要求により、指定されたアドレスの内
容（シーケンスコード）を読み出し、ＣＳＡＲ１５０に
該シーケンスコードをＣＳアドレスとして送出する。Ｓ
ＳＡＲ１２０は、区間Ｔ９でアドレス加算器１３０から
送られたシーケンスコードアドレスを受取り且つセット
し、その後、該セットされたシーケンスコードアドレス
を用いてＳＳ１４０に対し読み出し要求を出す。同時
に、ＳＳＡＲ１２０は、該シーケンスコードアドレスを
アドレス加算器１３０に送出し、アドレス加算器５３０
は、受け取ったシーケンスコードアドレスの値に１を加
えて、その結果をＳＳＡＲ１２０に送り返す。

【００７１】区間Ｔ１１ ： 区間Ｔ１１の動作は、区
間Ｔ４の動作と同様である。区間Ｔ１２以降の動作区間
Ｔ４以降と同様である。

【００７２】このように、図１の構成のマイクロプログ
ラム制御の情報処理装置によれば、ＳＳ１４０からのシ
ーケンスコードの読出し、ＣＳ１６０からのマイクロ命
令の読出し、及びＥＵ１８０でのマイクロ命令の実行
を、パイプライン形式でそれぞれ並列に動作させること
により、１区間ピッチの毎区間でのマイクロ命令の読み
出しと実行の繰返し動作が可能となる。

【００７３】なお、ＥＵ１８０でのマイクロ命令の実行
には、その実行機能の種類によっては１区間だけでは指
定された動作を完了せず、複数の区間で継続して実行さ
れるものもある。この場合には、例えばＥＵ１８０から
の指示などで、一時、ＳＳ１４０、ＣＳ１６０の読出し
動作を中断させればよい。

【００７４】次に、図７を用いて、図１の構成の情報処
理装置において、命令語の機能を複数のシーケンスコー
ドと複数のマイクロ命令から構成されるマイクロプログ
ラム処理手順で実現する場合の、個々のマイクロ命令の
ＣＳ内での記述頻度について説明する。

【００７５】図７は、図４の命令Ａと命令Ｂについて、
複数のシーケンスコードと複数のマイクロ命令の複数の
機能を組み合わせて実現した場合の、個々の命令に対す
る複数のシーケンスコードと複数のマイクロ命令機能の
組合せ、及びＣＳ内のマイクロ命令配置を示した図であ
る。図７において、（１）は、記憶領域間のデータ移動
を行なう機能を持つ命令Ａを、複数のシーケンスコード
と複数のマイクロ命令機能の組合せで実現した場合のプ
ログラミング順序を示した例である。これは、図４の
（１）で示した命令と同じ機能を持つものである。
（２）は、記憶領域間のデータの排他的論理和を行なう
機能を持つ命令Ｂを、複数のシーケンスコードと複数の
マイクロ命令機能の組合せで実現した場合のプログラミ
ング順序を示した例である。これは、図４の（２）で示
した命令と同じ機能を持つものである。（３）は、前記
命令Ａと命令Ｂで使用される複数のマイクロ命令のＣＳ
上での配置状況を示した図である。

【００７６】図７の（１）及び（２）についての個々の
マイクロ命令機能とその役割は、図４の（１）及び
（２）で既に説明したので、ここでは省略する。

【００７７】図７の（１）に示すように、命令Ａの機能
のマイクロプログラム処理手順は、ＳＳ１４０の中にシ
ーケンスコードアドレスａから始まる連続した領域に格
納される複数のシーケンスコードとして記述される。そ
して、該マイクロプログラム処理手順は、ＳＳ１４０の
シーケンスコードアドレスａから始まり、該アドレスの
上昇方向にシーケンスコードを該ＳＳ１４０から逐次取
り出し、図７の（３）に示すＣＳ内のマイクロ命令配置
から、該シーケンスコードが指定するマイクロ命令アド
レスのマイクロ命令を逐次取り出し、該マイクロ命令を
逐次実行することによって実現される。

【００７８】同様に、図７の（２）に示すように、命令
Ｂの機能のマイクロプログラム処理手順は、ＳＳ１４０
の中にシーケンスコードアドレスｂから始まる連続した
領域に格納される複数のシーケンスコードとして記述さ
れる。そして、該マイクロプログラム処理手順は、ＳＳ
１４０内のシーケンスコードアドレスｂから始まり、該
アドレスの上昇方向にシーケンスコードを該ＳＳ１４０
から逐次取り出し、図７の（３）に示すＣＳ内のマイク
ロ命令配置から、該シーケンスコードが指定するマイク
ロ命令アドレスのマイクロ命令を逐次取り出し、該マイ
クロ命令を逐次実行することによって実現される。

【００７９】図７に示すように、図１の構成の情報処理
装置においては、命令Ａと命令Ｂで使用されるマイクロ
命令は、ＣＳ５６０内に１０個格納しておけば良い。即
ち、マイクロ命令の種類数に比較して極めて多い数のマ
イクロ命令を、重複してＣＳ内に格納しておく必要がな
くなる。その代りに、ＳＳ内にシーケンスコードを格納
する必要があるが、シーケンスコードのフィールド数
は、マイクロ命令のフィールド数に比べて格段に少な
く、ＣＳの容量の減少メリットに比べれば、ＳＳを使用
するデメリットは左程問題ではない。したがって、図１
の構成の全部あるいはその所望の組み合せごとに一つの
半導体チップで実装することが容易に可能である。

【００８０】なお、以上の説明では、シーケンスコード
によってマイクロ命令のアドレスを指定する場合を例示
したが、図１に破線で示したように、従来のマイクロ命
令内のブランチアドレスフィールドを用いてマイクロ命
令のアドレスを指定する方式と併用するようにしても良
いことは云うまでもない。

【００８１】次に、図１の構成の情報処理装置を半導体
チップ上に実装する場合の本発明の種々の実施例を図８
から図１０に示す。

【００８２】図８は、図１に示した構成のマイクロプロ
グラム制御で命令処理を行う情報処理装置を半導体チッ
プ中に実装する本発明の第１の実施例を示すブロック図
である。図８において、ＩＵ１１０は、同一半導体チッ
プ中に実装する。これを図８では区画８−０で示す。ま
た、論理回路からなるＳＳＡＲ１２０と記憶素子回路か
らなるＳＳ１４０及び論理回路からなるＣＳＡＲ１５０
とアドレス加算器１３０を同一半導体チップ中に実装す
る。これを図８では区画８−１で示す。同様に、記憶素
子回路からなるＣＳ１６０と論理回路からなるＣＳＤＲ
１７０を同一半導体チップ中に実装する。これを図８で
は区画８−２で示す。

【００８３】この様に実装することで、図８の区画８−
０と区画８−１及び区画８−２の内部で閉じる信号線に
対する信号線に対する入出力端子を駆動する駆動回路を
除去でき、その結果、チップ内相互の信号伝送遅れを低
減できる。更に，入出力端子を駆動する駆動回路を区画
８−０，８−１及び区画８−２の３つの区画を接続する
信号線にのみ付加すればよいので、情報処理装置の消費
電力を低減出来る。更に、入出力端子を経由しないこと
により、物理的な入出力端子の数で制限されていた信号
線の数の制限を除去することが出来ると共に情報処理装
置を構成しているそれぞれの機能ブロックのグルーピン
グを信号線が少なくなる様に区画を決定することによ
り、駆動回路を必要とする入出力端子を経由する信号線
の数を容易に低減できる。

【００８４】図９は、図１に示した構成のマイクロプロ
グラム制御で命令処理を行なう情報処理装置を半導体チ
ップ中に実装する本発明の第２の実施例を示すブロック
図である。図９においては、論理回路と記憶回路素子か
らなるＩＵ１１０、論理回路からなるＳＳＡＲ１２０、
記憶回路素子からなるＳＳ１４０、論理回路からなるＣ
ＳＡＲ１５０とアドレス加算器１３０、記憶回路素子か
らなるＣＳ１６０と論理回路からなるＣＳＤＲ１７０の
すべてを同一半導体チップ中に実装する。これを図９で
は区画９−１で示す。

【００８５】この様に実装することで、前記７つの機能
ブロック間をの相互に接続する信号線を広いデータ幅を
維持したまま結線でき、図９の区画９−１の内部で閉じ
る信号線に対する入出力端子を駆動する駆動回路を除去
でき、その結果、チップ内相互の信号伝送遅れを大幅に
低減できる。更に入出力端子を駆動する駆動回路をＥＵ
１３０を接続する信号線にのみ付加することで、情報処
理装置の消費電力も大幅に低減できる。更に、入出力端
子を経由しないことにより、物理的な入出力端子の数で
制限されていた信号線の数の制限を除去することが出来
ると共に情報処理装置を構成しているそれぞれの機能ブ
ロックのグルーピングを信号線が少なくなる様に区画を
決定することにより、駆動回路を必要とする入出力端子
を経由する信号線の数を容易に低減できる。

【００８６】図１０は、図１に示した構成のマイクロプ
ログラム制御で命令処理を行なう情報処理装置を半導体
チップ中に実装する第３の実施例を示すブロック図であ
る。図１０においては、論理回路と記憶回路素子からな
るＩＵ１１０、論理回路からなるＳＳＡＲ１２０、記憶
回路素子からなるＳＳ１４０、論理回路からなるＣＳＡ
Ｒ１５０とアドレス加算器１３０を同一半導体チップ中
に実装する。これを図１０では区画１０−１で示す。同
様に、記憶回路素子からなるＣＳ１６０と論理回路から
なるＣＳＤＲ１７０を同一半導体チップ中に実装する。
これを図１０では区画１０−２で示す。

【００８７】この様に実装することで、図１０の区画１
０−１及び区画１０−２の内部で閉じる信号線に対する
入出力端子を駆動する駆動回路を除去でき、その結果、
チップ内相互の信号伝送遅れを低減できる。更に入出力
端子を駆動する駆動回路を前記の２つの区画を接続する
信号線にのみ付加すればよいので、情報処理装置の消費
電力を低減できる。更に、入出力端子を経由しないこと
により、物理的な入出力端子の数で制限されていた信号
線の数の制限を除去することが出来ると共に情報処理装
置を構成しているそれぞれの機能ブロックのグルーピン
グを信号線が少なくなる様に区画を決定することによ
り、駆動回路を必要とする入出力端子を経由する信号線
の数を容易に低減できる。

【００８８】なお、図８から図１０の実施例において
は、命令制御ユニット（ＩＵ）と実行ユニット（ＥＵ）
は，演算及び制御を司る電子回路として電磁波又は磁気
又は電子もしくは電磁波又は磁気又は電子のそれぞれの
組み合わせによる加工と科学的処理の組み合わせによる
加工で半導体チップ中に実装し、制御記憶（ＣＳ）とシ
ーケンス記憶（ＳＳ）は、データの記憶を司る為に誘電
体の特性を使用した記憶素子又は電子回路の結線を使用
した記憶素子として電磁波又は磁気又は電子もしくは電
磁波又は磁気又は電子のそれぞれの組み合わせによる加
工と科学的処理の組み合わせによる加工で半導体チップ
中に実装すればよい。

【００８９】

【発明の効果】本発明によれば、マイクロプログラム制
御で命令処理を行う情報処理装置において、制御記憶に
格納されているマイクロ命令の実行順序を定めたシーケ
ンスコードを格納するシーケンス記憶を導入して、制御
記憶のサイズを抜本的に縮減し、該シーケンス記憶や制
御記憶の記憶素子と演算や制御を司る論理回路からなる
構成要素の全部あるいは任意の組合せを同一の半導体チ
ップ中に実装する事で、記憶素子チップと論理回路のチ
ップのチップ間の電気信号を送受する入出力端子を除去
することができる。その結果、記憶素子と論理回路間の
電気信号のデータ幅を大幅に拡張することができ、マイ
クロ命令で命令処理を実現している情報処理装置のハー
ドウェアの命令処理性能を大幅に向上できる。

【００９０】さらに、記憶素子と論理回路からなる構成
要素の全部あるいは任意の組合せを同一の半導体チップ
中に実装する事で、記憶素子チップと論理回路のチップ
のチップ間を渡る電気信号を増幅する回路とその回路で
消費される電力と発熱を大幅に削減することが可能とな
る。その結果、マイクロ命令で命令処理を実現している
情報処理装置の消費される電力と発熱を大幅に削減でき
る。

【図面の簡単な説明】

【図１】本発明の前提となるマイクロプログラム制御の
情報処理装置における主要部の一実施例を示すブロック
である。

【図２】従来技術における情報処理装置のマイクロ命令
読出し実行機構の例を示すブロック図である。

【図３】従来技術における複数のマイクロ命令から構成
されるマイクロプログラム実行手順と複数のマイクロ命
令のつながりを示した図である。

【図４】従来技術における命令機能を実現する上でのマ
イクロ命令機能の組合せとプログラミング順序の例を示
した図である。

【図５】図１の構成におけるシーケンス記憶内に格納さ
れる１つのシーケンスコードエントリの形式と内容の例
を示した図である。

【図６】図１の構成におけるシーケンスコード、マイク
ロ命令を実行する上での各ステージの時間関係を示した
タイムチャートである。

【図７】図１の構成における命令機能を実現する上での
シーケンスコードとマイクロ命令機能の組合せとプログ
ラミング順序の例を示した図である。

【図８】図１の構成の情報処理装置を半導体チップ中に
実装する本発明の実施例を示すブロック図である。

【図９】図１の構成の情報処理装置を半導体チップ中に
実装する本発明の他の実施例を示すブロック図である。

【図１０】図１の構成の情報処理装置を半導体チップ中
に実装するさらに他の実施例を示すブロック図である。

【符号の説明】

１１０ 命令制御ユニット １２０ シーケンス記憶アドレスレジスタ １３０ アドレス加算器 １４０ シーケンス記憶 １１０ 制御記憶アドレスレジスタ １６０ 制御記憶 １７０ 制御記憶データレジスタ １８０ 実行ユニット ８−０，８−１，８−２，９−１，１０−１，１０−２
チップ区画

Claims (1)

【特許請求の範囲】
1. 【請求項１】 マイクロプログラム制御で命令処理を行
   う情報処理装置において、 複数のマイクロ命令を格納する制御記憶と、前記制御記
   憶に格納されているマイクロ命令の実行順序を定めた複
   数のシーケンスコードを格納するシーケンス記憶と、処
   理する命令に対応して、前記シーケンス記憶の読出しア
   ドレスを生成する手段と、前記生成されたアドレスを用
   いて、前記シーケンス記憶から前記シーケンスコードを
   順次読み出す手段と、前記シーケンス記憶から読み出さ
   れたシーケンスコードを前記制御記憶の読出しアドレス
   に用いて、前記制御記憶のマイクロ命令を順次読み出す
   手段とを具備し、 前記制御記憶、前記シーケンス記憶、前記シーケンス記
   憶の読出しアドレスを生成する手段、前記シーケンス記
   憶から前記シーケンスコードを順次読み出す手段、及
   び、前記シーケンスコードを読出しアドレスとして前記
   制御記憶のマイクロ命令を順次読み出す手段の全部ある
   いはその所望の組み合わせごとに一つの半導体チップで
   実装したことを特徴とする情報処理装置。