JPH1115735A

JPH1115735A - 不均一アクセスメモリ及びキャッシュメモリコヒーレンスを有する情報処理マシン

Info

Publication number: JPH1115735A
Application number: JP10153260A
Authority: JP
Inventors: Thierry Bordaz; チエリー・ボルダ; Jean-Dominique Sorace; ジヤン−ドミニク・ソラス; Henri Raison; アンリ・レゾン
Original assignee: Bull SAS
Current assignee: Bull SAS
Priority date: 1997-06-02
Filing date: 1998-06-02
Publication date: 1999-01-22
Also published as: EP0883064A1; FR2764097A1; DE69822364T2; FR2764097B1; US6195728B1; DE69822364D1; EP0883064B1

Abstract

(57)【要約】【課題】アクセス頻度が均一でないメモリを有するマ
ルチプロセッサシステムの性能を向上させる。【解決手段】本発明の情報処理マシンは、複数のモジ
ュールで構成され、一つのモジュール（１０）が他のモ
ジュール（２０、４０、６０）とのデータのコヒーレン
スを確保する装置（６）を備える。該装置（６）は、メ
モリの第一物理アドレスを格納するための第一レジスタ
（８１、１０１）と、メモリの第二物理アドレスを格納
するための第二レジスタ（８２、１０２）と、第一物理
アドレスと第二物理アドレスとの間にアドレスが含まれ
るデータに関する活動量を測定する第一手段（９０、９
５、１１１、１２１、８８、９２、１０８）と、活動量
を測定するためのしきい値を格納するための第三レジス
タ（８３、９３、１０９）と、第一手段によって測定さ
れる活動量がしきい値を超えたことを検出する第二手段
（９１、９４、１１２、１２２）とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不均一アクセスメ
モリ及びキャッシュコヒーレンスを有する情報処理マシ
ンを対象とする。

【０００２】

【従来の技術】情報処理分野では、マシンを構成するプ
ロセッサの数を増やすことによりマシンの性能を上げる
ことが可能である。ＳＭＰという名称で知られている種
類のマシンにより、同一のマシンの種々のプロセッサ
は、システムバスを使用して対称的にマシンのメモリに
アクセスすることができる。アクセスされた全データに
ついてメモリへのアクセス時間がほぼ同じである限り、
これらは、均一アクセスメモリを有するマシンと言え
る。しかしながらこのようなマシンの性能曲線は、プロ
セッサ数に比例して一次曲線的に増加することはない。
プロセッサの数が多い場合、マシンは、アプリケーショ
ンを実行するために使用するリソースへのアクセス性に
ついてより多くの問題を管理することになる。その結
果、プロセッサ数がしばしば四個程度と見積もられる最
適値を超えると性能曲線が顕著に変化する。この問題に
対し、先行技術は種々の解決方法を提案している。

【０００３】既知の解決方法は、複数のマシンを群にし
てネットワークでこれらのマシン間の通信を行うことか
ら成る。各マシンは、最適な数、たとえば四個のプロセ
ッサと、独自のオペレーティングシステムとを有する。
各マシンは、別のマシンが有する最新データについて処
理を行う毎に、この別のマシンとの通信を確立する。こ
れらの通信に必要な時間及びコヒーレンスのあるデータ
で作業を行う必要性から、たとえば、多くの通信を必要
とする分散アプリケーションなどの大きなアプリケーシ
ョンの場合、待ち時間の問題が生じる。待ち時間とは、
メモリへのアクセスの要求の送信時からこの要求に対す
る応答が受信されるまでの時間である。

【０００４】別の既知の解決方法は、ＮＵＭＡ型マシン
による解決方法である。これは、アクセスされるデータ
のロケーションによりメモリへのアクセス時間が異な
る、不均一アクセスメモリ（Non Uniform Memory Acces
s）を有するマシンである。ＮＵＭＡ型マシンは複数の
モジュールで構成され、各モジュールは、最適数のプロ
セッサと、マシンの全メモリの物理的部分とを備える。
モジュールは通常、別のモジュールと共有しないメモリ
の物理的部分へのアクセスの方が、共有する部分へのア
クセスよりも容易であることから、このようなマシンは
不均一メモリアクセス型である。各モジュールは、これ
らのプロセッサと物理メモリとを接続する専用システム
バスを有するが、全モジュールに共通のオペレーティン
グシステムにより、専用システムバスの全体が、マシン
の唯一のシステムバスであるとみなされる。論理アドレ
シングにより、あるモジュールの所与の物理メモリロケ
ーションに常駐場所が割り当てられる。あるプロセッサ
を想定した場合、物理的にプロセッサと同じモジュール
上にあるローカルメモリの部分へのアクセスと、プロセ
ッサのあるモジュールとは別の単数又は複数のモジュー
ル上に物理的に存在するリモートメモリの部分へのアク
セスとがある。

【０００５】ＮＵＭＡ型マシンの特別な種類はＣＣＮＵ
ＭＡ型、すなわちキャッシュコヒーレンス（Cache Cohe
rency）を有するマシンである。共有キャッシュメモリ
機構では、ある瞬間において、このブロックの有効なす
なわち最新のコピーは、必ずしも物理的常駐メモリのロ
ケーションにあるとは限らない。従ってブロックの一つ
又は複数の最新コピーは、アプリケーションの要求及び
システムコールに応じて、あるモジュールから別のモジ
ュールに移動することがある。モジュール内にある物理
メモリは、該モジュールのアクセスが最も速いメモリで
ある。なぜならローカルシステムバスにより直接行われ
るからである。離れた別のモジュールにある物理メモリ
は、当該モジュールのアクセスが最も遅いメモリであ
る。なぜならモジュール間で一つ又は複数のトランザク
ションを必要とするからである。モジュールに対してロ
ーカルな物理メモリは、このモジュール内に常駐するデ
ータブロックに特に割り当てられた第一部分と、他のモ
ジュール内に常駐するブロックコピーに特に割り当てら
れた第二部分とを備える。物理メモリの第二部分は、他
のモジュール内のリモートメモリのキャッシュメモリを
構成する。

【０００６】物理メモリの第一部分内に常駐するブロッ
クは、その内容が最新コピーでない場合には、即使用可
能であるわけではない。たとえば、他の一つ又は複数の
モジュールがこのブロックを共有し、これら他のモジュ
ールのうちの一つが、メモリのコヒーレンスの観点から
最新のコピーを有する場合がこれに該当する。この当該
モジュールは、他のモジュールとの、物理メモリの第一
部分内に常駐するブロックの共有を管理するために、ロ
ーカルメモリテーブルＬＭＤ（Local Memory Director
y）を使用することができる。テーブルＬＭＤは複数の
行で構成され、各行は、モジュール内に常駐し一つ又は
複数の他のモジュールにより共有されるブロックを参照
するためのものである。

【０００７】物理メモリの第一部分内に常駐しないブロ
ックは、物理メモリの第二部分内でこのブロックの最新
コピーにアクセスすることができれば、即使用すること
ができる。このモジュールは、物理メモリの第二部分内
の最新コピーの存在を管理するために、リモートキャッ
シュテーブルＲＣＴ（Remote Cache Table）を使用する
ことができる。リモートキャッシュテーブルＲＣＴは複
数の行で構成され、各行は、物理メモリの第二部分のロ
ケーションと対応するようになっており、各ロケーショ
ンは、この行により参照されるブロックのコピーを格納
するためのものである。

【０００８】

【発明が解決しようとする課題】不均一アクセスメモリ
及びキャッシュコヒーレンスを有するマシンの利点は、
各モジュールが、そのローカルメモリの第一部分内に常
駐するデータブロック上、又は別のモジュールのメモリ
の第一部分内に常駐するブロックのローカルメモリの第
二部分内のコピー上で動作することである。その場合、
一つのモジュールはデータのコヒーレンスを確保するた
めに最新コピー上で動作する場合を除いては、他のモジ
ュールと通信する必要がない。従って、実行時には各モ
ジュールは、必要であれば、必要とするブロックのコピ
ーをそのローカルメモリに戻すので先験的に、データブ
ロックがどのモジュールに常駐するかは問題とはならな
い。しかしながら、全モジュールに共通のオペレーティ
ングシステム又は分散型のいくつかのアプリケーション
を実行する場合、データによってはモジュール全体に対
し影響を持つこともあり得る。そのようなデータとは、
例を挙げると、プロセス割り当てテーブル、オープンフ
ァイルテーブル、又は共有リソースラッチテーブルに関
するものである。これらのデータのコヒーレンスをはか
る場合、モジュール間で多くのやりとりが必要となり、
従ってそのようなマシンの所望される性能の向上が妨げ
られる恐れがある。問題は、複数のモジュールが共有し
ているデータがマシンの性能をどの程度損ねるかを先験
的に評価することが困難なことであり、さらに、この損
失は、マシン上で実行されるアプリケーションが増える
につれて、マシンのオペレーティングモードに依存する
ようになる。他方、ロケーションのため、よりこのよう
な性能を損ねる恐れのあるデータを無視してまで、性能
を損ねる可能性がほとんどないデータに関する最適化の
ためにコストをかけることは有利ではない。

【０００９】

【課題を解決するための手段】本発明は、複数のモジュ
ールで構成され、一つのモジュールが他のモジュールと
のデータのコヒーレンスを確保する装置を備え、不均一
アクセスメモリ及びキャッシュコヒーレンスを有する情
報処理マシンであって、 − メモリの第一物理アドレスを格納するための第一レ
ジスタと、 − メモリの第二物理アドレスを格納するための第二レ
ジスタと、 − 前記第一物理アドレスと前記第二物理アドレスとの
間にアドレスが含まれるデータに関する活動量を測定す
る第一手段と、 − 前記活動量を測定するためのしきい値を格納するた
めの第三レジスタと、 − 第一手段によって測定される活動量が前記しきい値
を超えたことを検出する第二手段とを少なくとも含むこ
とを特徴とする情報処理マシンを提供する。

【００１０】マシンのメモリ空間内にウインドウを構成
する二つの物理アドレス間にアドレスが含まれるデータ
に関する活動量を測定することにより、プロセッサのプ
ライベートキャッシュメモリにより要求が送信されてか
らこのプライベートキャッシュメモリ内でこの要求に対
応する応答が得られるまでの時間である、該ウインドウ
に固有の待ち時間を推定することができる。推定は、絶
対時間又はトランザクション数を基にして行うことがで
きる。

【００１１】本発明は、図面を参照して行う実施形態の
記載により、より良く理解されよう。

【００１２】

【発明の実施の形態】図１は、ループ１６により相互接
続される四つのモジュール１０、２０、４０及び６０で
構成される不均一メモリアクセスマシンのアーキテクチ
ャの例を示す図である。図１を参照して行う以下の記載
は、二つ以上の任意の数のモジュールについて有効であ
る。モジュール間の接続は一つ又は複数の交換ループ、
あるいはグリッド、ハイパーキューブ相互接続、さらに
はクロスバー等の良く知られた手段により行うことがで
きる。モジュールを相互接続することにより、メモリコ
ヒーレンスプロトコルを使用するモジュール間でトラン
ザクションを行うことができる。

【００１３】モジュール１０は、四つのプロセッサ１〜
４と、メモリ５と、ループ１６により他のモジュールへ
接続する装置６とを備える。種々の要素１〜６は、モジ
ュール１０内のシステムバス７により相互に接続され
る。モジュール２０は、四つのプロセッサ２１〜２４
と、メモリ２５と、ループ１６により他のモジュールへ
接続する装置２６とを備える。種々の要素２１〜２６
は、モジュール２０内のシステムバス２７により相互に
接続される。モジュール４０は、四つのプロセッサ４１
〜４４と、メモリ４５と、ループ１６により他のモジュ
ールへ接続する装置４６とを備える。種々の要素４１〜
４６は、モジュール４０内のシステムバス４７により相
互に接続される。モジュール６０は、四つのプロセッサ
６１〜６４と、メモリ６５と、ループ１６により他のモ
ジュールへ接続する装置６６とを備える。種々の要素６
１〜６６は、モジュール６０内のシステムバス６７によ
り相互に接続される。装置６、２６、４６、６６はそれ
ぞれリンク１７、３７、５７、７７によりループ１６に
接続される。

【００１４】各プロセッサ１〜４、２１〜２４、４１〜
４４、６１〜６４は、内部及び／又は外部の専用キャッ
シュメモリ１１〜１４、３１〜３４、５１〜５４、７１
〜７４を有する。また、モジュール１０はＲＣと呼ぶリ
モートアクセスキャッシュメモリ１５を備え、モジュー
ル２０はＲＣと呼ぶリモートアクセスキャッシュメモリ
３５を備え、モジュール４０はＲＣと呼ぶリモートアク
セスキャッシュメモリ５５を備え、モジュール６０はＲ
Ｃと呼ぶリモートアクセスキャッシュメモリ７５を備え
る。キャッシュメモリ１５、３５、５５及び／又は７５
のサイズをパラメータ化することができるようにするた
めには、図１に示すように、メモリ５、２５、４５、６
５の専用領域にキャッシュメモリを物理的に置くことが
有利である。この場合、以下の記載では、メモリ５’、
２５’、４５’、６５’を、キャッシュメモリ１５、３
５、５５、７５のデータブロックを含まないメモリ５、
２５、４５、６５のデータブロックで構成されているも
のとみなす。キャッシュメモリ１５、３５、５５、７５
が、メモリ５、２５、４５、６５の物理的構成要素とは
異なる物理的構成要素で構成される場合には、符号
５’、２５’、４５’、６５’は５、２５、４５、６５
と同一である。

【００１５】各プロセッサ１〜４、２１〜２４、４１〜
４４、６１〜６４は、ただ一つのアドレス空間の論理ア
ドレスを使用して、メモリ５’、２５’、４５’、６
５’に含まれるデータブロックにアクセスするが、その
際、メモリ５’、２５’、４５’、６５’がローカルで
あってプロセッサと同じモジュールに属するか、あるい
はリモートであってプロセッサとは異なるモジュールに
属するかは区別しない。モジュール１０内では、たとえ
ば、アドレスされたメモリが物理的に存在するモジュー
ルを示す論理アドレスの上位ビットを使用して、論理ア
ドレスがメモリ５’内に常駐するブロックのローカル物
理アドレスに対応するか、論理アドレスがモジュール２
０、４０、６０のうちのいずれかに常駐するブロックの
リモート物理アドレスに対応するかを区別するのは装置
６であり、その場合、下位ビットは常駐モジュールの内
部の物理アドレスを示す。モジュール２０内では、たと
えば、アドレスされたメモリが物理的に存在するモジュ
ールを示す論理アドレスの上位ビットを使用して、論理
アドレスがメモリ２５’内に常駐するブロックのローカ
ル物理アドレスに対応するか、論理アドレスがモジュー
ル４０、６０、１０のうちのいずれかに常駐するブロッ
クのリモート物理アドレスに対応するかを区別するのは
装置２６であり、その場合、下位ビットは常駐モジュー
ルの内部の物理アドレスを示し、以下、他のモジュール
についても同様である。上記の上位ビットは、論理アド
レスのフィールドＡ４を構成する。このようにしてアク
セスされたデータブロックは、全プロセッサが共有する
メモリセットＳＭを構成する。

【００１６】プロセッサ１を参照する以下の記載は、モ
ジュール１０を参照するプロセッサ２〜４、モジュール
２０を参照するプロセッサ２１〜２４、モジュール４０
を参照するプロセッサ４１〜４４、ならびにモジュール
６０を参照するプロセッサ６１〜６４に関しても当ては
まる。

【００１７】プロセッサ１は、専用キャッシュ１１を使
用して、直接、アソシアティブ、あるいはブロックセッ
トアソシアティブ機構などの公知のキャッシュメモリ機
構により、セットＳＭのデータブロックＢ１に含まれる
ワードを処理する。これらの機構についてはここでは説
明しない。

【００１８】キャッシュメモリは図示はしなかったが、
高速アクセスメモリと対応表とを備えることに留意され
たい。直接対応機構の場合、あるワードの論理アドレス
内で上位ビットから下位ビット側に向かって、基本的に
三つのフィールドがある。すなわち、ラベルと呼ばれる
第一フィールドＡ１と、インデックスと呼ばれる第二フ
ィールドＡ２と、このワードを含むデータブロック内の
ワードのアドレスと呼ばれる第三フィールドＡ３であ
る。通常、第一及び第二フィールドはブロックＢ１の論
理アドレスを構成する。インデックスＡ１は、本来これ
ら二つの値を含む対応表のある一つの行を指す。第一の
値は、このインデックスにより物理イメージが高速アク
セスメモリ内に直接アドレスされるブロックＢ２のラベ
ルＡ１’である。第二の値は、ブロックＢ２がプロセッ
サに占有されているか、別のプロセッサにより共有され
ているか、また後者の場合、その内容は有効であるか又
は他のプロセッサにより変更されたかどうかを示すステ
ータスコードである。

【００１９】ブロックＢ１のラベルＡ１がブロックＢ２
のラベルＡ１’と等しく、かつステータスコードが占有
又は有効な内容を示している場合には、ブロックＢ２
は、高速アクセスメモリ内に物理的に含まれたブロック
Ｂ１でしかなく、プロセッサは、論理アドレスの第二及
び第三フィールドを使用して高速アクセスメモリ内にワ
ードを物理的にアドレスすることにより、このブロック
内に含まれているワードを直接処理することができる。
ステータスコードが共有を示している場合には、キャッ
シュメモリ機構は、ブロックＢ１のアドレスに変更を示
すために信号Ｓ１をバス７に送信し、その結果、このブ
ロックを共有するキャッシュメモリ内でこのブロックの
ステータスコードが変更される。

【００２０】ブロックＢ１のラベルＡ１がブロックＢ２
のラベルＡ１’とは異なる場合、あるいはステータスコ
ードが分割又は変更された内容を示している場合には、
プロセッサは、論理アドレスの第二及び第三フィールド
を使用して高速アクセスメモリ内にワードを物理的にア
ドレスすることにより、このブロック内に含まれている
ワードを直接処理することはできない。ステータスコー
ドが占有を示している場合には、キャッシュメモリ機構
は、キャッシュメモリ内の、インデックスＡ２により指
示された物理アドレスに場所を開放するように、共有メ
モリへのブロックＢ２の書き込み要求Ｑ２を送信し、次
に、キャッシュメモリ内の、インデックスＡ２により指
示された物理アドレスにブロックＢ１をロードするよう
に、共有メモリからのブロックＢ１の読み出し要求Ｑ１
を送信する。そうでなければ、キャッシュメモリ機構
は、キャッシュメモリ内でインデックスＡ２により指示
された物理アドレスにブロックＢ１をロードするよう
に、共有メモリからのブロックＢ１の読み出し要求Ｑ１
を送信する。

【００２１】図２は、装置６の第一レベルの詳細、なら
びにフィールドＡ１及びＡ２で構成されるブロックのア
ドレスが信号Ｓ１、要求Ｑ１又はＱ２に結合されて、バ
ス７上を流れる時に使われるハードウェア及び論理要素
を示す図である。ＲＣＣと呼ばれる装置６は、ＬＭＤと
呼ばれるテーブル８と、ＲＣＴと呼ばれるテーブル９
と、レジスタ１８と、レジスタ１９とを備える。ブロッ
クのアドレスも三つのフィールドＡ４〜Ａ６、又は二つ
のフィールドＡ７及びＡ８で共有される。フィールドＡ
４はフィールドＡ５よりも上位のビットで構成され、フ
ィールドＡ６はフィールドＡ５よりも下位のビットで構
成される。フィールドＡ８は下位のビットで構成され、
フィールドＡ７は、フィールドＡ４を包含するように、
フィールドＡ４のビット数よりも多い数の上位ビットで
構成される。フィールドＡ４〜Ａ８の有用性は以下の記
載において明らかになろう。フィールドＡ４〜Ａ８の値
に応じたレジスタ１８及び１９への書き込みロジック
は、論理関数が処理されるセルにより表わされる。同一
項を含み、一方には頭に＝記号が付き、他方には頭に≠
が付いた各対のセルは比較器を表わし、その結果により
下流側の論理段が起動する。各レジスタ１８及び１９に
は、一対のセルで象徴的に示す信号の二つの可能な状態
のうちのいずれかが書き込まれる。上記したロジック
は、装置６専用のマイクロプロセッサを使用することに
より実行することができる。ハードウェア回路でこのロ
ジックを実現することにより、実行速度は向上する。モ
ジュール１０に対しローカルとみなされ、モジュール２
０、４０、６０に対しリモートとみなされる装置６につ
いて図２を参照して行った記載は、循環置換により符号
を置き換えることにより、とくに、モジュールに応じ
て、循環置換により８を２８、４８又は６８に、９を２
９、４９又は６９に置き換えることにより、装置２６、
４６、６６についても当てはまる。

【００２２】バス７上を信号Ｓ１、要求Ｑ１又は要求Ｑ
２が通過するのを装置６が検出した時には、論理アドレ
スのフィールドＡ４内に含まれる上位ビットが、モジュ
ール１０に対しローカルなメモリ５’内に当該ブロック
が物理的に常駐していることを示している場合には、装
置はそのテーブル８を使用してキャッシュメモリ機構に
より当該ブロックを処理し、ラベルの上位ビットが、リ
モートモジュール２０、４０又は６０のうちのいずれか
に当該ブロックが物理的に常駐していることを示してい
る場合には、そのテーブル９を使用してキャッシュメモ
リ機構により該ブロックを処理する。

【００２３】テーブル８は、ラベルの上位ビットに続く
論理アドレスのフィールドＡ５を構成するｍ個のビット
によりインデックスされる。数ｍの値によりテーブル８
のサイズが直接定まる。テーブルの行数は２^mに等し
い。テーブル８の各行は、一つ又は複数のリモートモジ
ュールとの間で共有されるブロックの論理アドレスのフ
ィールドＡ６及びステータスコードＳ２を構成する下位
ビットを含む。ステータスコードＳ２はたとえば、存在
ビット及び状態ビットから成る多重項である。フィール
ドＡ５及びＡ６により参照されるブロックが常駐するモ
ジュール１０に対しリモートな各モジュール２０、４
０、６０には、このブロックの前記リモートモジュール
２０、４０、６０との共有の有無を示す存在ビットが付
与される。一つ又は複数の状態ビットは、ブロックがリ
モートモジュールにより変更されるかどうかを示す。あ
る所与の時点において、一つのモジュールのみが、ブロ
ックの最新バージョンとなる変更コピーを有する場合、
すなわち、ステータスコードＳ２が変更を示している場
合、このブロックのリモートモジュールとの共有を示す
存在ビットは一つしかなく、それは、最新バージョンを
含むモジュールに付与されたビットである。モジュール
１０内のブロックのコピーは更新されなくなり、他のモ
ジュール内のブロックのコピーは無効である。ステータ
スコードＳ２が変更を示していない場合、モジュール１
０がブロックの最新コピーを有し、存在ビットが立って
いるモジュールは全て、モジュール１０と共有されるブ
ロックの最新コピーを有することを意味する。リモート
モジュールとの共有が存在することを示す存在ビットが
ない場合、ブロックの最新コピーはモジュール１０内に
ある。実際、必要であれば、別のブロックを参照するた
めに、対応するテーブル８の行を利用することができ
る。ここでは、ブロックの論理アドレスの下位ビット
は、上記のｍ個のビットに続くビットであり、その結
果、フィールドＡ４、Ａ５、Ａ６のリンクはフィールド
Ａ１及びＡ２のリンクを含む。フィールドＡ５及びＡ６
により、メモリ５’で構成されるローカルメモリ内にブ
ロックを物理的にアドレスすることができる。

【００２４】フィールドＡ５のｍ個のビットによりイン
デックスされる行が、処理されたブロックの行とは異な
るアドレスの値を含む場合には、モジュール１０以外の
モジュールはそこにアクセスしないことを意味する。そ
の場合、ブロックの処理はモジュール１０に対し依然ロ
ーカルであり、メモリ５’、及び場合によっては専用キ
ャッシュメモリ１１〜１４内での更新で十分であるた
め、テーブル８内にディレクトリは必要ではない。装置
６は、リモートモジュールとの間でトランザクションを
行うことなくローカルヒットを示すために、ローカルヒ
ット信号ＬＨを発生する。信号ＬＨはレジスタ１８に書
き込まれる。ステータスコードＳ２のいずれのビット
も、リモートモジュールとの間の共有を示さない場合も
同様である。

【００２５】フィールドＡ５のｍ個のビットによりイン
デックスされるテーブル８の行が、処理されたブロック
のアドレスの値に等しいアドレスの値Ａ６を含み、ステ
ータスコードの少なくとも一つのビットが共有を示す場
合、モジュール１０以外のモジュール、たとえばモジュ
ール２０が前回そこにアクセスしたことを意味する。従
ってブロックの処理は、リモートモジュール２０による
前回のアクセスとこのブロックに関する処理とによって
異なる。ステータスコードＳ２が、ブロックは現在、共
有使用状態であるとした場合には、装置６は、リモート
モジュール２０との間でトランザクションを行う必要が
あるかどうかを判定する。

【００２６】ステータスコードＳ２が、ブロックがリモ
ートモジュールにより変更されたことを示している場
合、ブロックの有効コピーをモジュール１０内の常駐物
理メモリ内に戻すために、読み出し要求Ｑ１は、この有
効コピーを有するリモートモジュールとのトランザクシ
ョンを必要とし、従って装置６は、ローカル誤りを知ら
せるためにローカル誤り信号ＬＭを発生する。これには
リモートモジュールとの少なくとも一回のトランザクシ
ョンが伴う。信号ＬＭはレジスタ１８に書き込まれ、次
に装置６は、トランザクションを行うために、コードＳ
２を非変更状態に更新する。

【００２７】ステータスコードＳ２が、ブロックがリモ
ートモジュールにより変更されたことを示していない場
合、モジュール１０はブロックの有効コピーを有するの
で、読み出し要求Ｑ１は、リモートモジュールとのトラ
ンザクションを必要とせず、従って装置６は、ローカル
ヒット信号ＬＨを発生する。一方、ブロックの変更信号
Ｓ１又は書き込み要求Ｑ２は、コードＳ２のビットが存
在を示す各リモートモジュールとのトランザクションを
必要とし、各リモートモジュールが有するブロックのコ
ピーが有効でないことをリモートモジュールに知らせ
る。従って装置６は、ローカル誤り信号ＬＭを発生す
る。

【００２８】ここでは、再書き込み（write back）キャ
ッシュメモリ機構を使用しての信号ＬＨ及びＬＭの発生
について説明した。同時書き込み（write through）キ
ャッシュメモリ機構を使用する場合、モジュール１０が
ブロックの最新コピーを有し、従って装置６は信号ＬＨ
を発生するので、要求Ｑ１はトランザクションを必要と
しないが、要求Ｑ２又は信号Ｓ１は、リモートモジュー
ル２０内でブロックのコピーを更新し、装置６は信号Ｌ
Ｍを発生するので、少なくとも一つのこのようなモジュ
ールとのトランザクションを必要とすることを理解され
たい。

【００２９】テーブル９は、フィールドＡ８を構成する
論理アドレスのｎ個の下位ビットによりインデックスさ
れる。数ｎの値によりテーブル９のサイズが直接定ま
る。テーブルの行数は２ⁿに等しい。テーブル９の各行
はステータスコードＳ３と、フィールドＡ８によりキャ
ッシュメモリ１５内で直接インデックスされるブロック
のコピーを参照する論理アドレスのフィールドＡ７とを
含む。従って、キャッシュメモリ１５のサイズは２ⁿブ
ロックである。ステータスコードＳ３はたとえば、フィ
ールドＡ８によりテーブル９内で参照されるブロックの
状態を示す三つの状態Ｉｎｖ、Ｓｈａ、Ｍｏｄをコード
化するための二つのビットで構成される。状態Ｉｎｖ
は、参照されたブロックが無効であること、すなわち参
照されたブロックが、リモートモジュール２０、４０又
は６０により変更されたことを示す。状態Ｓｈａは、参
照されたブロックが少なくとも一つのリモートモジュー
ル２０、４０、６０により共有されていることを示す。
状態Ｍｏｄは、参照されたブロックがローカルモジュー
ル１０により変更され、キャッシュメモリ１５内のその
コピーが最新であることを示す。

【００３０】フィールドＡ８のｎ個のビットによりイン
デックスされるテーブル９の行が、処理されたブロック
のフィールド値に等しいフィールド値Ａ’７を含む場
合、モジュール１０以外のモジュール、たとえばモジュ
ール２０が、プロセッサ１〜４に共通のキャッシュメモ
リ１５内にコピーされたことを意味する。キャッシュメ
モリのサイズは、テーブル９内で参照された２ⁿ個のブ
ロックを格納するように選択される。テーブル９のサイ
ズはｎの値を選択することによりパラメータ化すること
が可能であるので、キャッシュメモリ１５のサイズも同
様のことが言える。このパラメータ化可能性を実現する
有利な手段は、メモリ５から専用アドレシング領域を取
り出し、それをキャッシュメモリ１５に割り当てること
である。従って、メモリ２５、４５、６５内の専用アド
レシング領域をキャッシュメモリ３５、５５、７５に割
り当てるために、この手段が各リモートモジュール２
０、４０、６０に適用される。メモリ５、２５、４５、
６５と比較し、キャッシュメモリ１５、３５、５５、７
５のサイズは小さいため、この手段では、全モジュール
に共通なメモリのサイズはあまり小さくならない。

【００３１】次に、装置６は、テーブル９内で参照され
たブロック、すなわち信号Ｓ１又は要求Ｑ１又はＱ２に
より処理されたブロックのステータスコードＳ３を調べ
る。ステータスコードＳ３が、ブロックは無効であるこ
とを示している場合には、装置６は、後述するように、
フィールドＡ８のｎ個のビットによりインデックスされ
る行が、処理されたブロックのフィールド値と異なるフ
ィールド値Ａ’７を含む場合と同じトランザクション及
び同じ信号を発生する。

【００３２】ステータスコードＳ３が、ブロックが別の
モジュールに共有されていないことを示している場合に
は、リモートモジュールとのトランザクションは一切必
要なく、装置６は、リモートモジュールとのトランザク
ションなしのリモートヒットを知らせるために、リモー
トヒット信号ＲＨを発生する。

【００３３】テーブル９内のステータスコードが、ブロ
ックは現在、共有使用状態であることを示す場合には、
装置６は、リモートモジュール２０との間でトランザク
ションを行う必要があるかどうかを判定する。信号Ｓ１
に関しては、ブロックが常駐しているモジュール２０の
ステータスコードＳ２に、ブロックが変更されることを
書き込み、キャッシュメモリ５５、７５内にブロックの
コピーを有するモジュール４０又は６０のステータスコ
ードＳ３に、ブロックが無効であることを書き込むため
にトランザクションが必要であり、従って装置６は、リ
モートモジュールとの間で少なくとも一つのトランザク
ションが開始されたリモート誤りを知らせるために、リ
モート誤り信号ＲＭを発生する。装置６は、ブロックが
変更されることを、そのステータスコードＳ３内で宣言
する。モジュール１０に対しリモートであるメモリへの
再書き込み要求Ｑ２に関しては、トランザクションは一
切必要でなく、装置６はリモートヒット信号ＲＨを発生
する。読み出し要求Ｑ１に関しては、テーブル９内のス
テータスコードＳ３が、モジュール１０内のブロックの
内容が有効であることを示している場合には、トランザ
クションは一切必要でなく、従って装置６はリモートヒ
ット信号ＲＨを発生するが、テーブル９内のステータス
コードＳ３が、モジュール１０内のブロックの内容が無
効であることを示している場合には、モジュール１０内
のブロックの内容を更新するためにトランザクションが
必要であり、従って装置６はリモート誤り信号ＲＭを発
生し、トランザクションの終了時に、ブロックはそのス
テータスコードＳ３内で有効であると宣言する。ここで
は、再書き込み（write back）キャッシュメモリ機構を
使用しての信号ＲＨ及びＲＭの発生について説明した。
同時書き込み（write through）のキャッシュメモリ機
構を使用する場合は、前記ロジックを修正するだけでよ
く、その結果、信号Ｓ１及び要求Ｑ２が、リモートモジ
ュールとのトランザクションを必要とするようになり、
モジュール２０、４０、６０内でブロックが再更新さ
れ、モジュール６は信号ＲＭを発生するようになり、ま
た、その結果、ブロックの内容は必ず再更新されるの
で、要求Ｑ１はトランザクションを必要としない。

【００３４】ｎ個のビットによりインデックスされる行
が、処理されたブロックの行とは異なるアドレスの値を
含む場合には、テーブル９をインデックスすることによ
りキャッシュメモリ１５内に論理的にアドレスされるブ
ロックは処理されたブロックとは異なることを意味す
る。その場合、テーブル９内で参照されたブロックを、
処理されたブロックに置き換える必要がある。従って装
置６は信号ＲＨを発生する。この場合、装置６は、キャ
ッシュメモリ１５内で、テーブルされるブロックが処理
されたブロックに置き換えられたことを示す信号Ｓ４も
発生する。テーブル９はもはやそのコヒーレンスを確保
することができないので、キャッシュメモリ１５内でテ
ーブルされるブロックを専用キャッシュメモリ１１〜１
４内で無効化するために、信号Ｓ４がバス７に送信され
る。装置６はまた、常駐モジュールの装置２６、４６又
は６６に、装置がブロックを参照することを止める旨を
知らせる。その結果、装置２６、４６又は６６は、ブロ
ックが参照されていたテーブル２８、４８又は６８の行
内のモジュール１０に相当する存在ビットを下げる。次
に装置６は、リモートモジュール２０、４０又は６０と
のトランザクションにより、テーブル９の再更新を行
い、処理されたブロックを、テーブル９をインデックス
することによりキャッシュメモリ１５内に論理的にアド
レスされる物理的ロケーションに戻す。トランザクショ
ンは主に、ブロックの常駐リモートモジュール２０、４
０又は６０に読み出し要求を送信することから成る。説
明を簡単にするために、たとえばブロックの常駐モジュ
ールがモジュール２０であるとみなすことにする。

【００３５】図３は、装置６、２６、４６、６６の第二
レベルの詳細、ならびにフィールドＡ１及びＡ２で構成
されるブロックのアドレスが、他のモジュールからリン
ク１７、３７、５７、７７を介して、このブロックの常
駐モジュールに到達する時に使われるハードウェア及び
論理要素を示す図である。図２に関する説明は図３につ
いても当てはまる。とくに、図３に示した符号は、以下
の記載を分りやすくするための装置２６のものである。

【００３６】処理されたブロックがテーブル２８に格納
される場合、ブロックがモジュール１０により共有され
ることを示すために、そのステータスコードＳ２が更新
される。処理されたブロックを格納するテーブル２８の
行において、ステータスコードＳ２が、別のモジュール
４０、６０によってはブロックが変更されないことを示
している場合には、装置２６はブロックのコピーを装置
６に送信する。このコピーは、メモリ２５の中、又はキ
ャッシュメモリ３１〜３４のうちの一つの中を読むこと
により得られる。ステータスコードが、ブロックが変更
されていることを示している場合、装置２６は、ブロッ
クの最新バージョンを有するモジュール４０、６０の装
置に読み出し要求を送信する。最新のコピーを有する装
置４６、６６は、ブロックのコピーをモジュール１０の
装置６及びモジュール２０の装置２６に送信する。装置
２６は、そのローカルメモリ２５’及び共有状態のコー
ドＳ２を再更新する。装置６は、共有非変更ステータス
コードで、テーブル９内のブロックのテーブルを作成
し、ブロックをキャッシュメモリ１５内に書き込む。次
に装置６は、肯定応答を装置２６に送信する。装置は、
そのステータスコードＳ２に、モジュール１０との共有
を付加する。

【００３７】処理されたブロックがテーブル２８に格納
されない場合、装置２６は、テーブルに格納されたブロ
ックが、処理されたブロックに置き換えられることを示
すために、信号Ｓ５を発生する。テーブルに格納された
ブロックのステータスコードＳ２が、モジュール１０、
４０、６０によりブロックが変更されたことを示してい
る場合、装置２６は、ブロックの最新バージョンを有す
るモジュール１０、４０、６０の装置に読み出し要求を
送信する。ブロックのコピーが変更されていることを参
照ブロックのコードＳ３が示す装置６、４６、６６は、
モジュール２０の装置２６にブロックのコピーを送信
し、ローカルメモリ２５’を再更新する。テーブル９、
４９、６９の行でブロックを参照する一つ又は複数の装
置６、４６、６６に、信号Ｓ５が送信され、その結果、
各々は、無効状態でコードＳ３を更新する。次に装置２
６は、ブロックが、変更されていないモジュール１０と
の間で共有されることを示すステータスコードＳ２で、
テーブル２８内で処理ブロックのテーブルを作成する。
最後に装置２６は、処理されたブロックの内容を装置６
に送信し、装置は、非無効化され共有され変更されてい
ないステータスコードで、テーブル９内のブロックのテ
ーブルを作成し、ブロックをキャッシュメモリ１５に書
き込む。テーブル２８に格納されたブロックのステータ
スコードＳ２が、ブロックが変更されたことを示してい
ない場合、信号Ｓ５が一つ又は複数の装置６、４６、６
６に送信され、装置はそのテーブル９、４９、６９の行
でブロックを参照し、その結果、各々は無効状態でコー
ドＳ３を更新する。次に装置２６は、ブロックが、変更
されていないモジュール１０との間で共有されることを
示すステータスコードＳ２で、テーブル２８内で処理ブ
ロックのテーブルを作成する。最後に装置２６は、処理
されたブロックの内容を装置６に送信し、装置は、非無
効化され共有され変更されていないステータスコード
で、テーブル９内のブロックのテーブルを作成し、ブロ
ックをキャッシュメモリ１５に書き込む。

【００３８】以上の説明は直接対応キャッシュメモリ機
構に基くものである。専用キャッシュメモリ１１〜１
４、３１〜３４、４１〜４４、６１〜６４及びテーブル
８、９、２８、２９、４８、４９、６８、６９の全て又
は一部において、アソシアティブ、あるいはブロックセ
ットアソシアティブキャッシュメモリ機構など他の公知
のキャッシュメモリ機構を使用する場合、上記した方法
を実施しても、当業者には、克服できないような問題は
生じないであろう。

【００３９】特に、テーブル８、２８、４８、６８で
は、ブロックセットアソシアティブ方式を使用すること
が有利である。フィールドＡ５を構成する同じｍ個のビ
ットの場合、たとえば四つのブロックの、ブロックセッ
トアソシアティブでは、直接対応と比べて、テーブル８
に関して四倍のメモリを必要とする。各行は各ステータ
スコードＳ２で四つのブロックを参照できるからであ
る。一方、直接対応では、フィールドＡ５によりインデ
ックスされる行にブロックを参照させることが必要な時
には、行が使用可能であれば問題はないが、フィールド
Ａ６’など別のブロックへの参照行が、参照すべきブロ
ックのフィールドＡ６とは異なる場合には、置き換えが
必要である。行で参照されるブロックがない場合、ある
いは既に参照されたブロックのステータスコードＳ２
が、リモートモジュールとの共有の存在を示していない
場合には、その行は使用可能であり、その場合、このよ
うなブロックの参照は無効であるとされる。たとえば四
つのブロックの、ブロックセットアソシアティブでは、
行で参照されるブロックが四つ未満である場合、あるい
は既に参照された少なくとも一つのブロックの参照が無
効である場合には、行が使用可能であることが有利であ
る。こうすることにより、新規ブロックを参照する必要
が生じる前に既に参照されたブロックの参照が無効にな
る確率は直接対応機構と比べて増加する。行が使用不可
能であるため置き換えが必要である場合、最も古いブロ
ック上、又はステータスコードＳ２内に立った存在コー
ドの最小数をもつブロック上で置き換えを行うことがで
きる。これにより、置き換えられたばかりのブロックを
別のモジュールが直ちに再度、参照を要求する可能性は
低くなる。

【００４０】図４は装置６の更なる詳細を示す図であ
る。レジスタ８１は、マシンのメモリ空間の内部に第一
論理アドレスを格納するためのものである。レジスタ８
２は、マシンのメモリ空間の内部に第二論理アドレスを
格納するためのものである。開始アドレスと呼ばれる第
一論理アドレスは、終了アドレスと呼ばれる第二論理ア
ドレスよりも数値が小さい。装置６が、バス７又はリン
ク１７から以前に認識したブロックアドレスに関するト
ランザクションを発生すると、このアドレスは、比較器
８４によりレジスタ８１の内容と比較され、比較器８５
によりレジスタ８２の内容と比較される。ブロックアド
レスがレジスタ８１の内容よりも大きくかつレジスタ８
２の内容よりも小さい場合、論理回路８７は、ブロック
が、前記開始アドレスと前記終了アドレスとで規定され
るマシンのメモリのウインドウに所属することを知らせ
る。

【００４１】以上、図２及び図３を参照して、ブロック
アドレスが認識されると、装置６の種々の論理要素は、
テーブル８及び９の内容に応じて一つ又は複数のトラン
ザクションを発生することを述べた。図が無意味に複雑
にならないようにするため、これらの論理要素は論理回
路８０内に象徴的にまとめてある。論理回路８７が、ブ
ロックが前記開始アドレスと前記終了アドレスとで規定
されるマシンのメモリのウインドウに所属することを知
らせれば、装置６はリンク１７に対しトランザクション
の送受を行う毎に、論理回路８８はカウンタ９０を増分
する。

【００４２】これにより、カウンタ９０の内容は、前記
開始アドレスと前記終了アドレスとで規定されるウイン
ドウ内にアドレスされローカルモジュール１０とリモー
トモジュール２０、４０、６０とのトランザクション数
を示すデータに関する活動量を示す。この場合、前記ウ
インドウの熱を、この活動量に比例する量であると定義
する。

【００４３】レジスタ８３は、ローカルモジュール１０
とリモートモジュール２０、４０、６０とのトランザク
ション数を示すしきい値を格納するためのものである。
レジスタ８３の内容がカウンタ９０の内容より小さくな
ると、カウンタ９１は、割り込み信号をバス７に送信す
る。

【００４４】図５は装置６の別の詳細を示す図である。
レジスタ８１は、マシンのメモリ空間の内部に第一論理
アドレスを格納するためのものである。レジスタ８２
は、マシンのメモリ空間の内部に第二論理アドレスを格
納するためのものである。開始アドレスと呼ばれる第一
論理アドレスは、終了アドレスと呼ばれる第二論理アド
レスよりも数値が小さい。装置６が、バス７又はリンク
１７から前回認識した、ブロックアドレスに関するトラ
ンザクションを発生すると、このアドレスは、比較器８
４によりレジスタ８１の内容と比較され、比較器８５に
よりレジスタ８２の内容と比較される。ブロックアドレ
スがレジスタ８１の内容よりも大きくかつレジスタ８２
の内容よりも小さい場合、論理回路８７は、ブロック
が、前記開始アドレスと前記終了アドレスとで規定され
るマシンのメモリのウインドウに所属することを知らせ
る。

【００４５】以上、図２及び図３を参照して、ブロック
アドレスが認識されると、装置６の種々の論理要素は、
テーブル８及び９の内容に応じて一つ又は複数のトラン
ザクションを発生することを述べた。図が無意味に複雑
にならないようにするため、これらの論理要素は論理回
路８０内に象徴的にまとめてある。装置６が、日付０に
ブロックアドレスを認識したことによる最新トランザク
ションＴｎをリンク１７上で日付ｎに受信すると、論理
回路８７が、前記開始アドレスと前記終了アドレスとで
規定されるマシンのメモリのウインドウにブロックが所
属することを知らせれば、演算ユニット９２は、日付ｎ
から日付０を減算する。すると演算ユニット９２は、こ
のようにして得られた結果をカウンタ９５の内容に加算
する。

【００４６】これにより、カウンタ９５の内容は、開始
アドレスと終了アドレスとで規定されるウインドウ内に
アドレスされローカルモジュール１０とリモートモジュ
ール２０、４０、６０とのトランザクションの通算待ち
時間を示すデータに関する活動量を示す。この場合、前
記ウインドウの熱を、この活動量に比例する量であると
定義する。

【００４７】レジスタ９３は、ローカルモジュール１０
とリモートモジュール２０、４０、６０とのトランザク
ションの通算待ち時間を示すしきい値を格納するための
ものである。レジスタ９３の内容がカウンタ９５の内容
より小さくなると、カウンタ９４は、割り込み信号をバ
ス７に送信する。

【００４８】レジスタ８１、８２、８３、及び９３はバ
ス７上で読み書きアクセスが可能である。カウンタ９
０、９５はバス７上で読み出しのみアクセスが可能であ
る。チェックレジスタ８６は読み書きアクセスが可能で
あり、従ってモジュール１０内で実行されるプロセス
は、０から４までの番号を有する、例えば五つのビット
の低及び高の状態に応じてカウンタ９０、９５の読み出
しを管理することができる。ビット０の低状態により、
論理回路８８によるカウンタ９０、又は演算ユニット９
２によるカウンタ９５の増分が阻止される。ビット０の
高状態では、論理回路８８によるカウンタ９０、又は演
算ユニット９２によるカウンタ９５の増分は阻止されな
い。ビット１の低状態により、比較器９１、９４により
発生する割り込みが、論理回路８８によるカウンタ９
０、又は演算ユニット９２によるカウンタ９５の増分に
作用することが阻止される。ビット１の高状態により、
比較器９１、９４により発生する割り込みに引き続く、
論理回路８８によるカウンタ９０、又は演算ユニット９
２によるカウンタ９５の増分が一切阻止される。ビット
２の低状態により、比較器９１、９４による割り込みの
発生が無効になる。カウンタ９０の内容がレジスタ８３
の内容を超えるか、カウンタ９５の内容がレジスタ９３
の内容を超えると、ビット２の高状態により、比較器９
１、９４による割り込みの発生が有効になる。ビット３
の低状態は、カウンタ９０の変化には作用しない。ビッ
ト３の高状態は、カウンタ９０の内容を０の値にする。
ビット４の低状態は、カウンタ９５の内容には作用しな
い。ビット４の高状態は、カウンタ９５の内容を０の値
にする。

【００４９】装置６が、バス７上を流れるブロックアド
レスを認識した時には、マシンのメモリの空間には、非
共有アクセス空間と、読み出し共有アクセス空間と、書
き込み及び／又は読み出し共有空間の三つのクラスがあ
る。

【００５０】非共有アクセス空間に属するブロックの場
合、モジュール１０が、ブロックの最新コピーを保有す
る唯一のモジュールであるので、ローカルモジュール１
０とリモートモジュール２０、４０、６０との間ではト
ランザクションは必要ない。前記開始アドレスと前記終
了アドレスとで規定され、この空間内に全てが含まれる
マシンのメモリのウインドウは、図４又は図５を参照し
て定義した熱が０であるので、コールドであると呼ばれ
る。

【００５１】読み出し及び／又は書き込み共有アクセス
空間に属するブロックの場合、特にモジュール１０がブ
ロックの最新コピーを保有していない場合には、ローカ
ルモジュール１０とリモートモジュール２０、４０、６
０との間で一つ又は複数のトランザクションが必要であ
る。開始アドレスと終了アドレスとで規定され、この空
間との交点が０でないマシンのメモリのウインドウは、
図４又は図５を参照して定義した熱が正の値であるの
で、ホットであると呼ばれる。

【００５２】上記の装置６のハードウェア構造により、
マシンのメモリのウインドウの熱を測定するための種々
のソフトウェアプロセスを使用することができる。

【００５３】例として、トランザクション数に関する活
動量に比例する熱を測定するプロセスを想定することに
する。レジスタ８６のビット０から４は、カウンタ９０
の内容を強制的に０の値にするために、当初、高の状態
にされる。ウインドウ内にアドレスされるデータブロッ
クに関するトランザクションがカウントされるウインド
ウを決定するために、レジスタ８１に開始アドレスが書
き込まれ、レジスタ８２に終了アドレスが書き込まれ
る。カウンタ９０が到達する最大活動量を決定するため
にしきい値がレジスタ８３に書き込まれる。決定された
ウインドウに関するトランザクションのカウントを有効
にするために、レジスタ８６のビット０が低状態にさ
れ、同時に、レジスタ８６のビット０が低状態にされる
日付ｄｄｃが記憶される。比較器９１により発生する割
り込みが受信されると、日付ｄｄｃと割り込み発生日付
ｄｆｃの差として、マシンのクロックサイクル数で表わ
すカウントの継続時間が計算される。ウインドウの熱
は、カウンタ９０の内容をカウントの継続時間で割るこ
とにより計算される。カウントの最大日付ｄｍｃにおい
て比較器９１により発生する割り込みの受信がない場
合、日付ｄｄｃと日付ｄｍｃの差として、マシンのクロ
ックサイクル数で表わすカウントの継続時間が計算され
る。ウインドウの熱は、カウンタ９０の内容をカウント
の継続時間で割ることにより計算される。このようにし
て計算された熱は、単位時間当たりのトランザクション
量において均一である。

【００５４】例として、トランザクションの通算待ち時
間に関する活動量に比例する熱を測定するプロセスを想
定することにする。レジスタ８６のビット０から３及び
５は、カウンタ９５の内容を強制的に０の値にするため
に、当初、高の状態にされる。ウインドウ内にアドレス
されるデータブロックに関するトランザクションがカウ
ントされるウインドウを決定するために、レジスタ８１
に開始アドレスが書き込まれ、レジスタ８２に終了アド
レスが書き込まれる。カウンタ９５が到達する最大活動
量を決定するためにしきい値がレジスタ９３に書き込ま
れる。決定されたウインドウに関する通算待ち時間を有
効にするために、レジスタ８６のビット０が低状態にさ
れ、同時に、レジスタ８６のビット０が低状態にされる
日付ｄｄｃが記憶される。比較器９４により発生する割
り込みが受信されると、日付ｄｄｃと割り込み発生日付
ｄｆｃの差として、マシンのクロックサイクル数で表わ
すカウントの継続時間が計算される。ウインドウの熱
は、カウンタ９５の内容をカウントの継続時間で割るこ
とにより計算される。カウントの最大日付ｄｍｃにおい
て比較器９４により発生する割り込みの受信がない場
合、日付ｄｄｃと日付ｄｍｃの差として、マシンのクロ
ックサイクル数で表わすカウントの継続時間が計算され
る。ウインドウの熱は、カウンタ９５の内容をカウント
の継続時間で割ることにより計算される。このようにし
て計算された熱は無次元量である。

【００５５】装置６がカウンタ９０及びカウンタ９５を
備える場合には、例として、トランザクションの平均継
続時間に関する活動量に比例する熱を測定するプロセス
を想定することにする。レジスタ８６のビット０から５
は、カウンタ９０及び９５の内容を強制的に０の値にす
るために、当初、高の状態にされる。ウインドウ内にア
ドレスされるデータブロックに関するトランザクション
がカウントされるウインドウを決定するために、レジス
タ８１に開始アドレスが書き込まれ、レジスタ８２に終
了アドレスが書き込まれる。カウンタ９０又はカウンタ
９５が到達する最大活動量を決定するために、しきい値
がレジスタ８３に書き込まれ、またしきい値がレジスタ
９３に書き込まれる。決定されたウインドウに関するト
ランザクションのカウントを有効にするために、レジス
タ８６のビット０が低状態にされ、同時に、レジスタ８
６のビット０が低状態にされる日付ｄｄｃが記憶され
る。比較器９１又は比較器９４により発生する割り込み
が受信される。ウインドウの熱は、カウンタ９５の内容
をカウンタ９０の内容で割ることにより計算される。カ
ウントの最大日付ｄｍｃにおいて比較器９１又は比較器
９４により発生する割り込みの受信がなく、カウンタ９
０の内容が０の場合、ウインドウの熱は０であると計算
される。カウンタ９０の内容が非０である場合、ウイン
ドウの熱はカウンタ９５の内容をカウンタ９０の内容で
割ることにより計算される。このようにして計算された
熱は時間的に均一である。

【００５６】ウインドウの絶対熱を決定するのではな
く、種々のウインドウの熱を互いに比較し、最も熱い一
つ又は複数のウインドウを決定するのであれば、熱の評
価単位は重要ではない。通常、時間的に比較的安定な量
としてウインドウの熱を想定する。前述の例のうちの一
つによれば、レジスタ８１及び８２内に格納された個別
の値によりそれぞれ決定される種々のウインドウについ
て本プロセスを繰り返すだけでよい。

【００５７】図６は、装置６の外部で実行されるプロセ
スを必要としないで、他の複数のウインドウの中から最
も熱いウインドウを得るための装置６の詳細を示す図で
ある。レジスタ１０１は、マシンのメモリ空間の内部に
第一論理アドレスを格納するためのものである。レジス
タ１０２は、マシンのメモリ空間の内部に第二論理アド
レスを格納するためのものである。開始アドレスと呼ば
れる第一論理アドレスは、終了アドレスと呼ばれる第二
論理アドレスよりも数値が小さい。装置６が、バス７又
はリンク１７から前回認識した、ブロックアドレスに関
するトランザクションを発生すると、このアドレスは、
比較器１０４によりレジスタ１０１の内容と比較され、
比較器１０５によりレジスタ１０２の内容と比較され
る。ブロックアドレスがレジスタ１０１の内容よりも大
きくかつレジスタ１０２の内容よりも小さい場合、論理
回路１０７は、ブロックが、前記開始アドレスと前記終
了アドレスとで規定されるオートフォーカスウインドウ
と呼ばれるマシンのメモリのウインドウに所属すること
を知らせる。論理回路１０７は、前記オートフォーカス
ウインドウに属するブロックに関する各トランザクショ
ンにおいて信号を送信するための論理回路８８と同一で
あるか、あるいは前記オートフォーカスウインドウに属
するブロックに関する待ち時間の値を送信するための論
理回路９２と同一の論理回路１０８を有効化する。レジ
スタ１０３は、レジスタ１０１に格納されている論理ア
ドレスとレジスタ１０２に格納されている論理アドレス
との間に含まれる第三論理アドレスを格納するためのも
のである。装置６により認識されるブロックのアドレス
は、比較器１０６により、レジスタ１０３の内容と比較
される。

【００５８】レジスタ１０３は、前記オートフォーカス
ウインドウの二つのサブウインドウを規定する。論理回
路１１０は、レジスタ１０１の内容より大きくレジスタ
１０３の内容より小さいアドレスの第一サブウインドウ
のアドレスに関する論理回路１０８から発せられる信号
を有効にする。論理回路１２０は、レジスタ１０３の内
容より大きくレジスタ１０２の内容より小さいアドレス
の第二サブウインドウのアドレスに関する論理回路１０
８から発せられる信号を有効にする。

【００５９】カウンタ１１１は、論理回路１０８から発
せられ論理回路１１０により有効にされる信号を順次加
算するためのものである。従ってカウンタ１１１の内容
は、第一サブウインドウ内にアドレスされたデータに関
する活動量を表わす。

【００６０】カウンタ１２１は、論理回路１０８から発
せられ論理回路１２０により有効にされる信号を順次加
算するためのものである。従ってカウンタ１２１の内容
は、第二サブウインドウ内にアドレスされたデータに関
する活動量を表わす。

【００６１】レジスタ１０９は、上述した活動量に関す
るしきい値を格納するためのものである。レジスタ１０
９の内容がカウンタ１１１の内容より小さければ、比較
器１１２は信号Ｉ１をシーケンサ１１４に送信する。レ
ジスタ１０９の内容がカウンタ１２１の内容より小さけ
れば、比較器１２２は信号Ｉ２をシーケンサ１１４に送
信する。シーケンサ１１４の動作は図７を参照して説明
する。

【００６２】レジスタ１１５は、オートフォーカスウイ
ンドウについての最小サイズ値を格納するためのもので
あり、通算値は、レジスタ１０１及び１０２の内容の差
である。

【００６３】レジスタ１０１、１０２、１０９、及び１
１５はシーケンサ１１４によりバス７上で読み書きアク
セスが可能である。カウンタ１１１、１２１はシーケン
サ１１４により読み書きアクセスが可能である。チェッ
クレジスタ１１３は読み書きアクセスが可能であり、従
って、０から６までの番号を有する、例えば七つのビッ
トの低及び高の状態に応じて、シーケンサ１１４により
実行されるシーケンスを管理することができる。ビット
０の高状態により、論理回路１０８によるカウンタ１１
１及び１２１の増分が一切阻止される。ビット０の低状
態では、論理回路１０８によるカウンタ１１１及び１２
１の増分は阻止されない。ビット１の低状態により、シ
ーケンサ１１４により発生する割り込みが、論理回路１
０８によるカウンタ１１１及び１２１の増分に作用する
ことが阻止される。ビット１の高状態により、シーケン
サ１１４により発生する割り込みに引き続く、論理回路
１０８によるカウンタ１１１及び１２１の増分が阻止さ
れる。ビット２の低状態により、シーケンサ１１４によ
る割り込みの発生が無効になる。レジスタ１１５の内容
がレジスタ１０２及び１０１の内容の差を超えると、ビ
ット２の高状態により、シーケンサ１１４によるによる
割り込みの発生が有効になる。ビット３の低状態は、カ
ウンタ１１１及び１２１の変化には作用しない。ビット
３の高状態は、カウンタ１２１及び１２２の内容を０の
値にする。ビット４及び５の状態は、０から３の間の指
数の２の累乗に従う除数の値を符号化する。ビット６の
低状態は、オートフォーカスウインドウのサイズが、レ
ジスタ１１５に格納されている値よりも大きいことを示
す。ビット６の高状態は、オートフォーカスウインドウ
のサイズが、レジスタ１１５に格納されている値よりも
小さいことを示す。

【００６４】図７のペトリ線図により、シーケンサ１１
４の動作を説明することができる。ビット０から３によ
り、カウンタ１１１及び１２１に０の値を強制するレジ
スタ１１３に格納された値により、シーケンサの初期段
階から段階Ｅ１への移行が有効になる。

【００６５】段階Ｅ１では、装置６の外部のモジュール
１０内で実行されるプロセスは、レジスタ１０１、１０
２、１０９、１１３、及び１１５にオートフォーカスウ
インドウの初期状態を書き込む可能性を有する。ビット
６の低状態を有するレジスタ１１３の値により、段階Ｅ
１から段階Ｅ２への移行が有効になる。

【００６６】段階Ｅ２では、レジスタ１０１及び１０２
に格納されている値の合計の半分がレジスタ１０３に書
き込まれ、次に、レジスタ１１３のビット０が低状態に
され、カウンタ１１１及び１２１が起動する。ビット０
が低状態にされると、装置６は段階Ｅ３に対応する状態
に移行する。

【００６７】段階Ｅ３に対応する状態では、カウンタ１
１１又は、１２１は、オートフォーカスウインドウの第
一サブウインドウ又は第二サブウインドウの熱とそれぞ
れ同じであるとみなすことのできる活動量を直接蓄積す
る。シーケンサ１１４が割り込み信号Ｉ１を受信すると
段階Ｅ４が起動する。シーケンサ１１４が割り込み信号
Ｉ２を受信すると段階Ｅ５が起動する。比較器１１２が
発する信号Ｉ１は、第二サブウインドウより早く第一サ
ブウインドウの熱がレジスタ１０９に格納されているし
きい値を超えたことを示す。比較器１２２が発する信号
Ｉ２は、第一サブウインドウより早く第二サブウインド
ウの熱がレジスタ１０９に格納されているしきい値を超
えたことを示す。図７のペトリ線図の水平二重線は段階
Ｅ４又はＥ５の起動論理ＯＲを表わす。

【００６８】段階Ｅ４では、第二サブウインドウよりも
第一サブウインドウの方が熱くなる。シーケンサ１１４
によりレジスタ１０３の値がレジスタ１０２に書き込ま
れ、オートフォーカスウインドウは第一サブウインドウ
に等しいと再度規定される。レジスタ１１３のビット０
は、カウンタ１１１及び１２１を無効にするために、シ
ーケンサ１１４により高状態にされる。

【００６９】段階Ｅ５では、第一サブウインドウよりも
第二サブウインドウの方が熱くなる。シーケンサ１１４
によりレジスタ１０３の値がレジスタ１０１に書き込ま
れ、オートフォーカスウインドウは第二サブウインドウ
に等しいと再度規定される。レジスタ１１３のビット０
は、カウンタ１１１及び１２１を無効にするために、シ
ーケンサ１１４により高状態にされる。

【００７０】レジスタ１１３のビット０が高状態になる
と、レジスタ１０２の内容からレジスタ１０１の内容を
減算することによりオートフォーカスウインドウのサイ
ズが計算される段階Ｅ６が起動する。このようにして得
られたサイズは、レジスタ１１５内に含まれる値と比較
される。サイズがレジスタ１１５の値以下であると段階
Ｅ７が起動する。サイズがレジスタ１１５の値より大き
いと段階Ｅ８が起動する。

【００７１】段階Ｅ７では、オートフォーカスウインド
ウは、同一のサイズの少なくとも一つのウインドウがこ
のウインドウよりも冷たい最小サイズウインドウに収束
する。バス７上で割り込みＩ３が発生し、レジスタ１１
３のビット６が高状態にされ、得られた収束が通知さ
れ、その結果、装置６に対し外部のプロセスは、レジス
タ１０１及び１０２の内容を読むことができる。ビット
６が高状態になると、シーケンサは初期段階に復帰す
る。

【００７２】段階Ｅ８では、オートフォーカスウインド
ウが最小サイズウインドウに収束すること及びレジスタ
１１３のビット６の変化はない。レジスタ１０９に格納
されている値は、レジスタ１１３のビット４及び５によ
り符号化される２のべきで除算される。しきい値を低く
することが可能であるため、以降に決定される新たなサ
ブウインドウ上でカウンタ１１１又は１２１がしきい値
に到達するのを加速することができる。実際、段階Ｅ６
を通過する毎にオートフォーカスウインドウのサイズが
減少するので、このウインドウに関する活動量は、直前
のオートフォーカスウインドウの活動量と比較してより
長い時間を要することがあり得る。ビット６が低状態に
なると段階Ｅ２が再起動する。このようにして、段階Ｅ
７に移行するまで、段階Ｅ２からＥ６にまたがるループ
が繰り返される。

【００７３】割り込みＩ３により起動される、装置６の
外部のプロセスは、最も熱いウインドウのうちの一つに
オートフォーカスウインドウが収束したかどうかを調べ
るために、レジスタ１１３のビット６の値を参照するこ
とができる。このプロセスはまた、レジスタ１１３のビ
ット０及びビット６を高状態にし、０の値をレジスタ１
０９に書き込むことにより、シーケンサ１１４に割り込
みをかけることができる。実際、オートフォーカスウイ
ンドウの熱が弱過ぎて十分に速い収束が行えないことが
あり得る。その場合プロセスは、高速収束を実現するこ
とができる他の値をレジスタ１０１、１０２、１０９、
１１３、及び１１５のうちの一つ又は複数のレジスタに
ロードすることができる。

【００７４】装置６の外部で実行されるプロセスは、シ
ーケンサ１１４により実行されるシーケンスの起動、停
止、又は終了にしか作用しないことに留意されたい。こ
れにより、装置６の外部で実行されるプロセスが、装置
６により行われる測定に影響を及ぼすことが回避され
る。

【図面の簡単な説明】

【図１】四つのモジュールを有するマシンのアーキテク
チャを示す図である。

【図２】ローカルとみなされるモジュール内にある装置
の詳細を示す図である。

【図３】リモートとみなされるモジュール内にある装置
の詳細を示す図である。

【図４】本発明を実施するための装置の他の詳細を示す
図である。

【図５】本発明を実施するための装置の他の詳細を示す
図である。

【図６】本発明を実施するための装置の他の詳細を示す
図である。

【図７】図６の装置の動作を示す図である。

【符号の説明】

１、２、３、４、２１、２２、２３、２４、４１、４
２、４３、４４、６１、６２、６３、６４、プロセッ
サ５、２５、４５、６５メモリ６、２６、４６、６６他のモジュールへ接続する装置７、２７、４７、６７システムバス８、２８、４８、６８第一テーブル９テーブル１０、２０、４０、６０モジュール１１、１２、１３、１４、３１、３２、３３、３４、５
１、５２、５３、５４、７１、７２、７３、７４専用
キャッシュメモリ１５、３５、５５、７５リモートアクセスキャッシュ
メモリ１６ループ１７、３７、５７、７７リンク１８、１９、９３レジスタ８０論理回路８１、１０１第一レジスタ８２、１０２第二レジスタ８３、９３、１０９第三レジスタ８４、８５比較器８６チェックレジスタ８７、８８、１０７、１０８、１１０、１２０論理回
路９０、９１、９４、９５、１１１、１２１カウンタ９２演算ユニット１０３第四レジスタ１０４、１０５、１０６、１１２、１２２比較器１１３チェックレジスタ１１４シーケンサＡ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８フ
ィールドＥ１、Ｅ２、Ｅ３、Ｅ４、Ｅ５、Ｅ６、Ｅ７、Ｅ８段
階Ｉ１、Ｉ２、Ｉ３割り込みＬＨローカル接続信号ＬＭローカル誤り信号ＲＨリモートヒット信号ＲＭリモート誤り信号Ｓ１ブロックの変更信号Ｓ２、Ｓ３ステータスコードＳ５信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者アンリ・レゾンフランス国、38000・グルノーブル、ブルバール・ドユ・マレシヤル・ルクレール、 23

Claims

【特許請求の範囲】

【請求項１】複数のモジュール（１０、２０、４０、
６０）で構成され、一つのモジュール（１０）が他のモ
ジュール（２０、４０、６０）とのデータのコヒーレン
スを確保する装置（６）を備え、不均一アクセスメモリ
及びキャッシュメモリコヒーレンスを有する情報処理マ
シンであって、前記装置（６）が、メモリの第一物理アドレスを格納するための第一レジス
タ（８１、１０１）と、メモリの第二物理アドレスを格納するための第二レジス
タ（８２、１０２）と、前記第一物理アドレスと前記第二物理アドレスとの間に
アドレスが含まれるデータに関する活動量を測定する第
一手段（９０、９５、１１１、１２１、８８、９２、１
０８）と、前記活動量を測定するためのしきい値を格納するための
第三レジスタ（８３、９３、１０９）と、第一手段によって測定される活動量が前記しきい値を超
えたことを検出する第二手段（９１、９４、１１２、１
２２）とを少なくとも含むことを特徴とする情報処理マ
シン。
【請求項２】第一手段が、第一物理アドレスと第二物
理アドレスとの間にアドレスが含まれるデータに関す
る、一つのモジュールと他のモジュールとの間のトラン
ザクションのカウンタ（９０）を備えることを特徴とす
る請求項１に記載の情報処理マシン。
【請求項３】第一手段が、第一物理アドレスと第二物
理アドレスとの間にアドレスが含まれるデータに関す
る、一つのモジュールと他のモジュールとの間のトラン
ザクションの待ち時間のカウンタ（９５）を備えること
を特徴とする請求項１に記載の情報処理マシン。
【請求項４】前記装置（６）が、第一論理アドレスと
第二論理アドレスとの間に含まれる第三論理アドレスを
格納するための第四レジスタ（１０３）を備え、第一手
段が、第一物理アドレスと第三物理アドレスとの間にア
ドレスが含まれるデータに関する、一つのモジュールと
他のモジュールとの間のトランザクションのカウンタ
（１１１）と、前記第三物理アドレスと前記第二物理ア
ドレスとの間にアドレスが含まれるデータに関する、一
つのモジュールと他のモジュールとの間のトランザクシ
ョンのカウンタ（１２１）とを備えることを特徴とする
請求項１に記載の情報処理マシン。
【請求項５】前記装置（６）が、第一論理アドレスと
第二論理アドレスとの間に含まれる第三論理アドレスを
格納するための第四レジスタ（１０３）を備え、第一手
段が、第一物理アドレスと第三物理アドレスとの間にア
ドレスが含まれるデータに関する、一つのモジュールと
他のモジュールとの間のトランザクションの待ち時間の
カウンタ（１１１）と、第三物理アドレスと第二物理ア
ドレスとの間にアドレスが含まれるデータに関する、一
つのモジュールと他のモジュールとの間のトランザクシ
ョンの待ち時間のカウンタ（１２１）とを備えることを
特徴とする請求項１に記載の情報処理マシン。
【請求項６】前記装置（６）が、カウンタ（１１１）
の内容が第三レジスタ（１０９）の内容を超過した時、
第四レジスタ（１０３）の内容を第二レジスタ（１０
２）に書き込み、カウンタ（１２１）の内容が第三レジ
スタ（１０９）の内容を超過した時、第四レジスタ（１
０３）の内容を第一レジスタ（１０１）に書き込み、第
一レジスタ（１０１）と第二レジスタ（１０２）の値の
間に含まれる値を第四レジスタ（１０３）に書き込むシ
ーケンサ（１１４）を備えることを特徴とする請求項４
又は５に記載の情報処理マシン。
【請求項７】差がしきい値を超過した時、シーケンサ
（１１４）をその初期状態に復帰させるために、前記装
置（６）が、第一レジスタ（１０１）及び第二レジスタ
（１０２）の内容の差に関するしきい値を格納するため
の第五レジスタ（１１５）を備えることを特徴とする請
求項６に記載の情報処理マシン。