JPH11161355A - バンドギャップ式基準電圧源およびその作動方法 - Google Patents
バンドギャップ式基準電圧源およびその作動方法Info
- Publication number
- JPH11161355A JPH11161355A JP10228303A JP22830398A JPH11161355A JP H11161355 A JPH11161355 A JP H11161355A JP 10228303 A JP10228303 A JP 10228303A JP 22830398 A JP22830398 A JP 22830398A JP H11161355 A JPH11161355 A JP H11161355A
- Authority
- JP
- Japan
- Prior art keywords
- input
- reference voltage
- input stage
- voltage source
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45775—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using cross switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/81—Inputs or outputs are crossed during a first switching time, not crossed during a second switching time
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 バンドギャップ式基準電圧源が中断なしに、
すべての状況のもとで温度およびオフセット補償された
基準電圧を出力し得るようにする。 【解決手段】 演算増幅器が第１の入力段ＴＥ１、ＴＬ
１および第２の入力段ＴＥ２、ＴＬ２を有し、第１の入
力段から第１の接続点ｘ５の電位が取り出し可能であ
り、第２の入力段から第２の接続点ｘ６の電位が取り出
し可能であるバンドギャップ式基準電圧源において、第
１および第２の入力段が出力信号Ａを発し、また、スイ
ッチング装置Ｓ１ないしＳ４が設けられ、その作動によ
り第１の入力段ＴＥ１、ＴＬ１に交互に第１の入力信号
Ｅ１または第２の入力信号Ｅ２が供給され、また第２の
入力段ＴＥ２、ＴＬ２に交互に第２の入力信号Ｅ２また
は第１の入力信号Ｅ１が供給されるように、またはその
作動により演算増幅器の出力信号Ａが選択的に第１の接
続点ｘ５または第２の接続点ｘ６から取り出されるよう
に構成されている。
すべての状況のもとで温度およびオフセット補償された
基準電圧を出力し得るようにする。 【解決手段】 演算増幅器が第１の入力段ＴＥ１、ＴＬ
１および第２の入力段ＴＥ２、ＴＬ２を有し、第１の入
力段から第１の接続点ｘ５の電位が取り出し可能であ
り、第２の入力段から第２の接続点ｘ６の電位が取り出
し可能であるバンドギャップ式基準電圧源において、第
１および第２の入力段が出力信号Ａを発し、また、スイ
ッチング装置Ｓ１ないしＳ４が設けられ、その作動によ
り第１の入力段ＴＥ１、ＴＬ１に交互に第１の入力信号
Ｅ１または第２の入力信号Ｅ２が供給され、また第２の
入力段ＴＥ２、ＴＬ２に交互に第２の入力信号Ｅ２また
は第１の入力信号Ｅ１が供給されるように、またはその
作動により演算増幅器の出力信号Ａが選択的に第１の接
続点ｘ５または第２の接続点ｘ６から取り出されるよう
に構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は請求項１の前文に記
載された装置および請求項７の前文に記載された方法、
すなわち特に温度補償のために設けられている演算増幅
器を備えたバンドギャップ式基準電圧源およびこのよう
なバンドギャップ式基準電圧源の作動方法に関する。
載された装置および請求項７の前文に記載された方法、
すなわち特に温度補償のために設けられている演算増幅
器を備えたバンドギャップ式基準電圧源およびこのよう
なバンドギャップ式基準電圧源の作動方法に関する。
【０００２】
【従来の技術】このような基準電圧源およびそのの作動
方法は以前から知られている。この基準電圧源の原理
は、バイポーラトランジスタのベース‐エミッタ間電圧
（またはダイオードの導通電圧）が電圧基準として使用
されることに基づいている。しかし、大きさを以下では
ＶBEと呼ぶこの電圧基準は比較的強い温度依存性を有す
る。温度係数は０．６Ｖにおいて約−２ｍＶ／Ｋであ
る。温度依存性は、以下ではＫＶt と呼ばれる相応の温
度補償電圧が電圧基準ＶBEに加えられるならば、補償さ
れ得る。この温度補償電圧は、好ましくは、第２のトラ
ンジスタおよび演算増幅器の助けをかりて発生かつ処理
される。
方法は以前から知られている。この基準電圧源の原理
は、バイポーラトランジスタのベース‐エミッタ間電圧
（またはダイオードの導通電圧）が電圧基準として使用
されることに基づいている。しかし、大きさを以下では
ＶBEと呼ぶこの電圧基準は比較的強い温度依存性を有す
る。温度係数は０．６Ｖにおいて約−２ｍＶ／Ｋであ
る。温度依存性は、以下ではＫＶt と呼ばれる相応の温
度補償電圧が電圧基準ＶBEに加えられるならば、補償さ
れ得る。この温度補償電圧は、好ましくは、第２のトラ
ンジスタおよび演算増幅器の助けをかりて発生かつ処理
される。
【０００３】このような装置の原理的構成は図３に示さ
れている。
れている。
【０００４】図３による装置は図３に示されているよう
に接続されている（バイポーラ）トランジスタＴ１、Ｔ
２、抵抗Ｒ１、Ｒ２、Ｒ３および演算増幅器ＯＰを含ん
でいる。
に接続されている（バイポーラ）トランジスタＴ１、Ｔ
２、抵抗Ｒ１、Ｒ２、Ｒ３および演算増幅器ＯＰを含ん
でいる。
【０００５】図示された装置により発生される基準電圧
Ｖref は次の数１で表される。
Ｖref は次の数１で表される。
【数１】Ｖref ＝ＢBE2 ＋ＫＶt ここで、Ｋは数２で表される。
【数２】 Ｋ＝（Ｒ2 ／Ｒ1 ）ｌｎ（Ｒ2 ＡE1／Ｒ3 ＡE2） ここでＡE1はトランジスタＴ１のエミッタの面積、ＡE2
はトランジスタＴ２のエミッタの面積である。
はトランジスタＴ２のエミッタの面積である。
【０００６】図３による装置のなかの個々の構成要素を
適当にディメンジョニングすると、基準電圧の温度依存
性は完全に消され得る。
適当にディメンジョニングすると、基準電圧の温度依存
性は完全に消され得る。
【０００７】しかし実際には基準電圧Ｖref の発生は上
記の説明から想像されるよりもかなり複雑に具体化され
る。その原因はなかんずく演算増幅器のほぼ不可避のオ
フセットである。
記の説明から想像されるよりもかなり複雑に具体化され
る。その原因はなかんずく演算増幅器のほぼ不可避のオ
フセットである。
【０００８】演算増幅器のオフセットは、演算増幅器が
非対称な構成を有するとき、すなわちたとえば演算増幅
器の入力トランジスタが相い異なる大きさであり、また
はこれらのトランジスタのしきい電圧が相い異なってい
るときに生ずる公知の効果である。これは演算増幅器の
入力端子の１つの前に接続されている（オフセット）電
圧源のように作用する。
非対称な構成を有するとき、すなわちたとえば演算増幅
器の入力トランジスタが相い異なる大きさであり、また
はこれらのトランジスタのしきい電圧が相い異なってい
るときに生ずる公知の効果である。これは演算増幅器の
入力端子の１つの前に接続されている（オフセット）電
圧源のように作用する。
【０００９】（オフセット電圧源の）オフセットの存在
により、図３による装置により発生される基準電圧Ｖ
ref は次の数３で表される。
により、図３による装置により発生される基準電圧Ｖ
ref は次の数３で表される。
【数３】Ｖref ＝ＢBE2 ー〔１＋（Ｒ2 ／Ｒ1 ）〕ＶOS
＋（Ｒ2 ／Ｒ1 ）Ｖt ｌｎ｛（Ｒ2 ＡE1／Ｒ3 ＡE2）
〔１−（ＶOS／Ｉ1 Ｒ2 ）〕｝ この公知の関係式の導き出し方はたとえばPhillip E. A
llen & Douglas R. Hollberg：ＣＭＯＳアナログ設計、
Sounders College出版、１９８７、第５９０〜５９６頁
を参照されたい。
＋（Ｒ2 ／Ｒ1 ）Ｖt ｌｎ｛（Ｒ2 ＡE1／Ｒ3 ＡE2）
〔１−（ＶOS／Ｉ1 Ｒ2 ）〕｝ この公知の関係式の導き出し方はたとえばPhillip E. A
llen & Douglas R. Hollberg：ＣＭＯＳアナログ設計、
Sounders College出版、１９８７、第５９０〜５９６頁
を参照されたい。
【００１０】上記の式によれば基準電圧は演算増幅器の
オフセットによっても影響される。代わりに導入される
オフセット電圧源の電圧Ｖosはその際にかてて加えて係
数１＋Ｒ2 ／Ｒ1 だけ増幅されて演算増幅器の出力端に
現れる。
オフセットによっても影響される。代わりに導入される
オフセット電圧源の電圧Ｖosはその際にかてて加えて係
数１＋Ｒ2 ／Ｒ1 だけ増幅されて演算増幅器の出力端に
現れる。
【００１１】通常のディメンジョニングの際トランジス
タでは１０：１のエミッタ面積比が使用され、それによ
って、基準電圧の温度依存性を消去するためには、１＋
Ｒ2／Ｒ1 が約１０．５にならなければならない（これ
については上記の文献を基準されたい）。
タでは１０：１のエミッタ面積比が使用され、それによ
って、基準電圧の温度依存性を消去するためには、１＋
Ｒ2／Ｒ1 が約１０．５にならなければならない（これ
については上記の文献を基準されたい）。
【００１２】ＣＭＯＳ技術でのバンドギャップ式基準電
圧源の実現およびこのような場合に通常の３０ｍＶまで
のオフセットの際には、このことは、通常約１．２Ｖの
大きさの基準電圧が演算増幅器のオフセットにより０．
３１５Ｖまでの誤りが生ずるであろうことを意味する。
圧源の実現およびこのような場合に通常の３０ｍＶまで
のオフセットの際には、このことは、通常約１．２Ｖの
大きさの基準電圧が演算増幅器のオフセットにより０．
３１５Ｖまでの誤りが生ずるであろうことを意味する。
【００１３】基準電圧の絶対値のばらつきがわずかに保
たれるべきであれば、オフセットが補償されなければな
らない。
たれるべきであれば、オフセットが補償されなければな
らない。
【００１４】そのためにはたとえば、そのつどのオフセ
ットを消すように装置を個別にトリムすることができよ
う。しかし、オフセットの温度依存性に基づいて、この
ような補償は完全に特定の温度においてしか有効でな
い。
ットを消すように装置を個別にトリムすることができよ
う。しかし、オフセットの温度依存性に基づいて、この
ような補償は完全に特定の温度においてしか有効でな
い。
【００１５】オフセットを補償するための他の方法は、
オフセットをある時間間隔で測定し、またオフセットを
補償するコンデンサを相応に充電することにある。しか
し測定および充電過程の間は演算増幅器は所定の通りに
使用され得ず、それによって演算増幅器から出力される
基準電圧が多かれ少なかれ長い中断をおいてしか出力さ
れ得ない。これらの中断は繰り返して生ずる。なぜなら
ば、測定および充電過程は特にコンデンサにおける放電
過程およびオフセットの温度依存性に基づいてサイクリ
ックに必要とされるからである。連続的に中断なしに利
用できる基準電圧を必要とするならば、このようなオフ
セット補償は不適当であり、またはいつでも最適に適当
ではない。
オフセットをある時間間隔で測定し、またオフセットを
補償するコンデンサを相応に充電することにある。しか
し測定および充電過程の間は演算増幅器は所定の通りに
使用され得ず、それによって演算増幅器から出力される
基準電圧が多かれ少なかれ長い中断をおいてしか出力さ
れ得ない。これらの中断は繰り返して生ずる。なぜなら
ば、測定および充電過程は特にコンデンサにおける放電
過程およびオフセットの温度依存性に基づいてサイクリ
ックに必要とされるからである。連続的に中断なしに利
用できる基準電圧を必要とするならば、このようなオフ
セット補償は不適当であり、またはいつでも最適に適当
ではない。
【００１６】バンドギャップ式基準電圧源の他の一般的
な議論はたとえばTietze‐Schenk著、Halbleiter‐Scha
lttechnik （半導体回路技術）、第１０版、１９９４
年、第５５８頁以降に記載されている。そこでは演算増
幅器が、２つのバイポーラトランジスタのベース‐エミ
ッタ間電圧に比例している２つの電圧を比較するために
使用される。他のバンドギャップ式基準電圧源はヨーロ
ッパ特許第 0 661 616号明細書に記載されており、そこ
では発生された電圧基準が高い増幅率を有する増幅器に
供給される。こうして増幅された信号は、バンドギャッ
プ式電圧基準を発生するための回路の供給電圧を調接続
する電圧調接続器に供給される。最後にドイツ特許第 4
1 24 427号明細書から、チャネル抵抗比の設定により温
度の影響に対する改善された非依存性が達成されるバン
ドギャップ式基準電圧源は公知になっている。
な議論はたとえばTietze‐Schenk著、Halbleiter‐Scha
lttechnik （半導体回路技術）、第１０版、１９９４
年、第５５８頁以降に記載されている。そこでは演算増
幅器が、２つのバイポーラトランジスタのベース‐エミ
ッタ間電圧に比例している２つの電圧を比較するために
使用される。他のバンドギャップ式基準電圧源はヨーロ
ッパ特許第 0 661 616号明細書に記載されており、そこ
では発生された電圧基準が高い増幅率を有する増幅器に
供給される。こうして増幅された信号は、バンドギャッ
プ式電圧基準を発生するための回路の供給電圧を調接続
する電圧調接続器に供給される。最後にドイツ特許第 4
1 24 427号明細書から、チャネル抵抗比の設定により温
度の影響に対する改善された非依存性が達成されるバン
ドギャップ式基準電圧源は公知になっている。
【００１７】
【発明が解決しようとする課題】本発明の課題は、請求
項１の前文に記載されたバンドギャップ式基準電圧源ま
たは請求項７の前文に記載されたバンドギャップ式基準
電圧源を作動させるための方法を、バンドギャップ式基
準電圧源が中断なしに、すべての状況のもとで温度およ
びオフセット補償された基準電圧を出力し得るように改
良することである。
項１の前文に記載されたバンドギャップ式基準電圧源ま
たは請求項７の前文に記載されたバンドギャップ式基準
電圧源を作動させるための方法を、バンドギャップ式基
準電圧源が中断なしに、すべての状況のもとで温度およ
びオフセット補償された基準電圧を出力し得るように改
良することである。
【００１８】
【課題を解決するための手段】この課題は、本発明によ
れば、請求項１の特徴部分に記載された特徴事項によ
り、または請求項７の特徴部分に記載された特徴事項に
より解決される。
れば、請求項１の特徴部分に記載された特徴事項によ
り、または請求項７の特徴部分に記載された特徴事項に
より解決される。
【００１９】すなわち、バンドギャップ式基準電圧源は
スイッチング装置を含み、このスイッチング装置が、そ
の作動により演算増幅器またはその入力段の入力信号が
交換可能であり、および／または演算増幅器の出力信号
が選択的に第１の入力段の接続点の電位または第２の入
力段の接続点の電位に基づいて発生可能であるように構
成され（請求項１の特徴部分）、またはバンドギャップ
式基準電圧源がサイクリックに２つの状態の間を往復し
て切換えられ、その際に第１の状態で演算増幅器の第１
の入力信号がその第１の入力段に与えられ、演算増幅器
の第２の入力信号がその第２の入力段に与えられ、およ
び／または演算増幅器の出力信号が第２の入力段の接続
点の電位に基づいて発生され、その際に第２の状態で演
算増幅器の第１の入力信号がその第２の入力段に与えら
れ、演算増幅器の第２の入力信号がその第１の入力段に
与えられ、および／または演算増幅器の出力信号が第１
の入力段の接続点の電位に基づいて発生される（請求項
７の特徴部分）。
スイッチング装置を含み、このスイッチング装置が、そ
の作動により演算増幅器またはその入力段の入力信号が
交換可能であり、および／または演算増幅器の出力信号
が選択的に第１の入力段の接続点の電位または第２の入
力段の接続点の電位に基づいて発生可能であるように構
成され（請求項１の特徴部分）、またはバンドギャップ
式基準電圧源がサイクリックに２つの状態の間を往復し
て切換えられ、その際に第１の状態で演算増幅器の第１
の入力信号がその第１の入力段に与えられ、演算増幅器
の第２の入力信号がその第２の入力段に与えられ、およ
び／または演算増幅器の出力信号が第２の入力段の接続
点の電位に基づいて発生され、その際に第２の状態で演
算増幅器の第１の入力信号がその第２の入力段に与えら
れ、演算増幅器の第２の入力信号がその第１の入力段に
与えられ、および／または演算増幅器の出力信号が第１
の入力段の接続点の電位に基づいて発生される（請求項
７の特徴部分）。
【００２０】スイッチング装置の切換は演算増幅器の出
力信号（発生すべき基準電圧）へのオフセット原因の作
用の符号および／または大きさに関する変化を生じさせ
る。
力信号（発生すべき基準電圧）へのオフセット原因の作
用の符号および／または大きさに関する変化を生じさせ
る。
【００２１】切換を繰り返して実行し、演算増幅器の出
力信号のなかにそれにより引き起こされる変動を適当な
フィルタ（たとえば低域通過フィルタ）によりフィルタ
アウトすると、その結果にはもはや演算増幅器のオフセ
ットによりわずかしか影響されない、または全く影響さ
れない基準電圧が得られる。
力信号のなかにそれにより引き起こされる変動を適当な
フィルタ（たとえば低域通過フィルタ）によりフィルタ
アウトすると、その結果にはもはや演算増幅器のオフセ
ットによりわずかしか影響されない、または全く影響さ
れない基準電圧が得られる。
【００２２】従って、すべての状況のもとで温度および
オフセット補償された基準電圧を中断なしで発生するこ
とが比較的簡単な仕方で可能であるバンドギャップ式基
準電圧源およびそれを作動させるための方法が得られ
た。
オフセット補償された基準電圧を中断なしで発生するこ
とが比較的簡単な仕方で可能であるバンドギャップ式基
準電圧源およびそれを作動させるための方法が得られ
た。
【００２３】本発明の有利な実施態様は請求項２ないし
６に記載されている。
６に記載されている。
【００２４】
【発明の実施の形態】以下、本発明を図面を基準して実
施例により一層詳細に説明する。
施例により一層詳細に説明する。
【００２５】以下に詳細に説明されるバンドギャップ式
基準電圧源はＣＭＯＳ回路の構成部分である。
基準電圧源はＣＭＯＳ回路の構成部分である。
【００２６】達成しようと努力されるオフセット補償は
図１および図２に示されている状態がサイクリックに交
互に作られることにより達成される。
図１および図２に示されている状態がサイクリックに交
互に作られることにより達成される。
【００２７】図１および図２は演算増幅器の部分および
その入力および出力導線を示す。以下の説明に対して重
要でない、または少なくとも本質的に重要ではない演算
増幅器の部分、すなわちたとえば演算増幅器のバイアス
回路および始動回路は図面に示されていない。
その入力および出力導線を示す。以下の説明に対して重
要でない、または少なくとも本質的に重要ではない演算
増幅器の部分、すなわちたとえば演算増幅器のバイアス
回路および始動回路は図面に示されていない。
【００２８】示されている演算増幅器は第１の入力信号
Ｅ１および第２の入力信号Ｅ２を入力するために、また
出力信号Ａを出力するために用いられる。
Ｅ１および第２の入力信号Ｅ２を入力するために、また
出力信号Ａを出力するために用いられる。
【００２９】演算増幅器、一層正確に言えばその図示さ
れている部分は図１および２に示されているように接続
されている第１および第２の入力トランジスタＴＥ１お
よびＴＥ２、第１および第２の負荷トランジスタＴＬ１
およびＴＬ２および出力段ＡＳから成っている。演算増
幅器は電流源ＩＱによりエネルギーを供給される。
れている部分は図１および２に示されているように接続
されている第１および第２の入力トランジスタＴＥ１お
よびＴＥ２、第１および第２の負荷トランジスタＴＬ１
およびＴＬ２および出力段ＡＳから成っている。演算増
幅器は電流源ＩＱによりエネルギーを供給される。
【００３０】第１の入力トランジスタＴＥ１および第１
の負荷トランジスタＴＬ１は第１の入力段（演算増幅器
入力信号の一方に対する入力段）を形成し、第２の入力
トランジスタＴＥ２および第２の負荷トランジスタＴＬ
２は第２の入力段（演算増幅器入力信号の他方に対する
入力段）を形成する。第１の入力トランジスタＴＥ１と
第１の負荷トランジスタＴＬ１との間に第１の接続点ｘ
５が位置し、第２の入力トランジスタＴＥ２と第２の負
荷トランジスタＴＬ２との間に第２の接続点ｘ６が位置
している。入力信号Ｅ１およびＥ２は入力トランジスタ
ＴＥ１およびＴＥ２のゲート端子に与えられ、出力信号
は出力段から出力される信号である。
の負荷トランジスタＴＬ１は第１の入力段（演算増幅器
入力信号の一方に対する入力段）を形成し、第２の入力
トランジスタＴＥ２および第２の負荷トランジスタＴＬ
２は第２の入力段（演算増幅器入力信号の他方に対する
入力段）を形成する。第１の入力トランジスタＴＥ１と
第１の負荷トランジスタＴＬ１との間に第１の接続点ｘ
５が位置し、第２の入力トランジスタＴＥ２と第２の負
荷トランジスタＴＬ２との間に第２の接続点ｘ６が位置
している。入力信号Ｅ１およびＥ２は入力トランジスタ
ＴＥ１およびＴＥ２のゲート端子に与えられ、出力信号
は出力段から出力される信号である。
【００３１】従来のバンドギャップ式基準電圧源では、
第１の入力信号Ｅ１は第１の入力トランジスタＴＥ１の
ゲート端子に与えられ、第２の入力信号Ｅ２は第２の入
力トランジスタＴＥ２のゲート端子に与えられ、出力段
ＡＳの入力信号として第２の入力段の接続点ｘ６の電位
が使用され、負荷トランジスタＴＬ１およびＴＬ２のゲ
ート端子が第１の入力段の接続点ｘ５と接続されてい
る。
第１の入力信号Ｅ１は第１の入力トランジスタＴＥ１の
ゲート端子に与えられ、第２の入力信号Ｅ２は第２の入
力トランジスタＴＥ２のゲート端子に与えられ、出力段
ＡＳの入力信号として第２の入力段の接続点ｘ６の電位
が使用され、負荷トランジスタＴＬ１およびＴＬ２のゲ
ート端子が第１の入力段の接続点ｘ５と接続されてい
る。
【００３２】この状態は図１に示されている。
【００３３】従来のバンドギャップ式基準電圧源の場合
と異なり、この状態は本発明によるバンドギャップ式基
準電圧源の場合には持続的でなく、繰り返してこの状態
と図２に示されている第２の状態との間を切換えられ
る。
と異なり、この状態は本発明によるバンドギャップ式基
準電圧源の場合には持続的でなく、繰り返してこの状態
と図２に示されている第２の状態との間を切換えられ
る。
【００３４】図２による第２の状態の際には、（図１に
よる第１の状態の際と異なり）、第１の入力信号Ｅ１は
第２の入力トランジスタＴＥ２のゲート端子に与えら
れ、第２の入力信号Ｅ２は第１の入力トランジスタＴＥ
１のゲート端子に与えられ、出力段ＡＳの入力信号とし
て第１の入力段の接続点ｘ５の電位が使用され、負荷ト
ランジスタＴＬ１およびＴＬ２のゲート端子が第２の入
力段の接続点ｘ６と接続されている。
よる第１の状態の際と異なり）、第１の入力信号Ｅ１は
第２の入力トランジスタＴＥ２のゲート端子に与えら
れ、第２の入力信号Ｅ２は第１の入力トランジスタＴＥ
１のゲート端子に与えられ、出力段ＡＳの入力信号とし
て第１の入力段の接続点ｘ５の電位が使用され、負荷ト
ランジスタＴＬ１およびＴＬ２のゲート端子が第２の入
力段の接続点ｘ６と接続されている。
【００３５】結果としてそれにより演算増幅器またはそ
の入力段の入力信号が交換され、また演算増幅器の出力
信号が交互に第１の入力段の接続点ｘ５の電位または第
２の入力段の接続点ｘ６の電位に基づいて発生される。
の入力段の入力信号が交換され、また演算増幅器の出力
信号が交互に第１の入力段の接続点ｘ５の電位または第
２の入力段の接続点ｘ６の電位に基づいて発生される。
【００３６】図１に示されている状態と図２に示されて
いる状態との間を切換えるために、従来のバンドギャッ
プ式基準電圧源には存在しないスイッチング装置が設け
られている。このスイッチング装置は図１および図２
で、実際には好ましくはトランジスタ（トランジスタ
対）により形成されるスイッチＳ１、Ｓ２、Ｓ３および
Ｓ４により表されている。これらのＳ１ないしＳ４の切
換により図１に示されている状態と図２に示されている
状態との間が往復して切換えられ得る。
いる状態との間を切換えるために、従来のバンドギャッ
プ式基準電圧源には存在しないスイッチング装置が設け
られている。このスイッチング装置は図１および図２
で、実際には好ましくはトランジスタ（トランジスタ
対）により形成されるスイッチＳ１、Ｓ２、Ｓ３および
Ｓ４により表されている。これらのＳ１ないしＳ４の切
換により図１に示されている状態と図２に示されている
状態との間が往復して切換えられ得る。
【００３７】スイッチＳ１ないしＳ４は下記の役割をす
る。スイッチＳ１は第１の入力信号Ｅ１を選択的に第１
の入力段もしくは第２の入力段に供給する役割をし、ス
イッチＳ２は第２の入力信号Ｅ２を選択的に第１の入力
段もしくは第２の入力段に供給する役割をし、スイッチ
Ｓ３は出力段ＡＳに入力信号として選択的に第１の入力
段の接続点ｘ５の電位もしくは第２の入力段の接続点ｘ
６の電位を供給する役割をし、スイッチＳ４は選択的に
第１の入力段の接続点ｘ５の電位もしくは第２の入力段
の接続点ｘ６の電位を負荷トランジスタＴＬ１、ＴＬ２
にゲート電圧として与える役割をする。
る。スイッチＳ１は第１の入力信号Ｅ１を選択的に第１
の入力段もしくは第２の入力段に供給する役割をし、ス
イッチＳ２は第２の入力信号Ｅ２を選択的に第１の入力
段もしくは第２の入力段に供給する役割をし、スイッチ
Ｓ３は出力段ＡＳに入力信号として選択的に第１の入力
段の接続点ｘ５の電位もしくは第２の入力段の接続点ｘ
６の電位を供給する役割をし、スイッチＳ４は選択的に
第１の入力段の接続点ｘ５の電位もしくは第２の入力段
の接続点ｘ６の電位を負荷トランジスタＴＬ１、ＴＬ２
にゲート電圧として与える役割をする。
【００３８】演算増幅器の入力段は、対称なオフセット
が生じ得ないように構成されている。すなわち、入力段
の個々の要素は、偶然の非対称性が存在しなかったとす
ると、入力信号Ｅ１およびＥ２が知られているように等
しい大きさである装置の整定（定常）状態で一方では入
力トランジスタＴＥ１およびＴＥ２に、他方では負荷ト
ランジスタＴＬ１およびＴＬ２に同一のソース‐ドレイ
ン間電圧およびゲート電圧が生じ、それによって接続点
ｘ５およびｘ６が持続的に等しい電位に位置する（に違
いない）ように構成かつ接続されている。
が生じ得ないように構成されている。すなわち、入力段
の個々の要素は、偶然の非対称性が存在しなかったとす
ると、入力信号Ｅ１およびＥ２が知られているように等
しい大きさである装置の整定（定常）状態で一方では入
力トランジスタＴＥ１およびＴＥ２に、他方では負荷ト
ランジスタＴＬ１およびＴＬ２に同一のソース‐ドレイ
ン間電圧およびゲート電圧が生じ、それによって接続点
ｘ５およびｘ６が持続的に等しい電位に位置する（に違
いない）ように構成かつ接続されている。
【００３９】しかし、既に言及したように、入力段にお
ける偶然の非対称性はほぼ不可避であり、それによって
接続点ｘ５およびｘ６における電位は非常に稀な場合に
しか正確に等しくない。しかし、存在する（オフセット
の生起の原因となる）差は小さいので、図１による状態
から図２による状態へ切換えることにより、出力段ＡＳ
およびその出力信号Ａに確かに変化は生ずるが、振動過
程は生ぜず、またはいずれにせよ取るに足るほどの振動
過程は生じない。
ける偶然の非対称性はほぼ不可避であり、それによって
接続点ｘ５およびｘ６における電位は非常に稀な場合に
しか正確に等しくない。しかし、存在する（オフセット
の生起の原因となる）差は小さいので、図１による状態
から図２による状態へ切換えることにより、出力段ＡＳ
およびその出力信号Ａに確かに変化は生ずるが、振動過
程は生ぜず、またはいずれにせよ取るに足るほどの振動
過程は生じない。
【００４０】交互に接続点ｘ５およびｘ６において取り
出される出力段の入力信号、従ってまた演算増幅器の出
力信号自体は切換のタイミングで変動する。出力信号は
その際に温度およびオフセット補償された基準電圧目標
値（約１．２Ｖ）にオフセット電圧を加えた値と基準電
圧目標値からオフセット電圧を差し引いた値との間を変
動する。
出される出力段の入力信号、従ってまた演算増幅器の出
力信号自体は切換のタイミングで変動する。出力信号は
その際に温度およびオフセット補償された基準電圧目標
値（約１．２Ｖ）にオフセット電圧を加えた値と基準電
圧目標値からオフセット電圧を差し引いた値との間を変
動する。
【００４１】この変動は、オフセットが（同一でない入
力段の交換による）図１による状態から図２による状態
への切換およびその逆の切換により出力信号Ａ（発生す
べき基準電圧）へのオフセット原因の作用のそれぞれ符
号および／または大きさに関する変更が行われることに
より生ずる。
力段の交換による）図１による状態から図２による状態
への切換およびその逆の切換により出力信号Ａ（発生す
べき基準電圧）へのオフセット原因の作用のそれぞれ符
号および／または大きさに関する変更が行われることに
より生ずる。
【００４２】相応のフィルタにより出力信号の変動をフ
ィルタアウトすると、その結果として、約１．２Ｖの規
定された目標値を有し、またはいずれにせよそれに近い
温度およびオフセット補償された（直流）出力信号が得
られる。
ィルタアウトすると、その結果として、約１．２Ｖの規
定された目標値を有し、またはいずれにせよそれに近い
温度およびオフセット補償された（直流）出力信号が得
られる。
【００４３】上記のフィルタは実際には演算増幅器の外
部に設けられ得る。しかし、それは基本的に演算増幅器
の内部に設けられ、そこで出力段の入力信号もしくは出
力段の出力信号もしくは両方の信号をフィルタしてもよ
い。
部に設けられ得る。しかし、それは基本的に演算増幅器
の内部に設けられ、そこで出力段の入力信号もしくは出
力段の出力信号もしくは両方の信号をフィルタしてもよ
い。
【００４４】類似のことがスイッチＳ１ないしＳ４に対
して当てはまる。これらのスイッチ、一層正確に言えば
これらのスイッチを表すトランジスタなどのようなスイ
ッチ素子は少なくとも部分的に演算増幅器の内部もしく
は外部に設けられ得る。
して当てはまる。これらのスイッチ、一層正確に言えば
これらのスイッチを表すトランジスタなどのようなスイ
ッチ素子は少なくとも部分的に演算増幅器の内部もしく
は外部に設けられ得る。
【００４５】スイッチＳ１ないしＳ４を切換えるタイミ
ングクロックは好ましくは対称なデューティレシオを有
する。上記のフィルタ（たとえば低域通過フィルタ）は
特に、クロック周波数またはその整数倍の周波数で生ず
る擾乱をフィルタ除去すべきである。このようなフィル
タは非常に簡単に（たとえばＲＣフィルタとして）実現
可能である。
ングクロックは好ましくは対称なデューティレシオを有
する。上記のフィルタ（たとえば低域通過フィルタ）は
特に、クロック周波数またはその整数倍の周波数で生ず
る擾乱をフィルタ除去すべきである。このようなフィル
タは非常に簡単に（たとえばＲＣフィルタとして）実現
可能である。
【００４６】要約して、バンドギャップ式基準電圧源お
よびバンドギャップ式基準電圧源を作動させるための方
法を、バンドギャップ式基準電圧源が中断なしに、すべ
ての状況のもとで温度およびオフセット補償された基準
電圧を出力し得るように改良することが驚くほど簡単な
仕方で達成されることが最後に確認され得る。
よびバンドギャップ式基準電圧源を作動させるための方
法を、バンドギャップ式基準電圧源が中断なしに、すべ
ての状況のもとで温度およびオフセット補償された基準
電圧を出力し得るように改良することが驚くほど簡単な
仕方で達成されることが最後に確認され得る。
【図１】本発明によるバンドギャップ式基準電圧源のオ
フセット補償に関して中心的な意義を有する部分の回路
図。
フセット補償に関して中心的な意義を有する部分の回路
図。
【図２】切換えられた状態で図１による回路部分を示す
回路図。
回路図。
【図３】バンドギャップ式基準電圧源の原理的構成を示
す回路図。
す回路図。
Ａ 出力信号 ＡＳ 出力段 Ｅ１、Ｅ２ 入力信号 ＩＱ 電流源 Ｒ１〜Ｒ３ 抵抗 Ｓ１〜Ｓ４ スイッチ Ｔ１、Ｔ２ トランジスタ ＴＥ１、ＴＥ２ 入力トランジスタ ＴＬ１、ＴＬ２ 負荷トランジスタ ｘ５、ｘ６ 接続点
Claims (7)
- 【請求項１】 特に温度補償のために設けられている演
算増幅器（ＯＰ）を備え、その際に演算増幅器が第１の
入力段（ＴＥ１、ＴＬ１）および第２の入力段（ＴＥ
２、ＴＬ２）を有し、第１の入力段から第１の接続点
（ｘ５）の電位が取り出し可能であり、第２の入力段か
ら第２の接続点（ｘ６）の電位が取り出し可能であるバ
ンドギャップ式基準電圧源において、第１および第２の
入力段が出力信号（Ａ）を発し、また、スイッチング装
置（Ｓ１ないしＳ４）が設けられ、このスイッチング装
置が、その作動により第１の入力段（ＴＥ１、ＴＬ１）
に交互に第１の入力信号（Ｅ１）または第２の入力信号
（Ｅ２）が供給され、また第２の入力段（ＴＥ２、ＴＬ
２）に交互に第２の入力信号（Ｅ２）または第１の入力
信号（Ｅ１）が供給されるように、および／またはその
作動により演算増幅器の出力信号（Ａ）が選択的に第１
の接続点（ｘ５）または第２の接続点（ｘ６）から取り
出されるように構成されていることを特徴とするバンド
ギャップ‐基準電圧源。 - 【請求項２】 第１の入力段（ＴＥ１、ＴＬ１）および
第２の入力段（ＴＥ２、ＴＬ２）が、それぞれの接続点
（ｘ５、ｘ６）に誤りおよび擾乱のない状態で同一の入
力信号（Ｅ１、Ｅ２）の際に同一の電位および／または
電位経過が生ずるように構成されていることを特徴とす
る請求項１記載のバンドギャップ式基準電圧源。 - 【請求項３】 スイッチング装置（Ｓ１ないしＳ４）を
サイクリックに駆動する制御装置が設けられていること
を特徴とする請求項１または２記載のバンドギャップ式
基準電圧源。 - 【請求項４】 スイッチング装置（Ｓ１ないしＳ４）を
駆動するクロックが時間的に一定であることを特徴とす
る請求項３記載のバンドギャップ式基準電圧源。 - 【請求項５】 スイッチング装置（Ｓ１ないしＳ４）を
駆動するクロックが対称なデューティレシオを有するこ
とを特徴とする請求項３または４記載のバンドギャップ
式基準電圧源。 - 【請求項６】 出力段の入力信号または出力段の出力信
号から、特に切換クロック周波数およびその整数倍に相
当する周波数の振動成分をフィルタアウトし得るフィル
タが設けられていることを特徴とする請求項１ないし５
の１つに記載のバンドギャップ式基準電圧源。 - 【請求項７】 特に温度補償のために設けられている演
算増幅器（ＯＰ）を備え、その際に演算増幅器が第１の
入力段（ＴＥ１、ＴＬ１）および第２の入力段（ＴＥ
２、ＴＬ２）を有し、第１の入力段から第１の接続点
（ｘ５）の電位が取り出し可能であり、第２の入力段か
ら第２の接続点（ｘ６）の電位が取り出し可能であるバ
ンドギャップ式基準電圧源を作動させるための方法にお
いて、バンドギャップ式基準電圧源がサイクリックに２
つの状態の間を往復して切換えられ、その際に第１の状
態で第１の入力信号（Ｅ１）が第１の入力段（ＴＥ１、
ＴＬ１）に与えられ、第２の入力信号（Ｅ２）が第２の
入力段（ＴＥ２、ＴＬ２）に与えられ、および／または
演算増幅器の入力段の出力信号（Ａ）が第２の接続点
（ｘ６）から取り出され、その際に第２の状態で第１の
入力信号（Ｅ１）が第２の入力段（ＴＥ２、ＴＬ２）に
与えられ、第２の入力信号（Ｅ２）が第１の入力段（Ｔ
Ｅ１、ＴＬ１）に与えられ、および／または出力信号
（Ａ）が第１の接続点（ｘ５）から取り出されることを
特徴とするバンドギャップ式基準電圧源の作動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19735381.9 | 1997-08-14 | ||
| DE19735381A DE19735381C1 (de) | 1997-08-14 | 1997-08-14 | Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11161355A true JPH11161355A (ja) | 1999-06-18 |
Family
ID=7839050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10228303A Pending JPH11161355A (ja) | 1997-08-14 | 1998-08-12 | バンドギャップ式基準電圧源およびその作動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6014020A (ja) |
| EP (1) | EP0897143B1 (ja) |
| JP (1) | JPH11161355A (ja) |
| DE (2) | DE19735381C1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507180B2 (en) | 2000-11-07 | 2003-01-14 | Nec Corporation | Bandgap reference circuit with reduced output error |
| JP2011081517A (ja) * | 2009-10-05 | 2011-04-21 | Toppan Printing Co Ltd | バンドギャップリファレンス回路及びこれを備えるａｄコンバータ、並びに、バンドギャップリファレンス回路の調整方法 |
| US9285822B2 (en) | 2012-11-13 | 2016-03-15 | Renesas Electronics Corporation | Small-circuit-scale reference voltage generating circuit |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19907177A1 (de) * | 1999-02-19 | 2000-08-31 | Siemens Ag | Verzögerungsschaltung |
| US6275098B1 (en) * | 1999-10-01 | 2001-08-14 | Lsi Logic Corporation | Digitally calibrated bandgap reference |
| DE10032257C2 (de) * | 2000-07-03 | 2003-06-05 | Infineon Technologies Ag | Verfahren und Vorrichtung zur offsetspannungsfreien Spannungsmessung und Einstellung der Spannung einer Referenzspannungsquelle einer integrierten Halbleiterschaltung |
| DE10057844A1 (de) * | 2000-11-22 | 2002-06-06 | Infineon Technologies Ag | Verfahren zum Abgleichen eines BGR-Schaltkreises und BGR-Schaltkreis |
| US7091713B2 (en) * | 2004-04-30 | 2006-08-15 | Integration Associates Inc. | Method and circuit for generating a higher order compensated bandgap voltage |
| US7683701B2 (en) * | 2005-12-29 | 2010-03-23 | Cypress Semiconductor Corporation | Low power Bandgap reference circuit with increased accuracy and reduced area consumption |
| ITTO20090495A1 (it) * | 2009-06-30 | 2011-01-01 | St Microelectronics Srl | Circuito preamplificatore per un trasduttore acustico capacitivo di tipo microelettromeccanico |
| US8169255B2 (en) * | 2010-08-31 | 2012-05-01 | National Tsing Hua University | Offset cancellation current mirror and operating method thereof |
| CN120582307B (zh) * | 2025-08-06 | 2026-01-02 | 敏业信息科技（上海）有限公司 | 脉动式预充电电路及其适用的电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2111223B (en) * | 1981-11-30 | 1985-07-10 | Ebauches Electroniques Sa | Voltage level detecting circuit |
| GB2254211A (en) * | 1990-06-07 | 1992-09-30 | Motorola Inc | Current mirrors |
| KR940003406B1 (ko) * | 1991-06-12 | 1994-04-21 | 삼성전자 주식회사 | 내부 전원전압 발생회로 |
| US5512817A (en) * | 1993-12-29 | 1996-04-30 | At&T Corp. | Bandgap voltage reference generator |
| US5563504A (en) * | 1994-05-09 | 1996-10-08 | Analog Devices, Inc. | Switching bandgap voltage reference |
-
1997
- 1997-08-14 DE DE19735381A patent/DE19735381C1/de not_active Expired - Fee Related
-
1998
- 1998-07-16 EP EP98113265A patent/EP0897143B1/de not_active Expired - Lifetime
- 1998-07-16 DE DE59801619T patent/DE59801619D1/de not_active Expired - Lifetime
- 1998-08-12 JP JP10228303A patent/JPH11161355A/ja active Pending
- 1998-08-14 US US09/133,876 patent/US6014020A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507180B2 (en) | 2000-11-07 | 2003-01-14 | Nec Corporation | Bandgap reference circuit with reduced output error |
| JP2011081517A (ja) * | 2009-10-05 | 2011-04-21 | Toppan Printing Co Ltd | バンドギャップリファレンス回路及びこれを備えるａｄコンバータ、並びに、バンドギャップリファレンス回路の調整方法 |
| US9285822B2 (en) | 2012-11-13 | 2016-03-15 | Renesas Electronics Corporation | Small-circuit-scale reference voltage generating circuit |
| US9785176B2 (en) | 2012-11-13 | 2017-10-10 | Renesas Electronics Corporation | Small-circuit-scale reference voltage generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19735381C1 (de) | 1999-01-14 |
| US6014020A (en) | 2000-01-11 |
| EP0897143B1 (de) | 2001-10-04 |
| EP0897143A2 (de) | 1999-02-17 |
| DE59801619D1 (de) | 2001-11-08 |
| EP0897143A3 (de) | 1999-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2320296B1 (en) | Circuit for generating a reference voltage with compensation of the offset voltage | |
| KR100561945B1 (ko) | 벅 부스트 스위칭 조정기 | |
| US10082819B2 (en) | Switched-capacitor bandgap reference circuit using chopping technique | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US4392112A (en) | Low drift amplifier | |
| US6014020A (en) | Reference voltage source with compensated temperature dependency and method for operating the same | |
| EP1681608A3 (en) | Electronic circuit, semiconductor device, electronic equipment, and timepiece | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US4602172A (en) | High input impedance circuit | |
| KR100341652B1 (ko) | 온도안정화방법 | |
| KR940004806A (ko) | 베타 보상을 가지는 온도 보상 전압 조정기 | |
| JPH04315207A (ja) | 電源回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP2003524980A (ja) | 差動対を含み差動対のトランスコンダクタンスを再生する再生手段を有する電子回路 | |
| JP2003524305A (ja) | 温度補償発振器 | |
| US7394318B2 (en) | Amplifier control system | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JP3074888B2 (ja) | 半導体集積回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP2793343B2 (ja) | バイアス回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH0326674Y2 (ja) | ||
| KR880013373A (ko) | 샘플 홀드 회로 | |
| JP2524399B2 (ja) | 水晶発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031211 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040310 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040422 |