JPH11163869A - 伝送方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 第２の伝達手段に搭載されているメモリのメ
モリ量を低減する。 【解決手段】 第２の伝達手段が第１の伝達手段内のメ
モリを制御して、このメモリ内に蓄積された単位情報が
第２の伝達手段に転送されるタイミングを決める。これ
により、第２の伝達手段に搭載されているメモリのメモ
リ量が低減できるので、パッケージ実装が容易化し、コ
ストを低下することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえばＡＴＭ
（Asynchronous Transfer Mode）などのシェーピング
機能を備えた通信システムで広く利用できる伝送方法及
び装置に関するものである。

【０００２】

【従来の技術】ＡＴＭ交換機のスイッチ部と、各端末に
対応する複数の入出力回線対応部ＮＩＣ（Network Int
erface Card）の関係を図２に示す。 図２において、
ＡＴＭ交換機９のスイッチ部（ＳＷ）１０はＮＩＣ１１
〜１４と接続されており、ＮＩＣ１１〜１４はそれぞれ
端末１６〜１９と接続されている。

【０００３】ＡＴＭ伝送ではセルと呼ばれる信号単位で
情報を伝送するが、このセルの伝送速度はスイッチ部１
０と各ＮＩＣ１１〜１４のあいだでは一定速度Ｚである
ものの、各ＮＩＣ１１〜１４と各端末１６〜１９とのあ
いだでは速度ａ〜ｄと図示したように、ＮＩＣごとに異
なる。

【０００４】たとえばＮＩＣ１１に着目すると、伝送速
度Ｚとａのあいだには次の関係がある。

【０００５】（１）ａ＝Ｚ （２）ａ＜Ｚ 前者の（１）の場合には、ＮＩＣ１１の右側（スイッチ
部１０側）と左側（端末１６側）で帯域が一致している
ので帯域制御の必要はない。

【０００６】

【発明が解決しようとする課題】しかし後者の（２）の
場合には、帯域Ｚに比べて帯域ａが狭く問題がある。伝
送速度ａ→Ｚの変換、すなわち端末１６が送信する場合
に生じるａからＺへの速度変換では、増えた帯域に空セ
ルを挿入することで速度を上げて対応するとしてもＺ→
ａの変換、すなわち端末１６が受信する場合の速度変換
には問題が残る。

【０００７】このＺ→ａの速度変換において、帯域Ｚの
なかで有効な帯域はａのみである。帯域Ｚ中に有効なＡ
ＴＭセルの帯域ａが均等に割り付けられている場合に
は、ＮＩＣ側でわずかなメモリを使用するだけで帯域変
換が可能であるが、不均等に割り付けられている場合に
は、ＮＩＣ側で多量のメモリを消費して帯域制御を行わ
なければならない。

【０００８】すなわち、ＮＩＣ側に搭載したメモリの書
き込み速度と読み出し速度の差を利用して速度Ｚから速
度ａなどへの速度変換を行うため、各ＮＩＣごとに多量
のメモリが必要になり、パッケージ実装の困難化、コス
トアップなどの問題が生じる。

【０００９】

【課題を解決するための手段】かかる課題を解決するた
めに、第１の発明では、第１の伝達手段内では第１の伝
送速度で伝送されている単位情報が、第１の伝達手段に
搭載されたメモリを介して転送された第２の伝達手段内
では、第１の伝送速度より遅い第２の伝送速度で伝送さ
れる伝送方法において、第２の伝達手段に伝送路で接続
された第３の伝達手段に対し、第２の伝送速度で前記単
位情報を伝送しようとする第２の伝達手段が、第１の伝
達手段内の前記メモリを制御して、このメモリ内に蓄積
された前記単位情報が第２の伝達手段に転送されるタイ
ミングを決めることを特徴とする。

【００１０】また、第２の発明では、第１の伝達手段内
では第１の伝送速度で伝送されている単位情報が、第１
の伝達手段に搭載されたメモリを介して転送された第２
の伝達手段内では、第１の伝送速度より遅い第２の伝送
速度で伝送される伝送装置において、第２の伝達手段に
伝送路で接続された第３の伝達手段に対し、第２の伝送
速度で前記単位情報を伝送しようとする第２の伝達手段
が、第１の伝達手段内の前記メモリを制御して、このメ
モリ内に蓄積された前記単位情報が第２の伝達手段に転
送されるタイミングを決めることを特徴とする。

【００１１】

【発明の実施の形態】（Ａ）実施形態 本実施形態は、ＡＴＭ交換機のスイッチ部に従来から搭
載されている多量のメモリをＮＩＣ側から制御すること
により、このメモリをシェーピングに活用することを特
徴とする。

【００１２】以下、本発明に係る伝送方法及び装置をＡ
ＴＭ通信システムに適用した場合を例に、一実施形態に
ついて図面を参照しながら説明する。

【００１３】（Ａ−１）実施形態の構成 図１に本実施形態に係るＡＴＭ交換機すなわち伝送装置
３０の要部の概略を示す。

【００１４】図１において、ＡＴＭ端末３１に対応して
ＡＴＭ交換機３０に搭載されたＮＩＣ３２には、端末３
１からの入力回線の終端などを行う物理インタフェース
処理部３２Ａと、ＨＥＣ（ヘッダ誤り制御）チェックお
よびヘッダ変換を行うＡＴＭ処理部３２Ｂと、装置内部
のスイッチ（ＳＷ）部３３とセルの送受信を行う装置内
ＩＦ部３２Ｃとが設けられているほかに、ＮＩＣ３２側
の帯域情報とスイッチ部３３側の帯域情報に基づいて後
述する処理を行うことにより、スイッチ部３３に搭載さ
れたメモリ部３４に蓄積されたセルを装置内ＩＦ部３２
Ｃに搭載されたメモリ３２ＣＡへ転送させるセル帯域制
御回路３５が設けられている。

【００１５】なお、ＮＩＣにはＡＴＭ端末のほかに他の
ＡＴＭ交換機なども接続され得る。

【００１６】次に、メモリ部３４からメモリ３２ＣＡへ
のセル転送を制御するセル帯域制御回路３５の内部構成
の詳細について説明する。

【００１７】（Ａ−１−１）セル帯域制御回路３５の詳
細構成 セル帯域制御回路３５の詳細構成を、スイッチ部３３の
メモリ部３４と共に図３に示す。

【００１８】図３において、ＮＩＣ３２側の伝送速度帯
域Ｘとスイッチ部３３側の伝送速度帯域Ｙの情報を蓄積
しているレジスタもしくはＲＯＭである帯域情報部３６
は、これらの帯域情報を必要なときに制御部３７に知ら
せるところである。

【００１９】これらの帯域情報に基づいて後述する処理
を行うことにより、リセット・タイミング信号（帯域制
御信号）を生成してカウンタ部３８へ送り、そのカウン
タ値Ｃ１をリセットする機能と、逆にカウンタ部３８か
ら受信したカウンタ値Ｃ１をデコードしてメモリ部３４
がセルをメモリ３２ＣＡに転送するタイミングを指示す
るタイミング信号を生成してメモリ部３４を制御するメ
モリコトローラ部３９に送信する機能とを併せ持つ制御
部３７が、このセル帯域制御回路３５の中枢をなす。

【００２０】そして前記カウンタ部３８は、ＮＩＣ３２
とスイッチ部３３の双方のインタフェースに同期したク
ロック信号で動作して帯域Ｙ中のＡＴＭセルの数をカウ
ントし、そのカウンタ値Ｃ１を制御部３７に送出する。

【００２１】一方、前記メモリコトローラ部３９は、制
御部３７から供給される帯域制御信号に応じて生成した
リードタイミング信号をメモリ部３４に送信し、メモリ
部３４が蓄積しているＡＴＭセルを前記メモリ３２ＣＡ
に転送するタイミングを決めるコトローラである。

【００２２】さらに詳しく、上述した制御部３７の構成
を説明する。

【００２３】（Ａ−１−２）制御部３７の詳細構成 制御部３７の詳細構成を示した図４において、前記カウ
ンタ部３８とは別に制御部３７内に、０からＮまでカウ
ントアップするカウンタ４１が設けられている。このカ
ウンタ４１のカウンタ値Ｃ２に応じてラインａ〜ｎのｎ
＋１本のラインのなかから選択器４２が一つを選択す
る。これらのラインａ〜ｎに設定値ナンバ０，１，２，
…，ｎを付する。

【００２４】ラインａ〜ｎの一つひとつには、あらかじ
め設定値Ａ〜Ｎが設定されており、選択器４２によって
選択されたラインの設定値を出力するために選択器４２
の出力端子は比較器４３の入力端子に接続されている。

【００２５】選択された設定値とカウンタ部３８のカウ
ンタ値Ｃ１を比較して、これらが一致したときにリセッ
トタイミング信号（帯域制御信号）を出力するために比
較器４３の出力端子は、カウンタ４１とカウンタ部３８
とメモリコトローラ部３９に接続されている。

【００２６】以下、上記のような構成を有する本実施形
態の動作について説明する。

【００２７】（Ａ−２）実施形態の動作 ＡＴＭ端末３１に宛てて伝送されてきたセルは、スイッ
チ部３３内を速度Ｙで伝送されてメモリ部３４に格納さ
れる。メモリ部３４に格納されたセルのメモリ部３４か
らの読み出しのタイミングは、セル帯域制御回路３５に
よって制御される。

【００２８】次に、このセル帯域制御回路３５の動作に
ついて説明する。

【００２９】（Ａ−２−１）セル帯域制御回路３５の動
作 ＮＩＣ３２側の伝送速度帯域ＸをＸ＝３とし、スイッチ
部３３側の伝送速度帯域ＹをＹ＝１５とする。

【００３０】この場合、ＮＩＣ３２側の伝送速度帯域Ｘ
＝３に対応して設定値の数は３つであり、必要なライン
は前記設定値ナンバ０，１，２の３本だけである。

【００３１】そして帯域情報としては、前記Ｘ、Ｙを最
大公約数で割って得られるＸ＝１、Ｙ＝５を帯域情報部
３６に格納する。

【００３２】ＸとＹの比が１：５であることを認識した
制御部３７では、帯域ＹのＡＴＭセルが５つメモリ部３
４に蓄積されるごとに、図５(Ｅ）でハッチングを施し
たＡＴＭセルが、当該メモリ部３４からメモリ３２ＣＡ
へ転送されるように制御する。図５(Ｅ）において、ハ
ッチングのないセルすなわち白セルの一つひとつは、同
図(Ａ）のクロックの一つひとつに対応し、単に時間経
過を明示するために描いたものであり、実際には存在し
ないセルである。そして、ここでは説明の簡単のため
に、当該クロックは、帯域Ｙ中の白セルも含めたＡＴＭ
セル１セルのメモリ部３４における検出タイミングと一
致しているものとする。

【００３３】図５(Ｅ）のようなセル転送を実現するた
めに、まず制御部３７が行うのは、前記３本のラインす
べてに同じ４，４，４の設定値を設定することである。

【００３４】初期状態においてカウンタ４１とカウンタ
部３８のカウンタ値Ｃ１、Ｃ２はともに０であるとす
る。このときカウンタ４１のカウンタ値Ｃ２が０なので
選択器４２は、設定値ナンバ０で設定値４のラインａを
選択しており、比較器４３の一方の入力端子には設定値
４が供給されている。

【００３５】そして、ＮＩＣ３２もスイッチ部３３も図
５（Ａ）に示す共通の同期クロック信号に基づいて動作
している。この同期クロック信号は、少なくともセル帯
域制御回路３５内において最高周波数であり、図５
（Ｂ）、(Ｄ）のカウンタ値の変化も図５(Ｅ）のメモリ
部３４からのセル転送（送出）も、図５（Ｃ）の比較器
４３からの信号出力もすべてこの同期クロック信号に同
期して行われる。

【００３６】この状態でメモリ部３４に帯域ＹのＡＴＭ
セルが１つ格納されると、すなわち同期クロック信号が
１クロック供給されると、カウンタ部３８のカウンタ値
Ｃ１は１になり、カウンタ４１のカウンタ値Ｃ２は０を
維持する。

【００３７】そして新たに１クロック供給されるごとに
カウンタ部３８は１ずつカウントアップして行き、ライ
ンａの設定値と同じ４になる。

【００３８】このとき２つの入力端子の値が同じになっ
たことを認識した比較器４３は、図５（Ｃ）の信号を出
力し、この信号がカウンタ部３８とカウンタ４１とメモ
リコトローラ部３９に供給される。

【００３９】この信号はカウンタ部３８ではリセット信
号としてはたらき、当該信号を受信したカウンタ部３８
は図５(Ｄ）に示すようにそのカウンタ値Ｃ１を初期値
０に戻す。同じ信号によってカウンタ４１では、そのカ
ウンタ値Ｃ２が１つカウントアップされ１になる。この
ため選択器４２はラインａからラインｂに選択を切り替
える。

【００４０】さらに同じ信号がメモリコトローラ部３９
では、タイミング信号すなわち帯域制御信号としてはた
らき、その供給タイミングでメモリコトローラ部３９を
動作させてスイッチ部３３のメモリ部３４からＮＩＣ３
２の装置内ＩＦ部３２Ｃのメモリ３２ＣＡへ、当該ハッ
チングを施したＡＴＭセルを１セル転送させる。したが
って、メモリ部３４からメモリ３２ＣＡへのセル転送速
度は、Ｘ＝３である。

【００４１】このＡＴＭセルは直ちに、メモリ３２ＣＡ
から端末３１へ向けて伝送することができる。

【００４２】カウンタ値Ｃ２が１にかわったことにより
前記選択器４２によってラインｂが選択されるが、ライ
ンｂの設定値も上記と同じく４なので上記と同じ動作が
繰り返されてもう一つＡＴＭセルがスイッチ部３３側か
らＮＩＣ３２側に転送され、このセルも直ちに端末３１
へ向けて伝送することができる。

【００４３】以後もこの一連の動作が繰り返され、転送
されるＡＴＭセルの帯域制御が実現されるので、メモリ
部３４からメモリ３２ＣＡへの平均セル転送速度が（Ｎ
ＩＣ３２側の帯域Ｘ）Ｘ＝３であるだけでなく、当該転
送中のＡＴＭセルは既にシェーピングされていて均等な
間隔で転送される。

【００４４】したがって、メモリ３２ＣＡは長期間にわ
たって多数のセルを蓄積しておく必要がなく、小さなメ
モリ容量で足りる。

【００４５】すなわち、メモリ３２ＣＡはメモリ部３４
と協働してＡＴＭセルの速度変換には寄与するものの、
シェーピングの機能は有しないので、容量が小さい。

【００４６】上記の例では帯域ＸとＹが最小公倍数を有
しすべての設定値が同じだったので、必ずしも帯域Ｘに
対応した数のラインを用意する必要がなっかたが、次に
帯域ＸとＹが最小公倍数を有さず、帯域Ｘの数に対応し
た数のラインを設ける意味が一層明確になる場合のセル
帯域制御回路３５の動作について説明する。たとえば、
帯域Ｘ＝５、Ｙ＝１３の場合である。Ｘ＝５なので必要
なラインの数は、ラインａ〜ｅ（ｎ）の５本となる。

【００４７】この場合、帯域情報部３６に格納される帯
域情報はたとえば、[Ｘ＝１、Ｙ＝３]、[Ｘ＝１、Ｙ＝
２]、[Ｘ＝１、Ｙ＝２]、[Ｘ＝１、Ｙ＝４]、[Ｘ＝１、
Ｙ＝２]の５つになる。

【００４８】これら５つの帯域情報のＹの値に基づいて
制御部３７が用意された５つのラインに設定する値は、
カウンタ部３８の初期値が０であることを考慮してＹの
値から１を差し引いた、Ａ＝２，Ｂ＝１，Ｃ＝１，Ｄ＝
３，Ｅ＝１となる。

【００４９】すなわち、図６(Ｃ）〜(Ｅ）に示すよう
に、カウンタ値Ｃ２がＣ２＝０で設定値Ａ＝２が選択さ
れているときは３クロックにつき１セルがＮＩＣ３２側
へ転送され、Ｃ２＝１で設定値Ｂ＝１が選択されている
ときは２クロックにつき１セルがＮＩＣ３２側へ転送さ
れる。同様に、設定値Ｃ＝１が選択されているときは２
クロックにつき１セル、Ｄ＝３が選択されているときは
４クロックにつき１セルが、Ｅ＝１が選択されていると
きは２クロックにつき１セルが転送される。

【００５０】そしてカウンタ４１のカウンタ値Ｃ２が０
から４まで一巡すると、ちょうど１３クロックにつき５
セルがＮＩＣ３２側に転送されることになる。以後は同
様にして、１３クロックにつき５セルのセル転送が繰り
返される。

【００５１】したがってＮＩＣ３２に搭載されたメモリ
３２ＣＡに転送されてきたＡＴＭセルは、直ちに端末３
１へ転送されるので、メモリ３２ＣＡとしてはシェーピ
ング用の容量、すなわちセルなどの単位情報の伝送速度
が瞬時でも一定値を超えないような読み出しを可能にす
るために求められるほどのメモリ容量を必要としない。

【００５２】換言するなら、従来と異なりメモリ３２Ｃ
Ａの書き込み速度と読み出し速度には実質的に差がない
ために、セルは蓄積されず、そのメモリ容量は小さい。
ＮＩＣ３２から端末３１までの伝送路のためのシェーピ
ングは、メモリ部３４に従来から既存の大容量を使用し
て行われるので、メモリ３２ＣＡの容量はメモリ部３４
から転送されたセルを受け取るための最小限の容量で足
りるからである。

【００５３】なお、上述の帯域Ｘ＝５、Ｙ＝１３の場
合、帯域を割り付ける際の均等さの度合いを上げてメモ
リ３２ＣＡの容量をさらに節約するためには、前記のＡ
＝２，Ｂ＝１，Ｃ＝１，Ｄ＝３，Ｅ＝１を、たとえばＡ
＝２，Ｂ＝２，Ｃ＝１，Ｄ＝２，Ｅ＝１などとして設定
値間のバラツキを小さくしたほうがよい。

【００５４】（Ａ−３）実施形態の効果 以上のように、本実施形態によれば、従来はＮＩＣごと
に必要であったシェーピング用のメモリ量を排除してＮ
ＩＣ側のメモリ量を低減できるため、ＮＩＣ上のパッケ
ージ実装を容易にでき、コストを抑え、より簡単にセル
の伝送速度変換を行うことができる。

【００５５】またＡＴＭ端末３１へ送信されるセルがな
い場合にはＮＩＣ３２に搭載されたメモリ３２ＣＡは使
用されないのに比べ、スイッチ部３３に搭載されたメモ
リ部３４は端末３１以外のＡＴＭ端末や他の交換機へ送
信されるセルを一時格納するのにも使用され得るので、
ＮＩＣ側に大容量のメモリを設けない本実施形態の方法
は、従来の方法よりシステム全体としてメモリの利用効
率を上げ、限られたメモリリソースをより有効に活用す
ることを可能にする。

【００５６】（Ｂ）他の実施形態 以上の説明では、本発明をＡＴＭ交換に適用した場合に
ついて説明したが、ＡＴＭ交換のほかにも本発明は、第
１の伝達手段内では第１の伝送速度で伝送されている単
位情報が、第１の伝達手段に搭載されたメモリを介して
転送された第２の伝達手段内では、第１の伝送速度より
遅い第２の伝送速度で伝送される伝送方法において、広
く適用することができ、たとえばパッケット交換などに
も適用可能である。

【００５７】なお、本実施形態の説明では設定値の設定
は制御部３７が自動的に行うものとしたが、端末３１を
ＡＴＭ交換機３０に接続する際などにあらかじめ設定し
ておくようにしてもよい。

【００５８】また、数値を設定するのではなくスイッチ
部３３側のメモリ部３４からメモリ３２ＣＡへの転送パ
ターンを設定することによって、上記の帯域制御を行う
ようにしてもよい。

【００５９】

【発明の効果】以上のように、本発明によれば、従来は
第２の伝達手段ごとに必要であったシェーピング用のメ
モリを排除して、第２の伝達手段上のパッケージ実装を
容易にでき、コストを抑え、より簡単に単位情報の伝送
速度変換を行うことができる。

【００６０】また、第１及び第２の伝達手段を含むシス
テム全体として、限られたメモリリソースをより有効に
活用することが可能になる。

【図面の簡単な説明】

【図１】実施形態に係るＡＴＭ交換機の概略を示すブロ
ック図である。

【図２】従来のＡＴＭ交換機の概略を示すブロック図で
ある。

【図３】実施形態に係るＡＴＭ交換機内のセル帯域制御
回路とスイッチ部のメモリ部の詳細構成を示すブロック
図である。

【図４】実施形態に係るＡＴＭ交換機内の制御部の詳細
構成を示すブロック図である。

【図５】実施形態に係るセル帯域制御回路の動作を示す
タイムチャートである。

【図６】実施形態に係るセル帯域制御回路の動作を示す
タイムチャートである。

【符号の説明】

９，３０…ＡＴＭ交換機、１０，３３…スイッチ（Ｓ
Ｗ）部、１１〜１４，３２…ＮＩＣ、１６〜１９、３１
…ＡＴＭ端末、３４…メモリ部、３５…セル帯域制御回
路、３７…制御部、３８…カウンタ部、４１…カウン
タ、４２…選択器、４３…比較器、Ｃ１、Ｃ２…カウン
タ値、ａ〜ｄ、Ｘ〜Ｚ…伝送速度。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１の伝達手段内では第１の伝送速度で
   伝送されている単位情報が、第１の伝達手段に搭載され
   たメモリを介して転送された第２の伝達手段内では、第
   １の伝送速度より遅い第２の伝送速度で伝送される伝送
   方法において、 第２の伝達手段に伝送路で接続された第３の伝達手段に
   対し、第２の伝送速度で前記単位情報を伝送しようとす
   る第２の伝達手段が、第１の伝達手段内の前記メモリを
   制御して、このメモリ内に蓄積された前記単位情報が第
   ２の伝達手段に転送されるタイミングを決めることを特
   徴とする伝送方法。
2. 【請求項２】 請求項１の伝送方法において、 前記タイミングは、前記単位情報がメモリに蓄積される
   速度とこのメモリから第２の伝達手段へ転送される速度
   の比が、第１と第２の伝送速度の比に一致し、且つ等間
   隔になるように決めることを特徴とする伝送方法。
3. 【請求項３】 請求項１又は２の伝送方法において、 平均値が第１と第２の伝送速度の比に対応するように複
   数の参照値を設定しておき、 第１及び第２の伝達手段内で第１の伝送速度に対応した
   クロックを発生し、 このクロックの発生ごとに逐次変化するカウンタ値を出
   力し、 前記複数の参照値のなかで選択された一つの参照値とこ
   のカウンタ値とを比較し、 これらが一致したタイミングで、前記メモリから第２の
   伝達手段へ単位情報を転送すると共に、当該参照値の選
   択をかえ、さらに前記カウンタ値を初期値にリセットす
   ることを特徴とする伝送方法。
4. 【請求項４】 請求項１〜３のいずれかの伝送方法に
   おいて、 第１の伝達手段はＡＴＭ交換機のなかのスイッチ部であ
   り、第２の伝達手段はこのＡＴＭ交換機内に設けられた
   外部とのインタフェース部であり、前記単位情報は固定
   長のＡＴＭセルであることを特徴とする伝送方法。
5. 【請求項５】 第１の伝達手段内では第１の伝送速度で
   伝送されている単位情報が、第１の伝達手段に搭載され
   たメモリを介して転送された第２の伝達手段内では、第
   １の伝送速度より遅い第２の伝送速度で伝送される伝送
   装置において、 第２の伝達手段に伝送路で接続された第３の伝達手段に
   対し、第２の伝送速度で前記単位情報を伝送しようとす
   る第２の伝達手段が、第１の伝達手段内の前記メモリを
   制御して、このメモリ内に蓄積された前記単位情報が第
   ２の伝達手段に転送されるタイミングを決めることを特
   徴とする伝送装置。
6. 【請求項６】 請求項５の伝送装置において、 前記タイミングは、前記単位情報がメモリに蓄積される
   速度とこのメモリから第２の伝達手段へ転送される速度
   の比が、第１と第２の伝送速度の比に一致し、且つ等間
   隔になるように決めることを特徴とする伝送装置。
7. 【請求項７】 請求項５又は６の伝送装置において、 平均値が第１と第２の伝送速度の比に対応するように複
   数の参照値を設定する手段と、 第１及び第２の伝達手段内で第１の伝送速度に対応した
   クロックを発生する手段と、 このクロックの発生ごとに逐次変化するカウンタ値を出
   力するカウンタと、 前記複数の参照値のなかで選択された一つの参照値とこ
   のカウンタ値とを比較する手段と、 これらが一致したタイミングで、前記メモリから第２の
   伝達手段へ単位情報を転送すると共に、当該参照値の選
   択をかえ、さらに前記カウンタ値を初期値にリセットす
   る手段とを備えることを特徴とする伝送装置。
8. 【請求項８】 請求項５〜７のいずれかの伝送装置に
   おいて、 第１の伝達手段はＡＴＭ交換機のなかのスイッチ部であ
   り、第２の伝達手段はこのＡＴＭ交換機内に設けられた
   外部とのインタフェース部であり、前記単位情報は固定
   長のＡＴＭセルであることを特徴とする伝送装置。