JPH1116998A - ボイドを有するトレンチ素子分離膜形成方法 - Google Patents

ボイドを有するトレンチ素子分離膜形成方法

Info

Publication number
JPH1116998A
JPH1116998A JP10049903A JP4990398A JPH1116998A JP H1116998 A JPH1116998 A JP H1116998A JP 10049903 A JP10049903 A JP 10049903A JP 4990398 A JP4990398 A JP 4990398A JP H1116998 A JPH1116998 A JP H1116998A
Authority
JP
Japan
Prior art keywords
forming
spacer
pattern
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10049903A
Other languages
English (en)
Other versions
JP3612206B2 (ja
Inventor
Shakkun Ko
錫 薫 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1116998A publication Critical patent/JPH1116998A/ja
Application granted granted Critical
Publication of JP3612206B2 publication Critical patent/JP3612206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/021—Manufacture or treatment of air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20—Air gaps

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 ボイドを有する素子分離膜を形成する方法を
提供する。 【解決手段】 半導体基板上に前記半導体基板の所定領
域を露出させる第１絶縁膜パターンを形成し、半導体基
板の所定領域を蝕刻してトレンチ領域を形成する。次い
で、前記トレンチ領域の側壁及び底に熱酸化膜を形成す
る。またトレンチ領域の側壁に形成された熱酸化膜の表
面に熱酸化膜に対して湿式蝕刻選択比を有する物質膜で
スペーサを形成する。次に熱酸化膜を等方性蝕刻してス
ペーサの下部及びトレンチ領域の下部側壁間にボイドを
形成する。次いで、スペーサにより囲まれた領域を満た
す第２絶縁膜パターンを形成する。続けて第１絶縁膜パ
ターンを除去する。これにより、トレンチ領域内にスト
レスを緩衝させうるボイドを有する素子分離膜が形成さ
れる。従って、トレンチ領域の側壁及び底に結晶欠陥が
生ずる現象を抑制させうる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の素子
分離膜形成方法に係り、特にボイドを有するトレンチ素
子分離膜形成方法に関する。
【０００２】
【従来の技術】半導体素子の集積度が増加するほど素子
分離膜は益々重要になる。素子分離膜の特性は大きく物
理的な特性と電気的な特性に区別される。素子分離膜の
物理的な特性は半導体素子の集積度と直接的に関連があ
り、電気的な特性は半導体素子の信頼性と直接的に関連
がある。従って、最近高集積半導体素子に適合した素子
分離方法にトレンチ素子分離方法が広く採択されてい
る。従来のトレンチ素子分離方法は、半導体基板の所定
領域を蝕刻してトレンチ領域を形成する段階と、前記ト
レンチ領域内に絶縁物質よりなる素子分離膜を形成する
段階を含む。しかし、後続熱工程を実施すると、前記素
子分離膜と接触する半導体基板の表面に欠陥が生ずる。
このような欠陥は、素子分離膜及び半導体基板の熱膨張
係数の差に起因するストレスにより生ずる。特に、この
ようなストレスはトレンチ領域の下部コーナ部分に集中
され、半導体素子の接合漏れ電流を増加させる。これに
より、半導体素子の誤動作が誘発されたり電力消耗が増
加される。前述したトレンチ素子分離方法の問題点を解
決するためにトレンチ領域の下部コーナ部分を丸く形成
する方法がＳ．Ｎａｄａｈａｒａ等によって提案された
ことがある（Ｓ．ＮＡＤＡＨＡＲＡ ｅｔ ａｌ、 Ｓ
ＳＤＭ、 １９８７、 ｐｐ３２７−３３０）。
【０００３】
【発明が解決しようとする課題】本発明の目的は、素子
分離領域に加わるストレスをより効果的に減少させうる
ボイドを有するトレンチ素子分離膜形成方法を提供する
ことにある。
【０００４】
【課題を解決するための手段】前記目的を達成するため
の本発明の一実施例によると、本発明はまず、半導体基
板上に前記半導体基板の所定領域を露出させる第１絶縁
膜パターンを形成する。ここで、前記第１絶縁膜パター
ンは順次に積層されたパッド酸化膜パターン及びパッド
窒化膜パターンよりなる。次に、前記露出された半導体
基板を蝕刻してトレンチ領域を形成し、前記トレンチ領
域が形成された結果物を熱酸化させてトレンチ領域の側
壁及び底に熱酸化膜を形成する。前記熱酸化膜はトレン
チ領域を形成する時半導体基板に加わた蝕刻損傷を直す
ために形成する。引続き、前記熱酸化膜が形成された結
果物全面に絶縁膜、例えば窒化膜を形成する。そして、
絶縁膜を異方性蝕刻して前記トレンチ領域の側壁に形成
された熱酸化膜表面及び前記第１絶縁膜パターンの側壁
にスペーサを形成する。この時、前記トレンチ領域の底
に形成された熱酸化膜は露出される。次いで、前記スペ
ーサが形成された結果物を熱酸化させて前記トレンチ領
域の底に前記熱酸化膜の厚さより厚い犠牲酸化膜を形成
する。前記犠牲酸化膜を形成すると、トレンチ領域の下
部コーナ部分が丸く形成される。ここで、前記犠牲酸化
膜を形成する工程は必要によって省略することもでき
る。次に、前記犠牲酸化膜が形成された結果物を酸化膜
蝕刻溶液、例えばフッ酸溶液または緩衝酸化膜蝕刻溶液
（ＢＯＥ溶液）に浸して前記犠牲酸化膜を除去すること
はもちろん、トレンチ領域の下部側壁に形成された熱酸
化膜を蝕刻する。このように犠牲酸化膜及び熱酸化膜を
等方性蝕刻すると、スペーサの下部及びトレンチ領域の
下部側壁の間にボイドが形成される。次いで、前記スペ
ーサにより囲まれた領域に第２絶縁膜パターンを形成す
る。この時、前記第２絶縁膜パターンはドープされない
酸化膜より形成することが望ましい。このように第２絶
縁膜パターンを形成すると、前記ボイドはそのまま残存
する。前記ボイドは後続熱工程を実施する時、第２絶縁
膜パターンに加わるストレスと半導体基板に加わるスト
レスをお互い緩衝させる役割をする。引続き、前記第１
絶縁膜パターンを除去してお互い隣りあうトレンチ領域
間の半導体基板、即ち活性領域を露出させる。
【０００５】前記目的を達成するための本発明の他の実
施例によると、本発明はまず、半導体基板上に前記半導
体基板の所定領域を露出させる第１絶縁膜パターンを形
成する。ここで、前記第１絶縁膜パターンは順次に積層
されたパッド酸化膜パターン及びパッド窒化膜パターン
よりなる。次に、前記露出された半導体基板を蝕刻して
トレンチ領域を形成する。引続き、前記トレンチ領域が
形成された結果物を熱酸化させて前記トレンチ領域の側
壁及び底に熱酸化膜を形成する。前記熱酸化膜を形成す
る理由はトレンチ領域を形成するための蝕刻工程時半導
体基板に加わた蝕刻損傷を直すためである。次いで、前
記熱酸化膜が形成された結果物全面に絶縁膜、例えば窒
化膜を形成し、これを異方性蝕刻して前記トレンチ領域
の側壁に形成された熱酸化膜の表面にスペーサを形成す
る。この時、前記異方性食蝕工程を過度に実施して前記
第１絶縁膜パターン側壁はもちろん前記トレンチ領域の
側壁に形成された熱酸化膜の上部を露出させるスペーサ
を形成する。次に、前記スペーサが形成された結果物を
酸化膜蝕刻溶液に浸して前記露出された熱酸化膜の上部
及びトレンチ領域の底に形成された熱酸化膜を除去する
ことはもちろん、前記スペーサの上部及びトレンチ領域
の上部側壁間と前記スペーサの下部及びトレンチ領域の
下部側壁間にボイドを形成する。次いで、第１絶縁膜パ
ターン及びスペーサにより囲まれた領域を満たす第２絶
縁膜パターンを形成する。この時、前記ボイド内部は第
２絶縁膜パターンにより満たされなく空いている空間に
残存する。このように形成されたボイドは後続熱工程を
実施する時第２絶縁膜パターンに加わるストレスと半導
体基板に加わるストレスをお互い緩衝させる役割をす
る。引続き、前記第１絶縁膜パターンを除去してお互い
隣るトレンチ領域間の半導体基板、即ち活性領域を露出
させる。
【０００６】前述した本発明によると、トレンチ領域内
にボイドを有する第２絶縁膜パターンを形成することに
より、後続熱工程を実施する時半導体基板に加わるスト
レスと第２絶縁膜パターンに加わるストレスをお互い緩
衝させうる。従って、トレンチ領域をめぐる半導体基板
の表面にディスロケーションのような結晶欠陥が生ずる
ことを抑制させうる。
【０００７】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施例を詳細に説明する。図１乃至図４
は本発明の一実施例を説明するための断面図である。
【０００８】図１はトレンチ領域Ｔを形成する段階を説
明するための断面図である。まず、半導体基板１の上に
パッド酸化膜及びパッド窒化膜を順次に形成する。次
に、前記パッド窒化膜及びパッド酸化膜を連続的にパタ
ニングして前記半導体基板の所定領域を露出させるパッ
ド酸化膜パターン３及びパッド窒化膜パターン５を形成
する。ここで、前記パッド酸化膜パターン３及びパッド
窒化膜パターン５は第１絶縁膜パターン６を構成する。
次いで、前記露出された半導体基板１を選択的に乾式蝕
刻してトレンチ領域Ｔを形成する。図２は熱酸化膜７及
びスペーサ９を形成する段階を説明するための断面図で
ある。具体的に説明すると、前記トレンチ領域Ｔが形成
された結果物を熱酸化させて前記トレンチ領域Ｔの側壁
及び底に熱酸化膜７を形成する。次に、前記熱酸化膜７
が形成された結果物全面に絶縁膜、例えば窒化膜を形成
する。次いで、前記絶縁膜を異方性蝕刻して前記第１絶
縁膜パターン６の側壁及び前記トレンチ領域Ｔの側壁に
形成された熱酸化膜７の表面にスペーサ９を形成する。
このようにスペーサを形成すると、トレンチ領域Ｔの底
に形成された熱酸化膜７は露出される。
【０００９】図３は本発明の特徴要素であるボイドＶ及
び第２絶縁膜パターン１１を形成する段階を説明するた
めの断面図である。詳細に説明すると、前記スペーサ９
が形成された結果物を酸化膜蝕刻溶液、例えばフッ酸溶
液または緩衝酸化膜蝕刻溶液ＢＯＥに所定時間浸して前
記熱酸化膜７を等方性蝕刻する。このように熱酸化膜７
が等方性蝕刻されると、トレンチ領域Ｔの底が露出され
ることはもちろん、スペーサ９の下部及びトレンチ領域
Ｔの下部側壁間にボイドＶが形成される。またこの時、
スペーサ９の上部及びトレンチ領域Ｔの上部側壁間に熱
酸化膜パターン７ａが残存する。次に、前記ボイドＶが
形成された結果物全面にスペーサ９により囲まれた領域
を満たす第２絶縁膜を形成する。ここで、前記第２絶縁
膜はＣＶＤ工程によるドープされない酸化膜より形成す
ることが望ましい。このように第２絶縁膜を形成する
と、前記ボイドＶの内部は第２絶縁膜により満たされな
く空いている空間に残存する。次いで、前記第１絶縁膜
パターン６が露出されるまで前記第２絶縁膜を平坦化さ
せてスペーサ９により囲まれた領域を満たす第２絶縁膜
パターン１１を形成する。ここで、前記第２絶縁膜を平
坦化させる方法にエッチバック工程または化学的機械的
研磨工程（Ｃｈｅｍｉｃａｌ Ｍｅｃａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ、以下ＣＭＰ工程と記す）が使われう
る。前記ボイドＶは後続熱工程が実施される時第２絶縁
膜パターン１１に加わるストレスと半導体基板１に加わ
るストレスをお互い緩衝させる役割をする。図４は素子
分離膜１１ａを形成する段階を説明するための断面図で
ある。もう少し詳細に説明すると、前記第２絶縁膜パタ
ーン１１が形成された結果物を酸化膜蝕刻溶液及び窒化
膜蝕刻溶液に順次に浸して前記パッド窒化膜パターン５
を除去する。引続き、前記パッド酸化膜パターン３を酸
化膜蝕刻溶液で除去してその下の半導体基板、即ち活性
領域を露出させる。このように活性領域を露出させる
と、前記第２絶縁膜パターン１１は酸化膜蝕刻溶液によ
り蝕刻される。従って、図４に示したように活性領域の
表面とほとんど一致する高さを有する素子分離膜１１ａ
が形成される。
【００１０】前述したように本発明の一実施例による
と、トレンチ領域の下部コーナにボイドが形成される。
従って、後続熱工程を実施する時素子分離膜に加わるス
トレスと半導体基板に加わるストレスが緩衝される。結
果的に、トレンチ領域の側壁に決定欠陥が生ずる現象を
抑制させうる。
【００１１】図５乃至図７は本発明の他の実施例を説明
するための断面図である。ここで、第１絶縁膜パターン
６、トレンチ領域Ｔ、熱酸化膜７、及びスペーサ９を形
成する段階は図１及び図２から説明した方法と同一であ
る。
【００１２】図５は犠牲酸化膜ＯＸを形成する段階を説
明するための断面図である。具体的に説明すると、前記
スペーサ９が形成された結果物を熱酸化させて前記トレ
ンチ領域Ｔの底に熱酸化膜７より厚い犠牲酸化膜ＯＸを
形成する。このように犠牲酸化膜ＯＸを形成すると、図
５に示したようにトレンチ領域Ｔの下部コーナＣが丸く
形成される。トレンチ領域Ｔの下部コーナは後続熱工程
を実施する時ストレスが集中される部分であるので、結
晶欠陥が最も多く生ずる部分である。従って、前述した
ようにトレンチ領域Ｔの下部コーナを丸く形成すると、
ストレスをより緩和させうる。
【００１３】図６はボイドＶ及び第２絶縁膜パターン１
１を形成する段階を説明するための断面図である。詳細
に説明すると、前記犠牲酸化膜ＯＸが形成された結果物
を酸化膜蝕刻溶液に所定時間浸して、前記トレンチ領域
Ｔの底を露出させると同時に前記熱酸化膜７を等方性蝕
刻する。このように熱酸化膜７を等方性蝕刻すると、ス
ペーサ９の下部とトレンチ領域Ｔの下部側壁間にボイド
Ｖが形成される。そして、前記スペーサ９の上部とトレ
ンチ領域Ｔの上部側壁間に熱酸化膜パターン７ａが残存
する。次に、前記ボイドＶが形成された結果物全面に前
記スペーサ９により囲まれた領域を満たす第２絶縁膜、
例えばドープされない酸化膜を形成する。次いで、前記
第１絶縁膜パターン６が露出されるまで前記第２絶縁膜
をエッチバック工程または化学機械的研磨ＣＭＰ工程で
平坦化させてスペーサ９により囲まれた領域を満たす第
２絶縁膜パターン１１を形成する。この時、ボイドＶは
第２絶縁膜パターン１１により満たされなく空いている
空間に残存する。前記ボイドＶは前述した第１実施例と
同じように後続熱工程を実施する時ストレスを緩衝させ
る役割をする。
【００１４】図７は素子分離膜１１ａを完成させる段階
を説明するための断面図であって、図４から説明した方
法と同じ方法で前記第１絶縁膜パターン６を除去する。
これにより、前記第２絶縁膜パターン１１が蝕刻されて
活性領域の表面とほとんど一致する高さを有する素子分
離膜１１ａが形成される。
【００１５】前述したように本発明の他の実施例による
と、トレンチ領域の下部にボイドが形成されることはも
ちろん、トレンチ領域の下部コーナが丸く形成される。
これにより、後続熱工程を実施する時トレンチ領域の下
部コーナーに集中されるストレスをより緩和させうる。
【００１６】図８乃至図１１は本発明のさらに他の実施
例を説明するための断面図である。図８は第１絶縁膜パ
ターン５６及びトレンチ領域Ｔを形成する段階を説明す
るための断面図である。まず、半導体基板５１上にパッ
ド酸化膜及びパッド窒化膜を順次に形成する。次いで、
前記パッド窒化膜及びパッド酸化膜を連続的にパタニン
グして前記半導体基板５１の所定領域を露出させるパッ
ド酸化膜パターン５３及びパッド窒化膜パターン５５を
形成する。ここで、前記パッド酸化膜パターン５３及び
パッド窒化膜パターン５５は第１絶縁膜パターン５６を
構成する。次に、前記第１絶縁膜パターン５６により露
出された半導体基板５１の所定領域を乾式蝕刻してトレ
ンチ領域Ｔを形成する。
【００１７】図９は熱酸化膜５７及びスペーサ５９を形
成する段階を説明するための断面図である。具体的に説
明すると、前記トレンチ領域Ｔが形成された結果物を熱
酸化させて前記トレンチ領域Ｔの側壁及び底に熱酸化膜
５７を形成する。ここで、前記熱酸化膜５７を形成する
目的はトレンチ領域Ｔを形成する時半導体基板５１に加
わった蝕刻損傷を直すためである。次いで、前記熱酸化
膜５７が形成された結果物全面に絶縁膜、例えば窒化膜
を形成し、この絶縁膜を異方性蝕刻して前記熱酸化膜５
７の下部側壁を覆うスペーサ５９を形成する。この時、
前記スペーサ５９を形成するための異方性食蝕工程は過
度蝕刻を実施して前記第１絶縁膜パターン５６の側壁は
もちろん、前記熱酸化膜５７の上部側壁を露出させるべ
きである。
【００１８】図１０はボイドＶ及び第２絶縁膜パターン
６１を形成する段階を説明するための断面図である。詳
細に説明すると、前記スペーサ５９が形成された結果物
を酸化膜蝕刻溶液、例えばフッ酸溶液または緩衝酸化膜
蝕刻溶液に所定時間浸して前記熱酸化膜５７を等方性蝕
刻する。このように熱酸化膜５７を等方性蝕刻すると、
トレンチ領域Ｔの底が露出されることはもちろん、スペ
ーサ５９の上部とトレンチ領域Ｔの上部側壁間及びスペ
ーサ５９の下部とトレンチ領域Ｔの下部側壁間にボイド
Ｖが形成される。この時、スペーサ５９の中央部及びト
レンチ領域Ｔの中央側壁間に熱酸化膜パターン５７ａが
形成される。そして、パッド酸化膜パターン５３も等方
性蝕刻されてパッド窒化膜パターン５５の縁部下にもボ
イドＶ、即ちアンダーカット領域が形成できる。次に、
前記ボイドＶが形成された結果物全面に第２絶縁膜、例
えばドープされない酸化膜を形成する。この時、前記ボ
イドＶ内部は第２絶縁膜により満たされなく空いている
空間に残存する。次いで、前記第１絶縁膜パターン５６
が露出されるまで第２絶縁膜をエッチバック工程または
化学機械的研磨（ＣＭＰ）工程で平坦化させて前記第１
絶縁膜パターン５６及びスペーサ５９により囲まれた領
域を満たす第２絶縁膜パターン６１を形成する。図１１
は素子分離膜６１ａを完成する段階を説明するための断
面図であって、図４から説明した方法と同じ方法で前記
第１絶縁膜パターン５６を除去する。これにより、前記
第２絶縁膜パターン６１が蝕刻されて活性領域の表面と
ほとんど一致する高さを有する素子分離膜６１ａが形成
される。
【００１９】前述したように本発明のさらに他の実施例
による素子分離膜形成方法によると、トレンチ領域の下
部及び上部にボイドが形成される。従って、後続熱工程
を実施する時素子分離膜に加わるストレス及び半導体基
板に加わるストレスをお互い緩衝させうる。
【００２０】本発明は前記実施例に限らず当業者の水準
からその変形及び改良が可能である。
【００２１】
【発明の効果】本発明によると、トレンチ領域内にスト
レスを緩衝させうるボイドを有する素子分離膜が形成さ
れる。従って、トレンチ領域の側壁及び底に結晶欠陥が
生ずる現象を抑制させうる。
【図面の簡単な説明】
【図１】 本発明の一実施例による素子分離膜形成方法
を説明するための断面図である。
【図２】 本発明の一実施例による素子分離膜形成方法
を説明するための断面図である。
【図３】 本発明の一実施例による素子分離膜形成方法
を説明するための断面図である。
【図４】 本発明の一実施例による素子分離膜形成方法
を説明するための断面図である。
【図５】 本発明の他の実施例による素子分離膜形成方
法を説明するための断面図である。
【図６】 本発明の他の実施例による素子分離膜形成方
法を説明するための断面図である。
【図７】 本発明の他の実施例による素子分離膜形成方
法を説明するための断面図である。
【図８】 本発明のさらに他の実施例による素子分離膜
形成方法を説明するための断面図である。
【図９】 本発明のさらに他の実施例による素子分離膜
形成方法を説明するための断面図である。
【図１０】 本発明のさらに他の実施例による素子分離
膜形成方法を説明するための断面図である。
【図１１】 本発明のさらに他の実施例による素子分離
膜形成方法を説明するための断面図である。
【符号の説明】
３，５３…パッド酸化膜パターン ５，５５…パッド窒化膜パターン ６，５６…第１絶縁膜パターン ７，５７…熱酸化膜 ７ａ，５７ａ…熱酸化膜パターン ９，５９…スペーサ １１，６１…第２絶縁膜パターン １１ａ，６１ａ…素子分離膜 ５１…半導体基板

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に前記半導体基板の所定領
    域を露出させる第１絶縁膜パターンを形成する段階と、 前記露出された半導体基板を蝕刻してトレンチ領域を形
    成する段階と、 前記トレンチ領域の側壁及び底に熱酸化膜を形成する段
    階と、 前記トレンチ領域の側壁に形成された熱酸化膜の表面及
    び前記第１絶縁膜パターンの側壁にスペーサを形成する
    段階と、 前記熱酸化膜を等方性蝕刻して前記スペーサの下部及び
    前記トレンチ領域の下部側壁の間にボイドを形成する段
    階及び、 前記スペーサにより囲まれた領域に第２絶縁膜パターン
    を形成する段階を含むことを特徴とするボイドを有する
    トレンチ素子分離膜形成方法。
  2. 【請求項２】 前記第１絶縁膜パターンはパッド酸化膜
    パターン及びパッド窒化膜パターンが順次に積層された
    ことを特徴とする請求項１に記載のボイドを有するトレ
    ンチ素子分離膜形成方法。
  3. 【請求項３】 前記スペーサは窒化膜よりなることを特
    徴とする請求項１に記載のボイドを有するトレンチ素子
    分離膜形成方法。
  4. 【請求項４】 前記第２絶縁膜パターンを形成する段階
    は、 前記ボイドが形成された結果物の全面に前記スペーサに
    より囲まれた領域を満たす第２絶縁膜を形成する段階及
    び、 前記第１絶縁膜パターンが露出されるまで前記第２絶縁
    膜を平坦化させることによって前記スペーサにより囲ま
    れた領域に第２絶縁膜パターンを形成する段階を含むこ
    とを特徴とする請求項１に記載のボイドを有するトレン
    チ素子分離膜形成方法。
  5. 【請求項５】 前記第２絶縁膜はドープされない酸化膜
    であることを特徴とする請求項４に記載のボイドを有す
    るトレンチ素子分離膜形成方法。
  6. 【請求項６】 前記第２絶縁膜を平坦化させる方法は、
    エッチバック工程またはＣＭＰ工程を利用することを特
    徴とする請求項４に記載のボイドを有するトレンチ素子
    分離膜形成方法。
  7. 【請求項７】 前記スペーサを形成する段階以後に、 前記スペーサが形成された結果物を熱酸化させて前記ト
    レンチ領域の底に前記熱酸化膜の厚さより厚い犠牲酸化
    膜を形成する段階をさらに具備することを特徴とする請
    求項１に記載のボイドを有するトレンチ素子分離膜形成
    方法。
  8. 【請求項８】 前記第２絶縁膜パターンを形成する段階
    以後に、 前記第１絶縁膜パターンを除去する段階をさらに具備す
    ることを特徴とする請求項１に記載のボイドを有するト
    レンチ素子分離膜形成方法。
  9. 【請求項９】 半導体基板上に前記半導体基板の所定領
    域を露出させる第１絶縁膜パターンを形成する段階と、 前記露出された半導体基板を蝕刻してトレンチ領域を形
    成する段階と、 前記トレンチ領域の側壁及び底に熱酸化膜を形成する段
    階と、 前記トレンチ領域の側壁に形成された熱酸化膜の下部表
    面上にスペーサを形成する段階と、 前記熱酸化膜を等方性蝕刻して前記スペーサの上部と前
    記トレンチ領域の上部側壁の間及び前記スペーサの下部
    と前記トレンチ領域の下部側壁の間にボイドを形成する
    段階及び、 前記第１絶縁膜パターン及び前記スペーサにより囲まれ
    た領域に第２絶縁膜パターンを形成する段階を含むこと
    を特徴とするボイドを有するトレンチ素子分離膜形成方
    法。
  10. 【請求項１０】 前記第１絶縁膜パターンはパッド酸化
    膜パターン及びパッド窒化膜パターンが順次に積層され
    たことを特徴とする請求項９に記載のボイドを有するト
    レンチ素子分離膜形成方法。
  11. 【請求項１１】 前記スペーサは窒化膜よりなることを
    特徴とする請求項９に記載のボイドを有するトレンチ素
    子分離膜形成方法。
  12. 【請求項１２】 前記第２絶縁膜パターンを形成する段
    階は、 前記熱酸化膜を等方性蝕刻して前記スペーサの上部と前
    記トレンチ領域の上部側壁の間及び前記スペーサの下部
    と前記トレンチ領域の下部側壁の間にボイドが形成され
    た半導体基板の全面に前記第１絶縁膜パターン及び前記
    スペーサにより囲まれた領域を満たす第２絶縁膜を形成
    する段階及び、 前記第１絶縁膜パターンが露出されるまで前記第２絶縁
    膜を平坦化させることによって前記第１絶縁膜パターン
    及び前記スペーサにより囲まれた領域に第２絶縁膜パタ
    ーンを形成する段階を含むことを特徴とする請求項９に
    記載のボイドを有するトレンチ素子分離膜形成方法。
  13. 【請求項１３】 前記第２絶縁膜はドープされない酸化
    膜であることを特徴とする請求項１２に記載のボイドを
    有するトレンチ素子分離膜形成方法。
  14. 【請求項１４】 前記第２絶縁膜を平坦化させる方法
    は、エッチバック工程またはＣＭＰ工程を利用すること
    を特徴とする請求項１２に記載のボイドを有するトレン
    チ素子分離膜形成方法。
  15. 【請求項１５】 前記第２絶縁膜パターンを形成する段
    階以後に、 前記第１絶縁膜パターンを除去する段階をさらに具備す
    ることを特徴とする請求項９に記載のボイドを有するト
    レンチ素子分離膜形成方法。
JP04990398A 1997-06-20 1998-03-02 ボイドを有するトレンチ素子分離膜形成方法 Expired - Fee Related JP3612206B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970026099A KR100230425B1 (ko) 1997-06-20 1997-06-20 보이드를 갖는 트렌치 소자분리막 형성방법
KR97P26099 1997-06-20

Publications (2)

Publication Number Publication Date
JPH1116998A true JPH1116998A (ja) 1999-01-22
JP3612206B2 JP3612206B2 (ja) 2005-01-19

Family

ID=19510428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04990398A Expired - Fee Related JP3612206B2 (ja) 1997-06-20 1998-03-02 ボイドを有するトレンチ素子分離膜形成方法

Country Status (3)

Country Link
US (1) US5903040A (ja)
JP (1) JP3612206B2 (ja)
KR (1) KR100230425B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
JP2007134559A (ja) * 2005-11-11 2007-05-31 Sharp Corp 半導体装置およびその製造方法
WO2010004619A1 (ja) * 2008-07-08 2010-01-14 東京エレクトロン株式会社 半導体素子の素子分離方法
US8546909B2 (en) 2011-01-31 2013-10-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having air gap proximate to element isolation region and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274287A (ja) * 1998-03-24 1999-10-08 Sharp Corp 素子分離領域の形成方法
KR100505608B1 (ko) * 1998-06-24 2005-09-26 삼성전자주식회사 반도체장치의 트렌치 소자분리 구조 및 그 제조방법
KR100315441B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
DE10130934A1 (de) * 2001-06-27 2003-01-16 Infineon Technologies Ag Grabenkondensator und entsprechendes Herstellungsverfahren
KR100829368B1 (ko) * 2002-12-05 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 및 트렌치 형성 방법
KR100481920B1 (ko) * 2002-12-27 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US8936995B2 (en) 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
EP2153454B1 (en) 2007-05-16 2013-04-24 The Board Of Trustees Of The University Of Illinois Arrays of microcavity plasma devices and electrodes with reduced mechanical stress
KR100835478B1 (ko) * 2007-06-29 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113253A (en) * 1980-12-19 1982-07-14 Ibm Method of forming dielectric insulating region in single crystal silicon substrate
JPH01315161A (ja) * 1988-06-15 1989-12-20 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387538A (en) * 1992-09-08 1995-02-07 Texas Instruments, Incorporated Method of fabrication of integrated circuit isolation structure
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5691230A (en) * 1996-09-04 1997-11-25 Micron Technology, Inc. Technique for producing small islands of silicon on insulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113253A (en) * 1980-12-19 1982-07-14 Ibm Method of forming dielectric insulating region in single crystal silicon substrate
JPH01315161A (ja) * 1988-06-15 1989-12-20 Fujitsu Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
JP2007134559A (ja) * 2005-11-11 2007-05-31 Sharp Corp 半導体装置およびその製造方法
WO2010004619A1 (ja) * 2008-07-08 2010-01-14 東京エレクトロン株式会社 半導体素子の素子分離方法
US8546909B2 (en) 2011-01-31 2013-10-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having air gap proximate to element isolation region and method of manufacturing the same

Also Published As

Publication number Publication date
KR100230425B1 (ko) 1999-11-15
JP3612206B2 (ja) 2005-01-19
US5903040A (en) 1999-05-11
KR19990002483A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5910018A (en) Trench edge rounding method and structure for trench isolation
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
JPH11340313A (ja) トレンチ隔離形成方法
JP3612206B2 (ja) ボイドを有するトレンチ素子分離膜形成方法
US6040232A (en) Method of manufacturing shallow trench isolation
CN118382294B (zh) eDRAM的制备方法
US5750433A (en) Methods of forming electrically isolated active region pedestals using trench-based isolation techniques
EP0981158A2 (en) Method of forming buried strap for trench capacitor
JPH08293541A (ja) 半導体装置の素子分離方法
JP3667210B2 (ja) 半導体素子のシリンダ形ストレージ電極製造方法
KR19990077977A (ko) 서브-마이크론깊이의디바이스공정용변형리세스ｌｏｃｏｓ분리공정
JPH11176924A (ja) 半導体装置のトレンチ素子分離方法
JP2000188324A (ja) 半導体素子の隔離領域の形成方法
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
JP2002237518A (ja) 半導体装置及びその製造方法
JP3154057B2 (ja) 半導体デバイスの素子隔離層形成方法
JP2006108423A (ja) 素子分離構造部の製造方法
KR100792709B1 (ko) 반도체소자의 제조방법
KR100470160B1 (ko) 반도체 소자의 소자분리막 형성 방법
JPH09153542A (ja) 半導体装置の製造方法
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100539001B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100461328B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR960013501B1 (ko) 반도체 소자의 필드산화막 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees